TW202341448A

TW202341448A - 半導體裝置及其製作方法

Info

Publication number: TW202341448A
Application number: TW111116754A
Authority: TW
Inventors: 楊謹嘉; 陳文斌; 陳祖偉
Original assignee: 友達光電股份有限公司
Priority date: 2021-12-09
Filing date: 2022-05-04
Publication date: 2023-10-16
Also published as: TWI806591B; TWI841954B; TWI814369B; TW202329434A; TW202324764A; TW202324758A; TW202324674A; TW202329465A; TWI793027B; TWI814340B; TW202324705A; TWI813276B; TW202324716A; TW202324761A; TWI799254B; TWI816413B; TW202324743A; TW202324763A; TWI812181B; TWI805369B

Abstract

一種半導體裝置，包括基板、第一電晶體以及第二電晶體。第一電晶體設置於基板之上，且包括第一金屬氧化物半導體層及第一閘極。第二電晶體設置於基板之上，且包括第二金屬氧化物半導體層、第二閘極及第一絕緣層。第二金屬氧化物半導體層與第一金屬氧化物半導體層屬於相同膜層，且第一金屬氧化物半導體層的氧濃度低於第二金屬氧化物半導體層的氧濃度。第一絕緣層包覆第二金屬氧化物半導體，且不位於第一金屬氧化物半導體與第一閘極之間。此外，還提出一種半導體裝置的製作方法。

Description

半導體裝置及其製作方法

本發明是有關於一種半導體裝置及其製作方法。

一般而言，電子裝置中都包含有許多的半導體元件。舉例來說，顯示裝置中常包含有許多薄膜電晶體，這些薄膜電晶體利用在基板上沉積各種不同的薄膜（例如半導體、金屬、介電層等）來形成。在顯示裝置中，薄膜電晶體可以設置於畫素結構中，也可設置於驅動電路中。

隨著顯示裝置的解析度增加，薄膜電晶體的尺寸不斷縮小。為了使小尺寸的薄膜電晶體能提供足夠大的電流，薄膜電晶體中的半導體層需要有高的載子遷移率（carrier mobility）。然而，具有高載子遷移率的薄膜電晶體通常伴隨有較大的漏電流（leakage），導致可靠度（reliability）不佳，因而不適合作為畫素結構中的開關元件。

本發明提供一種半導體裝置，提供具有高載子遷移率的薄膜電晶體及高可靠度的薄膜電晶體。

本發明提供一種半導體裝置的製作方法，提供具有高載子遷移率的薄膜電晶體及高可靠度的薄膜電晶體。

本發明的一個實施例提出一種半導體裝置，包括：基板；第一電晶體，設置於基板之上，且第一電晶體包括第一金屬氧化物半導體層以及重疊於第一金屬氧化物半導體層的第一閘極；以及第二電晶體，設置於基板之上，且第二電晶體包括第二金屬氧化物半導體層、重疊於第二金屬氧化物半導體層的第二閘極以及第一絕緣層，其中，第二金屬氧化物半導體層與第一金屬氧化物半導體層屬於相同膜層，且第一金屬氧化物半導體層的氧濃度低於第二金屬氧化物半導體層的氧濃度，第一絕緣層包覆第二金屬氧化物半導體，且不位於第一金屬氧化物半導體與第一閘極之間。

本發明的一個實施例提出一種半導體裝置的製作方法，包括：形成第一金屬氧化物半導體層及第二金屬氧化物半導體層於基板之上，且第一金屬氧化物半導體層與第二金屬氧化物半導體層屬於相同膜層；形成第一絕緣層以包覆第二金屬氧化物半導體，且第一絕緣層不接觸第一金屬氧化物半導體；進行退火處理，以使第一金屬氧化物半導體的氧濃度低於第二金屬氧化物的氧濃度；以及形成第一閘極及第二閘極於基板之上，且第一閘極及第二閘極分別重疊第一金屬氧化物半導體層及第二金屬氧化物半導體層。

圖1A至圖1H是依照本發明一實施例的半導體裝置10的製作方法的步驟流程的剖面示意圖。以下，配合圖1A至圖1H說明半導體裝置10的製作方法。

請參照圖1A，首先，提供基板110。舉例而言，基板110的材料可以包括玻璃、石英、有機聚合物、或是不透光/反射材料（例如：導電材料、金屬、晶圓、陶瓷或其他可適用的材料）或是其他可適用的材料。

接著，形成緩衝層112於基板110上。形成緩衝層112的方法例如為物理氣相沉積法、化學氣相沉積法或其他合適的方法。緩衝層112可以為單層或多層絕緣層，且絕緣層可以包括氧化矽（SiOx）、氮化矽（SiNx）、氮氧化矽（oxynitrides，SiONx）或其他合適的材料或上述材料的堆疊層。

接著，形成第一金屬氧化物半導體層121及第二金屬氧化物半導體層122於基板110及緩衝層112上。舉例而言，第一金屬氧化物半導體層121及第二金屬氧化物半導體層122的形成方法可以包括以下步驟：首先，在基板110及緩衝層112上形成毯覆的半導體材料層（未繪示）；接著，利用微影製程，在半導體材料層上形成圖案化光阻（未繪示）；繼之，利用圖案化光阻作為罩幕，來對半導體材料層進行濕式或乾式蝕刻製程，以形成第一金屬氧化物半導體層121及第二金屬氧化物半導體層122；之後，移除圖案化光阻。也就是說，第一金屬氧化物半導體層121及第二金屬氧化物半導體層122可以由同一膜層經圖案化而形成。

第一金屬氧化物半導體層121及第二金屬氧化物半導體層122中可以包括相同的金屬元素，例如皆含有銦元素、鋅元素、鎢元素、錫元素、鎵元素中的至少一者。舉例而言，第一金屬氧化物半導體層121及第二金屬氧化物半導體層122的材質可以包括銦鋅氧化物（InZnO，IZO）、銦鎢氧化物（InWO，IWO）、銦鎢鋅氧化物（InWZnO，IWZO）、銦鋅錫氧化物（InZnSnO，IZTO）、銦鎵錫氧化物（InGaSnO，IGTO）或銦鎵鋅錫氧化物（InGaZnSnO，IGZTO），但本發明不以此為限。

請參照圖1B，接著，形成第一絕緣層130於第二金屬氧化物半導體層122及緩衝層112上。第一絕緣層130可以完全包覆第二金屬氧化物半導體層122的頂面以及側面，且第一絕緣層130不接觸第一金屬氧化物半導體121。舉例而言，第一絕緣層130的形成方法可以包括以下步驟：首先，使用化學氣相沉積法或其他合適的方法，在第一金屬氧化物半導體層121、第二金屬氧化物半導體層122及緩衝層112上形成毯覆的絕緣材料層（未繪示）；接著，利用微影製程，在絕緣材料層上形成圖案化光阻（未繪示）；繼之，利用圖案化光阻作為罩幕，來對絕緣材料層進行濕式或乾式蝕刻製程，以形成第一絕緣層130；之後，移除圖案化光阻。第一絕緣層130可以包括能夠阻擋氧逸散或對金屬氧化物半導體層供氧的材質。舉例而言，在本實施例中，第一絕緣層130可以包括阻氧層或含氧絕緣層，例如氧化矽、氮氧化矽、氧化鉿、氧化鋁或其他合適的材料，但本發明不以此為限。

請參照圖1C，接著，進行退火處理（Annealing）TA。退火處理TA可以在介於200℃至500℃之間的溫度（例如280℃、350℃或420℃）下進行，且退火處理TA的時間可以介於30分鐘至180分鐘之間，但本發明不以此為限。由於第一絕緣層130包覆第二金屬氧化物半導體層122，在退火處理TA的過程中，第一絕緣層130能夠阻擋第二金屬氧化物半導體層122中的氧逸散，甚至能對第二金屬氧化物半導體層122供氧，因此，第一金屬氧化物半導體層121會比第二金屬氧化物半導體層122容易脫氧。換句話說，退火處理TA能夠使第一金屬氧化物半導體層121脫氧且轉變為第一金屬氧化物半導體層121’，而第一絕緣層130則在退火處理TA中阻擋第二金屬氧化物半導體層122中的氧逸散或對第二金屬氧化物半導體層122供氧，使得第一金屬氧化物半導體層121’的氧空缺（oxygen vacancy）濃度高於第二金屬氧化物半導體層122的氧空缺濃度。如此一來，在退火處理TA之後，第一金屬氧化物半導體層121’的氧濃度將低於第二金屬氧化物半導體層122的氧濃度，使得第一金屬氧化物半導體層121’的載子遷移率（carrier mobility）能夠大於第二金屬氧化物半導體層的122載子遷移率。

在一些實施例中，脫氧之後的第一金屬氧化物半導體層121’中還能夠局部形成結晶顆粒，使得第一金屬氧化物半導體層121’的結晶度高於第二金屬氧化物半導體層122的結晶度。在某些實施例中，上述的結晶顆粒可具有奈米等級的粒徑，例如小於1 nm的粒徑，換句話說，經歷退火處理TA後的第一金屬氧化物半導體層121’的結晶度實質上可以介於非晶（amorphous）與多晶（polycrystalline）之間。

請參照圖1D，接著，形成第二絕緣層140於基板110之上，且第二絕緣層140覆蓋第一金屬氧化物半導體層121’、第一絕緣層130及緩衝層112。第二絕緣層140可以使用化學氣相沉積法或其他合適的方法形成。第二絕緣層140的材質可以包括氧化矽、氮化矽、氮氧化矽、有機聚合物或上述材料的疊層，但本發明不以此為限。

請參照圖1E，接著，分別形成第一閘極151及第二閘極152於第一金屬氧化物半導體層121’及第二金屬氧化物半導體層122之上。第一閘極151及第二閘極152的形成方法可以包括以下步驟。首先，在第二絕緣層140上形成閘金屬層（未繪示）。繼之，利用微影製程，在閘金屬層上形成圖案化光阻（未繪示）。接著，利用圖案化光阻作為罩幕，來對閘金屬層進行濕式或乾式蝕刻製程，以形成第一閘極151及第二閘極152。之後，移除圖案化光阻。換句話說，第一閘極151及第二閘極152屬於相同膜層，且第一閘極151及第二閘極152同時形成。

第一閘極151於基板110的正投影重疊第一金屬氧化物半導體層121’於基板110的正投影，第二閘極152於基板110的正投影重疊第一絕緣層130於基板110的正投影。第一閘極151及第二閘極152的材料可包括金屬，例如鉻（Cr）、金（Au）、銀（Ag）、銅（Cu）、錫（Sn）、鉛（Pb）、鉿（Hf）、鎢（W）、鉬（Mo）、釹（Nd）、鈦（Ti）、鉭（Ta）、鋁（Al）、鋅（Zn）、或上述金屬的任意組合之合金、或上述金屬及/或合金之疊層，但不限於此。第一閘極151及第二閘極152也可以使用其他導電材料，例如：金屬的氮化物、金屬的氧化物、金屬的氮氧化物、金屬與其它導電材料的堆疊層、或是其它具有導電性質之材料。

請參照圖1F，在一些實施例中，在形成第一閘極151及第二閘極152之後，還可以進行摻雜製程IA。摻雜製程IA可以利用第一閘極151及第二閘極152作為罩幕，來對第一金屬氧化物半導體層121’及第二金屬氧化物半導體層122進行摻雜製程。在摻雜製程IA之後，第一金屬氧化物半導體層121’中重疊第一閘極151的部分可形成通道部分121c，且第一金屬氧化物半導體層121’中未重疊第一閘極151的第一部分121a及第二部分121b可具有較通道部分121c低的電阻。同樣地，第二金屬氧化物半導體層122中重疊第二閘極152的部分可形成通道部分122c，且第二金屬氧化物半導體層122中未重疊第二閘極152的第一部分122a及第二部分122b可具有較通道部分122c低的電阻。摻雜製程IA例如為氫電漿處理，且摻雜製程IA可以將氫元素植入第一金屬氧化物半導體層121’的第一部分121a及第二部分121b以及第二金屬氧化物半導體層122的第一部分122a及第二部分122b中，使得第一金屬氧化物半導體層121’的第一部分121a及第二部分121b以及第二金屬氧化物半導體層122的第一部分122a及第二部分122b的載子遷移率上升。在一些實施例中，第一金屬氧化物半導體層121’的第一部分121a及第二部分121b以及第二金屬氧化物半導體層122的第一部分122a及第二部分122b能夠分別與後續形成的第一源極171、第一汲極172、第二源極173以及第二汲極174之間形成歐姆（ohmic）接觸。

請參照圖1G，接著，形成第三絕緣層160於第一閘極151、第二閘極152及第二絕緣層140上。第三絕緣層160的形成方法可以包括以下步驟。首先，利用化學氣相沉積法或物理氣相沉積法，在基板110之上形成毯覆的介電材料層（未繪示）。接著，利用微影製程，在介電材料層上形成圖案化光阻（未繪示）。繼之，利用圖案化光阻作為罩幕，來對於介電材料層進行濕式或乾式蝕刻製程，以形成第三絕緣層160。之後，移除圖案化光阻。第三絕緣層160具有通孔V1、V2、V3、V4，其中通孔V1、V2可以貫穿第三絕緣層160及第二絕緣層140且分別暴露出第一金屬氧化物半導體層121’的第一部分121a及第二部分121b，通孔V3、V4可以貫穿第三絕緣層160、第二絕緣層140及第一絕緣層130且分別暴露出第二金屬氧化物半導體層122的第一部分122a及第二部分122b。第三絕緣層160的材料例如包括氧化矽、氮氧化矽、有機聚合物、或其他合適的材料、或上述材料之堆疊層。

在一些實施例中，用以形成第三絕緣層160的反應物中含有氫元素，且在形成第三絕緣層160的過程中或在後續的熱處理製程中，氫元素可以遷移或擴散至第一金屬氧化物半導體層121’以及第二金屬氧化物半導體層122中，藉此調整第一金屬氧化物半導體層121’的第一部分121a及第二部分121b以及第二金屬氧化物半導體層122的第一部分122a及第二部分122b的含氫量，進而提高其導電性。

請參照圖1H，接著，形成第一源極171、第一汲極172、第二源極173及第二汲極174於第三絕緣層160上，且第一源極171及第一汲極172電性連接至第一金屬氧化物半導體層121’，第二源極173及第二汲極174電性連接至第二金屬氧化物半導體層122，即可形成第一電晶體T1以及第二電晶體T2，且第一電晶體T1以及第二電晶體T2皆為頂閘極型（Top gate）薄膜電晶體。

舉例而言，第一源極171、第一汲極172、第二源極173及第二汲極174的形成方法可以包括以下步驟。首先，利用化學氣相沉積法或物理氣相沉積法，在基板110之上形成導電層（未繪示）。接著，利用微影製程，在導電層上形成圖案化光阻（未繪示）。繼之，利用圖案化光阻作為罩幕，來對於導電層進行濕式或乾式蝕刻製程，以形成第一源極171、第一汲極172、第二源極173及第二汲極174。之後，移除圖案化光阻。換句話說，第一源極171、第一汲極172、第二源極173及第二汲極174可以屬於相同膜層。第一源極171、第一汲極172、第二源極173及第二汲極174的材質可以包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、前述金屬的合金、或前述金屬及/或合金之堆疊層、或其他導電材料。

在本實施例中，第一源極171可以通過通孔V1而電性連接第一金屬氧化物半導體層121’的第一部分121a，第一汲極172可以通過通孔V2而電性連接第一金屬氧化物半導體層121’的第二部分121b，第二源極173可以通過通孔V3而電性連接第二金屬氧化物半導體層122的第一部分122a，第二汲極174可以通過通孔V4而電性連接第二金屬氧化物半導體層122的第二部分122b。

在一些實施例中，還可以形成鈍化層180於第一源極171、第一汲極172、第二源極173、第二汲極174以及第三絕緣層160上。鈍化層180的形成方式可以是電漿化學氣相沈積法或其他合適的製程，鈍化層180的材料可以使用氮化矽或其他合適的材料。

圖1H是依照本發明一實施例的半導體裝置10的剖面示意圖。在本實施例中，半導體裝置10可以包括：基板110、第一電晶體T1以及第二電晶體T2，且第一電晶體T1及第二電晶體T2皆設置於基板110之上。

在一些實施例中，半導體裝置10還可以包括緩衝層112，且緩衝層112可以位於第一電晶體T1及第二電晶體T2與基板110之間，以避免基板110中的雜質擴散至第一電晶體T1及第二電晶體T2中。

第一電晶體T1至少包括第一金屬氧化物半導體層121’。舉例而言，第一電晶體T1可以包括第一金屬氧化物半導體層121’、第一閘極151、第一源極171以及第一汲極172，且第二絕緣層140可位於第一閘極151與第一金屬氧化物半導體層121’之間，第三絕緣層160可位於第一源極171以及第一汲極172與第一閘極151之間。

第一金屬氧化物半導體層121’可以包括第一部分121a、第二部分121b及通道部分121c，通道部分121c重疊第一閘極151，第一源極171電性連接第一部分121a，第一汲極172電性連接第二部分121b，且通道部分121c位於第一部分121a與第二部分121b之間。

第二電晶體T2至少包括第二金屬氧化物半導體層122及第一絕緣層130，其中，第二金屬氧化物半導體層122與第一金屬氧化物半導體層121’可屬於相同膜層。第一絕緣層130包覆第二金屬氧化物半導體層122。第一絕緣層130不接觸第一金屬氧化物半導體層121’，且第一絕緣層130不位於第一金屬氧化物半導體層121’與第一閘極151之間。舉例而言，第二電晶體T2可以包括第二金屬氧化物半導體層122、第一絕緣層130、第二閘極152、第二源極173以及第二汲極174，且第二絕緣層140位於第二閘極152與第一絕緣層130之間，第三絕緣層160位於第二源極173以及第二汲極174與第二閘極152之間。在本實施例中，第一金屬氧化物半導體層121’與第一閘極151之間夾有第一絕緣層130，且第二金屬氧化物半導體層122與第二閘極152之間夾有第一絕緣層130與第二絕緣層140。第一金屬氧化物半導體層121’與第一閘極151之間的距離小於第二金屬氧化物半導體層122與第二閘極152之間的距離。

第二金屬氧化物半導體層122可以包括第一部分122a、第二部分122b及通道部分122c，通道部分122c重疊第二閘極152，第二源極173電性連接第一部分122a，第二汲極174電性連接第二部分122b，且通道部分122c位於第一部分122a與第二部分122b之間。

在一些實施例中，第一金屬氧化物半導體層121’及第二金屬氧化物半導體層122的厚度可以為100Å至500Å，例如200Å、300Å或400Å，但本發明不以此為限。在一些實施例中，第一絕緣層130的厚度可以介於100Å至1000Å之間，例如300Å、500Å或700Å，但本發明不以此為限。在一些實施例中，第二絕緣層140的厚度可以介於300Å至2500Å之間，例如1000Å、1500Å或2000Å，但本發明不以此為限。

在一些實施例中，第一電晶體T1的第一金屬氧化物半導體層121’的載子遷移率大於50 cm ²/Vs，第二電晶體T2的第二金屬氧化物半導體層122的載子遷移率約介於10至30cm ²/Vs之間，且第二電晶體T2的臨界電壓（threshold voltage）高於第一電晶體T1的臨界電壓。由此可知，在半導體裝置10中，藉由以第一絕緣層130包覆第二金屬氧化物半導體層122來進行退火處理TA，能夠使第一金屬氧化物半導體層121’的氧濃度低於第二金屬氧化物半導體層122的氧濃度，並使第一金屬氧化物半導體層121’的載子遷移率大於第二金屬氧化物半導體層122的載子遷移率。藉此，減少第二電晶體T2的漏電流，同時使第一電晶體T1具有高驅動電流的優點，如此一來，第一電晶體T1可適用於作為驅動元件，且第二電晶體T2具有高可靠度而適用於作為開關元件。

圖2A至圖2F是依照本發明另一實施例的半導體裝置20的製作方法的步驟流程的剖面示意圖。在此必須說明的是，圖2A至圖2F的實施例是接續於圖1C的步驟之後進行，且圖2A至圖2F的實施例沿用圖1A至圖1H的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參照圖2A，在圖1C的退火處理TA之後，可以移除第一絕緣層130，以暴露出第二金屬氧化物半導體層122。移除第一絕緣層130的方式可以採用蝕刻製程或其他適合的方式。舉例而言，上述蝕刻製程可以使用對於第一絕緣層130具有相對較高蝕刻選擇性、但不易蝕刻第一金屬氧化物半導體層121’以及第二金屬氧化物半導體層122的蝕刻劑來進行。

請參照圖2B，接著，形成第二絕緣層140於基板110之上，且第二絕緣層140覆蓋第一金屬氧化物半導體層121’、第二金屬氧化物半導體層122及緩衝層112。

請參照圖2C，接著，分別形成第一閘極151及第二閘極152於第一金屬氧化物半導體層121’及第二金屬氧化物半導體層122之上，且第一閘極151於基板110的正投影重疊第一金屬氧化物半導體層121’於基板110的正投影，第二閘極152於基板110的正投影重疊第一絕緣層130於基板110的正投影。

請參照圖2D，在形成第一閘極151及第二閘極152之後，可以進行摻雜製程IA。摻雜製程IA可以利用第一閘極151及第二閘極152作為罩幕，來對第一金屬氧化物半導體層121’中未重疊第一閘極151的第一部分121a及第二部分121b以及第二金屬氧化物半導體層122中未重疊第二閘極152的第一部分122a及第二部分122b植入氫元素，使得第一金屬氧化物半導體層121’的第一部分121a及第二部分121b以及第二金屬氧化物半導體層122的第一部分122a及第二部分122b的載子遷移率上升。在摻雜製程IA之後，第一金屬氧化物半導體層121’中重疊第一閘極151的部分可形成通道部分121c，第二金屬氧化物半導體層122中重疊第二閘極152的部分可形成通道部分122c。

請參照圖2E，接著，形成具有通孔V1、V2、V3、V4的第三絕緣層160於第一閘極151、第二閘極152及第二絕緣層140上，其中，通孔V1、V2可以貫穿第三絕緣層160及第二絕緣層140且分別暴露出第一金屬氧化物半導體層121’的第一部分121a及第二部分121b，通孔V3、V4可以貫穿第三絕緣層160及第二絕緣層140且分別暴露出第二金屬氧化物半導體層122的第一部分122a及第二部分122b。在形成第三絕緣層160的過程中或在後續的熱處理製程中，氫元素可以遷移或擴散至第一金屬氧化物半導體層121’的第一部分121a及第二部分121b以及第二金屬氧化物半導體層122的第一部分122a及第二部分122b中，藉以調整其含氫量，進而提高其導電性。

請參照圖2F，接著，形成第一源極171、第一汲極172、第二源極173及第二汲極174於第三絕緣層160上，且第一源極171及第一汲極172分別通過通孔V1、V2而電性連接至第一金屬氧化物半導體層121’的第一部分121a及第二部分121b，第二源極173及第二汲極174分別通過通孔V3、V4而電性連接至第二金屬氧化物半導體層122的第一部分122a及第二部分122b，即可形成第一電晶體T1以及第二電晶體T2A。在一些實施例中，還可以形成鈍化層180於第一電晶體T1以及第二電晶體T2A上。

圖2F是依照本發明另一實施例的半導體裝置20的剖面示意圖。在本實施例中，半導體裝置20可以包括：基板110、緩衝層112、第一電晶體T1、第二電晶體T2A以及鈍化層180，且第一電晶體T1及第二電晶體T2A可以設置於緩衝層112與鈍化層180之間。

圖2F所示的半導體裝置20與圖1H所示的半導體裝置10的主要差異在於：半導體裝置20不包括第一絕緣層，且第二電晶體T2A可以包括第二金屬氧化物半導體層122、第二閘極152、第二源極173以及第二汲極174。第二絕緣層140位於第一閘極151與第一金屬氧化物半導體層121’以及第二閘極152與第二金屬氧化物半導體層122之間。在本實施例中，第一閘極151與第一金屬氧化物半導體層121’之間的距離實質上等於第二閘極152與第二金屬氧化物半導體層122之間的距離。

在本實施例中，第一金屬氧化物半導體層121’的氧空缺濃度高於第二金屬氧化物半導體層122的氧空缺濃度，換句話說，第一金屬氧化物半導體層121’的氧濃度低於第二金屬氧化物半導體層122的氧濃度，而且，第一金屬氧化物半導體層121’的結晶度高於第二金屬氧化物半導體層122的結晶度，使得第一金屬氧化物半導體層121’的載子遷移率大於第二金屬氧化物半導體層122的載子遷移率。如此一來，第一電晶體T1具有驅動電流大的優點，且可適用於作為驅動元件；而第二電晶體T2A具有漏電流少的優點，且可適用於作為開關元件。

圖3A至圖3C是依照本發明又一實施例的半導體裝置30的製作方法的步驟流程的剖面示意圖。在此必須說明的是，圖3A至圖3C的實施例是在圖1F的步驟之後進行，且圖3A至圖3C的實施例沿用圖1A至圖1H的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參照圖3A，在圖1F的摻雜製程IA之後，可以利用第一閘極151及第二閘極152作為罩幕，來對第一絕緣層130以及第二絕緣層140進行圖案化處理。舉例而言，可以採用乾蝕刻製程來移除未被第一閘極151及第二閘極152覆蓋的第一絕緣層130以及第二絕緣層140，以形成第一絕緣層圖案132以及第二絕緣層圖案141、142。

第一絕緣層圖案132以及第二絕緣層圖案141、142暴露出第一金屬氧化物半導體層121’的第一部分121a及第二部分121b以及第二金屬氧化物半導體層122的第一部分122a及第二部分122b。在上述圖案化處理之後，可以形成第一絕緣層圖案132以及第二絕緣層圖案141、142，其中第二絕緣層圖案141夾於第一閘極151與第一金屬氧化物半導體層121’的通道部分121c之間，且第一絕緣層圖案132及第二絕緣層圖案142夾於第二閘極152與第二金屬氧化物半導體層122的通道部分122c之間，換句話說，第二絕緣層圖案141的寬度W1可以實質上等於或近似於通道部分121c及第一閘極151的寬度，且第二絕緣層圖案142的寬度W2可以實質上等於或近似於通道部分122c、第二閘極152及第一絕緣層圖案132的寬度。

請參照圖3B，接著，形成第三絕緣層160於基板110之上，同時調整第一金屬氧化物半導體層121’的第一部分121a及第二部分121b以及第二金屬氧化物半導體層122的第一部分122a及第二部分122b的含氫量。第三絕緣層160可以覆蓋第一金屬氧化物半導體層121’的第一部分121a及第二部分121b的頂表面及側壁、第二金屬氧化物半導體層122的第一部分122a及第二部分122b的頂表面及側壁、第一絕緣層圖案132的側壁、第二絕緣層圖案141、142的側壁以及第一閘極151及第二閘極152的頂表面及側壁。

在一些實施例中，用以形成第三絕緣層160的反應物中含有氫元素，且在於第三絕緣層160中形成通孔V1、V2、V3、V4前，利用熱處理使第三絕緣層160中的氫元素遷移或擴散至第一金屬氧化物半導體層121’的第一部分121a及第二部分121b以及第二金屬氧化物半導體層122的第一部分122a及第二部分122b中，藉此調整的第一部分121a、第二部分121b、第一部分122a及第二部分122b的含氫量，進而提高其導電性。在一些實施例中，利用第三絕緣層160中的氫元素對第一金屬氧化物半導體層121’以及第二金屬氧化物半導體層122進行氫摻雜，因此，可以省略對第一金屬氧化物半導體層121’以及第二金屬氧化物半導體層122進行氫電漿處理的步驟。

第三絕緣層160的通孔V1、V2、V3、V4可以分別暴露出第一金屬氧化物半導體層121’的第一部分121a及第二部分121b的頂表面以及第二金屬氧化物半導體層122的第一部分122a及第二部分122b的頂表面。

請參照圖3C，接著，形成第一源極171、第一汲極172、第二源極173以及第二汲極174於第三絕緣層160上，且第一源極171、第一汲極172、第二源極173以及第二汲極174分別通過通孔V1、V2、V3、V4而電性連接至第一金屬氧化物半導體層121’的第一部分121a及第二部分121b以及第二金屬氧化物半導體層122的第一部分122a及第二部分122b，即可形成第一電晶體T1B以及第二電晶體T2B。在一些實施例中，還可以形成鈍化層180於第一電晶體T1B以及第二電晶體T2B上。

圖3C是依照本發明又一實施例的半導體裝置30的剖面示意圖。在本實施例中，半導體裝置30可以包括：基板110、緩衝層112、第一電晶體T1B、第二電晶體T2B以及鈍化層180，且第一電晶體T1B及第二電晶體T2B可以設置於緩衝層112與鈍化層180之間。

圖3C所示的半導體裝置30與圖1H所示的半導體裝置10的主要差異在於：半導體裝置30的第一電晶體T1B可以包括第一金屬氧化物半導體層121’、第二絕緣層圖案141、第一閘極151、第一源極171以及第一汲極172，且第二絕緣層圖案141夾於第一閘極151與第一金屬氧化物半導體層121’的通道部分121c之間；半導體裝置30的第二電晶體T2B可以包括第二金屬氧化物半導體層122、第一絕緣層圖案132、第二絕緣層圖案142、第二閘極152、第二源極173以及第二汲極174，且第一絕緣層圖案132以及第二絕緣層圖案142夾於第二閘極152與第二金屬氧化物半導體層122的通道部分122c之間；且第三絕緣層160直接接觸緩衝層。

在本實施例中，第一金屬氧化物半導體層121’的氧空缺濃度高於第二金屬氧化物半導體層122的氧空缺濃度，換句話說，第一金屬氧化物半導體層121’的氧濃度低於第二金屬氧化物半導體層122的氧濃度，而且，第一金屬氧化物半導體層121’的結晶度高於第二金屬氧化物半導體層122的結晶度，使得第一金屬氧化物半導體層121’的載子遷移率大於第二金屬氧化物半導體層122的載子遷移率。如此一來，第一電晶體T1B可提供相對較大的驅動電流而適用於作為驅動元件，且第二電晶體T2B的漏電流相對較少而適用於作為開關元件。

圖4是依照本發明又另一實施例的半導體裝置40的剖面示意圖。在此必須說明的是，圖4的實施例沿用圖1A至圖1H的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

在本實施例中，半導體裝置40可以包括：基板110、緩衝層112、第一電晶體T1C、第二電晶體T2C以及鈍化層180，第一電晶體T1C及第二電晶體T2C設置於基板110之上，且設置於緩衝層112與鈍化層180之間。

圖4所示的半導體裝置40與如圖1H所示的半導體裝置10的主要差異在於：半導體裝置40的第一電晶體T1C及第二電晶體T2C為底閘極型（Bottom gate）薄膜電晶體。

舉例而言，在本實施例中，第一電晶體T1C可以包括第一金屬氧化物半導體層421、第一閘極451、第一源極471以及第一汲極472，其中第三絕緣層460可位於第一源極471以及第一汲極472與第一金屬氧化物半導體層421之間，第一源極471及第一汲極472分別通過第三絕緣層460中的通孔V1、V2而電性連接第一金屬氧化物半導體層421；第二絕緣層440位於第一金屬氧化物半導體層421與第一閘極451之間，且第一金屬氧化物半導體層421可以位於第一源極471與第一閘極451之間以及第一汲極472與第一閘極451之間。第一閘極451可重疊通孔V1、V2，以在第一金屬氧化物半導體層421未經過額外氫擴散或摻雜製程之下，確保電流可正常地從第一源極471及第一汲極472流出。

第二電晶體T2C可以包括第二金屬氧化物半導體層422、第一絕緣層430、第二閘極452、第二源極473以及第二汲極474，其中第二金屬氧化物半導體層422與第一電晶體T1C的第一金屬氧化物半導體層421可屬於相同膜層；第一絕緣層430包覆第二金屬氧化物半導體層422；第三絕緣層460及第一絕緣層430位於第二源極473以及第二汲極474與第二金屬氧化物半導體層422之間，第二源極473以及第二汲極474分別通過第三絕緣層460及第一絕緣層430中的通孔V3、V4而電性連接第二金屬氧化物半導體層422；第二絕緣層440位於第二金屬氧化物半導體層422與第二閘極452之間；且第二金屬氧化物半導體層422可以位於第二源極473與第二閘極452之間以及第二汲極474與第二閘極452之間。第二閘極452可重疊通孔V3、V4，以在第二金屬氧化物半導體層422未經過額外氫擴散或摻雜製程之下，確保電流可正常地從第二源極473及第二汲極474流出。

在本實施例中，半導體裝置40的第一金屬氧化物半導體層421的氧空缺濃度高於第二金屬氧化物半導體層422的氧空缺濃度，第一金屬氧化物半導體層421的氧濃度低於第二金屬氧化物半導體層422的氧濃度，且第一金屬氧化物半導體層421的結晶度高於第二金屬氧化物半導體層422的結晶度。如此一來，能夠使第一金屬氧化物半導體層421的載子遷移率大於第二金屬氧化物半導體層422的載子遷移率，使得第一電晶體T1C可提供相對較大的驅動電流而適用於作為驅動元件，且第二電晶體T2C的漏電流較少因而適用於作為開關元件。第二電晶體T2C的臨界電壓能夠高於第一電晶體T1C的臨界電壓。

綜上所述，本發明的半導體裝置的製作方法藉由直接疊置第一絕緣層於第二金屬氧化物半導體層上再進行退火處理，使得第一金屬氧化物半導體層的氧空缺濃度及結晶度能夠高於第二金屬氧化物半導體層。如此一來，第一金屬氧化物半導體層能夠具有提高的載子遷移率，使得第一電晶體適用於作為驅動元件，同時第二電晶體能夠具有降低的漏電流，使得第二電晶體具有高可靠度而適用於作為開關元件。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10, 20, 30, 40:半導體裝置 110:基板 112:緩衝層 121, 121’, 421:第一金屬氧化物半導體層 121a:第一部分 121b:第二部分 121c:通道部分 122, 422:第二金屬氧化物半導體層 122a:第一部分 122b:第二部分 122c:通道部分 130, 430:第一絕緣層 132:第一絕緣層圖案 140, 440:第二絕緣層 141, 142:第二絕緣層圖案 151, 451:第一閘極 152, 452:第二閘極 160, 460:第三絕緣層 171, 471:第一源極 172, 472:第一汲極 173, 473:第二源極 174, 474:第二汲極 180:鈍化層 IA:摻雜製程 T1, T1B, T1C:第一電晶體 T2, T2A, T2B, T2C:第二電晶體 TA:退火處理 V1, V2, V3, V4:通孔 W1, W2:寬度

圖1A至圖1H是依照本發明一實施例的半導體裝置的製作方法的步驟流程的剖面示意圖，其中，圖1H是依照本發明一實施例的半導體裝置的剖面示意圖。圖2A至圖2F是依照本發明另一實施例的半導體裝置的製作方法的步驟流程的剖面示意圖，其中，圖2F是依照本發明另一實施例的半導體裝置的剖面示意圖。圖3A至圖3C是依照本發明又一實施例的半導體裝置的製作方法的步驟流程的剖面示意圖，其中，圖3C是依照本發明又一實施例的半導體裝置的剖面示意圖。圖4是依照本發明又另一實施例的半導體裝置的剖面示意圖。

10:半導體裝置

110:基板

112:緩衝層

121’:第一金屬氧化物半導體層

121a:第一部分

121b:第二部分

121c:通道部分

122:第二金屬氧化物半導體層

122a:第一部分

122b:第二部分

122c:通道部分

130:第一絕緣層

140:第二絕緣層

151:第一閘極

152:第二閘極

160:第三絕緣層

171:第一源極

172:第一汲極

173:第二源極

174:第二汲極

180:鈍化層

T1:第一電晶體

T2:第二電晶體

V1,V2,V3,V4:通孔

Claims

一種半導體裝置，包括：一基板；一第一電晶體，設置於該基板之上，且該第一電晶體包括一第一金屬氧化物半導體層以及重疊於該第一金屬氧化物半導體層的一第一閘極；以及一第二電晶體，設置於該基板之上，且該第二電晶體包括：一第二金屬氧化物半導體層，其中該第二金屬氧化物半導體層與該第一金屬氧化物半導體層屬於相同膜層，且該第一金屬氧化物半導體層的氧濃度低於該第二金屬氧化物半導體層的氧濃度；一第二閘極，重疊於該第二金屬氧化物半導體層；以及一第一絕緣層，包覆該第二金屬氧化物半導體，且不位於該第一金屬氧化物半導體與該第一閘極之間。
如請求項1所述的半導體裝置，其中該第一金屬氧化物半導體層的氧空缺濃度高於該第二金屬氧化物半導體層的氧空缺濃度，且該第一金屬氧化物半導體層的結晶度高於該第二金屬氧化物半導體層的結晶度。
如請求項1所述的半導體裝置，更包括一第二絕緣層，其中該第二絕緣層覆蓋該第一金屬氧化物半導體層以及該第一絕緣層，且其中該第一金屬氧化物半導體層與該第一閘極之間之間夾有該第二絕緣層，該第二金屬氧化物半導體層與該第二閘極之間夾有該第一絕緣層以及該第二絕緣層。
如請求項1所述的半導體裝置，其中該第一金屬氧化物半導體層的載子遷移率大於該第二金屬氧化物半導體層的載子遷移率。
如請求項1所述的半導體裝置，其中該第一金屬氧化物半導體層及該第二金屬氧化物半導體層包含相同的金屬元素。
如請求項1所述的半導體裝置，其中該第一金屬氧化物半導體層及該第二金屬氧化物半導體層包括銦鋅氧化物、銦鎢氧化物、銦鎢鋅氧化物、銦鋅錫氧化物、銦鎵錫氧化物或銦鎵鋅錫氧化物。
如請求項1所述的半導體裝置，其中該第一金屬氧化物半導體層及該第二金屬氧化物半導體層的厚度為100Å至500Å。
如請求項1所述的半導體裝置，其中該第一絕緣層包括含氧絕緣層或阻氧層。
如請求項1所述的半導體裝置，其中該第二電晶體的臨界電壓高於該第一電晶體的臨界電壓。
一種半導體裝置的製作方法，包括：形成一第一金屬氧化物半導體層及一第二金屬氧化物半導體層於一基板之上，且該第一金屬氧化物半導體層與該第二金屬氧化物半導體層屬於相同膜層；形成一第一絕緣層以包覆該第二金屬氧化物半導體，且該第一絕緣層不接觸該第一金屬氧化物半導體；進行一退火處理，以使該第一金屬氧化物半導體的氧濃度低於該第二金屬氧化物的氧濃度；以及形成一第一閘極及一第二閘極於該基板之上，且該第一閘極及該第二閘極分別重疊該第一金屬氧化物半導體層及該第二金屬氧化物半導體層。
如請求項10所述的半導體裝置的製作方法，其中該退火處理包括在200℃至500℃之間維持30分鐘至180分鐘。
如請求項10所述的半導體裝置的製作方法，其中同時形成該第一閘極及該第二閘極。
如請求項10所述的半導體裝置的製作方法，還包括在形成該第一閘極及該第二閘極之前形成一第二絕緣層於該基板之上，且該第二絕緣層位於該第一閘極與該第一金屬氧化物半導體層之間以及該第二閘極與該第一絕緣層之間。
如請求項10所述的半導體裝置的製作方法，還包括在形成該第一閘極及該第二閘極之後，以該第一閘極及該第二閘極為罩幕對該第一金屬氧化物半導體以及該第二金屬氧化物半導體進行一摻雜製程。
如請求項14所述的半導體裝置的製作方法，還包括在該摻雜製程之後形成一第三絕緣層於該第一閘極以及該第二閘極上。
如請求項15所述的半導體裝置的製作方法，還包括形成一第一源極、一第一汲極、一第二源極及一第二汲極於該第三絕緣層上，且該第一源極及該第一汲極電性連接至該第一金屬氧化物半導體層，該第二源極及該第二汲極電性連接至該第二金屬氧化物半導體層。