[go: up one dir, main page]

CN112687554B - 阵列基板制备方法、阵列基板及显示装置 - Google Patents

阵列基板制备方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN112687554B
CN112687554B CN202011578468.0A CN202011578468A CN112687554B CN 112687554 B CN112687554 B CN 112687554B CN 202011578468 A CN202011578468 A CN 202011578468A CN 112687554 B CN112687554 B CN 112687554B
Authority
CN
China
Prior art keywords
layer
preparing
array substrate
original metal
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011578468.0A
Other languages
English (en)
Other versions
CN112687554A (zh
Inventor
胡小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202011578468.0A priority Critical patent/CN112687554B/zh
Priority to US17/272,283 priority patent/US20230395616A1/en
Priority to PCT/CN2020/141186 priority patent/WO2022141140A1/zh
Publication of CN112687554A publication Critical patent/CN112687554A/zh
Application granted granted Critical
Publication of CN112687554B publication Critical patent/CN112687554B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供一种阵列基板制备方法、阵列基板及显示装置，所述阵列基板制作方法包括在衬底上制备驱动电路层，在驱动电路层上制备第一钝化层，在第一钝化层上制备原始金属层，在原始金属层上制备氧源层，热处理所述原始金属层和所述氧源层，所述原始金属层被氧化得到第二钝化层。所述阵列基板制备方法操作方便，便于制备大尺寸金属氧化物钝化层，满足当前大尺寸薄膜晶体管器件的制备需求，且制得的钝化层具有双层结构，提升了钝化层阻隔水氧的能力。

Description

阵列基板制备方法、阵列基板及显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板制备方法、阵列基板及显示装置。
背景技术
在包含薄膜晶体管(Thin Film Transistor，TFT)的器件中，为了保护薄膜晶体管不被外界水氧等影响，会采用二氧化硅或氮化硅制作一层钝化层，以隔绝外界的水氧等气氛。但是，二氧化硅属于亲水性材料，隔绝水汽的能力较差；氮化硅隔绝水汽的能力较强，但其制备过程需要使用硅烷和氨气，造成制得的氮化硅膜层中的氢元素含量过高，氢元素扩散至薄膜晶体管的沟道层，会导致薄膜晶体管的性能劣化。采用氧化铝制作薄膜晶体管的钝化层也是较优的选择。目前，在薄膜晶体管器件中制备氧化铝膜层的方法是物理溅射氧化铝靶材，形成气相并进行沉积的方法；但是，由于氧化铝靶材属于陶瓷靶材，本身的性质特别脆，难以制作满足大尺寸沉积需求的氧化铝靶材。
所以，目前制备氧化铝钝化层的方法无法满足大尺寸薄膜晶体管器件的钝化层制作需求。
发明内容
本申请提供一种阵列基板制作方法、阵列基板及显示装置，用于优化制备金属氧化物钝化层的工艺。
本申请提供一种阵列基板制备方法，其包括：
提供衬底；
在所述衬底上制备驱动电路层；
在所述驱动电路层上制备第一钝化层；
在所述第一钝化层上制备原始金属层；
在所述原始金属层上制备氧源层；
热处理所述氧源层和所述原始金属层，所述原始金属层被氧化形成第二钝化层，所述氧源层被脱氧形成脱氧层；
去除所述脱氧层。
根据本申请一实施例，所述在所述第一钝化层上制备原始金属层的步骤，包括：
通过物理沉积工艺，在所述第一钝化层上沉积第一厚度的原始金属层；
所述在所述原始金属层上制备氧源层的步骤，包括：
通过物理沉积工艺，在所述原始金属层上沉积第二厚度的氧源层。
根据本申请一实施例，所述热处理所述氧源层和所述原始金属层，所述原始金属层被氧化形成第二钝化层，所述氧源层被脱氧形成脱氧层的步骤，包括：
在预设温度下，对所述氧源层和所述原始金属层进行预设时长的热处理；
所述原始金属层被氧化形成所述第二钝化层；
所述氧源层被脱氧形成所述脱氧层。
根据本申请一实施例，在所述去除所述脱氧层的步骤之后，还包括：
在所述第一钝化层和所述第二钝化层上形成过孔，使得所述漏极通过所述过孔暴露；
在所述第二钝化层上形成像素电极层，所述像素电极层通过所述过孔与所述漏极电性连接。
根据本申请一实施例，制备所述原始金属层的材料包括铝；制备所述氧源层的材料包括氧化钼和/或氧化铟锌。
根据本申请一实施例，所述在所述衬底上制备驱动电路层的步骤，包括：
在所述衬底上制备栅极；
制备覆盖所述栅极的栅极绝缘层；
在所述栅极绝缘层上制备有源层；
在所述栅极绝缘层上，所述有源层的相对两端制备源极和漏极，所述源极和所述漏极分别与所述有源层电性连接。
根据本申请一实施例，所述在所述衬底上制备驱动电路层的步骤，包括：
在所述衬底上制备有源层；
在所述有源层上制备栅极绝缘层；
在所述栅极绝缘层上制备栅极；
制备覆盖所述有源层、所述栅极绝缘层和所述栅极的层间绝缘层；
在所述层间绝缘层上制备源极和漏极，所述源极和所述漏极分别与所述有源层的相对两端电性连接。
根据本申请一实施例，所述在所述驱动电路层上制备第一钝化层的步骤，包括：
通过化学气相沉积工艺，在所述驱动电路层上制备二氧化硅层；
所述二氧化硅层覆盖所述驱动电路层，形成所述第一钝化层。
本申请还提供一种阵列基板，所述阵列基板通过如上所述的阵列基板制备方法制备而成。
本申请还提供一种显示装置，所述显示装置包括如上所述的阵列基板。
本申请的有益效果是：本申请提供的阵列基板制备方法，包括在衬底上制备驱动电路层，以及在驱动电路层上制备钝化层；其中制备钝化层的方法包括：首先在驱动电路层上制备第一钝化层，然后在第一钝化层上制备原始金属层和氧源层，对原始金属层和氧源层进行热处理，原始金属层被氧化得到第二钝化层，氧源层被脱氧得到脱氧层，去除脱氧层后即制得阵列基板。该方法操作方便，便于制备大尺寸金属氧化物钝化层，满足当前大尺寸薄膜晶体管器件的制备需求，且制得的钝化层具有双层结构，提升了钝化层阻隔水氧的能力。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1是本申请实施例提供的阵列基板制备方法流程图；
图2a是本申请实施例提供的第一种阵列基板制备方法中制备完成驱动电路层后的结构示意图；
图2b是本申请实施例提供的第一种阵列基板制备方法中制备完成第一钝化层后的结构示意图；
图2c是本申请实施例提供的第一种阵列基板制备方法中制备完成原始金属层后的结构示意图；
图2d是本申请实施例提供的第一种阵列基板制备方法中制备完成氧源层后的结构示意图；
图2e是本申请实施例提供的第一种阵列基板制备方法中热处理后的结构示意图；
图2f是本申请实施例提供的第一种阵列基板制备方法中去除脱氧层后的结构示意图；
图2g是本申请实施例提供的第一种阵列基板制备方法中制备完成像素电极层后的结构示意图；
图3a是本申请实施例提供的第二种阵列基板制备方法中制备完成驱动电路层后的结构示意图；
图3b是本申请实施例提供的第二种阵列基板制备方法中制备完成第一钝化层后的结构示意图；
图3c是本申请实施例提供的第二种阵列基板制备方法中制备完成原始金属层后的结构示意图；
图3d是本申请实施例提供的第二种阵列基板制备方法中制备完成氧源层后的结构示意图；
图3e是本申请实施例提供的第二种阵列基板制备方法中热处理后的结构示意图；
图3f是本申请实施例提供的第二种阵列基板制备方法中去除脱氧层后的结构示意图；
图3g是本申请实施例提供的第二种阵列基板制备方法中制备完成像素电极层后的结构示意图；
图4是本申请实施例提供的显示装置的第一种结构示意图；
图5是本申请实施例提供的显示装置的第二种结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供一种阵列基板制备方法、阵列基板及显示装置，所述阵列基板的制备方法包括在衬底上制备驱动电路层，以及在所述驱动电路层上制备钝化层；其中制备所述钝化层的方法包括：首先在所述驱动电路层上制备第一钝化层，然后在所述第一钝化层上制备原始金属层和氧源层，对所述原始金属层和所述氧源层进行热处理，原始金属层被氧化得到第二钝化层，氧源层被脱氧得到脱氧层，去除所述脱氧层后即得到遮盖所述驱动电路层的钝化层。该方法操作方便，便于制备大尺寸金属氧化物钝化层，且制得的钝化层具有双层结构，提升了钝化层阻隔水氧的能力。
请参阅图1，图1是本申请实施例提供的阵列基板制备方法流程图。所述阵列基板可以是包括多个薄膜晶体管的器件，所述阵列基板可以应用于有机发光二极管显示面板、液晶显示面板等电子器件中，用于为这些电子器件提供电学功能控制的途径。本实施例提供的阵列基板制备方法包括以下步骤：
步骤S101，请参阅图2a，提供衬底10。所述衬底10可以包括绝缘材料，例如，聚酰亚胺、玻璃、石英、陶瓷等。当最终制成的阵列基板应用于柔性器件中时，所述衬底10可以采用柔性材料制备，比如聚酰亚胺等；当最终制成的阵列基板应用于非柔性器件中时，所述衬底10可以采用非柔性材料制备，比如玻璃、石英、陶瓷等。
所述衬底10可以通过一步清洗操作去除衬底10表面的杂质，清洗的方法包括：使用纯水对衬底10的表面进行冲洗，然后通过烘干操作去除衬底10表面的残余水分。
步骤S102，请参阅图2a，在所述衬底10上制备驱动电路层20。所述驱动电路层20可以包括多个薄膜晶体管，以实现对电流的传输和控制。
进一步地，所述在所述衬底10上制备驱动电路层20的步骤包括：
在所述衬底10上制备栅极201。制备所述栅极201的材料包括钼Mo、铜Cu、铝Al等金属导电材料。制备所述栅极201的步骤包括：首先，通过物理沉积工艺，比如磁控溅射等，在所述衬底10上沉积一层金属导电层；然后，通过一道光罩刻蚀制程，将所述金属导电层图案化，形成栅极201。
在所述衬底10上制备覆盖所述栅极201的栅极绝缘层202。制备所述栅极绝缘层202的材料包括氮化硅、氧化硅等陶瓷绝缘材料。制备所述栅极绝缘层202的步骤包括：采用硅烷SiH4和氨气NH3通过化学气相沉积工艺，在所述衬底10上沉积一层覆盖所述栅极201的氮化硅陶瓷层，形成所述栅极绝缘层202；或者，采用硅烷SiH4和一氧化二氮N2O通过化学气相沉积工艺，在所述衬底10上沉积一层覆盖所述栅极201的氧化硅陶瓷层，形成所述栅极绝缘层202。
在所述栅极绝缘层202上制备有源层203。制备所述有源层203的材料包括氧化铟镓锌IGZO、氧化铟镓锌锡IGZTO、氧化铟镓锡IGTO等半导体金属氧化物。制备所述有源层203的步骤包括：通过化学气相沉积工艺在所述栅极绝缘层202上沉积金属氧化物半导体层；然后通过离子掺杂工艺，在所述金属氧化物半导体层上形成源极区、漏极区和沟道区。
在所述栅极绝缘层202上，所述有源层203的相对两端制备源极204和漏极205，所述源极204和所述漏极205分别与所述有源层203电性连接。制备所述源极204和所述漏极205的材料包括钼Mo、铜Cu、铝Al等金属导电材料。制备所述源极204和所述漏极205的步骤包括：首先，通过物理沉积工艺，比如磁控溅射等，在所述栅极绝缘层202上沉积一层金属导电层；然后，通过一道光罩刻蚀制程，将所述金属导电层进行图案化处理，形成所述源极204和所述漏极205。所述源极204对应所述有源层203的源极区设置，并保持电性连接；所述漏极205对应所述有源层203的漏极区设置，并保持电性连接。
需要说明的是，在本实施例中，所述栅极201、所述栅极绝缘层202、所述有源层203、所述源极204和所述漏极205构成底栅型薄膜晶体管。
步骤S103，请参阅图2a和图2b，在所述驱动电路层20上制备第一钝化层30。
可选地，制备所述第一钝化层30的材料包括二氧化硅。所述第一钝化层30覆盖所述驱动电路层20；具体地，所述第一钝化层30覆盖所述有源层203、所述源极204和所述漏极205。所述第一钝化层30用于防止外界水氧侵蚀所述有源层203，并作为所述有源层203、所述源极204和所述漏极205的绝缘层。
进一步地，所述在所述驱动电路层20上制备第一钝化层30的步骤包括：采用硅烷SiH4和一氧化二氮N2O作为反应气体，通过化学气相沉积工艺，在所述驱动电路层20上沉积二氧化硅层；所述二氧化硅层覆盖所述驱动电路层20，具体为覆盖所述有源层203、所述源极204和所述漏极205，形成所述第一钝化层30。所述第一钝化层30的厚度可以通过控制化学气相沉积的时间进行调整，在应用中，可以根据实际需求，自由选择制备的所述第一钝化层30的厚度。
步骤S104，请参阅图2c，在所述第一钝化层30上制备原始金属层40a。
可选地，制备所述原始金属层40a的材料包括铝Al。所述在所述第一钝化层30上制备原始金属层40a的步骤包括：通过物理沉积工艺，如磁控溅射等，在所述第一钝化层30上沉积第一厚度的原始金属层40a，所述第一厚度可以是100埃至1000埃范围内的厚度值。可选地，通过物理沉积工艺制备所述原始金属层40a的靶材为金属铝靶。
需要说明的是，所述原始金属层40a用于在一定的热处理条件下发生氧化反应，生成具有较强隔绝水氧能力的金属氧化物。因此，制备所述原始金属层40a的材料不仅限于铝，还可以是其它可以达到相同作用效果的金属材料。
步骤S105，请参阅图2d，在所述原始金属层40a上制备氧源层40b。
可选地，制备所述氧源层40b的材料包括氧化钼、氧化铟锌等不稳定的非晶氧化物材料。
所述在所述原始金属层40a上制备氧源层40b的步骤包括：通过物理沉积工艺，比如磁控溅射等，在所述原始金属层40a上沉积第二厚度的氧源层40b，所述第二厚度可以是500埃至5000埃范围内的厚度值。可选地，通过物理沉积工艺制备所述氧源层40b的靶材可以是氧化钼靶材或氧化铟锌靶材。
需要说明的是，所述氧源层40b用于在一定的热处理条件下发生还原反应，并向所述原始金属层40a提供氧元素，使所述原始金属层40a生成金属氧化物。因此，制备所述氧源层40b的材料不仅限于氧化钼和氧化铟锌，还可以是其它可以达到相同作用效果的材料。
步骤S106，请参阅图2d和图2e，热处理所述氧源层40b和所述原始金属层40a，所述原始金属层40a被氧化形成第二钝化层40，所述氧源层40b被脱氧形成脱氧层40c。
具体地，对所述氧源层40b和所述原始金属层40a进行热处理的步骤包括：将所述氧源层40b和所述原始金属层40a加热至预设温度，并在所述预设温度下保持预设时长，所述原始金属层40a被氧化形成所述第二钝化层40，所述氧源层40b被脱氧还原形成所述脱氧层40c；可选地，所述预设温度可以是200摄氏度至500摄氏度范围内的温度值，所述预设时长可以是1分钟至300分钟范围内的时间值。需要说明的是，针对不同厚度的所述原始金属层40a，在进行热处理时，可以通过调整热处理温度和/或热处理时间使所述原始金属层40a达到被完全氧化，形成所述第二钝化层40。
可选地，经过热处理之后形成的所述第二钝化层40的材料可以是氧化铝，形成的所述脱氧层40c的材料可以是脱氧后的氧化钼或氧化铟锌，例如，当所述氧源层40b的材料为第一氧化钼MoOx，热处理后形成的所述脱氧层40c的材料为第二氧化钼MoOy，则x＞y。
需要说明的是，本实施例采用热处理氧化的方法制备第二钝化层40，该方法可以实现针对大尺寸阵列基板制作氧化铝钝化层，满足当前大尺寸薄膜晶体管器件的制备需求，且形成包含第一钝化层30和第二钝化层40的双层钝化层结构，大大提高了钝化层隔绝水氧的能力。
步骤S107，请参阅图2e和图2f，去除所述脱氧层40c，形成如图2f所示的阵列基板结构。
可选地，去除所述脱氧层40c的步骤包括：采用过氧化氢对所述脱氧层40c进行刻蚀，以消除所述第二钝化层40表面的所述脱氧层40c。
可选地，请参阅图2g，在所述去除所述脱氧层40c的步骤之后，所述阵列基板制备方法还包括：在所述第一钝化层30和所述第二钝化层40上形成过孔，使得所述漏极205通过所述过孔暴露；在所述第二钝化层40上形成像素电极层50，所述像素电极层50通过所述过孔与所述漏极205电性连接。
所述像素电极层50可以是氧化铟锡电极。制备所述像素电极层50的步骤包括：通过化学气相沉积工艺在所述第二钝化层40上沉积氧化铟锡层，所述氧化铟锡层通过所述过孔与所述漏极205电性连接；通过光罩刻蚀工艺对所述氧化铟锡层进行图案化处理，形成所述像素电极层50。
在一种实施例中，所述阵列基板制备方法还可以包括以下步骤：
步骤S101，请参阅图3a，提供衬底10。所述衬底10可以包括绝缘材料，例如，聚酰亚胺、玻璃、石英、陶瓷等。当最终制成的阵列基板应用于柔性器件中时，所述衬底10可以采用柔性材料制备，比如聚酰亚胺等；当最终制成的阵列基板应用于非柔性器件中时，所述衬底10可以采用非柔性材料制备，比如玻璃、石英、陶瓷等。
所述衬底10可以通过一步清洗操作去除衬底10表面的杂质，清洗的方法包括：使用纯水对衬底10的表面进行冲洗，然后通过烘干操作去除衬底10表面的残余水分。
步骤S102，请参阅图3a，在所述衬底10上制备驱动电路层20。所述驱动电路层20可以包括多个薄膜晶体管，以实现对电流的传输和控制。
进一步地，所述在所述衬底10上制备驱动电路层20的步骤包括：
在所述衬底10上制备有源层203。制备所述有源层203的材料包括氧化铟镓锌IGZO、氧化铟镓锌锡IGZTO、氧化铟镓锡IGTO等半导体金属氧化物。制备所述有源层203的步骤包括：通过化学气相沉积工艺在所述衬底10上沉积金属氧化物半导体层；然后通过离子掺杂工艺，在所述金属氧化物半导体层上形成源极区、漏极区和沟道区。
在所述有源层203上制备栅极绝缘层202。制备所述栅极绝缘层202的材料包括氮化硅、氧化硅等陶瓷绝缘材料。制备所述栅极绝缘层202的步骤包括：采用硅烷SiH4和氨气NH3通过化学气相沉积工艺，在所述有源层203上沉积一层氮化硅陶瓷层，形成所述栅极绝缘层202；或者，采用硅烷SiH4和一氧化二氮N2O通过化学气相沉积工艺，在所述有源层203上沉积一层氧化硅陶瓷层，形成所述栅极绝缘层202。
在所述栅极绝缘层202上制备栅极201。制备所述栅极201的材料包括钼Mo、铜Cu、铝Al等金属导电材料。制备所述栅极201的步骤包括：首先，通过物理沉积工艺，比如磁控溅射等，在所述栅极绝缘层202上沉积一层金属导电层；然后，通过一道光罩刻蚀制程，将所述金属导电层图案化，形成栅极201。
制备覆盖所述有源层203、所述栅极绝缘层202和所述栅极201的层间绝缘层206。制备所述层间绝缘层206的材料包括氮化硅、氧化硅等，其制备方法可以是化学气相沉积法。
在所述层间绝缘层206上制备源极204和漏极205，所述源极204和所述漏极205分别与所述有源层203的相对两端电性连接。制备所述源极204和所述漏极205的材料包括钼Mo、铜Cu、铝Al等金属导电材料。制备所述源极204和所述漏极205的步骤包括：通过刻蚀工艺在所述层间绝缘层206上形成过孔，使所述有源层203的相对两端通过所述过孔暴露；通过物理沉积工艺，比如磁控溅射等，在所述层间绝缘层206上沉积一层金属导电层，所述金属导电层通过所述过孔与所述有源层203的相对两端电性连接；通过一道光罩刻蚀制程，将所述金属导电层进行图案化处理，形成所述源极204和所述漏极205。所述源极204与所述有源层203的源极区电性连接；所述漏极205与所述有源层203的漏极区电性连接。
需要说明的是，在本实施例中，所述栅极201、所述栅极绝缘层202、所述有源层203、所述源极204、所述漏极205和所述层间绝缘层206构成顶栅型薄膜晶体管。
步骤S103，请参阅图3a和图3b，在所述驱动电路层20上制备第一钝化层30。
可选地，制备所述第一钝化层30的材料包括二氧化硅。所述第一钝化层30覆盖所述驱动电路层20；具体地，所述第一钝化层30形成于所述层间绝缘层206上，并覆盖所述源极204和所述漏极205。所述第一钝化层30用于防止外界水氧侵蚀所述有源层203，并作为所述源极204和所述漏极205的绝缘层。
进一步地，所述在所述驱动电路层20上制备第一钝化层30的步骤包括：采用硅烷SiH4和一氧化二氮N2O作为反应气体，通过化学气相沉积工艺，在所述层间绝缘层206上沉积二氧化硅层；所述二氧化硅层覆盖所述源极204和所述漏极205，形成所述第一钝化层30。所述第一钝化层30的厚度可以通过控制化学气相沉积的时间进行调整，在应用中，可以根据实际需求，自由选择制备的所述第一钝化层30的厚度。
步骤S104，请参阅图3c，在所述第一钝化层30上制备原始金属层40a。
可选地，制备所述原始金属层40a的材料包括铝Al。所述在所述第一钝化层30上制备原始金属层40a的步骤包括：通过物理沉积工艺，如磁控溅射等，在所述第一钝化层30上沉积第一厚度的原始金属层40a，所述第一厚度可以是100埃至1000埃范围内的厚度值。可选地，通过物理沉积工艺制备所述原始金属层40a的靶材为金属铝靶。
需要说明的是，所述原始金属层40a用于在一定的热处理条件下发生氧化反应，生成具有较强隔绝水氧能力的金属氧化物。因此，制备所述原始金属层40a的材料不仅限于铝，还可以是其它可以达到相同作用效果的金属材料。
步骤S105，请参阅图3d，在所述原始金属层40a上制备氧源层40b。
可选地，制备所述氧源层40b的材料包括氧化钼、氧化铟锌等不稳定的非晶氧化物材料。
所述在所述原始金属层40a上制备氧源层40b的步骤包括：通过物理沉积工艺，比如磁控溅射等，在所述原始金属层40a上沉积第二厚度的氧源层40b，所述第二厚度可以是500埃至5000埃范围内的厚度值。可选地，通过物理沉积工艺制备所述氧源层40b的靶材可以是氧化钼靶材或氧化铟锌靶材。
需要说明的是，所述氧源层40b用于在一定的热处理条件下发生还原反应，并向所述原始金属层40a提供氧元素，使所述原始金属层40a生成金属氧化物。因此，制备所述氧源层40b的材料不仅限于氧化钼和氧化铟锌，还可以是其它可以达到相同作用效果的材料。
步骤S106，请参阅图3d和图3e，热处理所述氧源层40b和所述原始金属层40a，所述原始金属层40a被氧化形成第二钝化层40，所述氧源层40b被脱氧形成脱氧层40c。
具体地，对所述氧源层40b和所述原始金属层40a进行热处理的步骤包括：将所述氧源层40b和所述原始金属层40a加热至预设温度，并在所述预设温度下保持预设时长，所述原始金属层40a被氧化形成所述第二钝化层40，所述氧源层40b被脱氧还原形成所述脱氧层40c；可选地，所述预设温度可以是200摄氏度至500摄氏度范围内的温度值，所述预设时长可以是1分钟至300分钟范围内的时间值。需要说明的是，针对不同厚度的所述原始金属层40a，在进行热处理时，可以通过调整热处理温度和/或热处理时间使所述原始金属层40a被完全氧化，形成所述第二钝化层40。
可选地，经过热处理之后形成的所述第二钝化层40的材料可以是氧化铝，形成的所述脱氧层40c的材料可以是脱氧后的氧化钼或氧化铟锌，例如，当所述氧源层40b的材料为第一氧化钼MoOx，热处理后形成的所述脱氧层40c的材料为第二氧化钼MoOy，则x＞y。
需要说明的是，本实施例采用热处理氧化的方法制备第二钝化层40，该方法可以实现针对大尺寸阵列基板制作氧化铝钝化层，满足当前大尺寸薄膜晶体管器件的制备需求，且形成包含第一钝化层30和第二钝化层40的双层钝化层结构，大大提高了钝化层隔绝水氧的能力。
步骤S107，请参阅图3e和图3f，去除所述脱氧层40c，形成如图3f所示的阵列基板结构。
可选地，去除所述脱氧层40c的步骤包括：采用过氧化氢对所述脱氧层40c进行刻蚀，以消除所述第二钝化层40表面的所述脱氧层40c。
可选地，请参阅图3g，在所述去除所述脱氧层40c的步骤之后，所述阵列基板制备方法还包括：在所述第一钝化层30和所述第二钝化层40上形成过孔，使得所述漏极205通过所述过孔暴露；在所述第二钝化层40上形成像素电极层50，所述像素电极层50通过所述过孔与所述漏极205电性连接。
所述像素电极层50可以是氧化铟锡电极。制备所述像素电极层50的步骤包括：通过化学气相沉积工艺在所述第二钝化层40上沉积氧化铟锡层，所述氧化铟锡层通过所述过孔与所述漏极205电性连接；通过光罩刻蚀工艺对所述氧化铟锡层进行图案化处理，形成所述像素电极层50。
综上所述，本申请实施例提供一种阵列基板制备方法，包括在衬底上制备驱动电路层，以及在所述驱动电路层上制备钝化层；其中制备所述钝化层的方法包括：首先在所述驱动电路层上制备第一钝化层，然后在所述第一钝化层上制备原始金属层和氧源层，对所述原始金属层和所述氧源层进行热处理，原始金属层被氧化得到第二钝化层，氧源层被脱氧还原得到脱氧层，去除所述脱氧层后即得到遮盖所述驱动电路层的钝化层。该方法操作方便，便于制备大尺寸金属氧化物钝化层，满足当前大尺寸薄膜晶体管器件的制备需求，且制得的钝化层具有双层结构，提升了钝化层阻隔水氧的能力。
本申请实施例还提供一种阵列基板，所述阵列基板采用上述实施例所述的阵列基板制备方法制备而成。所述阵列基板具有同图2g所示的阵列基板相同或相似的结构，或具有同图3g所示的阵列基板相同或相似的结构。
本申请实施例还提供一种显示装置，所述显示装置包括本申请实施例提供的阵列基板，或采用本申请实施例提供的阵列基板制备方法制备而成的阵列基板。所述显示装置可以是有机发光二极管显示装置或液晶显示装置。
在一种实施例中，所述显示装置具有如图4所示的结构。所述显示装置包括本申请实施例提供的阵列基板。所述阵列基板包括衬底10、设置于所述衬底10上的栅极201、覆盖所述栅极201的栅极绝缘层202、设置于所述栅极绝缘层202上的有源层203、设置于所述有源层203相对两端的源极204和漏极205、覆盖所述有源层203、所述源极204和所述漏极205的第一钝化层30、设置于所述第一钝化层30上的第二钝化层40、以及设置于所述第二钝化层40上并与所述漏极205电性连接的像素电极层50。
所述显示装置还包括设置于所述阵列基板上的发光层，所述发光层以所述像素电极层50为阳极，所述发光层包括设置于所述像素电极层50上的像素定义层60、设置于所述像素定义层60的开孔内的有机功能层70、设置于所述像素定义层60上的阴极80、以及设置于所述阴极80上的薄膜封装层90。所述像素电极层50、所述有机功能层70和所述阴极80在对应所述像素定义层60的开孔处依次电性连接。
在一种实施例中，所述显示装置具有如图5所示的结构。所述显示装置包括本申请实施例提供的阵列基板。所述阵列基板包括衬底10、设置于所述衬底10上的有源层203、设置于所述有源层203上的栅极绝缘层202、设置于所述栅极绝缘层202上的栅极201、覆盖所述有源层203、所述栅极绝缘层202和所述栅极201的层间绝缘层206、设置于所述层间绝缘层206上并与所述有源层203的相对两端电性连接的源极204和漏极205、覆盖所述源极204和所述漏极205的第一钝化层30、设置于所述第一钝化层30上的第二钝化层40、以及设置于所述第二钝化层40上并与所述漏极205电性连接的像素电极层50。
所述显示装置还包括设置于所述阵列基板上的发光层，所述发光层以所述像素电极层50为阳极，所述发光层包括设置于所述像素电极层50上的像素定义层60、设置于所述像素定义层60的开孔内的有机功能层70、设置于所述像素定义层60上的阴极80、以及设置于所述阴极80上的薄膜封装层90。所述像素电极层50、所述有机功能层70和所述阴极80在对应所述像素定义层60的开孔处依次电性连接。
需要说明的是，虽然本申请以具体实施例揭露如上，但上述实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (9)

1.一种阵列基板制备方法，其特征在于，包括：
提供衬底；
在所述衬底上制备驱动电路层；
在所述驱动电路层上制备第一钝化层；具体包括：通过化学气相沉积工艺，在所述驱动电路层上制备二氧化硅层；所述二氧化硅层覆盖所述驱动电路层，形成所述第一钝化层；
在所述第一钝化层上制备原始金属层；
在所述原始金属层上制备氧源层；制备所述氧源层的材料包括氧化钼和/或氧化铟锌；
热处理所述氧源层和所述原始金属层，所述原始金属层被氧化形成第二钝化层，所述氧源层被脱氧形成脱氧层；
去除所述脱氧层。
2.根据权利要求1所述的阵列基板制备方法，其特征在于，所述在所述第一钝化层上制备原始金属层的步骤，包括：
通过物理沉积工艺，在所述第一钝化层上沉积第一厚度的原始金属层；
所述在所述原始金属层上制备氧源层的步骤，包括：
通过物理沉积工艺，在所述原始金属层上沉积第二厚度的氧源层。
3.根据权利要求1所述的阵列基板制备方法，其特征在于，所述热处理所述氧源层和所述原始金属层，所述原始金属层被氧化形成第二钝化层，所述氧源层被脱氧形成脱氧层的步骤，包括：
在预设温度下，对所述氧源层和所述原始金属层进行预设时长的热处理；
所述原始金属层被氧化形成所述第二钝化层；
所述氧源层被脱氧形成所述脱氧层。
4.根据权利要求1所述的阵列基板制备方法，其特征在于，在所述去除所述脱氧层的步骤之后，还包括：
在所述第一钝化层和所述第二钝化层上形成过孔，使得漏极通过所述过孔暴露；
在所述第二钝化层上形成像素电极层，所述像素电极层通过所述过孔与所述漏极电性连接。
5.根据权利要求1所述的阵列基板制备方法，其特征在于，制备所述原始金属层的材料包括铝。
6.根据权利要求1所述的阵列基板制备方法，其特征在于，所述在所述衬底上制备驱动电路层的步骤，包括：
在所述衬底上制备栅极；
制备覆盖所述栅极的栅极绝缘层；
在所述栅极绝缘层上制备有源层；
在所述栅极绝缘层上，所述有源层的相对两端制备源极和漏极，所述源极和所述漏极分别与所述有源层电性连接。
7.根据权利要求1所述的阵列基板制备方法，其特征在于，所述在所述衬底上制备驱动电路层的步骤，包括：
在所述衬底上制备有源层；
在所述有源层上制备栅极绝缘层；
在所述栅极绝缘层上制备栅极；
制备覆盖所述有源层、所述栅极绝缘层和所述栅极的层间绝缘层；
在所述层间绝缘层上制备源极和漏极，所述源极和所述漏极分别与所述有源层的相对两端电性连接。
8.一种阵列基板，其特征在于，所述阵列基板通过权利要求1至7中任一所述的阵列基板制备方法制备而成。
9.一种显示装置，其特征在于，所述显示装置包括权利要求8所述的阵列基板。
CN202011578468.0A 2020-12-28 2020-12-28 阵列基板制备方法、阵列基板及显示装置 Active CN112687554B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011578468.0A CN112687554B (zh) 2020-12-28 2020-12-28 阵列基板制备方法、阵列基板及显示装置
US17/272,283 US20230395616A1 (en) 2020-12-28 2020-12-30 Method of manufacturing array substrate, array substrate, and display device
PCT/CN2020/141186 WO2022141140A1 (zh) 2020-12-28 2020-12-30 阵列基板制备方法、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011578468.0A CN112687554B (zh) 2020-12-28 2020-12-28 阵列基板制备方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN112687554A CN112687554A (zh) 2021-04-20
CN112687554B true CN112687554B (zh) 2023-05-09

Family

ID=75452504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011578468.0A Active CN112687554B (zh) 2020-12-28 2020-12-28 阵列基板制备方法、阵列基板及显示装置

Country Status (3)

Country Link
US (1) US20230395616A1 (zh)
CN (1) CN112687554B (zh)
WO (1) WO2022141140A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103184408A (zh) * 2011-12-29 2013-07-03 鸿富锦精密工业（深圳）有限公司 金属层热处理方法及制品
CN105684135A (zh) * 2013-10-30 2016-06-15 株式会社理光 场效应晶体管、显示元件、图像显示装置和系统
CN108878264A (zh) * 2018-06-29 2018-11-23 云南大学 一种金属氧化物叠层场效应材料的制备方法
CN112002823A (zh) * 2020-08-11 2020-11-27 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3394927B2 (ja) * 1999-06-29 2003-04-07 沖電気工業株式会社 金属シリサイド層の形成方法
TW201526287A (zh) * 2013-12-30 2015-07-01 Lextar Electronics Corp 半導體裝置之製造方法
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN105140234B (zh) * 2015-07-28 2018-03-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105633016B (zh) * 2016-03-30 2019-04-02 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN106128944A (zh) * 2016-07-13 2016-11-16 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管阵列基板的制作方法
CN107170761B (zh) * 2017-06-12 2020-03-24 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN107331708B (zh) * 2017-06-30 2020-06-16 京东方科技集团股份有限公司 薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置
CN110379819B (zh) * 2019-06-11 2022-02-18 滁州惠科光电科技有限公司 一种阵列基板及其制造方法和显示面板
CN111524959A (zh) * 2020-04-23 2020-08-11 深圳市华星光电半导体显示技术有限公司 薄膜晶体管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103184408A (zh) * 2011-12-29 2013-07-03 鸿富锦精密工业（深圳）有限公司 金属层热处理方法及制品
CN105684135A (zh) * 2013-10-30 2016-06-15 株式会社理光 场效应晶体管、显示元件、图像显示装置和系统
CN108878264A (zh) * 2018-06-29 2018-11-23 云南大学 一种金属氧化物叠层场效应材料的制备方法
US10475933B1 (en) * 2018-06-29 2019-11-12 Yunnan University Method for preparing layered metal oxide field effect material
CN112002823A (zh) * 2020-08-11 2020-11-27 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法

Also Published As

Publication number Publication date
US20230395616A1 (en) 2023-12-07
CN112687554A (zh) 2021-04-20
WO2022141140A1 (zh) 2022-07-07

Similar Documents

Publication Publication Date Title
CN106128963B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
US8021916B2 (en) Method for manufacturing semiconductor device
US8735229B2 (en) Method of manufacturing ZnO-based thin film transistor
KR101413655B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
KR101774520B1 (ko) 고성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리
JP5417332B2 (ja) 電界効果型トランジスタの製造方法
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP6077109B2 (ja) 金属酸化物半導体層の電気伝導性を増加させる方法
JPWO2010098101A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
US20130122649A1 (en) Method for manufacturing thin film transistor
TWI819592B (zh) 半導體裝置及其製作方法
WO2010092810A1 (ja) トランジスタの製造方法、トランジスタ及びスパッタリングターゲット
CN103972299A (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
WO2018223476A1 (zh) 铟镓锌氧化物薄膜晶体管的制作方法
CN115132848A (zh) 一种高功率密度igzo薄膜晶体管及其制造方法
US10170506B2 (en) LTPS array substrate and method for producing the same
WO2010018875A1 (ja) 電界効果型トランジスタの製造方法
WO2010098100A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
WO2015083303A1 (ja) 薄膜トランジスタ及びその製造方法
CN108766972A (zh) 薄膜晶体管及其制作方法、显示基板
CN112687554B (zh) 阵列基板制备方法、阵列基板及显示装置
WO2021035923A1 (zh) Tft器件及其制备方法、tft阵列基板、显示装置
WO2012005030A1 (ja) 薄膜トランジスタ、その製造方法、および表示装置
CN109148372B (zh) 薄膜晶体管制作方法、薄膜晶体管以及显示面板
CN100378929C (zh) 薄膜晶体管元件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant