[go: up one dir, main page]

CN108538789A - Cmos晶体管的制备方法、阵列基板的制备方法 - Google Patents

Cmos晶体管的制备方法、阵列基板的制备方法 Download PDF

Info

Publication number
CN108538789A
CN108538789A CN201810297124.9A CN201810297124A CN108538789A CN 108538789 A CN108538789 A CN 108538789A CN 201810297124 A CN201810297124 A CN 201810297124A CN 108538789 A CN108538789 A CN 108538789A
Authority
CN
China
Prior art keywords
type
channel region
layer
type channel
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810297124.9A
Other languages
English (en)
Inventor
陈玉霞
贺超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201810297124.9A priority Critical patent/CN108538789A/zh
Priority to PCT/CN2018/083881 priority patent/WO2019184026A1/zh
Priority to US16/096,871 priority patent/US10957606B2/en
Publication of CN108538789A publication Critical patent/CN108538789A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种CMOS晶体管的制备方法，包括对N型沟道区域进行沟道掺杂的步骤，该步骤包括：在衬底基板上制备获得低温多晶硅层，对低温多晶硅层进行图案化处理，在对应于遮光图案的上方形成N型沟道区域；在所述衬底基板上涂布负性光刻胶，以所述遮光图案为掩膜版，从所述衬底基板的背面对所述负性光刻胶进行曝光，显影后形成暴露出所述N型沟道区域的负性光刻胶掩膜版；在所述负性光刻胶掩膜版的遮挡下，对所述N型沟道区域进行沟道掺杂。本发明还公开了一种阵列基板的制备方法，其中应用了如上所述的CMOS晶体管的制备方法。本发明可以减少曝光掩膜版的数量，节省生产成本。

Description

CMOS晶体管的制备方法、阵列基板的制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种CMOS晶体管的制备方法，还涉及一种阵列基板的制备方法。
背景技术
平板显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平板显示装置主要包括液晶显示装置(Liquid Crystal Display，LCD)及有机电致发光显示装置(Organic Light Emitting Display，OLED)。薄膜晶体管(ThinFilm Transistor，TFT)是平板显示装置的重要组成部分，可形成在玻璃基板或塑料基板上，通常作为开关装置和驱动装置用在诸如LCD、OLED。
近年来，显示技术得到快速发展，薄膜晶体管技术由原来的非晶硅(a-Si)薄膜晶体管发展到低温多晶硅(LowTemperature Poly-Silicon，LTPS)薄膜晶体管。LTPS薄膜晶体管具有多方面的优势，例如，LTPS薄膜晶体管具有较高的电子迁移率，其不仅可有效减小薄膜晶体管的面积，提高开口率，而且可以在提高显示亮度的同时降低整体功耗。又如，较高的电子迁移率可以将部分驱动电路集成在基板上，减少驱动集成电路IC，大幅度提升显示面板的可靠度，大幅度降低制造成本。因此，LTPS薄膜晶体管逐步成为显示技术领域的研究热点。
然而由于LTPS工艺复杂，特别是互补金属氧化物(Complementary Metal OxideSemiconductor，CMOS)晶体管，需要对N型金属氧化物半导体(Negative channel MetalOxide Semiconductor，NMOS)进行沟道掺杂(Channel doping)，以形成良好的金属半导体特性。
现有技术中，参阅图1，对N型沟道区域进行沟道掺杂的步骤包括：
(1)、如图1-(a)所示，在衬底基板1上制备形成N型沟道区域2和P型沟道区域3，其中，N型沟道区域2的下方设置有遮光图案4；在所述衬底基板1上涂布正性光刻胶层5，所述正性光刻胶层5覆盖所述N型沟道区2域和P型沟道区域3。
(2)、如图1-(b)所示，在正性光刻胶5上设置曝光掩膜版6对所述正性光刻胶层5进行曝光，图中实线箭头表示曝光光线。
(3)、如图1-(c)所示，对曝光后的正性光刻胶层进行显影形成仅暴露出N型沟道区域2的正性光刻胶掩膜版5a；在所述正性光刻胶掩膜版5a的遮挡下对所述N型沟道区域2进行沟道掺杂，图中虚线箭头表示掺杂工艺。
如上所述的进行沟道掺杂的步骤中，需要针对N型沟道区域的图案设计对应的曝光掩膜版，增加了生产成本。
发明内容
有鉴于此，本发明提供了一种CMOS晶体管的制备方法，在对N型沟道区域进行沟道掺杂的工艺过程中，无需针对N型沟道区域的图案专门设计对应的曝光掩膜版，由此可以节省生产成本。
为了实现上述目的，本发明采用了如下的技术方案：
一种CMOS晶体管的制备方法，包括对N型沟道区域进行沟道掺杂的步骤，其中，该步骤包括：
在衬底基板上制备获得低温多晶硅层，对所述低温多晶硅层进行图案化处理，在对应于遮光图案的上方形成N型沟道区域；
在所述衬底基板上涂布负性光刻胶，以所述遮光图案为掩膜版，从所述衬底基板的背面对所述负性光刻胶进行曝光，显影后形成暴露出所述N型沟道区域的负性光刻胶掩膜版；
在所述负性光刻胶掩膜版的遮挡下，对所述N型沟道区域进行沟道掺杂。
其中，所述制备方法包括步骤：
S101、提供衬底基板，在所述衬底基板上定义出NMOS区和PMOS区，在所述衬底基板上的NMOS区中制备形成遮光图案；
S102、在所述衬底基板上制备获得低温多晶硅层，对所述低温多晶硅层进行图案化处理，在所述NMOS区中对应于所述遮光图案的上方形成N型沟道区域，在所述PMOS区中形成P型沟道区域；
S103、对N型沟道区域进行沟道掺杂；
S104、对所述N型沟道区域的两端进行N型重掺杂，在所述N型沟道区域中形成两个N型重掺杂区；
S105、在所述衬底基板上制备栅极绝缘层，所述栅极绝缘层覆盖所述N型沟道区域和所述P型沟道区域；
S106、在所述栅极绝缘层上沉积第一金属层，对所述第一金属层进行图案化处理，在对应于所述N型沟道区域的上方形成第一栅电极，在对应于所述P型沟道区域的上方形成第二栅电极；
S107、以所述第一栅电极为光罩对所述N型沟道区域进行N型轻掺杂，在所述两个N型重掺杂区的内侧形成两个N型轻掺杂区，所述N型沟道区域上位于两个N型轻掺杂区之间的部分形成N型沟道；
S108、对所述P型沟道区域的两端进行P型重掺杂，在所述P型沟道区域中形成两个P型重掺杂区，所述P型沟道区域上位于两个P型重掺杂区之间的部分形成P型沟道；
S109、在所述栅极绝缘层上制备层间绝缘层，对所述层间绝缘层和所述栅极绝缘层进行图形化处理，形成位于所述N型重掺杂区上方的第一过孔和位于所述P型重掺杂区上方的第二过孔；
S110、在所述层间绝缘层上沉积第二金属层，对所述第二金属层进行图案化处理，在所述NMOS区形成第一源电极和第一漏电极，在所述PMOS区形成第二源电极和第二漏电极，所述第一源电极和第一漏电极分别通过第一过孔与所述N型重掺杂区连接，所述第二源电极和第二漏电极分别通过第二过孔与所述P型重掺杂区连接。
其中，所述步骤S102中，所述在所述衬底基板上制备获得低温多晶硅层的工艺包括：
在所述衬底基板上制备形成覆盖所述遮光图案的缓冲层；
在所述缓冲层上沉积形成非晶硅层；
应用准分子激光退火工艺使所述非晶硅层晶化，获得所述低温多晶硅层。
其中，所述步骤S103中，所述沟道掺杂是通过离子注入工艺对所述N型沟道区域进行硼原子轻掺杂。
其中，所述步骤S104中，所述N型重掺杂是通过离子注入工艺注入高浓度的磷原子进行掺杂。
其中，所述步骤S107中，所述N型轻掺杂是通过离子注入工艺注入低浓度的磷原子进行掺杂。
其中，所述步骤S108中，所述P型重掺杂是通过离子注入工艺注入高浓度的硼原子进行掺杂。
其中，所述衬底基板为玻璃基板；所述遮光图案、第一金属层和第二金属层的材料为钼或钛；所述栅极绝缘层和所述层间绝缘层的材料为氧化硅、氮化硅或两者的结合。
本发明还提供了一种阵列基板的制备方法，其包括：
根据如上所述的CMOS晶体管的制备方法，在衬底基板上制备形成CMOS晶体管；
在所述CMOS晶体管上依次制备平坦层、公共电极层、钝化层和像素电极层，所述像素电极层电性连接到所述CMOS晶体管。
其中，所述平坦层和所述钝化层的材料为氧化硅、氮化硅或两者的结合；所述公共电极层和所述像素电极层的材料为氧化铟锡。
相比于现有技术，本发明实施例中提供的CMOS晶体管的制备方法，在对N型沟道区域进行沟道掺杂的工艺过程中，采用负性光刻胶并且使用N型沟道区域的下方的遮光图案作为曝光光罩，无需针对N型沟道区域的图案专门设计对应的曝光掩膜版，由此节省了生产成本。
附图说明
图1是现有技术中的对N型沟道区域进行沟道掺杂的工艺流程图示；
图2至图11是本发明实施例1中的CMOS晶体管的制备方法中，各个工艺步骤对应的器件结构的示例性图示；
图12是本发明实施例2制备获得的阵列基板的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
实施例1
本实施例提供了一种CMOS晶体管的制备方法，参阅图2至图11，所述制备方法包括步骤:
步骤S101、如图2所示，提供衬底基板10，在所述衬底基板10上定义出NMOS区10a和PMOS区10b，在所述衬底基板10上的NMOS区10a中制备形成遮光图案11。具体地，所述衬底基板10为玻璃基板，所述遮光图案11是通过光刻工艺制备获得，所述遮光图案11的材料为金属材料，可以选择为钼(Mo)或钛(Ti)。
步骤S102、参阅图3，在所述衬底基板10上制备获得低温多晶硅层20，对所述低温多晶硅层20进行图案化处理，在所述NMOS区10a中对应于所述遮光图案11的上方形成N型沟道区域21，在所述PMOS区10b中形成P型沟道区域22。
具体地，首先，如图3-(a)所示，在所述衬底基板10上制备形成覆盖所述遮光图案11的缓冲层12，接着在所述缓冲层12上沉积形成非晶硅层20a；然后，如图3-(b)所示，应用准分子激光退火(ELA)工艺使所述非晶硅层20a晶化，获得所述低温多晶硅层20；进一步地，如图3-(c)所示，应用光刻工艺将所述低温多晶硅层20刻蚀形成所述N型沟道区域21和所述P型沟道区域22。
步骤S103、参阅图4，对N型沟道区域21进行沟道掺杂。该步骤具体包括：
首先，如图4-(a)所示，在所述衬底基板10上涂布负性光刻胶13，所述负性光刻胶13覆盖所述N型沟道区域21和所述P型沟道区域22。
其次，如图4-(b)所示，以所述遮光图案11为掩膜版，从所述衬底基板10的背面对所述负性光刻胶13进行曝光，图中实线箭头表示曝光光线。
再次，如图4-(c)所示，对曝光后的负性光刻胶层13进行显影形成仅暴露出N型沟道区域21的负性光刻胶掩膜版13a，然后在负性光刻胶掩膜版13a的遮挡下对所述N型沟道区域21进行沟道掺杂，图中虚线箭头表示掺杂工艺。
其中，所述沟道掺杂是通过离子注入工艺对所述N型沟道区域21进行硼原子轻掺杂，掺杂完成后剥离所述负性光刻胶掩膜版13a。
步骤S104、如图5所示，设置正性光刻胶掩膜版14，对所述N型沟道区21的两端进行N型重掺杂(图中虚线箭头表示掺杂工艺)，在所述N型沟道区域21中形成两个N型重掺杂区211，掺杂完成后剥离所述正性光刻胶掩膜版14。
其中，所述N型重掺杂是通过离子注入工艺注入高浓度的磷原子进行掺杂。
步骤S105、如图6所示，在所述衬底基板10上制备栅极绝缘层30，所述栅极绝缘层30覆盖所述N型沟道区域21和所述P型沟道区域22。其中，所述栅极绝缘层30的材料为氧化硅、氮化硅或两者的结合。
步骤S106、如图7所示，在所述栅极绝缘层30上沉积第一金属层40，对所述第一金属层40进行图案化处理，在对应于所述N型沟道区域21的上方形成第一栅电极41，在对应于所述P型沟道区域22的上方形成第二栅电极42。
其中，所述第一金属层40的材料可以选择为钼(Mo)或钛(Ti)。
步骤S107、如图8所示，以所述第一栅电极41为光罩对所述N型沟道区域21进行N型轻掺杂(图中虚线箭头表示掺杂工艺)，在所述两个N型重掺杂区211的内侧形成两个N型轻掺杂区212，所述N型沟道区域21上位于两个N型轻掺杂区212之间的部分形成N型沟道213。
其中，所述N型轻掺杂是通过离子注入工艺注入低浓度的磷原子进行掺杂。
步骤S108、如图9所示，设置正性光刻胶掩膜版15，对所述P型沟道区域22的两端进行P型重掺杂，在所述P型沟道区域22中形成两个P型重掺杂区221，所述P型沟道区域22上位于两个P型重掺杂区221之间的部分形成P型沟道222，掺杂完成后剥离所述正性光刻胶掩膜版15。
其中，所述P型重掺杂是通过离子注入工艺注入高浓度的硼原子进行掺杂。
步骤S109、如图10所示，在所述栅极绝缘层30上制备层间绝缘层50，对所述层间绝缘层50和所述栅极绝缘层30进行图形化处理，形成位于所述N型重掺杂区211上方的第一过孔51和位于所述P型重掺杂区221上方的第二过孔52。其中，所述层间绝缘层50覆盖所述第一栅电极41和所述第二栅电极42，所述层间绝缘层50的材料为氧化硅、氮化硅或两者的结合。
步骤S110、如图11所示，在所述层间绝缘层50上沉积第二金属层60，对所述第二金属层60进行图案化处理，在所述NMOS区10a形成第一源电极61和第一漏电极62，在所述PMOS区10b形成第二源电极63和第二漏电极64，所述第一源电极61和第一漏电极62分别通过第一过孔51与所述N型重掺杂区211连接，所述第二源电极63和第二漏电极64分别通过第二过孔52与所述P型重掺杂区221连接。
其中，所述第二金属层60的材料可以选择为钼(Mo)或钛(Ti)。
如上所述的CMOS晶体管的制备方法，在对N型沟道区域21进行沟道掺杂的工艺过程中，采用负性光刻胶并且使用N型沟道区域21的下方的遮光图案11作为曝光光罩，无需针对N型沟道区域的图案专门设计对应的曝光掩膜版，由此节省了生产成本。
实施例2
本实施例提供了一种阵列基板的制备方法，参阅图12，所述制备方法包括：
首先，按照实施例1提供的CMOS晶体管的制备方法，在衬底基板上制备形成CMOS晶体管100。然后在所述CMOS晶体管100上依次制备平坦层200、公共电极层300、钝化层400和像素电极层500，所述像素电极层500电性连接到所述CMOS晶体管100。
其中，所述平坦层200和所述钝化层400的材料为氧化硅、氮化硅或两者的结合；所述公共电极层300和所述像素电极层500的材料为氧化铟锡。
综上所述，本发明提供的CMOS晶体管的制备方法以及阵列基板的制备方法，在对N型沟道区域进行沟道掺杂的工艺过程中，无需针对N型沟道区域的图案专门设计对应的曝光掩膜版，相比于现有技术节省了生成成本。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种CMOS晶体管的制备方法，包括对N型沟道区域进行沟道掺杂的步骤，其特征在于，该步骤包括：
在衬底基板上制备获得低温多晶硅层，对所述低温多晶硅层进行图案化处理，在对应于遮光图案的上方形成N型沟道区域；
在所述衬底基板上涂布负性光刻胶，以所述遮光图案为掩膜版，从所述衬底基板的背面对所述负性光刻胶进行曝光，显影后形成暴露出所述N型沟道区域的负性光刻胶掩膜版；
在所述负性光刻胶掩膜版的遮挡下，对所述N型沟道区域进行沟道掺杂。
2.根据权利要求1所述的CMOS晶体管的制备方法，其特征在于，所述制备方法包括步骤：
S101、提供衬底基板，在所述衬底基板上定义出NMOS区和PMOS区，在所述衬底基板上的NMOS区中制备形成遮光图案；
S102、在所述衬底基板上制备获得低温多晶硅层，对所述低温多晶硅层进行图案化处理，在所述NMOS区中对应于所述遮光图案的上方形成N型沟道区域，在所述PMOS区中形成P型沟道区域；
S103、对N型沟道区域进行沟道掺杂；
S104、对所述N型沟道区域的两端进行N型重掺杂，在所述N型沟道区域中形成两个N型重掺杂区；
S105、在所述衬底基板上制备栅极绝缘层，所述栅极绝缘层覆盖所述N型沟道区域和所述P型沟道区域；
S106、在所述栅极绝缘层上沉积第一金属层，对所述第一金属层进行图案化处理，在对应于所述N型沟道区域的上方形成第一栅电极，在对应于所述P型沟道区域的上方形成第二栅电极；
S107、以所述第一栅电极为光罩对所述N型沟道区域进行N型轻掺杂，在所述两个N型重掺杂区的内侧形成两个N型轻掺杂区，所述N型沟道区域上位于两个N型轻掺杂区之间的部分形成N型沟道；
S108、对所述P型沟道区域的两端进行P型重掺杂，在所述P型沟道区域中形成两个P型重掺杂区，所述P型沟道区域上位于两个P型重掺杂区之间的部分形成P型沟道；
S109、在所述栅极绝缘层上制备层间绝缘层，对所述层间绝缘层和所述栅极绝缘层进行图形化处理，形成位于所述N型重掺杂区上方的第一过孔和位于所述P型重掺杂区上方的第二过孔；
S110、在所述层间绝缘层上沉积第二金属层，对所述第二金属层进行图案化处理，在所述NMOS区形成第一源电极和第一漏电极，在所述PMOS区形成第二源电极和第二漏电极，所述第一源电极和第一漏电极分别通过第一过孔与所述N型重掺杂区连接，所述第二源电极和第二漏电极分别通过第二过孔与所述P型重掺杂区连接。
3.根据权利要求2所述的CMOS晶体管的制备方法，其特征在于，所述步骤S102中，所述在所述衬底基板上制备获得低温多晶硅层的工艺包括：
在所述衬底基板上制备形成覆盖所述遮光图案的缓冲层；
在所述缓冲层上沉积形成非晶硅层；
应用准分子激光退火工艺使所述非晶硅层晶化，获得所述低温多晶硅层。
4.根据权利要求2所述的CMOS晶体管的制备方法，其特征在于，所述步骤S103中，所述沟道掺杂是通过离子注入工艺对所述N型沟道区域进行硼原子轻掺杂。
5.根据权利要求2所述的CMOS晶体管的制备方法，其特征在于，所述步骤S104中，所述N型重掺杂是通过离子注入工艺注入高浓度的磷原子进行掺杂。
6.根据权利要求2所述的CMOS晶体管的制备方法，其特征在于，所述步骤S107中，所述N型轻掺杂是通过离子注入工艺注入低浓度的磷原子进行掺杂。
7.根据权利要求2所述的CMOS晶体管的制备方法，其特征在于，所述步骤S108中，所述P型重掺杂是通过离子注入工艺注入高浓度的硼原子进行掺杂。
8.根据权利要求2所述的CMOS晶体管的制备方法，其特征在于，所述衬底基板为玻璃基板；所述遮光图案、第一金属层和第二金属层的材料为钼或钛；所述栅极绝缘层和所述层间绝缘层的材料为氧化硅、氮化硅或两者的结合。
9.一种阵列基板的制备方法，其特征在于，包括：
根据权利要求1-8任一所述的CMOS晶体管的制备方法，在衬底基板上制备形成CMOS晶体管；
在所述CMOS晶体管上依次制备平坦层、公共电极层、钝化层和像素电极层，所述像素电极层电性连接到所述CMOS晶体管。
10.根据权利要求9所述的阵列基板的制备方法，其特征在于，所述平坦层和所述钝化层的材料为氧化硅、氮化硅或两者的结合；所述公共电极层和所述像素电极层的材料为氧化铟锡。
CN201810297124.9A 2018-03-30 2018-03-30 Cmos晶体管的制备方法、阵列基板的制备方法 Pending CN108538789A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810297124.9A CN108538789A (zh) 2018-03-30 2018-03-30 Cmos晶体管的制备方法、阵列基板的制备方法
PCT/CN2018/083881 WO2019184026A1 (zh) 2018-03-30 2018-04-20 Cmos晶体管的制备方法、阵列基板的制备方法
US16/096,871 US10957606B2 (en) 2018-03-30 2018-04-20 Manufacturing method of complementary metal oxide semiconductor transistor and manufacturing method of array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810297124.9A CN108538789A (zh) 2018-03-30 2018-03-30 Cmos晶体管的制备方法、阵列基板的制备方法

Publications (1)

Publication Number Publication Date
CN108538789A true CN108538789A (zh) 2018-09-14

Family

ID=63483086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810297124.9A Pending CN108538789A (zh) 2018-03-30 2018-03-30 Cmos晶体管的制备方法、阵列基板的制备方法

Country Status (3)

Country Link
US (1) US10957606B2 (zh)
CN (1) CN108538789A (zh)
WO (1) WO2019184026A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860108A (zh) * 2019-02-27 2019-06-07 京东方科技集团股份有限公司 Cmos薄膜晶体管及其制作方法和阵列基板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637131B2 (en) * 2020-06-29 2023-04-25 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and display panel
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325840A (zh) * 2013-04-15 2013-09-25 北京大学深圳研究生院 薄膜晶体管及其制作方法
CN105489552A (zh) * 2016-01-28 2016-04-13 武汉华星光电技术有限公司 Ltps阵列基板的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667080B1 (ko) 2005-11-02 2007-01-11 삼성에스디아이 주식회사 Ｃｍｏｓ 박막트랜지스터의 제조방법
KR101856221B1 (ko) * 2011-09-20 2018-05-09 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법 및 유기발광 표시장치의 제조 방법
CN103996655B (zh) 2014-03-07 2017-02-08 京东方科技集团股份有限公司 一种阵列基板及其制备方法，显示面板、显示装置
JP6851166B2 (ja) * 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325840A (zh) * 2013-04-15 2013-09-25 北京大学深圳研究生院 薄膜晶体管及其制作方法
CN105489552A (zh) * 2016-01-28 2016-04-13 武汉华星光电技术有限公司 Ltps阵列基板的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860108A (zh) * 2019-02-27 2019-06-07 京东方科技集团股份有限公司 Cmos薄膜晶体管及其制作方法和阵列基板
WO2020173205A1 (zh) * 2019-02-27 2020-09-03 京东方科技集团股份有限公司 Cmos薄膜晶体管及其制作方法和阵列基板

Also Published As

Publication number Publication date
US10957606B2 (en) 2021-03-23
WO2019184026A1 (zh) 2019-10-03
US20200357702A1 (en) 2020-11-12

Similar Documents

Publication Publication Date Title
CN105489552B (zh) Ltps阵列基板的制作方法
JP6956008B2 (ja) 薄膜トランジスタ、表示基板及び表示基板を有する表示パネル、並びにそれらの製造方法
CN106847703B (zh) 低温多晶硅薄膜晶体管的制造方法和显示装置
CN104538307B (zh) 一种用于制作多晶硅薄膜晶体管的方法
US7985636B2 (en) Method for fabricating low temperature poly-silicon thin film transistor substrate
WO2016112663A1 (zh) 制作阵列基板的方法和阵列基板
CN108735819B (zh) 低温多晶硅薄膜晶体管及其制造方法、显示基板
US9947696B2 (en) LTPS TFT substrate structure and method of forming the same
CN105990449A (zh) 薄膜晶体管以及其制作方法
CN105702623A (zh) Tft阵列基板的制作方法
WO2017070868A1 (zh) N型tft的制作方法
WO2019218566A1 (zh) Ltps tft基板的制作方法
CN107275340A (zh) 薄膜晶体管制备方法、阵列基板、其制备方法及显示装置
CN111341794A (zh) 显示面板、阵列基板及其制作方法
CN108538789A (zh) Cmos晶体管的制备方法、阵列基板的制备方法
US7176074B1 (en) Manufacturing method of thin film transistor array substrate
CN101740524B (zh) 薄膜晶体管阵列基板的制造方法
WO2020187237A1 (zh) 薄膜晶体管及其制备方法和显示装置
CN101150092A (zh) 互补式金属氧化物半导体薄膜晶体管的制造方法
CN106952963B (zh) 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN109860108B (zh) Cmos薄膜晶体管及其制作方法和阵列基板
CN107516663A (zh) 一种阵列基板、显示面板及其制备方法
CN109037232B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN100395875C (zh) 薄膜晶体管的制造方法及其结构
US12094954B2 (en) Method for manufacturing display substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180914

WD01 Invention patent application deemed withdrawn after publication