[go: up one dir, main page]

CN106952963B - 一种薄膜晶体管及制作方法、阵列基板、显示装置 - Google Patents

一种薄膜晶体管及制作方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN106952963B
CN106952963B CN201710201621.XA CN201710201621A CN106952963B CN 106952963 B CN106952963 B CN 106952963B CN 201710201621 A CN201710201621 A CN 201710201621A CN 106952963 B CN106952963 B CN 106952963B
Authority
CN
China
Prior art keywords
active layer
electrode
thin film
gate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710201621.XA
Other languages
English (en)
Other versions
CN106952963A (zh
Inventor
赵瑾荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710201621.XA priority Critical patent/CN106952963B/zh
Publication of CN106952963A publication Critical patent/CN106952963A/zh
Application granted granted Critical
Publication of CN106952963B publication Critical patent/CN106952963B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供一种薄膜晶体管及制作方法、阵列基板、显示装置，显示技术领域，能够提高针对源漏极的离子注入效率，降低源漏极与有源层的接触电阻。该薄膜晶体管包括设置于衬底基板上的源极、漏极、栅极、栅极绝缘层以及主要由多晶硅组成的有源层，且源极和漏极、栅极位于有源层的上方；源极和/或漏极在与有源层接触的区域具有至少一个通孔，有源层在对应通孔的区域掺杂有离子。

Description

一种薄膜晶体管及制作方法、阵列基板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及制作方法、阵列基板、显示装置。
背景技术
随着显示技术的发展，对薄膜晶体管(Thin Film Transistor，TFT)半导体层的电子迁移率要求要来越高，低温多晶硅薄膜晶体管(Low Temperature Poly-silicon ThinFilm Transistor，LTPS TFT)应运而生，由于LTPS TFT迁移率高，同时可以在较低温条件(低于600℃)下制备而成，基底选择灵活，制备成本较低等优点，因此已被广泛地应用于包括电脑、手机等电子产品在内的各种电子显示器中。
如图1所示，以P型的LTPS TFT器件为例，该LTPS TFT包括形成于衬底基板10上的有源层(p-Si)101、源极102、漏极103、栅极绝缘层105以及栅极104，为了减小源极102、漏极103与沟道区域的电场，防止产生热载流子，降低源极102和漏极103与有源层(p-Si)101的接触电阻，如图1所示，在制作完栅极104后，需要通过离子注入设备，以栅极104为掩蔽图层，将p+离子(例如：硼离子)注入至源极102和漏极103下方的有源层(p-Si)101中。
然而，在上述p+离子注入过程中，源极102和漏极103会对p+离子的注入扩散产生一定的阻碍作用，从而导致p+离子的注入效率较低，进而使得源极102和漏极103与有源层(p-Si)101的接触电阻仍然较大。
发明内容
本发明的实施例提供一种薄膜晶体管及制作方法、阵列基板、显示装置，能够提高针对源漏极的离子注入效率，降低源漏极与有源层的接触电阻。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例一方面提供一种薄膜晶体管，包括设置于衬底基板上的源极、漏极、栅极、栅极绝缘层以及主要由多晶硅组成的有源层，且所述源极和所述漏极、所述栅极位于所述有源层的上方；所述源极和/或所述漏极在与所述有源层接触的区域具有至少一个通孔，所述有源层在对应所述通孔的区域掺杂有离子。
进一步的，所述有源层、所述源极和所述漏极、所述栅极绝缘层、所述栅极从下到上依次设置与所述衬底基板上。
进一步的，所述源极和/或所述漏极在与所述有源层接触的位置具有多个通孔。
进一步的，所述薄膜晶体管还包括位于所述有源层和所述栅极之间，且作为氢化处理的氢源的绝缘层。
进一步的，所述作为氢化处理的氢源的绝缘层为层间介质层；或者，所述作为氢化处理的氢源的绝缘层为所述栅极绝缘层。
进一步的，所述栅极为双栅极结构。
本发明实施例另一方面还提供一种薄膜晶体管的制备方法，包括：在衬底基板上形成主要由多晶硅组成的有源层；在形成有所述有源层的基板上形成栅极绝缘层；在形成有所述栅极绝缘层的基板上形成栅极；在形成有所述有源层的基板上形成源漏金属层，并通过构图工艺形成源极、漏极以及位于所述源极和/或所述漏极与所述有源层接触的区域的至少一个通孔；对形成有所述有源层、所述源极和所述漏极、所述栅极的基板进行离子掺杂，以使得所述有源层在对应所述通孔的区域掺杂有离子。
进一步的，在所述栅极绝缘层作为氢化处理的氢源的绝缘层的情况下，所述制备方法还包括：对经过离子掺杂且具有所述栅极绝缘层的基板进行活性化和氢化处理；或者，在形成所述有源层后、且形成所述栅极之前形成层间介质层，该层间介质层作为氢化处理的氢源的绝缘层的情况下，所述制备方法还包括：对经过离子掺杂且具有所述层间介质层的基板进行活性化和氢化处理。
本发明实施例又一方面还提供一种阵列基板，包括前述的任一种薄膜晶体管。
本发明实施例又一方面还提供一种显示装置，包括前述的阵列基板。
本发明实施例提供一种薄膜晶体管及制作方法、阵列基板、显示装置，该薄膜晶体管包括设置于衬底基板上的源极、漏极、栅极、栅极绝缘层以及主要由多晶硅组成的有源层，且源极和漏极、栅极位于有源层的上方，源极和/或漏极在与有源层接触的区域具有至少一个通孔，这样一来，在对有源层进行离子掺杂时，由于源极和/或漏极在与有源层接触的区域的通孔的存在，能够减小有源层在对应通孔的区域离子掺杂时受到的阻碍，进而提高了掺杂效率，从而降低了源极和/或漏极与有源层的接触电阻，提高了接触效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中提供的一种薄膜晶体管的结构示意图；
图2为本发明实施例提供的一种薄膜晶体管的结构示意图；
图3为本发明实施例提供的一种薄膜晶体管的平面结构示意图；
图4为本发明实施例提供的另一种薄膜晶体管的结构示意图；
图5为本发明实施例提供的再一种薄膜晶体管的结构示意图；
图6为本发明实施例提供的又一种薄膜晶体管的结构示意图；
图7为本发明实施例提供的一种阵列基板的结构示意图；
图8a为本发明实施例提供的一种薄膜晶体管的制作方法的流程示意图；
图8b为本发明实施例提供的另一种薄膜晶体管的制作方法的流程示意图。
附图标记：
01-存储电容；10-衬底基板；101-有源层；102-源极；103-漏极；104-栅极；105-栅极绝缘层；200-通孔；300-氢源的绝缘层；301-层间介质层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种薄膜晶体管(TFT)，如图2所示，该薄膜晶体管包括设置于衬底基板10上的源极102、漏极103、栅极104、栅极绝缘层105以及主要由多晶硅组成的有源层101，且源极102和漏极103、栅极104位于有源层101的上方。
此处需要说明的是，上述源极102和漏极103、栅极104位于有源层101的上方，并不绝对是指空间结构的上方，例如，图2中源极102和漏极103包括位于有源层101上表面的部分，也包括与有源层101同层且覆盖有源层101侧面的部分，本发明中的“上方”是指，在该薄膜晶体管制作过程中，源极102和漏极103、栅极104均在制作有源层101完成之后制作。
另外，如图2所示，该薄膜晶体管中源极102和/或漏极103在与有源层101接触的区域A具有至少一个通孔200(例如，可以是2个通孔)，有源层101在对应通孔的区域掺杂有离子。
此处需要说明的是，本发明中对薄膜晶体管的类型不作限定，可以是P型TFT，也可以是N型TFT；当该薄膜晶体管为P型TFT时，上述掺杂离子可以为高浓度的B(硼)离子，即图2中的p+离子；当该薄膜晶体管为N型TFT时，上述掺杂离子可以为高浓度的P(磷)离子，本发明对此均不作限定，可以根据实际的需要进行选择。
这样一来，在对有源层进行离子掺杂时，由于源极和/或漏极在与有源层接触的区域的通孔的存在，能够减小有源层在对应通孔的区域离子掺杂时受到的阻碍，进而提高了掺杂效率，从而降低了源极和/或漏极与有源层的接触电阻，提高了接触效果。
另外，本发明中可以仅在源极102与有源层101接触的区域设置至少一个通孔200，以降低源极102与有源层101之间的接触电阻；也可以仅在漏极103与有源层101接触的区域设置至少一个通孔200，以降低漏极103与有源层101之间的接触电阻；当然，为了最有效的同时保证源极102和漏极103与有源层101的接触效果，本发明优选的，如图2所示，在源极102和漏极103与有源层101接触的区域均设置至少一个通孔200，以最大程度的降低源极102和漏极103与有源层101之间的接触电阻，以下实施例均是以源极102和漏极103与有源层101接触的区域均设置有至少一个通孔200为例，对本发明做进一步的说明的。
在此基础上，为了更进一步的降低源极102和漏极103与有源层101之间的接触电阻，本发明优选的，如图3所示，在源极102和漏极103在与有源层接触的区域A具有多个通孔200。当然为了进一步的保证离子掺杂的均匀性，优选的，多个通孔200可以均匀分布。
此处还需要说明的是，本发明中设置源极102和漏极103、栅极104位于有源层101的上方，即在制作有源层101之后制作源极102和漏极103、栅极104，是为了在针对源极102和漏极103与有源层101接触的区域进行离子掺杂时，如图2所示，栅极104作为遮蔽图案层，以保证沟道区域不被掺杂，进而确保薄膜晶体管的正常工作。
基于上述源极102和漏极103、栅极104位于有源层101的上方的基础上，本发明中，可以如图4所示，源极102和漏极103位于栅极104的上方，即源极102和漏极103在栅极104之后制作；也可以如图2所示，源极102和漏极103位于栅极104的下方，即源极102和漏极103在栅极104之前制作，本发明对此不作限定。当然，本发明优选的，源极102和漏极103位于栅极104的下方，即如图2所示，有源层101、源极102和漏极103、栅极绝缘层105、栅极104从下到上依次设置与衬底基板10上。以下实施例均是以图2中示出的薄膜晶体管为例本发明做进一步的说明。
在此基础上，对于上述采用离子掺杂工艺的多晶硅有源层，一般为了保证掺杂离子能够排列整齐均匀，并且对因离子注入造成的多晶硅的晶格损伤进行修复，需要对该经过离子掺杂的多晶硅有源层进行活性化处理；同时采用氢化处理向多晶硅有源层中的悬浮键提供H原子，补充p-Si中的氢键，使得悬挂键的Si原子结合H原子，减少悬浮键，降低p-Si的不稳定性，以保证薄膜晶体管的稳定性。
此处需要说明的是，上述活性化处理和氢化处理可以是同步进行；也可以是先进行活性化处理，然后再进行氢化处理，本发明对此不作限定。上述氢化处理一般可以选择SiNx热扩散法、H+注入法(H+implant)、H2等离子体注入法(H2plasma)，本发明中优选的采用成本低，均匀性较好的SiNx热扩散法(一般的，高温加热90～120min)。
如图1所示，现有技术中，一般在栅极104背离衬底基板10的一侧设置作为氢源的绝缘层300，通过氢化处理将该作为氢源的绝缘层300中的H原子注入至多晶硅有源层101中，然而采用该设置方式，由于沟道上方栅极104的遮挡作用，会造成H原子逸出扩散至沟道区域路径受到阻碍，导致H原子的植入效果不佳。
为了解决上述技术问题，本发明优选的，如图5所示，将作为氢化处理的氢源的绝缘层300设置于有源层101和栅极104之间，从而能够避免在氢化处理过程中因栅极104的遮挡作用，导致H原子在沟道区域的扩散受到阻碍的弊端，从而能够提高H原子的植入效果。
此处需要说明的是，上述作为氢化处理的氢源的绝缘层300可以如图5所示，为单独制作的层间介质层301，用于在氢化处理过程中提供H原子；也可以是如图2所示，栅极绝缘层105直接作为氢化处理的氢源的绝缘层300，也即栅极绝缘层105与层间介质层301合二为一，用于在氢化处理过程中提供H原子。
对于上述将栅极绝缘层105直接作为氢化处理的氢源的绝缘层300，不仅能够避免因栅极104的遮挡作用，导致H原子在沟道区域的扩散受到阻碍的弊端，而且还能缩短H原子扩散植入路径，从而进一步提高氢化效果；同时由于作为氢化处理的氢源的绝缘层300与栅极绝缘层105合二为一，还能够使得该薄膜晶体管的层间厚度降低，当该薄膜晶体管在应用于显示基板时，该基板的整体厚度降低。因此，将栅极绝缘层105直接作为氢化处理的氢源的绝缘层300作为本发明的优选方案。
需要说明的是的，现有技术中的栅极绝缘层105以及作为氢化处理的氢源的绝缘层300，例如层间介质层301，一般均为氮化硅和氧化硅的复合薄膜，但是由于氮化硅作H原子的主要来源，因此，层间介质层中氮化硅的比例相对于栅极绝缘层中氮化硅的比例较高，例如，层间介质层中氮化硅薄膜厚度为氧化硅薄膜厚度为 栅极绝缘层105中氮化硅薄膜厚度为氧化硅薄膜厚度为栅极绝缘层105与层间介质层301的厚度之和为以上；而作为本发明中的优选方案，将栅极绝缘层105直接作为氢化处理的氢源的绝缘层300的情况下，该优选的栅极绝缘层105的厚度小于现有技术中栅极绝缘层105与层间介质层301的厚度之和，一般可以为当然并不限制于此。
另外，本发明中对于上述作为优选的栅极绝缘层105中氮化硅薄膜厚度和氧化硅薄膜厚度两者的厚度比例，可以根据实际的薄膜晶体管的需求进行设置，例如，可以设置氮化硅薄膜厚度为氧化硅薄膜厚度为但本发明并不限制于此。
进一步的，为了降低薄膜晶体管的漏电流，提高薄膜晶体管的控制驱动能力，如图6所示，本发明优选的，该薄膜晶体管的栅极104采用双栅极结构。
本发明实施例还提供一种阵列基板，该阵列基板包括上述的薄膜晶体管，具有与前述实施例提供的薄膜晶体管相同的结构和有益效果。由于前述实施例已经对薄膜晶体管的结构和有益效果进行了详细的描述，此处不再赘述。
需要说明的是，在本发明实施例中，阵列基板至少可以是液晶显示面板(LiquidCrystal Display，LCD)中的阵列基板和有机发光二极管(Organic Light-EmittingDiode，OLED)显示面板中的阵列基板，本发明对此不作限定。
以有OLED显示面板中的阵列基板为例，图7所示，包括设置于塑料基板(PIsubstrate)上的缓冲层(Buffer)、有源层(p-Si)，源漏图案层(SD)、栅极绝缘层(栅极绝缘层与层间介质层合二为一，GI/ILD)、栅极层(GATE)、平坦层(PLN)、像素电极层(PXL)、像素定义层(PDL)等。其中，如图7所示，该阵列基板还可以包括存储电容01，该存储电容01的上电极与栅极层通过一次构图工艺制作而成，下电极与源漏图案层通过一次构图工艺制作而成，当然本发明并不限制于此。
本发明实施例还提供一种显示装置，包括上述的阵列基板，同样具有与前述实施例提供的薄膜晶体管相同的结构和有益效果。由于前述实施例已经对薄膜晶体管的结构和有益效果进行了详细的描述，此处不再赘述。
需要说明的是，在本发明实施例中，显示装置具体至少可以包括液晶显示面板和有机发光二极管显示面板，例如该显示面板可以应用至液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件中。
另外，本发明还提供一种薄膜晶体管的制备方法，如图8a和8b所示，该制备方法包括(以下的步骤序号并不代表必然的制作先后顺序)：
需要说明的是，本发明中的构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤(刻蚀步骤可以是干法刻蚀Dry Etch，也可以是湿法刻蚀Wet Etch)，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
步骤S101、如图2所示，在衬底基板10上形成主要由多晶硅组成的有源层101。
具体的，可以参考图7，实际的制作工艺中，可以以狭缝挤压式(Slot-dieCoating)或者层压式(Lamination)先在玻璃基板上涂覆PI基板，接下来可以采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)并通过构图工艺，在PI基板上形成缓冲层和非晶硅(a-Si)薄膜，对该非晶硅薄膜采用ELA(EximerLaser Annealing，准分子激光)进行退火以形成多晶硅(p-Si)有源层。
步骤S102、在形成有有源层101的基板上形成栅极绝缘层105。
具体的，对于图4所示的薄膜晶体管而言，直接在有源层101上制作栅极绝缘层105，即如图8b所示，在步骤S101后，直接进行步骤S102。对于本发明中的优选方案、图2中的薄膜晶体管，如图8a所示，在步骤S101后，进行步骤S104中源极102和漏极103的制作，再进行步骤S102中栅极绝缘层105的制作，此时上述形成有有源层101的基板上包括不仅包括有源层101，还包括源极102、漏极103。
当然该栅极绝缘层105可以采用PECVD形成，该栅极绝缘层105一般为氮化硅、氧化硅的复合薄膜。
步骤S103、如图2所示，在形成有栅极绝缘层105的基板上形成栅极104。
具体的，栅极104可以为钼(Mo)材料，采用磁控溅射(Sputter)的工艺沉积成膜，并通过构图工艺形成，一般的，该栅极104的膜层图案厚度为
步骤S104、在形成有有源层101的基板上形成源漏金属层，并通过构图工艺形成源极102、漏极103以及位于源极102和/或漏极103与有源层101接触的区域A的至少一个通孔200。
需要说明的是，对于图4所示的薄膜晶体管而言，上述在形成有有源层101的基板上形成源漏金属层中，该形成有有源层101的基板包括不仅有源层101，还包括栅极绝缘层105、栅极104等。
具体的，源漏金属层可以为采用磁控溅射(Sputter)形成的钛-铝钕-钛(Ti/AlNd/Ti)的三层复合金属层，且厚度一般在 然后通过构图工艺形成源极102、漏极103，以及位于源极102和/或漏极103与有源层101接触的区域A的至少一个通孔200，当然，在应用于阵列基板时，通过该构图工艺同时形成数据线等其他图案。
此外，在上述构图工艺中，需要按照产品的需求设计好掩膜版图案(Mask)，在构图工艺后得所需要的源漏图案层，其中该源漏图案层上通孔200的大小设计可根据设备刻蚀能力进行调整。
步骤S105、如图2所示，对形成有有源层101、源极102和漏极103、栅极104的基板进行离子掺杂，以使得有源层101在对应通孔200的区域掺杂有离子。
具体的，在进行离子掺杂时，离子能够在通过栅极104两侧的缝隙掺杂至有源层中的同时，也能够通过位于源极102和/或漏极103上的通孔200掺杂至有源层101中，由于该通孔的存在，能够减小有源层在对应通孔的区域离子掺杂时受到的阻碍，进而提高了掺杂效率，从而降低了源极和/或漏极与有源层的接触电阻，提高了接触效果。
进一步的，为了保证薄膜晶体管的稳定性，对于采用上述采用离子掺杂工艺的多晶硅有源层需要进行活性化和氢化处理(具体理由同前述，此处不再赘述)。
具体的，如图5所示，在形成有源层101后、且形成栅极104之前形成层间介质层301，该层间介质层301作为氢化处理的氢源的绝缘层300的情况下，该制备方法还包括：对经过离子掺杂且具有层间介质层301的基板进行活性化和氢化处理。
或者，如图2所示，在栅极绝缘层105作为氢化处理的氢源的绝缘层300的情况下(即，栅极绝缘层105与层间介质层301合二为一)，该制备方法还包括：对经过离子掺杂且具有栅极绝缘层105的基板进行活性化和氢化处理。
上述将栅极绝缘层105作为氢化处理的氢源的绝缘层300的设置方式作为本发明的优选方式，不仅能够避免因栅极104的遮挡作用，导致H原子在沟道区域的扩散受到阻碍的弊端，而且还能缩短H原子扩散植入路径，从而进一步提高氢化效果；同时由于将栅极绝缘层105与层间介质层301合二为一，还能够使得该薄膜晶体管的层间厚度降低，当该薄膜晶体管在应用于显示基板时，该基板的整体厚度降低。
具体的，在栅极绝缘层105作为氢化处理的氢源的绝缘层300的情况下，该栅极绝缘层105可以PECVD形成氮化硅和氧化硅的复合薄膜，该复合薄膜的厚度可以为
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括设置于衬底基板上的源极、漏极、栅极、栅极绝缘层以及主要由多晶硅组成的有源层，且所述源极和所述漏极、所述栅极位于所述有源层的上方；
所述源极和/或所述漏极在与所述有源层接触的区域具有至少一个通孔，所述有源层在对应所述通孔的区域掺杂有离子，所述有源层在对应所述通孔的区域掺杂的离子浓度大于所述有源层在除所述通孔的区域以外的区域掺杂的离子浓度。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层、所述源极和所述漏极、所述栅极绝缘层、所述栅极从下到上依次设置于所述衬底基板上。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极和/或所述漏极在与所述有源层接触的位置具有多个通孔。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括位于所述有源层和所述栅极之间，且作为氢化处理的氢源的绝缘层。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述作为氢化处理的氢源的绝缘层为层间介质层；
或者，所述作为氢化处理的氢源的绝缘层为所述栅极绝缘层。
6.根据权利要求1-5任一项所述的薄膜晶体管，其特征在于，所述栅极为双栅极结构。
7.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底基板上形成主要由多晶硅组成的有源层；
在形成有所述有源层的基板上形成栅极绝缘层；
在形成有所述栅极绝缘层的基板上形成栅极；
在形成有所述有源层的基板上形成源漏金属层，并通过构图工艺形成源极、漏极以及位于所述源极和/或所述漏极与所述有源层接触的区域的至少一个通孔；
对形成有所述有源层、所述源极和所述漏极、所述栅极的基板进行离子掺杂，以使得所述有源层在对应所述通孔的区域掺杂有离子。
8.根据权利要求7所述制备方法，其特征在于，
在所述栅极绝缘层作为氢化处理的氢源的绝缘层的情况下，所述制备方法还包括：对经过离子掺杂且具有所述栅极绝缘层的基板进行活性化和氢化处理；
或者，在形成所述有源层后、且形成所述栅极之前形成层间介质层，该层间介质层作为氢化处理的氢源的绝缘层的情况下，所述制备方法还包括：
对经过离子掺杂且具有所述层间介质层的基板进行活性化和氢化处理。
9.一种阵列基板，其特征在于，包括权利要求1-6任一项所述的薄膜晶体管。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
CN201710201621.XA 2017-03-29 2017-03-29 一种薄膜晶体管及制作方法、阵列基板、显示装置 Expired - Fee Related CN106952963B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710201621.XA CN106952963B (zh) 2017-03-29 2017-03-29 一种薄膜晶体管及制作方法、阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710201621.XA CN106952963B (zh) 2017-03-29 2017-03-29 一种薄膜晶体管及制作方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN106952963A CN106952963A (zh) 2017-07-14
CN106952963B true CN106952963B (zh) 2019-07-05

Family

ID=59474837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710201621.XA Expired - Fee Related CN106952963B (zh) 2017-03-29 2017-03-29 一种薄膜晶体管及制作方法、阵列基板、显示装置

Country Status (1)

Country Link
CN (1) CN106952963B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109212854B (zh) * 2018-08-29 2021-06-01 武汉华星光电技术有限公司 一种ltps阵列基板的制造方法
CN109509758A (zh) * 2018-11-30 2019-03-22 武汉华星光电技术有限公司 半导体组件及其制造方法
CN112786450A (zh) * 2019-11-06 2021-05-11 京东方科技集团股份有限公司 晶体管及其制备方法、阵列基板及其制备方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013664A (zh) * 2006-01-30 2007-08-08 三洋电机株式会社 半导体装置的制造方法
CN104752517A (zh) * 2013-12-31 2015-07-01 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3315191B2 (ja) * 1993-03-22 2002-08-19 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013664A (zh) * 2006-01-30 2007-08-08 三洋电机株式会社 半导体装置的制造方法
CN104752517A (zh) * 2013-12-31 2015-07-01 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用

Also Published As

Publication number Publication date
CN106952963A (zh) 2017-07-14

Similar Documents

Publication Publication Date Title
CN107424957B (zh) 柔性tft基板的制作方法
CN105390451B (zh) 低温多晶硅tft基板的制作方法
EP2985784B1 (en) Low-temperature poly-silicon tft array substrate, manufacturing method therefor, and display apparatus
CN105489552B (zh) Ltps阵列基板的制作方法
US9620646B2 (en) Array substrate, manufacturing method thereof and display device
CN103745978A (zh) 显示装置、阵列基板及其制造方法
JP2019511831A (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
CN103022145B (zh) 阵列基板、显示装置及制备方法
CN105304500B (zh) N型tft的制作方法
CN107425044B (zh) 一种柔性显示面板、其制作方法及显示装置
WO2018188146A1 (zh) 一种阵列基板、显示装置及其制作方法
CN107204345B (zh) 一种阵列基板及其制备方法、显示装置
CN107170759B (zh) 一种阵列基板及其制作方法、显示装置
CN104240633A (zh) 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法
WO2018176784A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN105702623A (zh) Tft阵列基板的制作方法
CN104538307A (zh) 一种用于制作多晶硅薄膜晶体管的方法
WO2015100894A1 (zh) 显示装置、阵列基板及其制造方法
CN105097552A (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
CN105428313A (zh) 阵列基板及其制备方法、显示装置
CN105390443A (zh) Tft基板的制作方法
CN106952963B (zh) 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN108565247B (zh) Ltps tft基板的制作方法及ltps tft基板
WO2016201725A1 (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
WO2019184026A1 (zh) Cmos晶体管的制备方法、阵列基板的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190705

Termination date: 20210329

CF01 Termination of patent right due to non-payment of annual fee