TWI862313B - 半導體裝置及其製造方法 - Google Patents

Abstract

一種半導體裝置及其製造方法。半導體裝置包括第一閘極、第一半導體層、第一閘介電層、第二閘極、第二閘介電層、第二半導體層、第三閘介電層、第一接觸孔、第二接觸孔、源極、汲極、及第三閘極。第一半導體層位於第一閘極上。第一閘介電層位於第一閘極與第一半導體層之間。第二閘極位於第一半導體層上。第二閘介電層位於第一半導體層與第二閘極之間。第二半導體層位於第二閘極上。第三閘介電層位於第二閘極與第二半導體層之間。第一接觸孔與第二接觸孔分別連續地貫穿第二閘介電層及第三閘介電層。源極與汲極分別填入第一接觸孔及第二接觸孔中，並電性連接第一半導體層及第二半導體層。第三閘極位於第二半導體層之上。

Description

半導體裝置及其製造方法

本發明是有關於一種裝置，且特別是有關於一種半導體裝置。

雙通道薄膜電晶體改善傳統的單閘極薄膜電晶體、雙閘極薄膜電晶體驅動電壓較大且可靠度較低的缺點，因此適於作為有機發光二極體顯示裝置或微型發光二極體顯示裝置的驅動元件。然而，為了使雙通道薄膜電晶體的兩通道連接至相同源極與汲極，源極與汲極需要分別透過形成貫穿至少四層絕緣層的深導通孔或是形成分別與兩通道連接的兩電性連接的導通孔來達成。受限於設計規則(design rule)及蝕刻條件的限制，這使得深導通孔的孔徑難以縮小且兩電性連接的導通孔之間的距離難以縮小，導致雙通道薄膜電晶體整體所佔的面積大，而不利於面板走向解析度高且輕薄短小的電路設計。此外，通道在導通孔的形成過程中可能受損，而影響雙通道薄膜電晶體的表現。

本發明提供一種半導體裝置，具有縮小的面積及良好的性能。

本發明的半導體裝置包括基板、第一閘極、第一半導體層、第一閘介電層、第二閘極、第二閘介電層、第二半導體層、第三閘介電層、第一接觸孔、第二接觸孔、源極、汲極、第三閘極以及第四閘介電層。第一閘極位於基板上方。第一半導體層位於第一閘極之上。第一閘介電層位於第一閘極與第一半導體層之間。第二閘極位於第一半導體層之上。第二閘介電層位於第一半導體層與第二閘極之間。第二半導體層位於第二閘極之上。第三閘介電層位於第二閘極與第二半導體層之間。第一接觸孔連續地貫穿第二閘介電層以及第三閘介電層。第二接觸孔連續地貫穿第二閘介電層以及第三閘介電層。源極填入第一接觸孔中，並電性連接第一半導體層以及第二半導體層。汲極填入第二接觸孔中，並電性連接第一半導體層以及第二半導體層。第三閘極位於第二半導體層之上。第四閘介電層位於第二半導體層與第三閘極之間。

本發明的半導體裝置的製造方法包括以下步驟。形成第一閘極於基板上。形成第一閘介電層於第一閘極上。形成第一半導體層於第一閘介電層上。形成第二閘介電層於第一半導體層上。形成第二閘極於第二閘介電層上。形成第三閘介電層於第二閘極上。形成第一接觸孔及第二接觸孔於第二閘介電層及第三閘 介電層中並分別暴露出部分第一半導體層的表面。形成源極於第三閘介電層之上並填入第一接觸孔中。形成汲極於第三閘介電層之上並填入第二接觸孔中。形成第二半導體層於第三閘介電層上。形成第四閘介電層於源極的頂面、汲極的頂面及第二半導體層的頂面上。形成第三閘極於第四閘介電層上。

基於上述，本發明的半導體裝置通過具有小孔徑的第一接觸孔與第二接觸孔，使源極及汲極與第一半導體層以及第二半導體層電性連接，如此可縮小源極與汲極在基板的正投影面積，進而降低半導體裝置的面積，且同時半導體裝置可通過第一半導體層及第二半導體層分散源極與汲極之間的電流，而改善電流應力或熱載子效應帶來的負面影響並提升驅動電壓，使得半導體裝置在應用於面板的驅動元件時，可配合面板中緊湊的電路設計，而達到面板輕薄短小且具高解析度的需求。

10,20,30,40,50:半導體裝置

100:基板

112:第一閘介電層

114:第二閘介電層

116:第三閘介電層

116t,140t,152t,154t:頂面

118:第四閘介電層

120:第一閘極

122:第二閘極

124:第三閘極

130:第一半導體層

130a,130b:摻雜區

130c:通道區

132:第一層

134:第二層

140:第二半導體層

152:源極

154:汲極

160:保護層

170:第三半導體層

A-A’,B-B’,C-C’,D-D’,E-E’:線

CH1:第一接觸孔

CH2:第二接觸孔

ND:法線方向

P:摻雜製程

sw1,sw11,sw12,sw2,sw21,sw22:側壁

圖1A是依照本發明的一實施例的一種半導體裝置的上視示意圖。

圖1B是沿著圖1A的線A-A’的剖面示意圖。

圖2A至圖2G是圖1A至圖1B的半導體裝置的製造方法的剖面示意圖。

圖3A是依照本發明的一實施例的一種半導體裝置的上視示 意圖。

圖3B是沿著圖3A的線B-B’的剖面示意圖。

圖4A是依照本發明的一實施例的一種半導體裝置的上視示意圖。

圖4B是沿著圖4A的線C-C’的剖面示意圖。

圖5A至圖5B是圖4A至圖4B的半導體裝置的製造方法的剖面示意圖。

圖6A是依照本發明的一實施例的一種半導體裝置的上視示意圖。

圖6B是沿著圖6A的線D-D’的剖面示意圖。

圖7A是依照本發明的一實施例的一種半導體裝置的上視示意圖。

圖7B是沿著圖7A的線E-E’的剖面示意圖。

圖8A至圖8B是圖7A至圖7B的半導體裝置的製造方法的剖面示意圖。

在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為 「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」或「耦合」係可為二元件間存在其它元件。

應當理解，儘管術語「第一」、「第二」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的「第一元件」、「部件」、「區域」、「層」或「部分」可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。

圖1A是依照本發明的一實施例的一種半導體裝置的上視示意圖。圖1B是沿著圖1A的線A-A’的剖面示意圖。在圖1A中，繪示了第一閘極120、第二閘極122、第三閘極124、第一半導體層130、第二半導體層140、源極152、汲極154、第一接觸孔CH1以及第二接觸孔CH2，並省略其他構件，省略的部分可參照圖1B加以理解。

請參考圖1A及圖1B，半導體裝置10包括基板100、第一閘極120、第二閘極122、第三閘極124、第一半導體層130、第二半導體層140、第一閘介電層112、第二閘介電層114、第三閘介電層116、第四閘介電層118、源極152、汲極154、第一接觸孔CH1以及第二接觸孔CH2。

第一閘極120設置於基板100上方。第一半導體層130 位於第一閘極120之上，第一閘介電層112位於第一閘極120與第一半導體層130之間。第二閘極122位於第一半導體層130之上，第二閘介電層114位於第一半導體層130與第二閘極122之間。第二半導體層140位於第二閘極122之上，第三閘介電層116位於第二閘極122與第二半導體層140之間。第三閘極124位於第二半導體層140之上，第四閘介電層118位於第二半導體層140與第三閘極124之間。在一些實施例中，半導體裝置10還包括保護層160，保護層160覆蓋第三閘極124。

在一些實施例中，基板100的材料包括玻璃、石英、有機聚合物或不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷或其他可適用的材料)或是其他可適用的材料。若使用導電材料或金屬時，則在基板100上覆蓋一層絕緣層(未繪示)，以避免短路問題。在一些實施例中，第一閘極120與基板100之間還包括一層或多層緩衝層(未繪出)，但本發明不以此為限。

在一些實施例中，第一閘極120、第二閘極122以及第三閘極124的材料可包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅等金屬、上述合金、上述金屬氧化物、上述金屬氮化物或上述之組合或其他導電材料。舉例來說，第一閘極120、第二閘極122以及第三閘極124可各自為鈦金屬、鋁金屬以及鈦金屬的堆疊層。第一閘極120、第二閘極122以及第三閘極124的材料可以相同或不同，本發明不以此為限。

在一些實施例中，第一閘介電層112、第二閘介電層 114、第三閘介電層116、第四閘介電層118及保護層160的材料包括氮化矽、氮氧化矽、氧化矽、氧化鉿、其組合或其他合適的材料。在一些實施例中，第一閘介電層112、第二閘介電層114、第三閘介電層116、第四閘介電層118及保護層160的材料可以相同或不同，本發明不以此為限。在一些實施例中，第一閘介電層112、第二閘介電層114、第三閘介電層116、第四閘介電層118及保護層160可以分別為單層或多層結構，本發明不以此為限。

在一些實施例中，第一半導體層130的材料可包括非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、金屬氧化物半導體材料(例如氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化銦錫鋅(Indium-Tin-Zinc Oxide,ITZO)、氧化鋁鋅錫(Aluminum-Zinc-Tin Oxide,AZTO)、氧化銦鎢鋅(Indium-Tungsten-Zinc Oxide,ZIWO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)、氧化鋁鋅(Aluminum-Zinc Oxide,AZO)或氧化銦錫(Indium-Tin Oxide,ITO)或其他合適材料)或其他合適的材料或上述材料之組合。

在本實施例中，第一半導體層130為雙層結構。舉例來說，第一半導體層130可包括彼此堆疊的第一層132及第二層134。第一層132位於第一閘介電層112上，第二層134位於第一層132上。也就是說，第一層132在第二層134與第一閘介電 層112之間。第一層132的能隙(band gap)與第二層134的能隙不同，因此可在第一層132與第二層134之間的界面形成二維電子氣(2DEG)，以提升第一半導體層130的電子遷移率。然而，本發明不以此為限，在其他實施例中，第一半導體層130可以為單層結構，或者第一半導體層130可以為多層結構。

第一層132與第二層134的能隙差，可以透過使第一層132與第二層134的材料不同或者組成不同來達成。在一些實施例中，第一層132及第二層134的材料可以包括金屬氧化物半導體材料，且第一層132的氧含量與第二層134的氧含量不同，以使第一層132的能隙與第二層134的能隙不同。在一些實施例中，第一層132的氧含量小於第二層134的氧含量。舉例來說，第一層132的氧含量可以在0原子%至25原子%之間，第二層134的氧含量可以在25原子%至50原子%之間。如此一來，第一層132的能隙(band gap)小於第二層134的能隙，以於第一層132與第二層134之間的界面形成二維電子氣，進而提升電子遷移率，使得半導體裝置10的輸出電流提升。然而，本發明不以此為限，在其他實施例中，第一層132的氧含量可以大於第二層134的氧含量。此外，第一層132的氧含量與第二層134的氧含量可依實際需求調整，本發明不以此為限。

在一些實施例中，第二半導體層140的材料可包括非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、金屬氧化物半導體材料(例如氧化銦鎵鋅、氧化銦錫鋅、氧化鋁鋅錫、氧化銦 鎢鋅、氧化鋅、氧化錫、氧化銦鋅、氧化鎵鋅、氧化鋅錫、氧化鋁鋅或氧化銦錫或其他合適材料)或其他合適的材料或上述材料之組合。在一些實施例中，第二半導體層140的材料可以與第一半導體層130的材料相同或不同。圖1B中雖繪示第二半導體層140為單層結構，但並非用以限定本發明，第二半導體層140依實際需求可以為雙層或多層結構。

在一些實施例中，第二半導體層140在基板100的正投影面積小於第一半導體層130在基板100的正投影面積。

第一接觸孔CH1連續地貫穿第二閘介電層114以及第三閘介電層116。第二接觸孔CH2連續地貫穿第二閘介電層114以及第三閘介電層116。源極152填入第一接觸孔CH1中，並電性連接第一半導體層130以及第二半導體層140。汲極154填入第二接觸孔CH2中，並電性連接第一半導體層130以及第二半導體層140。第四閘介電層118覆蓋源極152的頂面152t與汲極154的頂面154t。在本文中，「連續地貫穿」是指該接觸孔是在一次蝕刻製程中貫穿一個或多個閘介電層形成的，也就是說，第一接觸孔CH1是在一次蝕刻製程中貫穿第二閘介電層114以及第三閘介電層116，第二接觸孔CH2是在一次蝕刻製程中貫穿第二閘介電層114以及第三閘介電層116。因此，在第一接觸孔CH1中，第一接觸孔CH1的側壁sw1由第二閘介電層114的側壁sw11與第三閘介電層116的側壁sw12構成，其中第二閘介電層114的側壁sw11與第三閘介電層116的側壁sw12基本上切齊；在第二 接觸孔CH2中，第二接觸孔CH2的側壁sw2由第二閘介電層114的側壁sw21與第三閘介電層116的側壁sw22構成，其中第二閘介電層114的側壁sw21與第三閘介電層116的側壁sw22基本上切齊。

在一些實施例中，第四閘介電層118在基板100的法線方向ND上覆蓋第一接觸孔CH1及第二接觸孔CH2。也就是說，源極152與汲極154是埋設於第二閘介電層114、第三閘介電層116及第四閘介電層118中。

由於第一接觸孔CH1與第二接觸孔CH2貫穿第二閘介電層114以及第三閘介電層116而無需貫穿第四閘介電層118及保護層160，第一接觸孔CH1與第二接觸孔CH2可具有較小的孔徑，進而減少源極152與汲極154在基板100的正投影面積。在一些實施例中，第一接觸孔CH1與第二接觸孔CH2的孔徑可在約2μm至5μm之間。

在一些實施例中，第一接觸孔CH1與第二接觸孔CH2在基板100的正投影分別位於第一閘極120、第二閘極122或第三閘極124在基板100的正投影的相對兩側。

在一些實施例中，第一半導體層130具有摻雜區130a、130b及通道區130c。通道區130c位於摻雜區130a與摻雜區130b之間。摻雜區130a與摻雜區130b的電阻率小於通道區130c的電阻率。在一些實施例中，通道區130c基本上在基板100的法線方向ND上與第二閘極122重疊，而摻雜區130a與摻 雜區130b基本上在基板100的法線方向ND上與第二閘極122不重疊。在一些實施例中，第一接觸孔CH1以及第二接觸孔CH2在基板100的法線方向ND上分別重疊於摻雜區130a與摻雜區130b。

在本實施例中，第二半導體層140延伸至第一接觸孔CH1及第二接觸孔CH2中而與第一半導體層130直接接觸。具體來說，第二半導體層140沿著第三閘介電層116的頂面116t延伸至第一接觸孔CH1的側壁sw1及第二接觸孔CH2的側壁sw2並接觸第一半導體層130的摻雜區130a、130b，而與第一半導體層130連接。如此一來，可補償第一半導體層130在形成第一接觸孔CH1及第二接觸孔CH2時可能造成的損失，進而改善接觸電阻。

在一些實施例中，第一接觸孔CH1與第二接觸孔CH2在基板100的法線方向ND上與第一半導體層130及第二半導體層140重疊。

在一些實施例中，源極152與汲極154分別位於第二半導體層140的相對兩側上。源極152直接接觸第二半導體層140的頂面140t，汲極154直接接觸第二半導體層140的頂面140t。也就是說，部分第二半導體層140夾設於第一半導體層130與源極152之間以及第一半導體層130與汲極154之間。

在一些實施例中，源極152與第二半導體層140之間以及汲極154與第二半導體層140之間可設置歐姆接觸層(未繪 示)，以提升源極152、汲極154與第二半導體層140的電性連接。舉例來說，歐姆接觸層可包括經摻雜的含矽(doped silicon-containing)半導體材料或金屬氧化物半導體材料，以使歐姆接觸層的電阻率小於第二半導體層140的電阻率。

在一些實施例中，第一閘極120、第二閘極122以及第三閘極124在基板100的法線方向ND上彼此重疊。第一閘極120、第二閘極122以及第三閘極124可依據實際電路設計，電性連接或是電性分離，本發明不以此為限。舉例來說，在一些實施例中，第二閘極122可以作為主控制閘極，而使第一閘極120與第三閘極124浮置(floating)。在一些其他實施例中，第一閘極120、第二閘極122以及第三閘極124可通過導通孔(未繪示)彼此電性連接。

由於第一接觸孔CH1與第二接觸孔CH2具有小孔徑，且源極152與汲極154通過第一接觸孔CH1與第二接觸孔CH2與第一半導體層130以及第二半導體層140電性連接，可使源極152與汲極154在基板100的正投影面積下降，進而降低半導體裝置10的面積，且同時半導體裝置10可通過第一半導體層130及第二半導體層140分散源極152與汲極154之間的電流，而改善電流應力或熱載子效應帶來的負面影響並提升驅動電壓，使得半導體裝置10在面積縮小的條件下仍具有良好的性能。

圖2A至圖2G是圖1A至圖1B的半導體裝置的製造方法的剖面示意圖。在此必須說明的是，圖2A至圖2G的實施例 沿用圖1A至圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖2A，形成第一閘極120於基板100上。舉例來說，可以先沉積第一閘極材料層(未繪示)於基板100上，然後圖案化第一閘極材料層，以形成第一閘極120。在一些實施例中，第一閘極材料層的形成方法可為例如電鍍法、無電鍍法、物理氣相沉積法或化學氣相沉積法，但本發明不以此為限。在一些實施例中，圖案化第一閘極材料層的方法例如可包括微影及蝕刻法，但本發明不以此為限。

請參考圖2B，形成第一閘介電層112於第一閘極120上。在一些實施例中，第一閘介電層112是共形地沉積於第一閘極120與基板100上。在一些實施例中，第一閘介電層112的形成方法可為例如物理氣相沉積法或化學氣相沉積法，但本發明不以此為限。

然後，形成第一半導體層130於第一閘介電層112上。舉例來說，可先透過例如物理氣相沉積法或化學氣相沉積法，依序沉積第一半導體材料層的第一層的材料及第一半導體材料層的第二層的材料於第一閘介電層112上。然後透過微影及蝕刻法，圖案化第一半導體材料層，以形成包括第一層132及第二層134的第一半導體層130。在第一半導體層130為金屬氧化物半導體 的實施例中，第一層132的氧含量與第二層134的氧含量不同。圖2C中雖繪示第一半導體層130具有雙層結構，但並非用以限定本發明，第一半導體層130的層數可依據實際需求調正。

請參考圖2C，形成第二閘介電層114於第一半導體層130上。第二閘介電層114的形成方法可為例如物理氣相沉積法或化學氣相沉積法，但本發明不以此為限。

然後，形成形成第二閘極122於第二閘介電層114上。舉例來說，可以先沉積第二閘極材料層(未繪示)於第二閘介電層114上，然後圖案化第二閘極材料層，以形成第二閘極122。在一些實施例中，第二閘極材料層的形成方法可為例如電鍍法、無電鍍法、物理氣相沉積法或化學氣相沉積法，但本發明不以此為限。在一些實施例中，圖案化第二閘極材料層的方法例如可包括微影及蝕刻法，但本發明不以此為限。

請參考圖2D，以第二閘極122為遮罩，對第一半導體層130執行摻雜製程P，以形成摻雜區130a、摻雜區130b以及通道區130c。摻雜區130a、摻雜區130b分別形成在第二閘極122的兩側的第一半導體層130中。通道區130c與第二閘極122對準，其基本上不受摻雜。在一些實施例中，摻雜製程P包括氫電漿製程、離子佈植製程或其他合適的製程。

請參考圖2E，形成第三閘介電層116於第二閘極122及第二閘介電層114上。第三閘介電層116的形成方法可為例如物理氣相沉積法或化學氣相沉積法，但本發明不以此為限。

然後，形成第一接觸孔CH1及第二接觸孔CH2於第二閘介電層114及第三閘介電層116中並分別暴露出部分第一半導體層130的表面。在一些實施例中，第一接觸孔CH1及第二接觸孔CH2分別暴露出第一半導體層130的摻雜區130a及摻雜區130b。在一些實施例中，第一接觸孔CH1及第二接觸孔CH2的形成方法包括：形成圖案化光阻層(未繪出)於第三閘介電層116上，接著以圖案化光阻層為罩幕對第三閘介電層116及第二閘介電層114執行蝕刻製程，以移除部分第二閘介電層114及部分第三閘介電層116，其中第一半導體層130可作為蝕刻製程的蝕刻停止層。在一些實施例中，蝕刻製程例如可以是濕式蝕刻製程或乾式蝕刻製程，本發明不以此為限。

由於在蝕刻製程中僅需移除第二閘介電層114及第三閘介電層116來形成第一接觸孔CH1及第二接觸孔CH2，可使第一接觸孔CH1及第二接觸孔CH2具有小孔徑，例如在約2μm至5μm之間，進而減少第一半導體層130在蝕刻製程中可能的損失。

請參考圖2F，形成第二半導體層140於第三閘介電層116上，且第二半導體層140還形成於第一接觸孔CH1的側壁sw1、第二接觸孔CH2的側壁sw2及第一接觸孔CH1與第二接觸孔CH2所暴露出的第一半導體層130的表面上。舉例來說，可先透過例如物理氣相沉積法或化學氣相沉積法，沉積第二半導體材料層(未繪示)於第三閘介電層116上及第一接觸孔CH1與第二 接觸孔CH2中，然後透過微影及蝕刻法，圖案化第二半導體材料層，以形成第二半導體層140。第二半導體層140透過第一接觸孔CH1及第二接觸孔CH2形成於第一半導體層130上而與第一半導體層130直接接觸，可補償第一半導體層130在前述形成第一接觸孔CH1及第二接觸孔CH2的蝕刻製程過程中可能造成的損失，進而改善接觸電阻。

請參考圖2G，形成源極152於第三閘介電層116之上並填入第一接觸孔CH1中，形成汲極154於第三閘介電層116之上並填入第二接觸孔CH2中。舉例來說，可先沉積導電材料層(未繪示)於第二半導體層140及第三閘介電層116上，然後圖案化導電材料層以形成源極152與汲極154。在一些實施例中，導電材料層的形成方法可為例如電鍍法、無電鍍法、物理氣相沉積法或化學氣相沉積法，但本發明不以此為限。在一些實施例中，圖案化導電材料層的方法例如可包括微影及蝕刻法，但本發明不以此為限。

在一些實施例中，在形成源極152與汲極154之前，可先形成歐姆接觸層(未繪示)於第二半導體層140上。舉例來說，可在沉積前述導電材料層之前，沉積歐姆接觸材料層，之後圖案化歐姆接觸材料層，以在源極152與第二半導體層140之間及汲極154與第二半導體層140之間形成歐姆接觸層。

請回到圖1B，形成第四閘介電層118於源極152的頂面152t、汲極154的頂面154t及第二半導體層140的頂面140t 上。第四閘介電層118的形成方法可為例如物理氣相沉積法或化學氣相沉積法，但本發明不以此為限。

然後，形成第三閘極124於第四閘介電層118上。舉例來說，可以先沉積第三閘材料層(未繪示)於第四閘介電層118上，然後圖案化第三閘極材料層，以形成第三閘極124。在一些實施例中，第三閘極材料層的形成方法可為例如電鍍法、無電鍍法、物理氣相沉積法或化學氣相沉積法，但本發明不以此為限。在一些實施例中，圖案化第三閘極材料層的方法例如可包括微影及蝕刻法，但本發明不以此為限。

之後，形成保護層160於第三閘極124及第四閘介電層118上。保護層160的形成方法可為例如物理氣相沉積法或化學氣相沉積法，但本發明不以此為限。

經過上述製程，可大致完成半導體裝置10的製作。

圖3A是依照本發明的一實施例的一種半導體裝置的上視示意圖。圖3B是沿著圖3A的線B-B’的剖面示意圖。在此必須說明的是，圖3A至圖3B的實施例沿用圖1A至圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。在圖3A中，繪示了第一閘極120、第二閘極122、第三閘極124、第一半導體層130、第二半導體層140、第三半導體層170、源極152、汲極154、第一接觸孔CH1以及第二接觸孔CH2，並省略其他構件， 省略的部分可參照圖3B加以理解。

請參考圖3A及圖3B，本實施例之半導體裝置20不同於圖1A至圖1B的實施例之處在於，半導體裝置20還包括第三半導體層170，第三半導體層170疊至於第二半導體層140上，第四閘介電層118覆蓋源極152的部分頂面152t、汲極154的部分頂面154t以及第三半導體層170。

在一些實施例中，第三半導體層170從第二半導體層140的頂面140t延伸至源極152的頂面152t與汲極154的頂面154t，且部分源極152與部分汲極154位於第三半導體層170與第二半導體層140之間。如此一來，可補償在源極152與汲極154的蝕刻過程中，第二半導體層140可能的損失，進而改善接觸電阻。

在一些實施例中，第三半導體層170的材料可包括非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、金屬氧化物半導體材料(例如氧化銦鎵鋅、氧化銦錫鋅、氧化鋁鋅錫、氧化銦鎢鋅、氧化鋅、氧化錫、氧化銦鋅、氧化鎵鋅、氧化鋅錫、氧化鋁鋅或氧化銦錫或其他合適材料)或其他合適的材料或上述材料之組合。在一些實施例中，第三半導體層170的材料可以與第一半導體層130和/或第二半導體層140的材料相同或不同。圖3B中雖繪示第三半導體層170為單層結構，但並非用以限定本發明，第三半導體層170依實際需求可以為雙層或多層結構。

在一些實施例中，第三半導體層170的能隙與第二半導 體層140的能隙不同，因此可在第三半導體層170與第二半導體層140之間的界面形成二維電子氣(2DEG)，以提升電子遷移率。

第三半導體層170與第二半導體層140的能隙差，可以透過使第三半導體層170與第二半導體層140的材料不同或者組成不同來達成。在一些實施例中，第三半導體層170與第二半導體層140的材料可以包括金屬氧化物半導體材料，且第三半導體層170的氧含量與第二半導體層140的氧含量不同，以使第三半導體層170的能隙與第二半導體層140的能隙不同。在一些實施例中，第三半導體層170的氧含量小於第二半導體層140的氧含量。舉例來說，第三半導體層170的氧含量可以在0原子%至25原子%之間，第二半導體層140的氧含量可以在25原子%至50原子%之間。然而，本發明不以此為限，在其他實施例中，第三半導體層170的氧含量可以大於第二半導體層140的氧含量。此外，第三半導體層170的氧含量與第二半導體層140的氧含量可依實際需求調整，本發明不以此為限。

在一些實施例中，第三半導體層170在基板100的正投影面積小於第二半導體層140在基板100的正投影面積。

半導體裝置20的製造方法與半導體裝置10的製造方法相似，惟在源極152與汲極154形成之後及第四閘介電層118形成之前，形成第三半導體層170於第二半導體層140上，其中第三半導體層170從第二半導體層140的頂面140t延伸至源極152的頂面152t與汲極154的頂面154t，且部分源極152與部分汲 極154位於第三半導體層170與第二半導體層140之間。第三半導體層170的形成方法可包括先透過例如物理氣相沉積法或化學氣相沉積法，沉積第三半導體材料層(未繪示)於第二半導體層140及源極152與汲極154上，然後透過微影及蝕刻法，圖案化第三半導體材料層，以形成第三半導體層170。

在一些實施例中，半導體裝置20的製造方法還可包括在第三閘極124形成之後，以第三閘極124為遮罩，對第三半導體層170執行摻雜製程(例如氫電漿製程、離子佈植製程或其他合適的製程)，以在未被第三閘極124覆蓋的第三半導體層170中形成摻雜區(未繪示)，而與第三閘極124對準的第三半導體層170則為通道區(未繪示)。

由於第三半導體層170在源極152與汲極154形成之後形成於第二半導體層140上，可補償在形成源極152與汲極154的蝕刻過程中，第二半導體層140可能的損失，進而改善接觸電阻。

圖4A是依照本發明的一實施例的一種半導體裝置的上視示意圖。圖4B是沿著圖4A的線C-C’的剖面示意圖。在此必須說明的是，圖4A至圖4B的實施例沿用圖1A至圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。在圖4A中，繪示了第一閘極120、第二閘極122、第三閘極124、第一半導體層 130、第二半導體層140、源極152、汲極154、第一接觸孔CH1以及第二接觸孔CH2，並省略其他構件，省略的部分可參照圖4B加以理解。

請參考圖4A及圖4B，本實施例之半導體裝置30不同於圖1A至圖1B的實施例之處在於，半導體裝置30的源極152通過第一接觸孔CH1與第一半導體層130直接接觸，汲極154通過第二接觸孔CH2與第一半導體層130直接接觸。也就是說，半導體裝置30的第二半導體層140沒有延伸至第一接觸孔CH1與第二接觸孔CH2中而與第一半導體層130直接接觸。第二半導體層140的相對兩側分別位於源極152與第三閘介電層116之間及汲極154與第三閘介電層116之間。

在一些實施例中，源極152與第一半導體層130的摻雜區130a直接接觸，汲極154與第一半導體層130的摻雜區130b直接接觸。在一些實施例中，源極152以及汲極154直接接觸第二半導體層140的頂面140t。

在一些實施例中，第一接觸孔CH1與第二接觸孔CH2在基板100的法線方向ND上與第一半導體層130重疊，但不與第二半導體層140重疊。

由於第一接觸孔CH1與第二接觸孔CH2具有小孔徑，且源極152與汲極154通過第一接觸孔CH1與第二接觸孔CH2將第一半導體層130與第二半導體層140電性連接，可使源極152與汲極154在基板100的正投影面積下降，進而降低半導體 裝置30的面積，且同時半導體裝置30可通過第一半導體層130及第二半導體層140分散源極152與汲極154之間的電流，而改善電流應力或熱載子效應帶來的負面影響並提升驅動電壓，使得半導體裝置30在面積縮小的條件下仍具有良好的性能。

圖5A至圖5B是圖4A至圖4B的半導體裝置的製造方法的剖面示意圖。在此必須說明的是，圖5A至圖5B的實施例沿用圖4A至圖4B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。圖5A可以是延續圖2A至圖2E的製程，相關製程描述可參考前述。

請參考圖5A，接續圖2E的步驟，形成第二半導體層140於第三閘介電層116上。舉例來說，可透過例如物理氣相沉積法或化學氣相沉積法，沉積第二半導體材料層(未繪示)於第三閘介電層116上，然後透過微影及蝕刻法，圖案化第二半導體材料層，以形成第二半導體層140。或者，可形成圖案化光阻層(未繪示)以覆蓋第一接觸孔CH1及第二接觸孔CH2並暴露出欲形成第二半導體層140的位置，然後形成第二半導體材料層(未繪示)於第三閘介電層116之上，之後將圖案化光阻層剝離，以於第三閘介電層116上形成第二半導體層140。

請參考圖5B，形成源極152於第三閘介電層116及第二半導體層140上並填入第一接觸孔CH1中與第一半導體層130 直接接觸，形成汲極154於第三閘介電層116及第二半導體層140上並填入第二接觸孔CH2中與第一半導體層130直接接觸。舉例來說，可先沉積導電材料層(未繪示)於第二半導體層140及第三閘介電層116上，然後圖案化導電材料層以形成源極152與汲極154。在一些實施例中，導電材料層的形成方法可為例如電鍍法、無電鍍法、物理氣相沉積法或化學氣相沉積法，但本發明不以此為限。在一些實施例中，圖案化導電材料層的方法例如可包括微影及蝕刻法，但本發明不以此為限。

請回到圖4B，之後可接續類似於半導體裝置10形成第四閘介電層118、第三閘極124及保護層160的步驟，則可大致完成半導體裝置20的製作。

圖6A是依照本發明的一實施例的一種半導體裝置的上視示意圖。圖6B是沿著圖6A的線D-D’的剖面示意圖。在此必須說明的是，圖6A至圖6B的實施例沿用圖4A至圖4B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。在圖6A中，繪示了第一閘極120、第二閘極122、第三閘極124、第一半導體層130、第二半導體層140、第三半導體層170、源極152、汲極154、第一接觸孔CH1以及第二接觸孔CH2，並省略其他構件，省略的部分可參照圖6B加以理解。

請參考圖6A及圖6B，本實施例之半導體裝置40不同 於圖4A至圖4B的實施例之處在於，半導體裝置40還包括第三半導體層170，第三半導體層170疊至於第二半導體層140上，第四閘介電層118覆蓋源極152的部分頂面152t、汲極154的部分頂面154t以及第三半導體層170。

在一些實施例中，第三半導體層170從第二半導體層140的頂面140t延伸至源極152的頂面152t與汲極154的頂面154t，且部分源極152與部分汲極154位於第三半導體層170與第二半導體層140之間。如此一來，可補償在源極152與汲極154的蝕刻過程中，第二半導體層140可能的損失，進而改善接觸電阻。

在一些實施例中，第三半導體層170的材料可包括非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、金屬氧化物半導體材料(例如氧化銦鎵鋅、氧化銦錫鋅、氧化鋁鋅錫、氧化銦鎢鋅、氧化鋅、氧化錫、氧化銦鋅、氧化鎵鋅、氧化鋅錫、氧化鋁鋅或氧化銦錫或其他合適材料)或其他合適的材料或上述材料之組合。在一些實施例中，第三半導體層170的材料可以與第一半導體層130和/或第二半導體層140的材料相同或不同。圖6B中雖繪示第三半導體層170為單層結構，但並非用以限定本發明，第三半導體層170依實際需求可以為雙層或多層結構。

在一些實施例中，第三半導體層170的能隙與第二半導體層140的能隙不同，因此可在第三半導體層170與第二半導體層140之間的界面形成二維電子氣(2DEG)，以提升電子遷移率。

第三半導體層170與第二半導體層140的能隙差，可以透過使第三半導體層170與第二半導體層140的材料不同或者組成不同來達成。在一些實施例中，第三半導體層170與第二半導體層140的材料可以包括金屬氧化物半導體材料，且第三半導體層170的氧含量與第二半導體層140的氧含量不同，以使第三半導體層170的能隙與第二半導體層140的能隙不同。在一些實施例中，第三半導體層170的氧含量小於第二半導體層140的氧含量。舉例來說，第三半導體層170的氧含量可以在0原子%至25原子%之間，第二半導體層140的氧含量可以在25原子%至50原子%之間。然而，本發明不以此為限，在其他實施例中，第三半導體層170的氧含量可以大於第二半導體層140的氧含量。此外，第三半導體層170的氧含量與第二半導體層140的氧含量可依實際需求調整，本發明不以此為限。

在一些實施例中，第三半導體層170在基板100的正投影面積小於第二半導體層140在基板100的正投影面積。

半導體裝置40的製造方法與半導體裝置30的製造方法相似，惟在源極152與汲極154形成之後及第四閘介電層118形成之前，形成第三半導體層170於第二半導體層140上，其中第三半導體層170從第二半導體層140的頂面140t延伸至源極152的頂面152t與汲極154的頂面154t，且部分源極152與部分汲極154位於第三半導體層170與第二半導體層140之間。第三半導體層170的形成方法可包括先透過例如物理氣相沉積法或化學 氣相沉積法，沉積第三半導體材料層(未繪示)於第二半導體層140及源極152與汲極154上，然後透過微影及蝕刻法，圖案化第三半導體材料層，以形成第三半導體層170。

由於第三半導體層170在源極152與汲極154形成之後形成於第二半導體層140上，可補償在形成源極152與汲極154的蝕刻過程中，第二半導體層140可能的損失，進而改善接觸電阻。

圖7A是依照本發明的一實施例的一種半導體裝置的上視示意圖。圖7B是沿著圖7A的線E-E’的剖面示意圖。在此必須說明的是，圖7A至圖7B的實施例沿用圖1A至圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。在圖7A中，繪示了第一閘極120、第二閘極122、第三閘極124、第一半導體層130、第二半導體層140、源極152、汲極154、第一接觸孔CH1以及第二接觸孔CH2，並省略其他構件，省略的部分可參照圖7B加以理解。

請參考圖7A及圖7B，本實施例之半導體裝置50不同於圖1A至圖1B的實施例之處在於，半導體裝置50的源極152通過第一接觸孔CH1與第一半導體層130直接接觸，汲極154通過第二接觸孔CH2與第一半導體層130直接接觸，且第二半導體層140從第三閘介電層116的頂面116t延伸至源極152的頂面 152t與汲極154的頂面154t，部分源極152與部分汲極154位於第三閘介電層116與第二半導體層140之間。也就是說，半導體裝置50的第二半導體層140沒有延伸至第一接觸孔CH1與第二接觸孔CH2中。

在一些實施例中，第二半導體層140的相對兩側分別在第四閘介電層118與源極152之間及第四閘介電層118與汲極154之間。

由於第一接觸孔CH1與第二接觸孔CH2具有小孔徑，且源極152與汲極154通過第一接觸孔CH1與第二接觸孔CH2將第一半導體層130與第二半導體層140電性連接，可使源極152與汲極154在基板100的正投影面積下降，進而降低半導體裝置50的面積，且同時半導體裝置50可通過第一半導體層130及第二半導體層140分散源極152與汲極154之間的電流，而改善電流應力或熱載子效應帶來的負面影響並提升驅動電壓，使得半導體裝置50在面積縮小的條件下仍具有良好的性能。

圖8A至圖8B是圖7A至圖7B的半導體裝置的製造方法的剖面示意圖。在此必須說明的是，圖8A至圖8B的實施例沿用圖7A至圖7B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。圖7A可以是延續圖2A至圖2E的製程，相關製程描述可參考前述。

請參考圖8A，接續圖2E的步驟，形成源極152於第三閘介電層116上並填入第一接觸孔CH1中與第一半導體層130直接接觸，形成汲極154於第三閘介電層116上並填入第二接觸孔CH2中與第一半導體層130直接接觸。舉例來說，可先沉積導電材料層(未繪示)於第三閘介電層116上，然後圖案化導電材料層以形成源極152與汲極154。在一些實施例中，導電材料層的形成方法可為例如電鍍法、無電鍍法、物理氣相沉積法或化學氣相沉積法，但本發明不以此為限。在一些實施例中，圖案化導電材料層的方法例如可包括微影及蝕刻法，但本發明不以此為限。

請參考圖8B，形成第二半導體層140於第三閘介電層116、部分源極152及部分汲極154上。舉例來說，可透過例如物理氣相沉積法或化學氣相沉積法，沉積第二半導體材料層(未繪示)於第三閘介電層116、源極152及汲極154上，然後透過微影及蝕刻法，圖案化第二半導體材料層，以形成第二半導體層140。

請回到圖7B，之後可接續類似於半導體裝置10形成第四閘介電層118、第三閘極124及保護層160的步驟。

在一些實施例中，半導體裝置50的製造方法還可包括在第三閘極124形成之後，以第三閘極124為遮罩，對第二半導體層140執行摻雜製程(例如氫電漿製程、離子佈植製程或其他合適的製程)，以在未被第三閘極124覆蓋的第二半導體層140中形成摻雜區(未繪示)，而與第三閘極124對準的第二半導體層 140則為通道區(未繪示)。

經過上述製程，可大致完成半導體裝置50的製作。

綜上所述，本發明的半導體裝置通過具有小孔徑的第一接觸孔與第二接觸孔，使源極及汲極與第一半導體層以及第二半導體層電性連接，如此可縮小源極與汲極在基板的正投影面積，進而降低半導體裝置的面積，且同時半導體裝置可通過第一半導體層及第二半導體層分散源極與汲極之間的電流，而改善電流應力或熱載子效應帶來的負面影響並提升驅動電壓，使得半導體裝置在應用於面板的驅動元件時，可配合面板中緊湊的電路設計，而達到面板輕薄短小且具高解析度的需求。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:半導體裝置

100:基板

112:第一閘介電層

114:第二閘介電層

116:第三閘介電層

116t,140t,152t,154t:頂面

118:第四閘介電層

120:第一閘極

122:第二閘極

124:第三閘極

130:第一半導體層

130a,130b:摻雜區

130c:通道區

132:第一層

134:第二層

140:第二半導體層

152:源極

154:汲極

160:保護層

A-A’:線

CH1:第一接觸孔

CH2:第二接觸孔

ND:法線方向

sw1,sw11,sw12,sw2,sw21,sw22:側壁

Claims (18)

1. 一種半導體裝置，包括：一基板；一第一閘極，位於該基板上方；一第一半導體層，位於該第一閘極之上；一第一閘介電層，位於該第一閘極與該第一半導體層之間；一第二閘極，位於該第一半導體層之上；一第二閘介電層，位於該第一半導體層與該第二閘極之間；一第二半導體層，位於該第二閘極之上；一第三閘介電層，位於該第二閘極與該第二半導體層之間；一第一接觸孔，連續地貫穿該第二閘介電層以及該第三閘介電層；一第二接觸孔，連續地貫穿該第二閘介電層以及該第三閘介電層；一源極，填入該第一接觸孔中，並電性連接該第一半導體層以及該第二半導體層；一汲極，填入該第二接觸孔中，並電性連接該第一半導體層以及該第二半導體層；一第三閘極，位於該第二半導體層之上；以及一第四閘介電層，位於該第二半導體層與該第三閘極之間，其中該第四閘介電層在該基板的一法線方向上覆蓋該第一接觸孔及該第二接觸孔。
2. 如請求項1所述的半導體裝置，其中該第二半導體層延伸至該第一半導體層而與該第一半導體層直接接觸。
3. 如請求項2所述的半導體裝置，其中該第二半導體層延伸至該第一接觸孔及該第二接觸孔中。
4. 如請求項2所述的半導體裝置，其中部分該第二半導體層夾設於該第一半導體層與該源極之間以及該第一半導體層與該汲極之間。
5. 如請求項1所述的半導體裝置，更包括：一第三半導體層，從該第二半導體層的一頂面延伸至該源極的一頂面與該汲極的一頂面，且部分該源極與部分該汲極位於該第三半導體層與該第二半導體層之間。
6. 如請求項5所述的半導體裝置，其中該第三半導體層的氧含量與該第二半導體層的氧含量不同。
7. 如請求項1所述的半導體裝置，其中該第二半導體層從該第三閘介電層的一頂面延伸至該源極的一頂面與該汲極的一頂面上，且部分該源極與部分該汲極位於該第二半導體層與該第三閘介電層之間。
8. 如請求項1所述的半導體裝置，其中該源極以及該汲極接觸該第二半導體層的一頂面。
9. 如請求項1所述的半導體裝置，其中該第四閘介電層覆蓋該源極的一頂面與該汲極的一頂面。
10. 如請求項1所述的半導體裝置，其中該源極與該第一半導體層直接接觸，該汲極與該第一半導體層直接接觸。
11. 如請求項1所述的半導體裝置，其中該第一半導體層包括：一第一層，位於該第一閘介電層上；以及一第二層，位於該第一層上，其中該第一層的氧含量與該第二層的氧含量不同。
12. 一種半導體裝置的製造方法，包括：形成一第一閘極於一基板上；形成一第一閘介電層於該第一閘極上；形成一第一半導體層於該第一閘介電層上；形成一第二閘介電層於該第一半導體層上；形成一第二閘極於該第二閘介電層上；形成一第三閘介電層於該第二閘極上；形成一第一接觸孔及一第二接觸孔於該第二閘介電層及該第三閘介電層中並分別暴露出部分該第一半導體層的表面；形成一源極於該第三閘介電層之上並填入該第一接觸孔中；形成一汲極於該第三閘介電層之上並填入該第二接觸孔中；形成一第二半導體層於該第三閘介電層上；形成一第四閘介電層於該源極的一頂面、該汲極的一頂面及該第二半導體層的一頂面上；以及形成一第三閘極於該第四閘介電層上。
13. 如請求項12所述的半導體裝置的製造方法，其中該第二半導體層還形成於該第一接觸孔及該第二接觸孔中而與該第一半導體層連接。
14. 如請求項12所述的半導體裝置的製造方法，其中該源極還形成於該第二半導體層上，且該汲極還形成於該第二半導體層上，使部分該第二半導體層夾設於該第三閘介電層與該源極之間以及該第三閘介電層與該汲極之間。
15. 如請求項12所述的半導體裝置的製造方法，更包括：形成一第三半導體層於該第二半導體層上，其中該第三半導體層從該第二半導體層的該頂面延伸至該源極的該頂面與該汲極的該頂面。
16. 如請求項15所述的半導體裝置的製造方法，其中該第三半導體層的氧含量與該第二半導體層的氧含量不同。
17. 如請求項12所述的半導體裝置的製造方法，其中該第二半導體層還形成於該源極的該頂面與該汲極的該頂面上，使部分該源極與部分該汲極位於該第二半導體層與該第三閘介電層之間。
18. 如請求項12所述的半導體裝置的製造方法，其中該源極與該第一半導體層直接接觸，該汲極與該第一半導體層直接接觸。

Images