[go: up one dir, main page]

CN108878449B - 阵列基板的制作方法、阵列基板及显示装置 - Google Patents

阵列基板的制作方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN108878449B
CN108878449B CN201810690029.5A CN201810690029A CN108878449B CN 108878449 B CN108878449 B CN 108878449B CN 201810690029 A CN201810690029 A CN 201810690029A CN 108878449 B CN108878449 B CN 108878449B
Authority
CN
China
Prior art keywords
layer
via hole
forming
array substrate
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810690029.5A
Other languages
English (en)
Other versions
CN108878449A (zh
Inventor
宋振
王国英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810690029.5A priority Critical patent/CN108878449B/zh
Publication of CN108878449A publication Critical patent/CN108878449A/zh
Priority to US16/399,589 priority patent/US11094721B2/en
Application granted granted Critical
Publication of CN108878449B publication Critical patent/CN108878449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/488—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising a layer of composite material having interpenetrating or embedded materials, e.g. a mixture of donor and acceptor moieties, that form a bulk heterojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本公开公开一种阵列基板的制作方法、阵列基板及显示装置，涉及显示技术领域，用于简化阵列基板的制作工艺。该阵列基板的制作方法包括：在衬底基板上依次形成遮光层和缓冲层；在缓冲层上形成有源层，并在有源层中形成第一过孔；在有源层上形成层间介质层；通过一次构图工艺，在层间介质层中对应第一过孔的位置形成第二过孔，并在缓冲层中对应第一过孔的位置形成第三过孔；在层间介质层上形成源/漏电极层，使源/漏电极层依次通过第二过孔、第一过孔及第三过孔与遮光层电连接。本公开提供的阵列基板的制作方法、阵列基板及显示装置用于采用顶栅型薄膜晶体管制作的阵列基板。

Description

阵列基板的制作方法、阵列基板及显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种阵列基板的制作方法、阵列基板及显示装置。
背景技术
相关技术中，采用顶栅型(Top Gate)薄膜晶体管来制作阵列基板时，该顶栅型薄膜晶体管的结构通常包括：依次设置在衬底基板一侧的有源层(Active)、栅绝缘层(GI)、栅极(GT)、层间介质层(ILD)和源/漏电极层(S/D)。
为了避免外界环境光直射有源层，并对薄膜晶体管的工作特性造成不利影响，通常会在有源层与衬底基板之间设置遮光层。遮光层与有源层之间通常设置有缓冲层(Buffer)。
上述遮光层采用金属材料制作形成，如果其一直处于浮置状态(Floating)，容易使得阵列基板中的自由电子集聚在遮光层表面，导致遮光层与薄膜晶体管中的其他导电膜层比如源/漏电极层之间产生寄生电容，造成薄膜晶体管的阈值电压发生漂移，从而对薄膜晶体管的工作特性造成不利影响。因此，为了避免这种问题，目前常在层间介质层和缓冲层中分别制作过孔，以使得薄膜晶体管的源/漏电极层可以通过对应的过孔与遮光层进行电连接。但是，为了保证遮光层与薄膜晶体管的源/漏电极层之间的电连接性能良好，在层间介质层和缓冲层中所制作的过孔多采用套孔结构，这就需要通过两次构图工艺，即使用两个不同的掩膜来制作该套孔，导致阵列基板的制作工艺步骤较为复杂。
发明内容
本公开实施例的目的在于提供一种阵列基板的制作方法、阵列基板及显示装置，用于简化阵列基板的制作工艺。
为了实现上述目的，本公开实施例提供如下技术方案：
本公开实施例的第一方面提供一种阵列基板的制作方法，该方法包括：
在衬底基板上依次形成遮光层和缓冲层。
在缓冲层背向衬底基板的一侧形成有源层，并在有源层中形成第一过孔。
在有源层背向衬底基板的一侧形成层间介质层。
通过一次构图工艺，在层间介质层中对应第一过孔的位置形成第二过孔，并在缓冲层中对应第一过孔的位置形成第三过孔，第二过孔的关键尺寸大于第一过孔及第三过孔的关键尺寸，且第一过孔及第三过孔在衬底基板上的正投影处于第二过孔在衬底基板上的正投影范围之内。
在层间介质层背向衬底基板的一侧形成源/漏电极层，源/漏电极层依次通过第二过孔、第一过孔及第三过孔与遮光层电连接。
本公开实施例提供的阵列基板制作方法，在有源层中形成第一过孔后，可以通过一次构图工艺，在层间介质层中形成第二过孔，并在缓冲层中形成第三过孔；由于第二过孔的关键尺寸大于第一过孔及第三过孔的关键尺寸，且第一过孔及第三过孔在衬底基板上的正投影处于第二过孔在衬底基板上的正投影范围之内，这样第二过孔中能够暴露出第一过孔以及位于第一过孔周围的部分有源层，第三过孔中能够暴露出部分遮光层，从而能够在层间介质层背向衬底基板的一侧形成源/漏电极层时，使得源/漏电极层依次通过第二过孔、第一过孔及第三过孔与遮光层电连接，以确保遮光层与薄膜晶体管的源/漏电极层之间具备良好的电连接性能。
可见，本公开实施例提供的技术方案，通过在有源层中形成第一过孔后，便可以利用一次构图工艺，分别在层间介质层和缓冲层中对应形成第二过孔和第三过孔，以确保薄膜晶体管的源/漏电极层依次通过第二过孔、第一过孔及第三过孔与遮光层良好电连接，因此，本公开实施例提供的技术方案，可以在确保遮光层与薄膜晶体管的源/漏电极层之间具有良好的电连接性能的同时，简化阵列基板的制作工艺。
此外，本公开实施例提供的技术方案，通过在有源层中形成第一过孔，并在层间介质层和缓冲层分别与第一过孔正对的区域对应形成第二过孔和第三过孔，能够将薄膜晶体管中源/漏电极层与遮光层对应连接的区域集成在有源层的设置区域内，避免占用阵列基板中有源层设置区域以外的其他区域，有利于减小遮光层的形成面积，进而能够提升阵列基板的开口率。
本公开实施例的第二方面提供一种阵列基板，包括：衬底基板，及设置于衬底基板一侧的遮光层；设置于遮光层背向衬底基板一侧的缓冲层，缓冲层中设有第三过孔；设置于缓冲层背向衬底基板一侧的有源层，有源层中设有第一过孔；设置于有源层背向衬底基板一侧的层间介质层，层间介质层中设有第二过孔；其中，第二过孔的关键尺寸大于第一过孔及第三过孔的关键尺寸，且第一过孔及第三过孔在衬底基板上的正投影处于第二过孔在衬底基板上的正投影范围之内。该阵列基板还包括：设置于层间介质层背向衬底基板一侧的源/漏电极层，源/漏电极层依次通过第二过孔、第一过孔及第三过孔与遮光层电连接。
本公开实施例的第三方面提供一种显示装置，该显示装置包括上述实施例所提供的阵列基板。
本公开实施例所提供的阵列基板和显示装置所能实现的有益效果，与上述实施例中阵列基板的制作方法所能实现的有益效果相同，在此不做赘述。
附图说明
此处所说明的附图用来提供对本公开实施例的进一步理解，构成本公开实施例的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
图1为相关技术中一种阵列基板的俯视结构示意图；
图2为图1沿A-A方向的截面剖视示意图；
图3为本公开实施例提供的一种阵列基板的俯视结构示意图；
图4为图3沿B-B方向的截面剖视示意图；
图5为本公开实施例提供的一种阵列基板的制作方法的流程图；
图6A～6L为图5所示阵列基板的制作方法的各步骤示意图；
图7为本公开实施例提供的第二过孔和第三过孔的制作方法流程图；
图8为本公开实施例提供的中栅极和栅极绝缘层的制作方法的流程图；
图9为本公开实施例提供的源极和漏极的制作方法流程图；
图10为本公开实施例提供的第一过孔的制作方法流程图。
附图标记：
1-衬底基板， 2-遮光层，
3-缓冲层， 31-第三过孔，
32-缓冲层过孔， 4-有源层，
40-有源材料层， 41-第一过孔，
42-源区， 43-漏区，
44-半导体区， 45-第二光刻胶层，
5-层间介质层， 51-第二过孔，
52-层间介质层过孔， 53-第一光刻胶层，
6-源/漏电极层， 61-源极，
62-漏极， 7-栅极，
8-栅极绝缘层， 91-栅线，
92-数据线， a-连接区。
具体实施方式
为使本公开实施例的上述目的、特征和优点能够更加明显易懂，下面将结合说明书附图，对本公开实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本公开保护的范围。
可以理解的是，相关技术以及本公开实施例中所涉及的一次构图工艺，通常是指在待刻蚀材料的表面制作一次掩膜，并利用该掩膜将待刻蚀材料进行图案化的过程；这也就是说，如果制作了一次掩膜，则认为实施了一次构图工艺。
在相关技术中，请参阅图1和图2，在包含顶栅型薄膜晶体管的阵列基板中，为了使遮光层2与源/漏电极层6电连接，通常会在有源层4的覆盖范围之外设置一个连接区a，使一部分遮光层2位于该连接区a内，并在层间介质层5及缓冲层3中位于该连接区a的位置设置过孔，以使得源/漏电极层6通过该过孔实现与遮光层2的电连接。
由于层间介质层5和缓冲层3的整体厚度通常较大，因此，在相关技术中，为了避免源/漏电极层6与遮光层2连接的部分在过孔内发生断线，需要通过两次构图工艺，分别对层间介质层5和缓冲层3进行刻蚀。其中，第一次构图工艺是指在层间介质层5背向衬底基板1的一侧制作第I掩膜，并通过第I掩膜在层间介质层5上形成面积较大的层间介质层过孔52，以将一部分缓冲层3暴露出来；第二次构图工艺是指在第I掩膜的基础上制作第II掩膜，并通过第II掩膜在缓冲层3中被层间介质层过孔52暴露的部位形成面积较小的缓冲层过孔32，以将一部分遮光层2暴露出来。由此，层间介质层过孔52与缓冲层过孔32相互组合，可以形成上层开口较大、下层开口较小，且其纵向截面呈阶梯状的套孔结构，从而有效避免源/漏电极层6发生断线。
综上，相关技术需要通过上述两次构图工艺，方可实现遮光层2和源/漏电极层6之间良好的电连接，容易增加阵列基板制作工艺的复杂程度。
本公开实施例提供了一种阵列基板的制作方法，用于简化阵列基板的制作工艺，请参阅图5，该制作方法包括：
步骤S1：在衬底基板1上依次形成遮光层2和缓冲层3。
可选的，依次形成遮光层2和缓冲层3的步骤，包括：
在衬底基板1上沉积遮光层材料，对遮光层材料进行图案化处理。
在遮光层2背离衬底基板1的表面以及衬底基板1未被遮光层2覆盖的表面形成缓冲层3。
步骤S2：在缓冲层3背向衬底基板1的一侧形成有源层4，并在有源层4中形成第一过孔41。
可选的，请参阅图6B～图6D、及图10，该步骤包括：
步骤S21：在缓冲层3背向衬底基板1的一侧形成有源材料层40。
步骤S22：在有源材料层40上形成第二光刻胶层45，第二光刻胶层45具有有源层4的图案，且有源层4的图案包括第一过孔41的图案。
步骤S23：以第二光刻胶层45为掩膜刻蚀有源材料层40，形成有源层4，同时在有源层4中形成第一过孔41。
需要说明的是，上述有源材料层40是指：沉积在缓冲层3背向衬底基板1的一侧，并未被图案化处理的半导体膜层。本实施例在第二光刻胶层45中设置包括第一过孔41图案的有源层4图案，可以在将有源层4图案化的过程中同步形成第一过孔41，从而省去单独制作第一过孔41的步骤，以减少阵列基板制作方法中构图工艺的总次数。
请继续参阅图5，在执行完步骤S2后，本实施例提供的阵列基板的制作方法还包括：
步骤S3：在有源层4背向衬底基板1的一侧形成层间介质层5。
可选的，请参阅图6E～图6G、及图8，该步骤包括：
步骤S31：在有源层4背向衬底基板1的表面依次形成栅极绝缘材料层和栅极材料层。
步骤S32：利用一次构图工艺，刻蚀栅极材料层和栅极绝缘材料层，形成栅极7和栅极绝缘层8。
步骤S33：对有源层4中未被栅极绝缘层8覆盖的部分进行掺杂处理，形成源区42和漏区43。源区42和漏区43之间的区域为有源层4的半导体区44；图6F中的箭头用于表示有源层4掺杂处理时的掺杂导向。
步骤S34：在源区42、漏区43及栅极7背向衬底基板1的一侧形成层间介质层5。
需要说明的是，上述栅极绝缘材料层是指：沉积在有源层4背向衬底基板1的表面，未被图案化处理，并由栅极绝缘层8材料所形成的膜层；栅极材料层是指：沉积在栅极绝缘材料层背向衬底基板1的表面，未被图案化处理，并由栅极材料所形成的膜层。此外，本实施例通过一次构图工艺，刻蚀栅极材料层和栅极绝缘材料层，以形成栅极7和栅极绝缘层8的步骤，可以包括：在栅极材料层背向衬底基板的一侧形成具有栅极图案的第三光刻胶层；以第三光刻胶层为掩膜，对栅极材料层进行刻蚀，保留栅极材料层中与栅极图案对应的部分，形成栅极7，并暴露栅极绝缘材料层中未与栅极图案对应的部分；继续以第三光刻胶层为掩膜，去除栅极绝缘材料层中未与栅极图案对应的部分，形成栅极绝缘层8；去除第三光刻胶层。
本实施例通过上述方式形成栅极7层和栅极绝缘层8，一方面可以避免单独构图栅极7或栅极绝缘层8，能够减少阵列基板制作方法中构图工艺的总次数；另一方面也可以实现栅极7与栅极绝缘层8的自对准，从而有效避免栅极绝缘层8和栅极7层出现对位误差，有助于提高阵列基板的良率。
请继续参阅图5，在执行完步骤S3之后，本实施例提供的阵列基板的制作方法还包括：
步骤S4：通过一次构图工艺，在层间介质层5中对应第一过孔41的位置形成第二过孔51，并在缓冲层3中对应第一过孔41的位置形成第三过孔31，第二过孔51的关键尺寸大于第一过孔41及第三过孔31的关键尺寸，且第一过孔41及第三过孔31在衬底基板1上的正投影处于第二过孔51在衬底基板1上的正投影范围之内。
上述层间介质层5和缓冲层3通常采用相同或相近的材料制作形成，使得对应的第二过孔51和第三过孔31能够使用相同的刻蚀材料在一次刻蚀过程中制作形成；具体实施时：在层间介质层5背向有源层4的表面制作一次具有第二过孔51图案的掩膜；利用该掩膜以及形成有第一过孔41的有源层4，便可以通过一次刻蚀分别在层间介质层5中对应第一过孔41的位置形成第二过孔51，以及在缓冲层3中对应第一过孔41的位置形成第三过孔31。
当然，上述层间介质层5和缓冲层3的制作材料也可以不同，这样在制作对应的第二过孔51和第三过孔31时，需要使用不同的刻蚀材料进行两次刻蚀；具体实施时：在层间介质层5背向有源层4的表面制作一次具有第二过孔51图案的掩膜；使用第一种刻蚀材料，通过该掩膜刻蚀层间介质层5，以形成第二过孔51并去除形成在第一过孔41内部的层间介质层5部分；然后，使用第二种刻蚀材料，通过形成有第一过孔41的有源层4，刻蚀缓冲层3以形成第三过孔31。
由此，本实施例在层间介质层5背向有源层4的表面制作一次具有第二过孔51图案的掩膜后，并不需要再次制作具有第三过孔31图案的掩膜版，便可以制作形成第二过孔51和第三过孔31，这也就是说，第二过孔51和第三过孔31的制作形成可以通过一次构图工艺来实现。
示例性的，请参阅图6H～图6K、及图7，在本实施例中，步骤S4可以包括：
步骤S41：在层间介质层5背向衬底基板1的一侧形成第一光刻胶层53，第一光刻胶层53具有第二过孔51的图案。
步骤S42：以第一光刻胶层53为掩膜刻蚀层间介质层5，在层间介质层5中形成第二过孔51，第二过孔51暴露出部分有源层4。
步骤S43：以有源层4为掩膜，刻蚀去除第一过孔41中的层间介质层5材料，以及缓冲层3中对应第一过孔41的区域的缓冲层3材料，在缓冲层3中形成第三过孔31。刻蚀完成后，剥离第一光刻胶层53。
请参阅图5及图6L，在执行完上述步骤S4后，本实施例提供的阵列基板的制作方法还包括：
步骤S5：在层间介质层5背向衬底基板1的一侧形成源/漏电极层6，使源/漏电极层6依次通过第二过孔51、第一过孔41及第三过孔31与遮光层2电连接。
可选的，请参阅图9，在本实施例中，第一过孔41位于源区42，步骤S5可以包括：
步骤S51：在层间介质层5背向有源层4的一侧形成金属材料层，使金属材料层通过第二过孔51与有源层4中对应第二过孔51的部分电连接，并使金属材料层依次通过第二过孔51、第一过孔41及第三过孔31与遮光层2电连接。
步骤S52：刻蚀金属材料层，形成源/漏电极层6中的源极61和漏极62。
本公开实施例提供的技术方案，通过在有源层4的源区42形成第一过孔41，并在层间介质层5和缓冲层3分别与第一过孔41正对的区域对应形成第二过孔51和第三过孔31，能够将薄膜晶体管的源极61与遮光层2对应连接的区域集成在有源层4的源区42内，避免占用阵列基板中有源层4的源区42以外的其他区域，有利于减小遮光层2的形成面积，进而能够提升阵列基板的开口率。而且，本实施例将第一过孔41设在有源层4的源区42，使得遮光层2与薄膜晶体管的源极61电连接，能够避免遮光层2与源极61之间产生寄生电容，进而能够在源极61接收来自数据线92的电信号时，避免该电信号被遮光层2与源极61之间产生寄生电容所干扰，确保各电信号能够准确传输，有利于提高阵列基板的显示效果。
综上，本公开实施例提供的阵列基板制作方法，在有源层4中形成第一过孔41后，通过一次构图工艺，即可在层间介质层5中形成第二过孔51，并在缓冲层3中形成第三过孔31。而且，由于第二过孔51的关键尺寸大于第一过孔41及第三过孔31的关键尺寸，且第一过孔41及第三过孔31在衬底基板1上的正投影处于第二过孔在衬底基板上的正投影范围之内，这样第二过孔中51能够暴露出第一过孔41以及位于第一过孔41周围的部分有源层4，第三过孔31中能够暴露出部分遮光层2，从而能够在层间介质层5背向衬底基板1的一侧形成源/漏电极层6时，使得源/漏电极层6依次通过第二过孔51、第一过孔41及第三过孔31与遮光层2电连接，以确保遮光层2与薄膜晶体管的源/漏电极层6之间具备良好的电连接性能。
由于本公开实施例提供的技术方案，可以利用一次构图工艺，分别在层间介质层5和缓冲层3中对应形成第二过孔51和第三过孔31，以确保薄膜晶体管的源/漏电极层6依次通过第二过孔51、第一过孔41及第三过孔31与遮光层2良好电连接，因此，本公开实施例提供的技术方案，可以在确保遮光层2与薄膜晶体管的源/漏电极层6之间具有良好的电连接性能的同时，简化阵列基板的制作工艺。
而且，请继续参阅图1～图4，相关技术为了使源极61和遮光层2实现良好电连接，需要单独设置连接区a，并使一部分遮光层2位于该连接区a内，导致遮光层2的面积较大。而本公开实施例提供的技术方案，通过在有源层4中形成第一过孔41，并在层间介质层5和缓冲层3分别与第一过孔41正对的区域对应形成第二过孔51和第三过孔31，能够将薄膜晶体管中源/漏电极层6与遮光层2对应连接的区域集成在有源层4的设置区域内，避免占用阵列基板中有源层4设置区域以外的其他区域，有利于减小遮光层2的形成面积，进而能够提升阵列基板的开口率。
此外，本实施例提供的技术方案，将薄膜晶体管中源/漏电极层6与遮光层2对应连接的区域集成在有源层4的设置区域内，还可以有效减小有源层4与栅线91之间的间隙，相应降低单个像素的尺寸，从而提高显示装置的分辨率。示例性的，请参阅图1，相关技术在制作阵列基板时，为了预留遮光层2与对应源/漏电极层6电连接的区域，即连接区a的宽度h0，使得有源层4与对应栅线91之间的距离h2等于连接区a的宽度h0加上遮光层2与栅线91之间的间隙宽度为h1，即h2＝h0+h1；而在本公开实施例提供的技术方案中，请参阅图3，其有源层4与对应栅线91之间的距离，等于遮光层2与栅线91之间的间隙宽度为h1，因此，本实施例提供的技术方案有效减小了有源层4与栅线91之间的间隙。可选的，本实施例中，有源层4中第一过孔41所在一端的边缘与阵列基板的栅线91之间的最短间隙为4～6μm。
请参阅图3和图4，本公开实施例还提供了一种阵列基板，该阵列基板包括衬底基板1；设置于衬底基板1一侧的遮光层2；设置于遮光层2背向衬底基板1一侧的缓冲层3，缓冲层3中设有第三过孔31；设置于缓冲层3背向衬底基板1一侧的有源层4，有源层4中设有第一过孔41；以及，设置于有源层4背向衬底基板1一侧的层间介质层5，层间介质层5中设有第二过孔51。其中，第二过孔51的关键尺寸大于第一过孔41及第三过孔31的关键尺寸，且第一过孔41及第三过孔31在衬底基板1上的正投影处于第二过孔51在衬底基板1上的正投影范围之内；设置于层间介质层5背向衬底基板1一侧的源/漏电极层6，源/漏电极层6依次通过第二过孔51、第一过孔41及第三过孔31与遮光层2电连接。本公开实施例提供的阵列基板具有的有益效果与上述实施例中阵列基板的制作方法的有益效果相同，此处不做赘述。
本实施例中，阵列基板可以为OLED(Organic Light-Emitting Diode，有机发光二极管)显示装置的阵列基板，也可以为液晶显示装置的阵列基板；而且，阵列基板可以是顶出光型阵列基板，也可以是底出光型阵列基板。此外，本实施例中，遮光层2可以由金属材料制成，也可以由其他具备导电功能的遮光材料制成。
为了确保遮光层2对有源层4的遮光效果，本实施例中，可选的，遮光层2在衬底基板1的正投影略大于有源层4在衬底基板1的正投影；当然，遮光层2在衬底基板1的正投影也可以与有源层4在衬底基板1的正投影重合，以便于遮光层2具有较小的尺寸，从而进一步保证阵列基板的开口率。
可以理解的是，上述有源层4具体可以是包含硅材料的半导体有源层、包含氧化物的半导体有源层、或是包含有机材料的半导体有源层。可选的，有源层4的制作材料，包括：非晶铟镓锌氧化物(a-IGZO)、氮掺杂氧化锌(ZnON)、铟锌锡氧化物(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、或聚噻吩等。
上述栅极7、源/漏电极层6以及分别与栅极7或源/漏电极层6连接的信号线(包括栅线91或数据线92)的结构，具体可以采用单层金属结构、多层金属结构、或金属与透明导电氧化物形成的堆栈结构等。示例性的，单层金属结构由常规金属材料形成，或由合金材料形成；常规金属材料包括Ag(银)、Cu(铜)、Al(铝)、Mo(钼)等中的任意一种，合金材料包括铝-钕合金(AlNd合金)、钼-铌合金(MoNb合金)等中的任意一种。多层金属结构包括：由钼-铌(MoNb)合金层、铜(Cu)层以及钼-铌(MoNb)合金层组成的多层复合结构等。金属和透明导电氧化物形成的堆栈结构，包括：由氧化铟锡(ITO)薄膜、银(Ag)薄膜以及氧化铟锡(ITO)薄膜形成的堆栈结构，或由铝掺杂的氧化锌(AZO)薄膜、银(Ag)薄膜以及氧化铟锡(ITO)薄膜形成的堆栈结构等。
此外，上述用于制作形成缓冲层3、栅极绝缘层8以及层间介质层5的材料，具体可以使用：SiOx(硅的氧化物)、SiNx(硅的氮化物)、SiON(硅的氮氧化物)等常规介质材料；或各种新型的有机绝缘材料；或其他高介电常数(High k)材料，如AlOx(铝的氧化物)、HfOx(铪的氧化物，如氧化铪)、TaOx(钽的氧化物)等。
请继续参阅图3和图4，在本实施例中，阵列基板还包括：设置于有源层4与层间介质层5之间的栅极绝缘层8和栅极7，栅极绝缘层8位于有源层4与栅极7之间，且栅极绝缘层8和栅极7在衬底基板1上的正投影重合或大略重合。需要说明的是，在本实施例中，大略重合是指：在进行构图工艺时，由于刻蚀速率或刻蚀时间等原因，导致栅极绝缘层8和栅极7层在衬底基板1的正投影近似重合但不是严格的重合，这种情况也属于本申请请求保护的范围。
示例性的，本实施例中，阵列基板的有源层4包括源区42和漏区43，第一过孔41处于源区42；源/漏电极层6包括源极61和漏极62，源极61通过第二过孔51与有源层4中对应第二过孔51的部分电连接，且源极61依次通过第二过孔51、第一过孔41及第三过孔31与遮光层2电连接。本实施例提供的阵列基板采用该结构，可以利用一次构图工艺，分别在层间介质层5和缓冲层3中对应形成第二过孔51和第三过孔31，从而在确保遮光层2与薄膜晶体管的源/漏电极层6之间具有良好的电连接性能的同时，简化阵列基板的制作工艺。
可选的，本实施例中，有源层4中第一过孔41所在的一端边缘与阵列基板的栅线91之间的最短间隙为4μm。
本公开实施例还提供了一种显示装置，包括如上所述的阵列基板。本公开实施例提供的显示装置的有益效果与上述实施例中阵列基板的有益效果相同，此处不做赘述。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种阵列基板的制作方法，包括：在衬底基板上依次形成遮光层和缓冲层，其特征在于，还包括：
在所述缓冲层背向所述衬底基板的一侧形成有源层，并在所述有源层中形成第一过孔；
在所述有源层背向所述衬底基板的一侧形成层间介质层；
通过一次构图工艺，在所述层间介质层中对应所述第一过孔的位置形成第二过孔，并在所述缓冲层中对应所述第一过孔的位置形成第三过孔，所述第二过孔的关键尺寸大于所述第一过孔及所述第三过孔的关键尺寸，且所述第一过孔及所述第三过孔在所述衬底基板上的正投影处于所述第二过孔在所述衬底基板上的正投影范围之内；
在所述层间介质层背向所述衬底基板的一侧形成源/漏电极层，所述源/漏电极层依次通过所述第二过孔、所述第一过孔及所述第三过孔与所述遮光层电连接。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述通过一次构图工艺，在所述层间介质层中对应所述第一过孔的位置形成第二过孔，并在所述缓冲层中对应所述第一过孔的位置形成第三过孔的步骤，包括：
在所述层间介质层背向所述衬底基板的一侧形成第一光刻胶层，所述第一光刻胶层具有所述第二过孔的图案；
以所述第一光刻胶层为掩膜刻蚀所述层间介质层，在所述层间介质层中形成所述第二过孔，所述第二过孔暴露出部分所述有源层；
以所述有源层为掩膜，刻蚀去除所述第一过孔中的层间介质层材料，以及所述缓冲层中对应所述第一过孔的区域的缓冲层材料，在所述缓冲层中形成所述第三过孔。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述在所述有源层背向所述衬底基板的一侧形成层间介质层的步骤，包括：
在所述有源层背向所述衬底基板的一侧依次形成栅极绝缘材料层和栅极材料层；
通过一次构图工艺，刻蚀所述栅极材料层和所述栅极绝缘材料层，形成栅极和栅极绝缘层；
对所述有源层中未被所述栅极绝缘层覆盖的部分进行掺杂处理，形成源区和漏区；
在所述源区、所述漏区及所述栅极背向所述衬底基板的一侧形成所述层间介质层。
4.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述第一过孔位于所述源区，形成所述源/漏电极层的步骤，包括：
在所述层间介质层背向所述有源层的一侧形成金属材料层，使所述金属材料层通过所述第二过孔与所述有源层中对应所述第二过孔的部分电连接，并使所述金属材料层依次通过所述第二过孔、所述第一过孔及所述第三过孔与所述遮光层电连接；
刻蚀所述金属材料层，形成所述源/漏电极层中的源极和漏极。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述在所述缓冲层背向所述衬底基板的一侧形成有源层，并在所述有源层中形成第一过孔的步骤，包括：
在所述缓冲层背向所述衬底基板的一侧形成有源材料层；
在所述有源材料层上形成第二光刻胶层，所述第二光刻胶层具有有源层的图案，所述有源层的图案包括所述第一过孔的图案；
以所述第二光刻胶层为掩膜刻蚀所述有源材料层，形成所述有源层，同时在所述有源层中形成所述第一过孔。
6.一种阵列基板，包括衬底基板，及设置于所述衬底基板一侧的遮光层，其特征在于，所述阵列基板还包括：
设置于所述遮光层背向所述衬底基板一侧的缓冲层，所述缓冲层中设有第三过孔；
设置于所述缓冲层背向所述衬底基板一侧的有源层，所述有源层中设有第一过孔；所述有源层中所述第一过孔所在一端的边缘与所述阵列基板的栅线之间的最短间隙为4～6μm；
设置于所述有源层背向所述衬底基板一侧的层间介质层，所述层间介质层中设有第二过孔；其中，所述第二过孔的关键尺寸大于所述第一过孔及所述第三过孔的关键尺寸，且所述第一过孔及所述第三过孔在所述衬底基板上的正投影处于所述第二过孔在所述衬底基板上的正投影范围之内；
设置于所述层间介质层背向所述衬底基板一侧的源/漏电极层，所述源/漏电极层依次通过所述第二过孔、所述第一过孔及所述第三过孔与所述遮光层电连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括：设置于所述有源层与所述层间介质层之间的栅极绝缘层和栅极，所述栅极绝缘层位于所述有源层与所述栅极之间，且所述栅极绝缘层和所述栅极在所述衬底基板上的正投影重合或大略重合。
8.根据权利要求6所述的阵列基板，其特征在于，所述有源层包括源区和漏区，所述第一过孔处于所述源区，所述源/漏电极层包括源极和漏极，所述源极通过所述第二过孔与所述有源层中对应所述第二过孔的部分电连接，且所述源极依次通过所述第二过孔、所述第一过孔及所述第三过孔与所述遮光层电连接。
9.一种显示装置，其特征在于，包括如权利要求6～8任一项所述的阵列基板。
CN201810690029.5A 2018-06-28 2018-06-28 阵列基板的制作方法、阵列基板及显示装置 Active CN108878449B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810690029.5A CN108878449B (zh) 2018-06-28 2018-06-28 阵列基板的制作方法、阵列基板及显示装置
US16/399,589 US11094721B2 (en) 2018-06-28 2019-04-30 Method for manufacturing array substrate including forming via holes having different widths using single patterning process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810690029.5A CN108878449B (zh) 2018-06-28 2018-06-28 阵列基板的制作方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN108878449A CN108878449A (zh) 2018-11-23
CN108878449B true CN108878449B (zh) 2020-07-03

Family

ID=64296389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810690029.5A Active CN108878449B (zh) 2018-06-28 2018-06-28 阵列基板的制作方法、阵列基板及显示装置

Country Status (2)

Country Link
US (1) US11094721B2 (zh)
CN (1) CN108878449B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659323B (zh) * 2018-12-18 2020-12-25 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN111312753A (zh) * 2019-11-29 2020-06-19 京东方科技集团股份有限公司 背板提高开口率的方法、制作方法、背板及显示面板
GB2590428B (en) * 2019-12-17 2024-08-14 Flexenable Tech Limited Semiconductor devices
CN111244144B (zh) * 2020-01-20 2022-05-20 京东方科技集团股份有限公司 显示基板、显示装置及显示基板的制作方法
CN111430371A (zh) * 2020-03-31 2020-07-17 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法
CN113838888B (zh) * 2020-06-23 2024-10-22 京东方科技集团股份有限公司 显示基板及显示装置
CN111754872A (zh) * 2020-06-24 2020-10-09 武汉华星光电半导体显示技术有限公司 显示装置及其制备方法
CN111863838A (zh) * 2020-07-21 2020-10-30 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN112185891B (zh) * 2020-09-28 2023-05-30 成都京东方显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
JP2022174557A (ja) * 2021-05-11 2022-11-24 株式会社ジャパンディスプレイ 半導体装置の製造方法
CN114280865B (zh) * 2021-12-23 2023-03-21 武汉华星光电技术有限公司 阵列基板和液晶显示面板
CN114843287A (zh) * 2022-04-26 2022-08-02 武汉华星光电技术有限公司 显示背板、显示模组及显示装置
US20240395852A1 (en) * 2022-09-29 2024-11-28 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Array substrate, display panel, and manufacturing method thereof
KR20240115609A (ko) * 2023-01-19 2024-07-26 주식회사 뷰전 액정의 수평배향성을 가지는 리버스 모드 pdlc 필름

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470262A (zh) * 2014-09-30 2016-04-06 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示设备
CN106486526A (zh) * 2015-08-31 2017-03-08 乐金显示有限公司 有机发光二极管显示器
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2963687B1 (en) 2014-07-03 2020-03-18 LG Display Co., Ltd. Organic electroluminescent device
KR102241442B1 (ko) * 2014-09-05 2021-04-16 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
CN107424935A (zh) 2017-05-08 2017-12-01 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
CN108231595B (zh) 2018-01-02 2020-05-01 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470262A (zh) * 2014-09-30 2016-04-06 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示设备
CN106486526A (zh) * 2015-08-31 2017-03-08 乐金显示有限公司 有机发光二极管显示器
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法

Also Published As

Publication number Publication date
US20200006406A1 (en) 2020-01-02
CN108878449A (zh) 2018-11-23
US11094721B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
CN108878449B (zh) 阵列基板的制作方法、阵列基板及显示装置
TWI515910B (zh) 薄膜電晶體基板與其製作方法、顯示器
US8796680B2 (en) Thin-film transistor substrate and method of manufacturing the same
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
CN107342295B (zh) 薄膜晶体管阵列面板
KR20110133251A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN109004032B (zh) 薄膜晶体管及其制造方法、阵列基板
WO2021036840A1 (zh) 显示基板及其制造方法、显示装置
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
CN106997892B (zh) 显示装置以及该显示装置的制造方法
CN113745249B (zh) 显示面板及其制备方法、移动终端
WO2019042251A1 (zh) 薄膜晶体管、薄膜晶体管制备方法和阵列基板
JP6469959B2 (ja) 薄膜トランジスタ表示板およびその製造方法
KR102224457B1 (ko) 표시장치와 그 제조 방법
US11244965B2 (en) Thin film transistor and manufacturing method therefor, array substrate and display device
CN115000089B (zh) 阵列基板及其制造方法、显示装置
CN103413834A (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
KR20100070082A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN111969008A (zh) 有机发光显示基板及其制备方法、显示装置
CN113421886B (zh) 显示面板及其制备方法
CN108538725B (zh) 薄膜晶体管及其制造方法
CN114220865A (zh) 薄膜晶体管及其制作方法、显示面板
CN112151555A (zh) 阵列基板、显示面板、显示装置和制作方法
KR20130066247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant