[go: up one dir, main page]

CN107799570A - 顶栅自对准金属氧化物半导体tft及其制作方法 - Google Patents

顶栅自对准金属氧化物半导体tft及其制作方法 Download PDF

Info

Publication number
CN107799570A
CN107799570A CN201710931774.XA CN201710931774A CN107799570A CN 107799570 A CN107799570 A CN 107799570A CN 201710931774 A CN201710931774 A CN 201710931774A CN 107799570 A CN107799570 A CN 107799570A
Authority
CN
China
Prior art keywords
layer
gate
active layer
light
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710931774.XA
Other languages
English (en)
Inventor
周星宇
任章淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201710931774.XA priority Critical patent/CN107799570A/zh
Priority to PCT/CN2017/111969 priority patent/WO2019071725A1/zh
Priority to US15/736,132 priority patent/US10403757B2/en
Publication of CN107799570A publication Critical patent/CN107799570A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种顶栅自对准金属氧化物半导体TFT及其制作方法。本发明的顶栅自对准金属氧化物半导体TFT的制作方法通过在有源层下方设置遮光层，能够保护有源层不被光线照射，避免TFT产生阈值电压负漂现象；并且，通过将遮光层连接至源极，使所述遮光层上产生稳定的电压，避免产生浮栅效应，从而有效提升TFT的工作稳定性。本发明的顶栅自对准金属氧化物半导体TFT采用上述方法制得，不会产生阈值电压负漂现象和浮栅效应，具有较好的工作稳定性。

Description

顶栅自对准金属氧化物半导体TFT及其制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种顶栅自对准金属氧化物半导体TFT及其制作方法。
背景技术
平板显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平板显示装置主要包括液晶显示装置(Liquid Crystal Display，LCD)及有机电致发光显示装置(Organic Light Emitting Display，OLED)。
LCD显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
OLED显示装置是主动发光的显示器，具有自发光、高对比度、宽视角(达170°)、快速响应、高发光效率、低操作电压(3～0V)、超轻薄(厚度小于2mm)等优势，具有更优异的彩色显示画质、更宽广的观看范围和更大的设计灵活性。
薄膜晶体管(Thin Film Transistor，TFT)是平板显示装置的重要组成部分，可形成在玻璃基板或塑料基板上，通常作为开关装置和驱动装置用在诸如LCD显示装置与OLED显示装置中。
金属氧化物半导体TFT技术是当前的热门技术，金属氧化物半导体由于具有较高的电子迁移率(氧化物半导体迁移率>10cm2/Vs，a-Si迁移率仅为0.5～0.8cm2/Vs)，而且与低温多晶硅(LTPS)相比，金属氧化物半导体TFT的制程简单，与a-Si TFT的制程相容性较高，可应用于LCD显示装置与OLED显示装置中，适用于大小尺寸显示，具有良好的应用发展前景，为当前业界研究热门。
由于金属氧化物半导体对光照比较敏感，因此金属氧化物半导体受到光线照射后，金属氧化物半导体TFT的阈值电压明显负移，现有一种改进的方法是在金属氧化物半导体材料的有源层下方设置金属遮光层，消除光照引起的TFT阈值电压负漂现象，但是金属遮光层也会产生一些不好的影响，例如浮栅效应，所述浮栅效应指的是：由于金属遮光层对应于有源层下方设置，因此其相当于一个底栅极存在，金属遮光层虽然在TFT结构中不与其它带电结构层相连，但是其容易受到其它带电结构层上的电压影响，从而携带上各种电压，由于金属遮光层具有变化不定的电压，因此TFT在工作时其阈值电压会不断变化，导致TFT工作不稳定。
发明内容
本发明的目的在于提供一种顶栅自对准金属氧化物半导体TFT的制作方法，能够避免TFT产生阈值电压负漂现象和浮栅效应，有效提升TFT的工作稳定性。
本发明的目的还在于提供一种顶栅自对准金属氧化物半导体TFT，不会产生阈值电压负漂现象和浮栅效应，具有较好的工作稳定性。
为实现上述目的，本发明提供一种顶栅自对准金属氧化物半导体TFT的制作方法，包括：在有源层的下方设置遮光层，并且，将遮光层连接至源极。
所述顶栅自对准金属氧化物半导体TFT的制作方法包括：
提供衬底基板，在所述衬底基板上形成遮光层，在所述衬底基板上形成覆盖所述遮光层的缓冲层，在所述缓冲层上形成对应于所述遮光层上方的有源层，所述有源层的材料为金属氧化物半导体材料；
在所述缓冲层上形成覆盖所述有源层的栅极绝缘层，在所述栅极绝缘层上沉积栅极金属层；
在所述栅极金属层上形成光阻层，利用黄光制程对所述光阻层进行图形化处理，保留下来的光阻层在所述栅极金属层上定义出栅极图案；
以所述光阻层为阻挡层，对所述栅极金属层进行蚀刻，得到对应于有源层上方的栅极；
以所述光阻层与栅极为阻挡层，对栅极绝缘层进行蚀刻，仅保留对应于栅极下方的部分，其余部分均被蚀刻去除，保留的栅极绝缘层位于有源层上并与栅极上下对齐，所述栅极与栅极绝缘层在有源层上限定出对应于栅极绝缘层下方的沟道区以及分别位于沟道区两侧的源极接触区与漏极接触区；
以光阻层、栅极与栅极绝缘层为阻挡层，对有源层进行导体化处理，使源极接触区与漏极接触区的金属氧化物半导体材料变为导体，沟道区的金属氧化物半导体材料保持半导体特性；导体化制程结束后，剥离光阻层；
在所述缓冲层上形成覆盖所述栅极与有源层的层间绝缘层；在所述层间绝缘层上形成分别对应于源极接触区与漏极接触区上方的源极接触孔与漏极接触孔，同时在所述层间绝缘层与缓冲层上形成对应于遮光层上方的接信号过孔；
在所述层间绝缘层上形成源极与漏极，所述源极与漏极分别通过源极接触孔与漏极接触孔和有源层的源极接触区与漏极接触区电性连接，同时所述源极通过接信号过孔和遮光层电性连接；
在所述层间绝缘层上形成覆盖源极与漏极的钝化层。
对有源层进行导体化处理的方法为等离子体处理，降低金属氧化物半导体材料中的氧元素含量，使金属氧化物半导体材料的电阻率下降，变为导体。
所述等离子体包括氦气等离子体、氩气等离子体及氨气等离子体中的一种或多种。
所述遮光层的面积大于所述有源层的面积，且所述遮光层在衬底基板上的正投影覆盖所述有源层在衬底基板上的正投影；所述有源层的厚度为所述金属氧化物半导体材料包括铟镓锌氧化物、铟锌锡氧化物、铟镓锌锡氧化物中的一种或多种。
所述金属氧化物半导体材料为铟镓锌氧化物时，对有源层的源极接触区与漏极接触区进行导体化处理后，所述有源层的源极接触区与漏极接触区的铟镓锌氧化物中铟镓锌氧的摩尔比为In：Ga：Zn：O＝1：1：1：X2，其中X2小于1，所述有源层的沟道区的铟镓锌氧化物中铟镓锌氧的摩尔比为In：Ga：Zn：O＝1：1：1：X1，其中X1介于1和10之间。
本发明还提供一种顶栅自对准金属氧化物半导体TFT，包括：有源层、设于所述有源层下方的遮光层、以及连接至遮光层的源极。
所述顶栅自对准金属氧化物半导体TFT包括：衬底基板、设于所述衬底基板上的遮光层、设于所述衬底基板上且覆盖所述遮光层的缓冲层、设于所述缓冲层上且对应于所述遮光层上方的有源层、设于所述有源层上的栅极绝缘层、设于所述栅极绝缘层上且与所述栅极绝缘层对齐的栅极、设于所述缓冲层上且覆盖所述栅极与有源层的层间绝缘层、设于所述层间绝缘层上的源极与漏极、以及设于所述层间绝缘层上且覆盖所述源极与漏极的钝化层；
所述有源层包括对应于栅极绝缘层下方的沟道区以及分别位于沟道区两侧的源极接触区与漏极接触区，所述源极接触区与漏极接触区的材料为导体化的金属氧化物半导体材料，所述沟道区的材料为保持半导体特性的金属氧化物半导体材料；
所述层间绝缘层上设有分别对应于源极接触区与漏极接触区上方的源极接触孔与漏极接触孔，所述层间绝缘层与缓冲层上设有对应于遮光层上方的接信号过孔；
所述源极与漏极分别通过源极接触孔与漏极接触孔和有源层的源极接触区与漏极接触区电性连接，同时所述源极通过接信号过孔和遮光层电性连接。
所述遮光层的面积大于所述有源层的面积，且所述遮光层在衬底基板上的正投影覆盖所述有源层在衬底基板上的正投影；所述有源层的厚度为所述金属氧化物半导体材料包括铟镓锌氧化物、铟锌锡氧化物、铟镓锌锡氧化物中的一种或多种。
所述金属氧化物半导体材料为铟镓锌氧化物时，所述有源层的源极接触区与漏极接触区的铟镓锌氧化物中铟镓锌氧的摩尔比为In：Ga：Zn：O＝1：1：1：X2，其中X2小于1，所述有源层的沟道区的铟镓锌氧化物中铟镓锌氧的摩尔比为In：Ga：Zn：O＝1：1：1：X1，其中X1介于1和10之间。
本发明的有益效果：本发明的顶栅自对准金属氧化物半导体TFT的制作方法通过在有源层下方设置遮光层，能够保护有源层不被光线照射，避免TFT产生阈值电压负漂现象；并且，通过将遮光层连接至源极，使所述遮光层上产生稳定的电压，避免产生浮栅效应，从而有效提升TFT的工作稳定性。本发明的顶栅自对准金属氧化物半导体TFT采用上述方法制得，不会产生阈值电压负漂现象和浮栅效应，具有较好的工作稳定性。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为本发明的顶栅自对准金属氧化物半导体TFT的制作方法的流程图；
图2至图4为本发明的顶栅自对准金属氧化物半导体TFT的制作方法的步骤1的示意图；
图5至图8为本发明的顶栅自对准金属氧化物半导体TFT的制作方法的步骤2的示意图；
图9至图10为本发明的顶栅自对准金属氧化物半导体TFT的制作方法的步骤3的示意图；
图11至图12为本发明的顶栅自对准金属氧化物半导体TFT的制作方法的步骤4的示意图；
图13为本发明的顶栅自对准金属氧化物半导体TFT的制作方法的步骤5的示意图；
图14为本发明的顶栅自对准金属氧化物半导体TFT的制作方法的步骤6的示意图及本发明的顶栅自对准金属氧化物半导体TFT的制作方法的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种顶栅自对准金属氧化物半导体TFT的制作方法，包括如下步骤：
步骤1、如图2所示，提供衬底基板10，在所述衬底基板10上形成遮光层20，如图3所示，在所述衬底基板10上形成覆盖所述遮光层20的缓冲层30，如图4所示，在所述缓冲层30上形成对应于所述遮光层20上方的有源层40，所述有源层40的材料为金属氧化物半导体材料。
具体的，在制作遮光层20之前，还需要对所述衬底基板10进行清洗。
具体的，所述遮光层20通过在衬底基板10上沉积金属层并蚀刻图形化得到。
具体的，所述有源层40通过在缓冲层30上沉积一层金属氧化物半导体材料并蚀刻图形化得到。
具体的，所述遮光层20的面积大于所述有源层40的面积，且所述遮光层20在衬底基板10上的正投影覆盖所述有源层40在衬底基板10上的正投影，从而使所述遮光层20能够对有源层40进行完全遮盖，防止有源层40受到光线照射造成TFT阈值电压负漂，提升TFT的工作稳定性。
具体的，所述衬底基板10为玻璃基板。
具体的，所述遮光层20的厚度为所述遮光层20的材料为金属；优选的，所述遮光层20的材料包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种的合金。
具体的，所述缓冲层30的厚度为所述缓冲层30为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜。
具体的，所述有源层40的厚度为所述金属氧化物半导体材料包括铟镓锌氧化物(IGZO)、铟锌锡氧化物(IZTO)、铟镓锌锡氧化物(IGZTO)中的一种或多种。
步骤2、如图5所示，在所述缓冲层30上形成覆盖所述有源层40的栅极绝缘层50，在所述栅极绝缘层50上沉积栅极金属层51；
如图6所示，在所述栅极金属层51上形成光阻层52，利用黄光制程对所述光阻层52进行图形化处理，保留下来的光阻层52在所述栅极金属层51上定义出栅极图案；
如图7所示，以所述光阻层52为阻挡层，对所述栅极金属层51进行蚀刻，得到对应于有源层40上方的栅极60；
如图8所示，以所述光阻层52与栅极60为阻挡层，对栅极绝缘层50进行蚀刻，仅保留对应于栅极60下方的部分，其余部分均被蚀刻去除，保留的栅极绝缘层50位于有源层40上并与栅极60上下对齐，所述栅极60与栅极绝缘层50在有源层40上限定出对应于栅极绝缘层50下方的沟道区41以及分别位于沟道区41两侧的源极接触区42与漏极接触区43。
具体的，所述栅极绝缘层50的厚度为所述栅极绝缘层50为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜。
具体的，所述栅极60的厚度为所述栅极60的材料包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种的合金。
步骤3、如图9所示，以光阻层52、栅极60与栅极绝缘层50为阻挡层，对有源层40进行导体化处理，使源极接触区42与漏极接触区43的金属氧化物半导体材料变为导体，沟道区41的金属氧化物半导体材料保持半导体特性；如图10所示，导体化制程结束后，剥离光阻层52。
具体的，对有源层40进行导体化处理的方法为等离子体处理，降低金属氧化物半导体材料中的氧元素含量，使金属氧化物半导体材料的电阻率下降，变为导体。具体的，所述等离子体包括氦气等离子体、氩气等离子体及氨气等离子体中的一种或多种。
具体的，所述金属氧化物半导体材料为铟镓锌氧化物(IGZO)时，等离子体处理之前，所述铟镓锌氧化物中铟镓锌氧的摩尔比为In：Ga：Zn：O＝1：1：1：X1，其中X1介于1和10之间，等离子体处理之后，所述铟镓锌氧化物中铟镓锌氧的摩尔比为In：Ga：Zn：O＝1：1：1：X2，其中X2小于1。因此，对有源层40进行导体化处理后，所述有源层40的源极接触区42与漏极接触区43的铟镓锌氧化物中铟镓锌氧的摩尔比为In：Ga：Zn：O＝1：1：1：X2，其中X2小于1，所述有源层40的沟道区41的铟镓锌氧化物中铟镓锌氧的摩尔比为In：Ga：Zn：O＝1：1：1：X1，其中X1介于1和10之间。
本发明采用顶栅自对准结构，利用栅极60和栅极绝缘层50在有源层40上定义出对应于栅极绝缘层50下方的沟道区41以及分别位于沟道区41两侧的源极接触区42与漏极接触区43，在有源层40的导体化过程中，所述栅极60和栅极绝缘层50能够保护有源层40的沟道区41不被导体化。
步骤4、如图11所示，在所述缓冲层30上形成覆盖所述栅极60与有源层40的层间绝缘层70；如图12所示，在所述层间绝缘层70上形成分别对应于源极接触区42与漏极接触区43上方的源极接触孔71与漏极接触孔72，同时在所述层间绝缘层70与缓冲层30上形成对应于遮光层20上方的接信号过孔73。
具体的，所述层间绝缘层70的厚度为所述层间绝缘层70为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜。
具体的，所述源极接触孔71、漏极接触孔72及接信号过孔73在同一道光刻制程中形成。
步骤5、如图13所示，在所述层间绝缘层70上形成源极81与漏极82，所述源极81与漏极82分别通过源极接触孔71与漏极接触孔72和有源层40的源极接触区42与漏极接触区43电性连接，同时所述源极81通过接信号过孔73和遮光层20电性连接。
具体的，所述源极81与漏极82的厚度为所述源极81与漏极82的材料包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种的合金。
具体的，所述源极81与漏极82通过沉积金属层并进行图形化处理得到。
本发明通过将遮光层20连接至源极81，使所述遮光层20上产生稳定的电压，能够避免产生浮栅效应，保证TFT的工作稳定性。
步骤6、如图14所示，在所述层间绝缘层70上形成覆盖源极81与漏极82的钝化层90，完成顶栅自对准金属氧化物半导体TFT的制作。
具体的，所述钝化层90的厚度为所述钝化层90为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜。
本发明的顶栅自对准金属氧化物半导体TFT的制作方法通过在有源层40下方设置遮光层20，能够保护有源层40不被光线照射，避免TFT产生阈值电压负漂现象；并且，通过将遮光层20连接至源极81，使所述遮光层20上产生稳定的电压，避免产生浮栅效应，从而有效提升TFT的工作稳定性。
请参阅图14，基于上述顶栅自对准金属氧化物半导体TFT的制作方法，本发明还提供一种顶栅自对准金属氧化物半导体TFT，包括：衬底基板10、设于所述衬底基板10上的遮光层20、设于所述衬底基板10上且覆盖所述遮光层20的缓冲层30、设于所述缓冲层30上且对应于所述遮光层20上方的有源层40、设于所述有源层40上的栅极绝缘层50、设于所述栅极绝缘层50上且与所述栅极绝缘层50对齐的栅极60、设于所述缓冲层30上且覆盖所述栅极60与有源层40的层间绝缘层70、设于所述层间绝缘层70上的源极81与漏极82、以及设于所述层间绝缘层70上且覆盖所述源极81与漏极82的钝化层90；
所述有源层40包括对应于栅极绝缘层50下方的沟道区41以及分别位于沟道区41两侧的源极接触区42与漏极接触区43，所述源极接触区42与漏极接触区43的材料为导体化的金属氧化物半导体材料，所述沟道区41的材料为保持半导体特性的金属氧化物半导体材料；
所述层间绝缘层70上设有分别对应于源极接触区42与漏极接触区43上方的源极接触孔71与漏极接触孔72，所述层间绝缘层70与缓冲层30上设有对应于遮光层20上方的接信号过孔73；
所述源极81与漏极82分别通过源极接触孔71与漏极接触孔72和有源层40的源极接触区42与漏极接触区43电性连接，同时所述源极81通过接信号过孔73和遮光层20电性连接。
具体的，所述遮光层20的面积大于所述有源层40的面积，且所述遮光层20在衬底基板10上的正投影覆盖所述有源层40在衬底基板10上的正投影。
具体的，所述衬底基板10为玻璃基板。
具体的，所述遮光层20的厚度为所述遮光层20的材料为金属；优选的，所述遮光层20的材料包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种的合金。
具体的，所述缓冲层30的厚度为所述缓冲层30为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜。
具体的，所述有源层40的厚度为所述金属氧化物半导体材料包括铟镓锌氧化物(IGZO)、铟锌锡氧化物(IZTO)、铟镓锌锡氧化物(IGZTO)中的一种或多种。具体的，所述金属氧化物半导体材料为铟镓锌氧化物(IGZO)时，所述有源层40的源极接触区42与漏极接触区43的铟镓锌氧化物中铟镓锌氧的摩尔比为In：Ga：Zn：O＝1：1：1：X2，其中X2小于1，所述有源层40的沟道区41的铟镓锌氧化物中铟镓锌氧的摩尔比为In：Ga：Zn：O＝1：1：1：X1，其中X1介于1和10之间。
具体的，所述栅极绝缘层50的厚度为所述栅极绝缘层50为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜。
具体的，所述栅极60的厚度为所述栅极60的材料包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种的合金。
具体的，所述层间绝缘层70的厚度为所述层间绝缘层70为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜。
具体的，所述源极81与漏极82的厚度为所述源极81与漏极82的材料包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种的合金。
具体的，所述钝化层90的厚度为所述钝化层90为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜。
本发明的顶栅自对准金属氧化物半导体TFT通过在有源层40下方设置遮光层20，能够保护有源层40不被光线照射，避免TFT产生阈值电压负漂现象；并且，通过将遮光层20连接至源极81，使所述遮光层20上产生稳定的电压，避免产生浮栅效应，从而有效提升TFT的工作稳定性。
综上所述，本发明提供一种顶栅自对准金属氧化物半导体TFT及其制作方法。本发明的顶栅自对准金属氧化物半导体TFT的制作方法通过在有源层下方设置遮光层，能够保护有源层不被光线照射，避免TFT产生阈值电压负漂现象；并且，通过将遮光层连接至源极，使所述遮光层上产生稳定的电压，避免产生浮栅效应，从而有效提升TFT的工作稳定性。本发明的顶栅自对准金属氧化物半导体TFT采用上述方法制得，不会产生阈值电压负漂现象和浮栅效应，具有较好的工作稳定性。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种顶栅自对准金属氧化物半导体TFT的制作方法，其特征在于，在有源层(40)的下方设置遮光层(20)，并且，将遮光层(20)连接至源极(81)。
2.如权利要求1所述的顶栅自对准金属氧化物半导体TFT的制作方法，其特征在于，包括：
提供衬底基板(10)，在所述衬底基板(10)上形成遮光层(20)，在所述衬底基板(10)上形成覆盖所述遮光层(20)的缓冲层(30)，在所述缓冲层(30)上形成对应于所述遮光层(20)上方的有源层(40)，所述有源层(40)的材料为金属氧化物半导体材料；
在所述缓冲层(30)上形成覆盖所述有源层(40)的栅极绝缘层(50)，在所述栅极绝缘层(50)上沉积栅极金属层(51)；
在所述栅极金属层(51)上形成光阻层(52)，利用黄光制程对所述光阻层(52)进行图形化处理，保留下来的光阻层(52)在所述栅极金属层(51)上定义出栅极图案；
以所述光阻层(52)为阻挡层，对所述栅极金属层(51)进行蚀刻，得到对应于有源层(40)上方的栅极(60)；
以所述光阻层(52)与栅极(60)为阻挡层，对栅极绝缘层(50)进行蚀刻，仅保留对应于栅极(60)下方的部分，其余部分均被蚀刻去除，保留的栅极绝缘层(50)位于有源层(40)上并与栅极(60)上下对齐，所述栅极(60)与栅极绝缘层(50)在有源层(40)上限定出对应于栅极绝缘层(50)下方的沟道区(41)以及分别位于沟道区(41)两侧的源极接触区(42)与漏极接触区(43)；
以光阻层(52)、栅极(60)与栅极绝缘层(50)为阻挡层，对有源层(40)进行导体化处理，使源极接触区(42)与漏极接触区(43)的金属氧化物半导体材料变为导体，沟道区(41)的金属氧化物半导体材料保持半导体特性；导体化制程结束后，剥离光阻层(52)；
在所述缓冲层(30)上形成覆盖所述栅极(60)与有源层(40)的层间绝缘层(70)；在所述层间绝缘层(70)上形成分别对应于源极接触区(42)与漏极接触区(43)上方的源极接触孔(71)与漏极接触孔(72)，同时在所述层间绝缘层(70)与缓冲层(30)上形成对应于遮光层(20)上方的接信号过孔(73)；
在所述层间绝缘层(70)上形成源极(81)与漏极(82)，所述源极(81)与漏极(82)分别通过源极接触孔(71)与漏极接触孔(72)和有源层(40)的源极接触区(42)与漏极接触区(43)电性连接，同时所述源极(81)通过接信号过孔(73)和遮光层(20)电性连接；
在所述层间绝缘层(70)上形成覆盖源极(81)与漏极(82)的钝化层(90)。
3.如权利要求2所述的顶栅自对准金属氧化物半导体TFT的制作方法，其特征在于，对有源层(40)进行导体化处理的方法为等离子体处理，降低金属氧化物半导体材料中的氧元素含量，使金属氧化物半导体材料的电阻率下降，变为导体。
4.如权利要求3所述的顶栅自对准金属氧化物半导体TFT的制作方法，其特征在于，所述等离子体包括氦气等离子体、氩气等离子体及氨气等离子体中的一种或多种。
5.如权利要求2所述的顶栅自对准金属氧化物半导体TFT的制作方法，其特征在于，所述遮光层(20)的面积大于所述有源层(40)的面积，且所述遮光层(20)在衬底基板(10)上的正投影覆盖所述有源层(40)在衬底基板(10)上的正投影；所述有源层(40)的厚度为所述金属氧化物半导体材料包括铟镓锌氧化物、铟锌锡氧化物、铟镓锌锡氧化物中的一种或多种。
6.如权利要求5所述的顶栅自对准金属氧化物半导体TFT的制作方法，其特征在于，所述金属氧化物半导体材料为铟镓锌氧化物时，对有源层(40)的源极接触区(42)与漏极接触区(43)进行导体化处理后，所述有源层(40)的源极接触区(42)与漏极接触区(43)的铟镓锌氧化物中铟镓锌氧的摩尔比为In：Ga：Zn：O＝1：1：1：X2，其中X2小于1，所述有源层(40)的沟道区(41)的铟镓锌氧化物中铟镓锌氧的摩尔比为In：Ga：Zn：O＝1：1：1：X1，其中X1介于1和10之间。
7.一种顶栅自对准金属氧化物半导体TFT，其特征在于，包括：有源层(40)、设于所述有源层(40)下方的遮光层(20)、以及连接至遮光层(20)的源极(81)。
8.如权利要求7所述的顶栅自对准金属氧化物半导体TFT，其特征在于，包括：衬底基板(10)、设于所述衬底基板(10)上的遮光层(20)、设于所述衬底基板(10)上且覆盖所述遮光层(20)的缓冲层(30)、设于所述缓冲层(30)上且对应于所述遮光层(20)上方的有源层(40)、设于所述有源层(40)上的栅极绝缘层(50)、设于所述栅极绝缘层(50)上且与所述栅极绝缘层(50)对齐的栅极(60)、设于所述缓冲层(30)上且覆盖所述栅极(60)与有源层(40)的层间绝缘层(70)、设于所述层间绝缘层(70)上的源极(81)与漏极(82)、以及设于所述层间绝缘层(70)上且覆盖所述源极(81)与漏极(82)的钝化层(90)；
所述有源层(40)包括对应于栅极绝缘层(50)下方的沟道区(41)以及分别位于沟道区(41)两侧的源极接触区(42)与漏极接触区(43)，所述源极接触区(42)与漏极接触区(43)的材料为导体化的金属氧化物半导体材料，所述沟道区(41)的材料为保持半导体特性的金属氧化物半导体材料；
所述层间绝缘层(70)上设有分别对应于源极接触区(42)与漏极接触区(43)上方的源极接触孔(71)与漏极接触孔(72)，所述层间绝缘层(70)与缓冲层(30)上设有对应于遮光层(20)上方的接信号过孔(73)；
所述源极(81)与漏极(82)分别通过源极接触孔(71)与漏极接触孔(72)和有源层(40)的源极接触区(42)与漏极接触区(43)电性连接，同时所述源极(81)通过接信号过孔(73)和遮光层(20)电性连接。
9.如权利要求8所述的顶栅自对准金属氧化物半导体TFT，其特征在于，所述遮光层(20)的面积大于所述有源层(40)的面积，且所述遮光层(20)在衬底基板(10)上的正投影覆盖所述有源层(40)在衬底基板(10)上的正投影；所述有源层(40)的厚度为所述金属氧化物半导体材料包括铟镓锌氧化物、铟锌锡氧化物、铟镓锌锡氧化物中的一种或多种。
10.如权利要求9所述的顶栅自对准金属氧化物半导体TFT，其特征在于，所述金属氧化物半导体材料为铟镓锌氧化物时，所述有源层(40)的源极接触区(42)与漏极接触区(43)的铟镓锌氧化物中铟镓锌氧的摩尔比为In：Ga：Zn：O＝1：1：1：X2，其中X2小于1，所述有源层(40)的沟道区(41)的铟镓锌氧化物中铟镓锌氧的摩尔比为In：Ga：Zn：O＝1：1：1：X1，其中X1介于1和10之间。
CN201710931774.XA 2017-10-09 2017-10-09 顶栅自对准金属氧化物半导体tft及其制作方法 Pending CN107799570A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710931774.XA CN107799570A (zh) 2017-10-09 2017-10-09 顶栅自对准金属氧化物半导体tft及其制作方法
PCT/CN2017/111969 WO2019071725A1 (zh) 2017-10-09 2017-11-20 顶栅自对准金属氧化物半导体tft及其制作方法
US15/736,132 US10403757B2 (en) 2017-10-09 2017-11-20 Top-gate self-aligned metal oxide semiconductor TFT and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710931774.XA CN107799570A (zh) 2017-10-09 2017-10-09 顶栅自对准金属氧化物半导体tft及其制作方法

Publications (1)

Publication Number Publication Date
CN107799570A true CN107799570A (zh) 2018-03-13

Family

ID=61533095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710931774.XA Pending CN107799570A (zh) 2017-10-09 2017-10-09 顶栅自对准金属氧化物半导体tft及其制作方法

Country Status (3)

Country Link
US (1) US10403757B2 (zh)
CN (1) CN107799570A (zh)
WO (1) WO2019071725A1 (zh)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878449A (zh) * 2018-06-28 2018-11-23 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN109273365A (zh) * 2018-10-23 2019-01-25 惠科股份有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN109461763A (zh) * 2018-10-17 2019-03-12 深圳市华星光电技术有限公司 显示面板的制备方法及显示面板
CN109524475A (zh) * 2018-11-19 2019-03-26 合肥鑫晟光电科技有限公司 薄膜晶体管、其制备方法及显示装置
CN109585300A (zh) * 2018-12-17 2019-04-05 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、像素结构、阵列基板和显示面板
CN109659325A (zh) * 2018-12-20 2019-04-19 深圳市华星光电技术有限公司 顶栅型薄膜晶体管基板及其制作方法
CN109755285A (zh) * 2019-02-01 2019-05-14 合肥鑫晟光电科技有限公司 显示面板及其制造方法和显示装置
CN110071176A (zh) * 2019-04-08 2019-07-30 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板
CN110797355A (zh) * 2019-11-27 2020-02-14 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN110875363A (zh) * 2018-09-04 2020-03-10 京东方科技集团股份有限公司 阵列基板及其制备方法、以及显示面板
CN111276493A (zh) * 2020-02-10 2020-06-12 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN111613664A (zh) * 2020-05-26 2020-09-01 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、显示面板
CN111682034A (zh) * 2020-07-10 2020-09-18 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示装置
CN111710727A (zh) * 2020-06-12 2020-09-25 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法以及显示面板
WO2020206737A1 (zh) * 2019-04-09 2020-10-15 深圳市华星光电半导体显示技术有限公司 显示面板和电子设备
WO2020215398A1 (zh) * 2019-04-24 2020-10-29 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
CN112310151A (zh) * 2019-07-31 2021-02-02 三星显示有限公司 显示装置
CN112928127A (zh) * 2021-01-12 2021-06-08 武汉华星光电技术有限公司 阵列基板
WO2021196877A1 (zh) * 2020-03-31 2021-10-07 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法
CN113517290A (zh) * 2020-04-10 2021-10-19 南亚科技股份有限公司 半导体元件及其制备方法
CN113571541A (zh) * 2021-07-07 2021-10-29 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
US11217698B2 (en) 2020-05-26 2022-01-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of manufacturing a thin film transistor
CN114188389A (zh) * 2021-12-09 2022-03-15 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法、oled显示面板

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
CN107946196B (zh) * 2017-11-28 2021-12-28 合肥鑫晟光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
US10825765B2 (en) * 2018-07-26 2020-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN109037346B (zh) * 2018-07-27 2020-06-02 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
CN208848908U (zh) * 2018-09-13 2019-05-10 惠科股份有限公司 一种阵列基板及显示面板
US20200127141A1 (en) * 2018-10-23 2020-04-23 HKC Corporation Limited Method for manufacturing thin film transistor, thin film transistor, and display panel
KR20210010700A (ko) * 2019-07-17 2021-01-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110729313B (zh) * 2019-11-29 2024-06-18 京东方科技集团股份有限公司 显示面板、显示面板制备方法、显示装置
CN111211242B (zh) * 2020-01-07 2021-08-03 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN111244110B (zh) * 2020-01-19 2023-04-18 深圳市华星光电半导体显示技术有限公司 一种显示面板以及电子装置
CN111370428B (zh) * 2020-03-19 2023-02-28 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
CN111430414A (zh) * 2020-03-31 2020-07-17 京东方科技集团股份有限公司 Oled显示面板及制备方法、显示装置
CN111446295A (zh) * 2020-04-08 2020-07-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及显示面板
CN112002733B (zh) * 2020-08-06 2023-12-01 武汉华星光电半导体显示技术有限公司 Oled显示装置及制备方法
CN112117311A (zh) * 2020-09-03 2020-12-22 深圳市华星光电半导体显示技术有限公司 Oled面板的制作方法、oled面板
CN112490282B (zh) * 2020-12-03 2022-07-12 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法
JP7598749B2 (ja) 2020-12-10 2024-12-12 ＪＤＩ Ｄｅｓｉｇｎ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ 合同会社 半導体装置
CN112968031A (zh) * 2021-02-02 2021-06-15 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法与显示面板
CN112951848B (zh) * 2021-02-02 2023-04-07 Tcl华星光电技术有限公司 阵列基板及其制备方法
CN113193010A (zh) * 2021-04-07 2021-07-30 武汉华星光电技术有限公司 一种阵列基板及其制备方法、oled显示面板
JP2022174557A (ja) * 2021-05-11 2022-11-24 株式会社ジャパンディスプレイ 半導体装置の製造方法
CN114089571B (zh) * 2021-11-30 2024-01-16 昆山龙腾光电股份有限公司 阵列基板及制作方法和显示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102648525A (zh) * 2009-12-04 2012-08-22 株式会社半导体能源研究所 显示装置
US20130256652A1 (en) * 2012-04-02 2013-10-03 Yong Su LEE Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
US20130300968A1 (en) * 2011-01-27 2013-11-14 Sharp Kabushiki Kaisha Substrate for liquid crystal display panel and liquid crystal display device
US20140061632A1 (en) * 2012-09-06 2014-03-06 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same
CN104752436A (zh) * 2013-12-26 2015-07-01 乐金显示有限公司 阵列基板
CN104795423A (zh) * 2014-01-17 2015-07-22 株式会社日本显示器 发光元件显示装置
CN106129086A (zh) * 2016-07-21 2016-11-16 深圳市华星光电技术有限公司 Tft基板及其制作方法
CN106486526A (zh) * 2015-08-31 2017-03-08 乐金显示有限公司 有机发光二极管显示器
CN107507867A (zh) * 2017-08-24 2017-12-22 京东方科技集团股份有限公司 顶栅自对准薄膜晶体管层叠结构及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101258938B1 (ko) * 2011-07-25 2013-05-07 엘지전자 주식회사 태양 전지
KR102699551B1 (ko) * 2016-10-27 2024-08-26 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102648525A (zh) * 2009-12-04 2012-08-22 株式会社半导体能源研究所 显示装置
US20130300968A1 (en) * 2011-01-27 2013-11-14 Sharp Kabushiki Kaisha Substrate for liquid crystal display panel and liquid crystal display device
US20130256652A1 (en) * 2012-04-02 2013-10-03 Yong Su LEE Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
US20140061632A1 (en) * 2012-09-06 2014-03-06 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same
CN104752436A (zh) * 2013-12-26 2015-07-01 乐金显示有限公司 阵列基板
CN104795423A (zh) * 2014-01-17 2015-07-22 株式会社日本显示器 发光元件显示装置
CN106486526A (zh) * 2015-08-31 2017-03-08 乐金显示有限公司 有机发光二极管显示器
CN106129086A (zh) * 2016-07-21 2016-11-16 深圳市华星光电技术有限公司 Tft基板及其制作方法
CN107507867A (zh) * 2017-08-24 2017-12-22 京东方科技集团股份有限公司 顶栅自对准薄膜晶体管层叠结构及其制作方法

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094721B2 (en) 2018-06-28 2021-08-17 Boe Technology Group Co., Ltd. Method for manufacturing array substrate including forming via holes having different widths using single patterning process
CN108878449B (zh) * 2018-06-28 2020-07-03 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN108878449A (zh) * 2018-06-28 2018-11-23 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN110875363A (zh) * 2018-09-04 2020-03-10 京东方科技集团股份有限公司 阵列基板及其制备方法、以及显示面板
CN109461763A (zh) * 2018-10-17 2019-03-12 深圳市华星光电技术有限公司 显示面板的制备方法及显示面板
WO2020082426A1 (zh) * 2018-10-23 2020-04-30 惠科股份有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN109273365A (zh) * 2018-10-23 2019-01-25 惠科股份有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN109524475A (zh) * 2018-11-19 2019-03-26 合肥鑫晟光电科技有限公司 薄膜晶体管、其制备方法及显示装置
CN109524475B (zh) * 2018-11-19 2022-06-14 合肥鑫晟光电科技有限公司 薄膜晶体管、其制备方法及显示装置
CN109585300A (zh) * 2018-12-17 2019-04-05 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、像素结构、阵列基板和显示面板
CN109585300B (zh) * 2018-12-17 2022-07-12 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、像素结构、阵列基板和显示面板
CN109659325A (zh) * 2018-12-20 2019-04-19 深圳市华星光电技术有限公司 顶栅型薄膜晶体管基板及其制作方法
CN109659325B (zh) * 2018-12-20 2021-03-23 Tcl华星光电技术有限公司 顶栅型薄膜晶体管基板及其制作方法
US11393886B2 (en) 2019-02-01 2022-07-19 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Display panel and manufacturing method thereof, and display device
CN109755285A (zh) * 2019-02-01 2019-05-14 合肥鑫晟光电科技有限公司 显示面板及其制造方法和显示装置
CN110071176B (zh) * 2019-04-08 2021-11-02 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板
CN110071176A (zh) * 2019-04-08 2019-07-30 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板
WO2020206707A1 (zh) * 2019-04-08 2020-10-15 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板
WO2020206737A1 (zh) * 2019-04-09 2020-10-15 深圳市华星光电半导体显示技术有限公司 显示面板和电子设备
WO2020215398A1 (zh) * 2019-04-24 2020-10-29 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN112310151A (zh) * 2019-07-31 2021-02-02 三星显示有限公司 显示装置
CN110797355A (zh) * 2019-11-27 2020-02-14 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
US11856813B2 (en) 2020-02-10 2023-12-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel including transparent conductive member and manufacturing method thereof
CN111276493A (zh) * 2020-02-10 2020-06-12 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
WO2021196877A1 (zh) * 2020-03-31 2021-10-07 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法
US20220130994A1 (en) * 2020-04-10 2022-04-28 Nanya Technology Corporation Method of manufacturing semiconductor device with recessed access transistor
CN113517290A (zh) * 2020-04-10 2021-10-19 南亚科技股份有限公司 半导体元件及其制备方法
US11605733B2 (en) * 2020-04-10 2023-03-14 Nanya Technology Corporation Method of manufacturing semiconductor device with recessed access transistor
US11469319B2 (en) * 2020-04-10 2022-10-11 Nanya Technology Corporation Semiconductor device with recessed access transistor and method of manufacturing the same
CN113517290B (zh) * 2020-04-10 2024-03-19 南亚科技股份有限公司 半导体元件及其制备方法
WO2021237784A1 (zh) * 2020-05-26 2021-12-02 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、显示面板
US11217698B2 (en) 2020-05-26 2022-01-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of manufacturing a thin film transistor
CN111613664A (zh) * 2020-05-26 2020-09-01 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、显示面板
US11894386B2 (en) 2020-06-12 2024-02-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel
WO2021248609A1 (zh) * 2020-06-12 2021-12-16 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法以及显示面板
CN111710727A (zh) * 2020-06-12 2020-09-25 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法以及显示面板
CN111682034A (zh) * 2020-07-10 2020-09-18 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示装置
WO2022032754A1 (zh) * 2020-08-10 2022-02-17 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
CN112928127A (zh) * 2021-01-12 2021-06-08 武汉华星光电技术有限公司 阵列基板
CN113571541A (zh) * 2021-07-07 2021-10-29 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN114188389A (zh) * 2021-12-09 2022-03-15 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法、oled显示面板
CN114188389B (zh) * 2021-12-09 2024-02-23 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法、oled显示面板

Also Published As

Publication number Publication date
US10403757B2 (en) 2019-09-03
WO2019071725A1 (zh) 2019-04-18
US20190172954A1 (en) 2019-06-06

Similar Documents

Publication Publication Date Title
CN107799570A (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN101894760B (zh) 薄膜晶体管及其制造方法
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
CN107689345A (zh) Tft基板及其制作方法与oled面板及其制作方法
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
CN104241392B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN106158978A (zh) 薄膜晶体管、阵列基板及其制备方法
WO2018010214A1 (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN102437059B (zh) 一种顶栅自对准氧化锌薄膜晶体管的制备方法
JP2014225624A (ja) 薄膜トランジスタおよび表示装置
CN104124277B (zh) 一种薄膜晶体管及其制作方法和阵列基板
CN106098560B (zh) 顶栅型薄膜晶体管的制作方法
CN104037090B (zh) 氧化物薄膜晶体管结构制作方法及氧化物薄膜晶体管结构
TWI497689B (zh) 半導體元件及其製造方法
CN105140271A (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示装置
WO2015100894A1 (zh) 显示装置、阵列基板及其制造方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN105006487A (zh) 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
CN107516661B (zh) 显示基板、显示装置及显示基板的制作方法
CN108550625A (zh) 一种薄膜晶体管及其制作方法
CN104241299B (zh) 氧化物半导体tft基板的制作方法及结构
CN103531637A (zh) 晶体管与其制造方法
CN104167447B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180313