CN110071176B - 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板 - Google Patents
顶栅自对准金属氧化物半导体tft及其制作方法、显示面板 Download PDFInfo
- Publication number
- CN110071176B CN110071176B CN201910275205.3A CN201910275205A CN110071176B CN 110071176 B CN110071176 B CN 110071176B CN 201910275205 A CN201910275205 A CN 201910275205A CN 110071176 B CN110071176 B CN 110071176B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- electrode
- insulating layer
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims description 35
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 114
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 114
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 239000010410 layer Substances 0.000 claims description 549
- 239000011229 interlayer Substances 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 239000002131 composite material Substances 0.000 claims description 10
- JKQOBWVOAYFWKG-UHFFFAOYSA-N molybdenum trioxide Chemical group O=[Mo](=O)=O JKQOBWVOAYFWKG-UHFFFAOYSA-N 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 abstract description 26
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052733 gallium Inorganic materials 0.000 abstract description 17
- 229910052738 indium Inorganic materials 0.000 abstract description 17
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 abstract description 17
- 239000011787 zinc oxide Substances 0.000 abstract description 13
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 45
- 239000010936 titanium Substances 0.000 description 17
- 239000004020 conductor Substances 0.000 description 16
- 239000010949 copper Substances 0.000 description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 229910001182 Mo alloy Inorganic materials 0.000 description 6
- 238000010030 laminating Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 4
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 4
- 239000004408 titanium dioxide Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明披露一种顶栅自对准金属氧化物半导体TFT及其制作方法和显示面板，所述顶栅自对准金属氧化物半导体TFT通过新增一超薄金属层，以防止在栅极的化学气相沉积时等离子体对氧化铟镓锌造成的伤害，同时提升器件的迁移率和可靠度。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种顶栅自对准金属氧化物半导体TFT及其制作方法以及显示面板。
背景技术
现有技术中有机发光显示装置中，每个发光单元均由TFT(Thin FilmTransistor，薄膜晶体管)控制，通过其对应的TFT的导通和截止，控制每个发光单元的工作与否。如图1所示，通常TFT包括栅极103、源极104和漏极105，源极104和漏极105位于同一层，通过有源层101相连，所述栅极103与源极104、漏极105位于不同层，且所述栅极103和有源层101之间具有栅极绝缘层102，在工作时，所述薄膜晶体管的源极104与发光单元的驱动电极(图中未示)连接，漏极105与有机发光显示装置中的数据线(图中未示)电连接，栅极103与有机发光显示装置中的扫描线(图中未示)电连接，通过扫描线中输出的信号控制薄膜晶体管的导通和截止。当薄膜晶体管导通时，薄膜晶体管的漏极105接收与其相连的数据线中的数据信号，并传输至薄膜晶体管的源极104，再通过源极104传输给发光单元的驱动电极，从而控制发光单元的工作。
现有的有机发光显示装置中的驱动电路为了降低寄生电容，驱动薄膜晶体管和开关薄膜晶体管会使用顶栅自对准结构，但是在对制备有源层101的过程中，即在氧化铟镓锌(IGZO)图案化后，进行栅极绝缘层102的化学气相沉积时，等离子体会对氧化铟镓锌造成伤害，影响TFT器件特性与可靠性。因此，在栅极绝缘层102的化学气相沉积时，分成两个阶段，第一阶段采用低功耗来减少对氧化铟镓锌的伤害，第二阶段再使用较高功耗。
有鉴于此，如何能够更好地避免对氧化铟镓锌受到等离子体的伤害成为了相关研究者的重要研究课题。
发明内容
本发明的目的在于，提供一种顶栅自对准金属氧化物半导体TFT及其制作方法和显示面板，所述顶栅自对准金属氧化物半导体TFT通过新增一超薄金属层，以防止在栅极的化学气相沉积时等离子体对氧化铟镓锌造成的伤害，同时提升器件的迁移率和可靠度。
根据本发明的一方面，本发明提供一种顶栅自对准金属氧化物半导体TFT，其包括：一有源层、一依次设置于所述有源层上方的栅极绝缘层和栅极，以及一设置在所述有源层和所述栅极绝缘层之间的第一阻挡层。
在本发明的一实施例中，所述第一阻挡层为金属氧化层；所述金属氧化层的材料为二氧化钛或三氧化钼。
在本发明的一实施例中，所述第一阻挡层的厚度范围为10埃至50埃。
在本发明的一实施例中，所述顶栅自对准金属氧化物半导体TFT还包括：一设置在所述有源层下方的第一基板，所述第一基板包括：一衬底基板、一设置与所述衬底基板上的遮光层、一设置于所述遮光层上且覆盖所述遮光层的缓冲层。
在本发明的一实施例中，所述顶栅自对准金属氧化物半导体TFT还包括：一设置在所述缓冲层上且覆盖所述栅极和所述有源层的层间绝缘层、一设置在所述层间绝缘层上的源极和漏极、一设置在在所述层间绝缘层上且覆盖所述源极和所述漏极的钝化层。
在本发明的一实施例中，所述有源层设置在所述缓冲层上且对应于所述遮光层上方，所述有源层包括：一对应于栅极的沟道区以及分别位于所述沟道区两侧的一源极接触区和一漏极接触区；所述源极和所述漏极分别与所述有源层的源极接触区和漏极接触区连接。
在本发明的一实施例中，所述层间绝缘层上设有对应于源极接触区和漏极接触区的一第一源极接触孔和一第一漏极接触孔，所述源极和所述漏极分别通过所述第一源极接触孔和所述第一漏极接触孔与所述有源层的源极接触区和漏极接触区连接。
在本发明的一实施例中，所述层间绝缘层和所述金属氧化层上设有对应于源极接触区和漏极接触区的一第二源极接触孔和一第二漏极接触孔，所述源极和所述漏极分别通过所述第二源极接触孔和所述第二漏极接触孔与所述有源层的源极接触区和漏极接触区连接。
在本发明的一实施例中，所述顶栅自对准金属氧化物半导体TFT还包括一第一接信号过孔，所述第一接信号过孔设置在所述层间绝缘层和所述缓冲层上且对应于所述遮光层的上方，所述源极通过所述接信号过孔与所述遮光层相连。
在本发明的一实施例中，所述顶栅自对准金属氧化物半导体TFT还包括一第二接信号过孔，所述第二接信号过孔设置在所述层间绝缘层、所述金属氧化层和所述缓冲层上且对应于所述遮光层的上方，所述源极通过所述第二接信号过孔与所述遮光层相连。
根据本发明的另一方面，本发明提供一种显示面板，所述显示面板包括上述顶栅自对准金属氧化物半导体TFT。
根据本发明的另一方面，本发明提供一种顶栅自对准金属氧化物半导体TFT的制作方法，其包括以下步骤：(1)提供一衬底基板，在所述衬底基板上形成一遮光层，在所述衬底基板上形成一覆盖所述遮光层的缓冲层，在所述缓冲层上形成一对应于所述遮光层上方的有源层；(2)在所述缓冲层上沉积一覆盖所述有源层的金属层，并且对所述金属层进行氧化处理，以形成金属氧化层；(3)在所述金属氧化层上形成一栅极绝缘层，在所述栅极绝缘层上沉积一栅极金属层；(4)在所述栅极金属层上形成一光阻层，并且对所述光阻层进行图形化处理，以定义出栅极图案；(5)以所述光阻层为阻挡层，对所述栅极金属层进行刻蚀，以形成对应于所述有源层上方的栅极；(6)以所述光阻层和所述栅极为阻挡层，对所述栅极绝缘层进行刻蚀，以形成相应的栅极绝缘层；(7)以所述光阻层、所述栅极和所述栅极绝缘层为阻挡层，对所述金属氧化层进行刻蚀，以形成相应的金属氧化层，所述栅极、所述栅极绝缘层、所述金属氧化层在所述有源层上限定出对应所述栅极的沟道区以及分别位于沟道区两侧的源极接触区和漏极接触区；(8)以所述光阻层、所述栅极、所述栅极绝缘层、所述金属氧化层为阻挡层，对所述有源层进行导体化处理，在导体化制程结束之后，剥离所述光阻层；(9)在所述缓冲层上形成一覆盖所述栅极和所述有源层的层间绝缘层；在所述层间绝缘层上形成分别对应于所述源极接触区和所述漏极接触区的一第一源极接触孔和一第一漏极接触孔；(10)在所述层间绝缘层上形成一源极和一漏极，所述源极和所述漏极分别通过所述第一源极接触孔和所述第一漏极接触孔与所述源极接触区和所述漏极接触区相连；(11)在所述层间绝缘层上形成一覆盖源极和漏极的钝化层。
根据本发明的又一方面，本发明提供一种顶栅自对准金属氧化物半导体TFT的制作方法，其包括以下步骤：(1)提供一衬底基板，在所述衬底基板上形成一遮光层，在所述衬底基板上形成一覆盖所述遮光层的缓冲层，在所述缓冲层上形成一对应于所述遮光层上方的有源层；(2)在所述缓冲层上沉积一覆盖所述有源层的金属层，并且对所述金属层进行氧化处理，以形成金属氧化层；(3)在所述金属氧化层上形成一栅极绝缘层，在所述栅极绝缘层上沉积一栅极金属层；(4)在所述栅极金属层上形成一光阻层，并且对所述光阻层进行图形化处理，以定义出栅极图案；(5)以所述光阻层为阻挡层，对所述栅极金属层进行刻蚀，以形成对应于有源层上方的栅极；(6)以所述光阻层和所述栅极为阻挡层，对所述栅极绝缘层进行刻蚀，以形成相应的栅极绝缘层，所述栅极和所述栅极绝缘层在有源层上限定出对应所述栅极的沟道区以及分别位于沟道区两侧的一源极接触区和一漏极接触区；(7)以所述光阻层、所述栅极和所述栅极绝缘层为阻挡层，对金属氧化层和有源层进行导体化处理，在导体化制程结束之后，剥离光阻层；(8)在所述缓冲层上形成覆盖栅极和有源层的层间绝缘层；在所述层间绝缘层和所述金属氧化层上形成分别对应于所述源极接触区和所述漏极接触区的一第二源极接触孔和一第二漏极接触孔；(9)在所述层间绝缘层上形成一源极和一漏极，所述源极和所述漏极分别通过所述第二源极接触孔和所述第二漏极接触孔与所述源极接触区和所述漏极接触区相连；(10)在所述层间绝缘层上形成一覆盖源极和漏极的钝化层。
本发明的优点在于，本发明所述顶栅自对准金属氧化物半导体TFT通过新增一超薄金属层，以防止在栅极的化学气相沉积时等离子体对氧化铟镓锌造成的伤害，同时提升器件的迁移率和可靠度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术的一种TFT的结构示意图。
图2是本发明的第一实施例中的顶栅自对准金属氧化物半导体TFT的结构示意图。
图3是本发明的第二实施例中的顶栅自对准金属氧化物半导体TFT的结构示意图。
图4是本发明的第一实施例中的顶栅自对准金属氧化物半导体TFT的方法步骤示意图。
图5是本发明的第二实施例中的顶栅自对准金属氧化物半导体TFT的方法步骤示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书以及上述附图中的术语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情况下可以互换。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
在本专利文档中，下文论述的附图以及用来描述本发明公开的原理的各实施例仅用于说明，而不应解释为限制本发明公开的范围。所属领域的技术人员将理解，本发明的原理可在任何适当布置的系统中实施。将详细说明示例性实施方式，在附图中示出了这些实施方式的实例。此外，将参考附图详细描述根据示例性实施例的终端。附图中的相同附图标号指代相同的元件。
本发明说明书中使用的术语仅用来描述特定实施方式，而并不意图显示本发明的概念。除非上下文中有明确不同的意义，否则，以单数形式使用的表达涵盖复数形式的表达。在本发明说明书中，应理解，诸如“包括”、“具有”以及“含有”等术语意图说明存在本发明说明书中揭示的特征、数字、步骤、动作或其组合的可能性，而并不意图排除可存在或可添加一个或多个其他特征、数字、步骤、动作或其组合的可能性。附图中的相同参考标号指代相同部分。
本发明提供一种顶栅自对准金属氧化物半导体TFT及其制作方法和显示面板。以下将分别进行详细说明。
参阅图2所示，在本发明的第一实施例中，提供一种顶栅自对准金属氧化物半导体TFT，其包括：一有源层204、一依次设置于所述有源层204上方的栅极绝缘层206和栅极207，以及一设置在所述有源层204和所述栅极绝缘层206之间的第一阻挡层(即下文中的标号205)。
进一步，所述顶栅自对准金属氧化物半导体TFT还包括：一设置在所述有源层204下方的第一基板(图中未标)，所述第一基板包括：一衬底基板201、一设置与所述衬底基板201上的遮光层202、一设置于所述遮光层202上且覆盖所述遮光层202的缓冲层203。具体地，所述衬底基板201为玻璃基板，但不限于此，也可以为PI基板或其他基板。所述遮光层202的材料为金属，优选的，所述遮光层202的材料包括钼(Mo)、铜(Cu)、钛(Ti)中的一种或多种合金。所述缓冲层203的厚度可以为1000埃至5000埃，所述缓冲层203为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或氧化硅薄膜和氮化硅薄膜交替层叠设置形成复合薄膜。
进一步，所述有源层204的厚度可以为100埃至1000埃，其材料为金属氧化物半导体材料，例如包括氧化铟镓锌(IGZO)、氧化铟锌锡(IZTO)、氧化铟镓锌锡中的一种或多种。另外，所述有源层204的面积小于所述遮光层，且所述遮光层202在衬底基板201上的正投影覆盖所述有源层204在衬底基板201上的正投影，从而使得所述遮光层202能够对有源层204进行完全遮盖，防止有源层204收到光线照射造成TFT阈值电压负漂，提升TFT的稳定性。
在第一实施例中，所述有源层204设置在所述缓冲层203上且对应于所述遮光层202上方，所述有源层204包括：一对应于栅极207的沟道区2041以及分别位于所述沟道区两侧的一源极接触区2042和一漏极接触区2043。所述有源层204上方设有一栅极绝缘层206和栅极207。其中，栅极绝缘层206为氧化硅薄膜、氮化硅薄膜、或氧化硅薄膜和氮化硅薄膜交替层叠设置形成的复合薄膜。所述栅极207的材料包括钼(Mo)、铜(Cu)、钛(Ti)中的一种或多种合金。
本发明采用顶栅自对准结构，利用栅极207和栅极绝缘层206在有源层204上定义出对应于栅极207的沟道区2041以及分别位于所述沟道区2041两侧的源极接触区2042和漏极接触区2043，在有源层204的导体化过程中，所述栅极207和所述栅极绝缘层206以及下文所述的金属氧化层205能够有效地保护有源层204的沟道区2041不被导体化。
由于在现有对制备有源层204的过程中，即在进行如氧化铟镓锌(IGZO)图案化后，进行栅极绝缘层206的化学气相沉积时，等离子体会对氧化铟镓锌造成伤害，影响器件特性与可靠性，因此，本发明第一实施例中，在所述有源层204和所述栅极绝缘层206之间设置有第一阻挡层。所述第一阻挡层为金属氧化层205，具体的，所述金属氧化层205的材料为二氧化钛或三氧化钼。由于在所述有源层204上喷涂并沉积一层很薄的金属层(与金属氧化层205采用相同的标号)，所述金属层的厚度范围为10埃至50埃，因此，当对该金属层加热氧化后可阻挡后继对栅极绝缘层206的化学气相沉积(例如PEVCD制程)的等离子体对有源层204的伤害，从而改善顶栅自对准金属氧化物半导体TFT器件的可靠性。另外，所述金属层经氧化后形成金属氧化层205，与有源层204反应，使得有源层204的含氧量降低，从而进一步提升顶栅自对准金属氧化物半导体TFT器件的电子迁移率。
在本实施例中，所述顶栅自对准金属氧化物半导体TFT还包括：一设置在所述缓冲层上且覆盖所述栅极207和所述有源层204的层间绝缘层208、一设置在所述层间绝缘层208上的源极212和漏极213、一设置在在所述层间绝缘层208上且覆盖所述源极212和所述漏极213的钝化层214。所述源极212和所述漏极213分别与所述有源层204的源极接触区2042和漏极接触区2043连接。其中，所述层间绝缘层208为氧化硅薄膜、氮化硅薄膜、或氧化硅薄膜和氮化硅薄膜交替层叠设置形成的复合薄膜。所述源极212和所述漏极213的材料包括钼、铝、铜、钛中的一种或多种的合金。
在本发明的第一实施例中，所述层间绝缘层208上设有对应于源极接触区2042和漏极接触区2043的一第一源极接触孔209和一第一漏极接触孔210，所述源极212和所述漏极213分别通过所述第一源极接触孔209和所述第一漏极接触孔210与所述有源层204的源极接触区2042和漏极接触区2043连接。
另外，在本发明的第一实施例中，在所述层间绝缘层208和所述缓冲层203上且对应于所述遮光层202的上方设置有一第一接信号过孔211，所述第一接信号过孔211依次穿过层间绝缘层208和缓冲层203。所述源极212通过所述第一接信号过孔211与所述遮光层202相连，从而使得所述遮光层202上产生稳定的电压，能够避免产生浮栅效应，保证TFT器件的工作稳定性。此外，所述第一源极接触孔209和所述第一漏极接触孔210以及第一接信号过孔211在同一道光刻制程中形成。
参阅图3，图3为本发明的第二实施例中的顶栅自对准金属氧化物半导体TFT的结构示意图。在本发明的第二实施例中，除了所述金属氧化层305的结构、所述源极312、所述漏极313与所述有源层304之间的连接方式以及所述源极312与所述遮光层302之间的连接方式不同之外，所述顶栅自对准金属氧化物半导体TFT的结构与图2所述第一实施例中的顶栅自对准金属氧化物半导体TFT的结构相同。
在本发明的第二实施例中，所述顶栅自对准金属氧化物半导体TFT包括：一有源层304、一依次设置于所述有源层304上方的栅极绝缘层305和栅极306，以及一设置在所述有源层304和所述栅极绝缘层305之间的第一阻挡层(即下文中的标号305)。
所述顶栅自对准金属氧化物半导体TFT还包括：一设置在所述有源层下方的第一基板(图中未标)，所述第一基板包括：一衬底基板301、一设置与所述衬底基板301上的遮光层302、一设置于所述遮光层302上且覆盖所述遮光层302的缓冲层303。
所述顶栅自对准金属氧化物半导体TFT还包括：一设置在所述缓冲层303上且覆盖所述栅极307和所述有源层304的层间绝缘层308、一设置在所述层间绝缘层308上的源极312和漏极313、一设置在在所述层间绝缘层上308且覆盖所述源极312和所述漏极313的钝化层314。
所述有源层304设置在所述缓冲层303上且对应于所述遮光层302上方，所述有源层304包括：一对应于栅极307的沟道区3041以及分别位于所述沟道区3041两侧的一源极接触区3042和一漏极接触区3043；所述源极312和所述漏极313分别与所述有源层304的源极接触区3042和漏极接触区3043连接。
具体地，在本发明的第二实施例中，所述层间绝缘层308和所述金属氧化层305上设有对应于源极接触区3042和漏极接触区3043的一第二源极接触孔309和一第二漏极接触孔310，其中，第二源极接触孔309依次穿过所述层间绝缘层308和所述金属氧化层305，第二漏极接触孔3043依次穿过所述层间绝缘层308和所述金属氧化层305，所述源极312和所述漏极313分别通过所述第二源极接触孔309和所述第二漏极接触孔310与所述有源层304的源极接触区3042和漏极接触区3043连接。
另外，在本发明的第二实施例中，在所述层间绝缘层308、所述金属氧化层305和所述缓冲层303上且对应于所述遮光层302的上方设置有一第二接信号过孔311，所述第二接信号过孔311依次穿过层间绝缘层308、金属氧化层305和缓冲层303。所述源极312通过所述第二接信号过孔311与所述遮光层302相连，从而使得所述遮光层302上产生稳定的电压，能够避免产生浮栅效应，保证TFT器件的工作稳定性。此外，所述第二源极接触孔309和所述第二漏极接触孔310以及第二接信号过孔311在同一道光刻制程中形成。
本发明还提供一种显示面板，所述显示面板包括顶栅自对准金属氧化物半导体TFT。所述顶栅自对准金属氧化物半导体TFT的具体结构如上文所述，在此不再赘述。
参阅图4，图4为本发明的第一实施例中的顶栅自对准金属氧化物半导体TFT的方法步骤示意图。
结合图2所示，在本发明的第一实施例中，本发明提供一种顶栅自对准金属氧化物半导体TFT的制作方法，其中，所述顶栅自对准金属氧化物半导体TFT的结构如上文第一实施例中所述的TFT结构，在此不再赘述。
所述方法包括以下步骤：
步骤S410：提供一衬底基板，在所述衬底基板上形成一遮光层，在所述衬底基板上形成一覆盖所述遮光层的缓冲层，在所述缓冲层上形成一对应于所述遮光层上方的有源层。
在此步骤中，所述衬底基板为玻璃基板，但不限于此，也可以为PI基板或其他基板。所述遮光层的材料为金属，优选的，所述遮光层的材料包括钼(Mo)、铜(Cu)、钛(Ti)中的一种或多种合金。所述缓冲层为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或氧化硅薄膜和氮化硅薄膜交替层叠设置形成复合薄膜。
所述有源层的厚度可以为100埃至1000埃，其材料为金属氧化物半导体材料，例如包括氧化铟镓锌(IGZO)、氧化铟锌锡(IZTO)、氧化铟镓锌锡中的一种或多种。另外，所述有源层的面积小于所述遮光层，且所述遮光层在衬底基板上的正投影覆盖所述有源层在衬底基板上的正投影，从而使得所述遮光层能够对有源层进行完全遮盖，防止有源层收到光线照射造成TFT阈值电压负漂，提升TFT的稳定性。
步骤S420：在所述缓冲层上沉积一覆盖所述有源层的金属层，并且对所述金属层进行氧化处理，以形成金属氧化层。
在此步骤中，所述金属层的材料为钛或钼，对其进行氧化处理，形成二氧化钛或三氧化钼。
所述金属层经氧化后形成金属氧化层，与有源层反应，使得有源层的含氧量(稍许)降低，从而进一步提升顶栅自对准金属氧化物半导体TFT器件的电子迁移率。
步骤S430：在所述金属氧化层上形成一栅极绝缘层，在所述栅极绝缘层上沉积一栅极金属层。
其中，所述栅极绝缘层为氧化硅薄膜、氮化硅薄膜、或氧化硅薄膜和氮化硅薄膜交替层叠设置形成的复合薄膜。所述栅极金属层的材料包括钼(Mo)、铜(Cu)、钛(Ti)中的一种或多种合金。
步骤S440：在所述栅极金属层上形成一光阻层，并且对所述光阻层进行图形化处理，以定义出栅极图案。
利用黄光制程对光阻层进行图形化处理，保留下来的光阻层在所述栅极金属层上定义出栅极图案。
步骤S450：以所述光阻层为阻挡层，对所述栅极金属层进行刻蚀，以形成对应于所述有源层上方的栅极。
以所述光阻层为阻挡层，对所述栅极金属层进行湿刻蚀，以形成对应于有源层上方的栅极。
步骤S460：以所述光阻层和所述栅极为阻挡层，对所述栅极绝缘层进行刻蚀，以形成相应的栅极绝缘层。
以光阻层和所述栅极为阻挡层，对所述栅极绝缘层进行干刻蚀。仅保留栅极下方的部分，其余部分全部均被刻蚀去除，保留的栅极绝缘层位于有源层上方。由于在步骤S450和步骤S460中，采用同一光罩，因此，在步骤S460中，保留的栅极绝缘层与所述栅极上下基本对齐，由于栅极是湿刻蚀方式形成的，栅极绝缘层是干刻蚀方式形成的，因此，在实际制备过程中，所述栅极绝缘层比所述栅极稍许宽一些。
步骤S470：以所述光阻层、所述栅极和所述栅极绝缘层为阻挡层，对所述金属氧化层进行刻蚀，以形成相应的金属氧化层，所述栅极、所述栅极绝缘层、所述金属氧化层在所述有源层上限定出对应所述栅极的沟道区以及分别位于沟道区两侧的源极接触区和漏极接触区。
继续使用同一光罩，以所述光阻层、所述栅极和所述栅极绝缘层为阻挡层，对所述金属氧化层进行刻蚀，仅保留栅极绝缘层下方的部分，其余部分被刻蚀，保留的金属氧化层位于有源层。保留的金属氧化层与保留的栅极绝缘层上下基本对齐。所述栅极、所述栅极绝缘层、所述金属氧化层在所述有源层上限定出对应所述栅极的沟道区以及分别位于沟道区两侧的源极接触区和漏极接触区。需说明的是，所述栅极绝缘层具有一定的厚度，且避免在对栅极绝缘层刻蚀过程中对有源层的影响，因此，未对对应于漏极接触区和源极接触区的金属氧化层进行刻蚀，具体过程如下文第二实施例所述。
由于在所述有源层上喷涂并沉积一层很薄的金属层，当对该金属层加热氧化后可阻挡后继对栅极绝缘层的化学气相沉积(例如PEVCD制程)的等离子体对有源层的伤害，从而改善顶栅自对准金属氧化物半导体TFT器件的可靠性。
步骤S480：以所述光阻层、所述栅极、所述栅极绝缘层、所述金属氧化层为阻挡层，对所述有源层进行导体化处理，在导体化制程结束之后，剥离所述光阻层。
所述有源层的厚度可以为100埃至1000埃，其材料为金属氧化物半导体材料，例如包括氧化铟镓锌(IGZO)、氧化铟锌锡(IZTO)、氧化铟镓锌锡中的一种或多种。对有源层进行导体化处理，使得源极接触区和漏极接触区的金属氧化物半导体材料变为导体，沟道区的金属氧化物半导体材料保持半导体特性。
对有源层进行导体化处理的方法为等离子体处理，降低金属氧化物半导体材料中的氧元素含量，使得金属氧化物半导体材料的电阻率下降，变为导体。所述等离子体包括氦气等离子体、氩气等离子体、氨气等离子体中的一种或多种。
在导体化制程结束后，剥离光阻层。
步骤S490：在所述缓冲层上形成一覆盖所述栅极和所述有源层的层间绝缘层；在所述层间绝缘层上形成分别对应于所述源极接触区和所述漏极接触区的一第一源极接触孔和一第一漏极接触孔。
所述层间绝缘层为氧化硅薄膜、氮化硅薄膜、或氧化硅薄膜和氮化硅薄膜交替层叠设置形成的复合薄膜。在所述层间绝缘层上形成分别对应于所述源极接触区和所述漏极接触区的一第一源极接触孔和一第一漏极接触孔。
进一步，在步骤S490中进一步包括：在所述层间绝缘层和所述缓冲层上形成一第一接信号过孔；所述源极通过所述第一接信号过孔连接至所述遮光层。所述源极通过所述第一接信号过孔与所述遮光层相连，从而使得所述遮光层上产生稳定的电压，能够避免产生浮栅效应，保证TFT器件的工作稳定性。此外，所述第一源极接触孔和所述第一漏极接触孔以及第一接信号过孔在同一道光刻制程中形成。
步骤S4100：在所述层间绝缘层上形成一源极和一漏极，所述源极和所述漏极分别通过所述第一源极接触孔和所述第一漏极接触孔与所述源极接触区和所述漏极接触区相连。
所述源极和所述漏极的材料包括钼、铝、铜、钛中的一种或多种的合金。所述源极和所述漏极是通过沉积金属层并且进行图形化处理后得到的。
步骤S4110：在所述层间绝缘层上形成一覆盖源极和漏极的钝化层。
在层间绝缘层上形成覆盖源极和漏极的钝化层，完成顶栅自对准金属氧化物半导体TFT的制作。
当然，在步骤S4110的步骤之后，进一步包括在所述钝化层上形成平坦层，在所述平坦层上形成阳极，所述阳极为氧化铟锡(ITO)电极，在所述阳极上设置像素界定层，所述像素界定层具有开口，在开口位置设置有机发光层。这样，完成了顶栅自对准金属氧化物半导体TFT的背板制作。
参阅图5，图5为本发明的第二实施例中的顶栅自对准金属氧化物半导体TFT的方法步骤示意图。
结合图3所示，在本发明的第二实施例中，本发明提供一种顶栅自对准金属氧化物半导体TFT的制作方法，其中，所述顶栅自对准金属氧化物半导体TFT的结构如上文第二实施例中所述的TFT结构，在此不再赘述。
所述方法包括以下步骤：
步骤S510：提供一衬底基板，在所述衬底基板上形成一遮光层，在所述衬底基板上形成一覆盖所述遮光层的缓冲层，在所述缓冲层上形成一对应于所述遮光层上方的有源层。
在此步骤中，所述衬底基板为玻璃基板，但不限于此，也可以为PI基板或其他基板。所述遮光层的材料为金属，优选的，所述遮光层的材料包括钼(Mo)、铜(Cu)、钛(Ti)中的一种或多种合金。所述缓冲层为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或氧化硅薄膜和氮化硅薄膜交替层叠设置形成复合薄膜。
所述有源层的厚度可以为100埃至1000埃，其材料为金属氧化物半导体材料，例如包括氧化铟镓锌(IGZO)、氧化铟锌锡(IZTO)、氧化铟镓锌锡中的一种或多种。另外，所述有源层的面积小于所述遮光层，且所述遮光层在衬底基板上的正投影覆盖所述有源层在衬底基板上的正投影，从而使得所述遮光层能够对有源层进行完全遮盖，防止有源层收到光线照射造成TFT阈值电压负漂，提升TFT的稳定性。
步骤S520：在所述缓冲层上沉积一覆盖所述有源层的金属层，并且对所述金属层进行氧化处理，以形成金属氧化层。
在此步骤中，所述金属层的材料为钛或钼，对其进行氧化处理，形成二氧化钛或三氧化钼。
所述金属层经氧化后形成金属氧化层，与有源层反应，使得有源层的含氧量(稍许)降低，从而进一步提升顶栅自对准金属氧化物半导体TFT器件的电子迁移率。
步骤S530：在所述金属氧化层上形成一栅极绝缘层，在所述栅极绝缘层上沉积一栅极金属层。
其中，所述栅极绝缘层为氧化硅薄膜、氮化硅薄膜、或氧化硅薄膜和氮化硅薄膜交替层叠设置形成的复合薄膜。所述栅极金属层的材料包括钼(Mo)、铜(Cu)、钛(Ti)中的一种或多种合金。
步骤S540：在所述栅极金属层上形成一光阻层，并且对所述光阻层进行图形化处理，以定义出栅极图案。
步骤S550：以所述光阻层为阻挡层，对所述栅极金属层进行刻蚀，以形成对应于有源层上方的栅极。
以所述光阻层为阻挡层，对所述栅极金属层进行湿刻蚀，以形成对应于有源层上方的栅极。
步骤S560：以所述光阻层和所述栅极为阻挡层，对所述栅极绝缘层进行刻蚀，以形成相应的栅极绝缘层，所述栅极和所述栅极绝缘层在有源层上限定出对应所述栅极的沟道区以及分别位于沟道区两侧的一源极接触区和一漏极接触区。
以光阻层和所述栅极为阻挡层，对所述栅极绝缘层进行干刻蚀。仅保留栅极下方的部分，其余部分均被刻蚀去除，保留的栅极绝缘层位于有源层上方。由于所述栅极绝缘层具有一定的厚度，且避免在对栅极绝缘层刻蚀过程中对有源层的影响，因此，未对对应于漏极接触区和源极接触区的金属氧化层进行刻蚀。
由于在所述有源层上喷涂并沉积一层很薄的金属层，当对该金属层加热氧化后可阻挡后继对栅极绝缘层的化学气相沉积(例如PEVCD制程)的等离子体对有源层的伤害，从而改善顶栅自对准金属氧化物半导体TFT器件的可靠性。
步骤S570：以所述光阻层、所述栅极和所述栅极绝缘层为阻挡层，对金属氧化层和有源层进行导体化处理，在导体化制程结束之后，剥离光阻层。
由于所述金属氧化层的厚度很薄，因此，可以通过对金属氧化层进行导体化处理的同时，对有源层也进行了导体化处理。所述导体化处理的方法为等离子体处理，降低金属氧化物半导体材料中的氧元素含量，使得金属氧化物半导体材料的电阻率下降，变为导体。所述等离子体包括氦气等离子体、氩气等离子体、氨气等离子体中的一种或多种。
步骤S580：在所述缓冲层上形成覆盖栅极和有源层的层间绝缘层；在所述层间绝缘层和所述金属氧化层上形成分别对应于所述源极接触区和所述漏极接触区的一第二源极接触孔和一第二漏极接触孔。
所述层间绝缘层为氧化硅薄膜、氮化硅薄膜、或氧化硅薄膜和氮化硅薄膜交替层叠设置形成的复合薄膜。
在步骤S580中进一步包括：在所述层间绝缘层、所述金属氧化层和所述缓冲层上形成一第二接信号过孔；所述源极通过所述第二接信号过孔连接至所述遮光层。
所述源极通过所述第二接信号过孔与所述遮光层相连，从而使得所述遮光层上产生稳定的电压，能够避免产生浮栅效应，保证TFT器件的工作稳定性。此外，所述第二源极接触孔和所述第二漏极接触孔以及第二接信号过孔在同一道光刻制程中形成。
步骤S590：在所述层间绝缘层上形成一源极和一漏极，所述源极和所述漏极分别通过所述第二源极接触孔和所述第二漏极接触孔与所述源极接触区和所述漏极接触区相连。
所述源极和所述漏极的材料包括钼、铝、铜、钛中的一种或多种的合金。所述源极和所述漏极是通过沉积金属层并且进行图形化处理后得到的。
步骤S5100：在所述层间绝缘层上形成一覆盖源极和漏极的钝化层。
在层间绝缘层上形成覆盖源极和漏极的钝化层，完成顶栅自对准金属氧化物半导体TFT的制作。
当然，在步骤S5100的步骤之后，进一步包括在所述钝化层上形成平坦层，在所述平坦层上形成阳极，所述阳极为氧化铟锡(ITO)电极，在所述阳极上设置像素界定层，所述像素界定层具有开口，在开口位置设置有机发光层。这样，完成了顶栅自对准金属氧化物半导体TFT的背板制作。
本发明的优点在于，本发明所述顶栅自对准金属氧化物半导体TFT通过新增一超薄金属层，以防止在栅极的化学气相沉积时等离子体对氧化铟镓锌造成的伤害，同时提升器件的迁移率和可靠度。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (5)
1.一种顶栅自对准金属氧化物半导体TFT，其特征在于，包括：一有源层、一依次设置于所述有源层上方的栅极绝缘层和栅极，以及一设置在所述有源层和所述栅极绝缘层之间的第一阻挡层；所述栅极绝缘层的材料为氧化硅薄膜和氮化硅薄膜交替层叠设置形成的复合薄膜；所述有源层的材料为金属氧化物半导体材料；所述第一阻挡层的材料为三氧化钼；所述顶栅自对准金属氧化物半导体TFT还包括：一设置在所述有源层下方的第一基板，所述第一基板包括：一衬底基板、一设置与所述衬底基板上的遮光层、一设置于所述遮光层上且覆盖所述遮光层的缓冲层；所述顶栅自对准金属氧化物半导体TFT还包括：一设置在所述缓冲层上且覆盖所述栅极和所述有源层的层间绝缘层、一设置在所述层间绝缘层上的源极和漏极、一设置在所述层间绝缘层上且覆盖所述源极和所述漏极的钝化层；所述有源层设置在所述缓冲层上且对应于所述遮光层上方，所述有源层包括：一对应于栅极的沟道区以及分别位于所述沟道区两侧的一源极接触区和一漏极接触区；所述源极和所述漏极分别与所述有源层的源极接触区和漏极接触区连接；所述层间绝缘层和所述第一阻挡层上设有对应于源极接触区和漏极接触区的一第二源极接触孔和一第二漏极接触孔，所述源极和所述漏极分别通过所述第二源极接触孔和所述第二漏极接触孔与所述有源层的源极接触区和漏极接触区连接。
2.如权利要求1所述的顶栅自对准金属氧化物半导体TFT，其特征在于，所述第一阻挡层的厚度范围为10埃至50埃。
3.如权利要求1所述的顶栅自对准金属氧化物半导体TFT，其特征在于，所述顶栅自对准金属氧化物半导体TFT还包括一第二接信号过孔，所述第二接信号过孔设置在所述层间绝缘层、所述第一阻挡层和所述缓冲层上且对应于所述遮光层的上方，所述源极通过所述第二接信号过孔与所述遮光层相连。
4.一种显示面板，其特征在于，所述显示面板包括如权利要求1至权利要求3中任一所述的顶栅自对准金属氧化物半导体TFT。
5.一种顶栅自对准金属氧化物半导体TFT的制作方法，其特征在于，包括以下步骤：
（1）提供一衬底基板，在所述衬底基板上形成一遮光层，在所述衬底基板上形成一覆盖所述遮光层的缓冲层，在所述缓冲层上形成一对应于所述遮光层上方的有源层；
（2）在所述缓冲层上沉积一覆盖所述有源层的金属层， 并且对所述金属层进行氧化处理，以形成金属氧化层；
（3）在所述金属氧化层上形成一栅极绝缘层，在所述栅极绝缘层上沉积一栅极金属层；
（4）在所述栅极金属层上形成一光阻层，并且对所述光阻层进行图形化处理，以定义出栅极图案；
（5）以所述光阻层为阻挡层，对所述栅极金属层进行刻蚀，以形成对应于有源层上方的栅极；
（6）以所述光阻层和所述栅极为阻挡层，对所述栅极绝缘层进行刻蚀，以形成相应的栅极绝缘层，所述栅极和所述栅极绝缘层在有源层上限定出对应所述栅极的沟道区以及分别位于沟道区两侧的一源极接触区和一漏极接触区；
（7）以所述光阻层、所述栅极和所述栅极绝缘层为阻挡层，对金属氧化层和有源层进行导体化处理，在导体化制程结束之后，剥离光阻层；
（8）在所述缓冲层上形成覆盖栅极和有源层的层间绝缘层；在所述层间绝缘层和所述金属氧化层上形成分别对应于所述源极接触区和所述漏极接触区的一第二源极接触孔和一第二漏极接触孔；
（9）在所述层间绝缘层上形成一源极和一漏极，所述源极和所述漏极分别通过所述第二源极接触孔和所述第二漏极接触孔与所述源极接触区和所述漏极接触区相连；
（10）在所述层间绝缘层上形成一覆盖源极和漏极的钝化层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910275205.3A CN110071176B (zh) | 2019-04-08 | 2019-04-08 | 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板 |
| PCT/CN2019/082980 WO2020206707A1 (zh) | 2019-04-08 | 2019-04-17 | 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910275205.3A CN110071176B (zh) | 2019-04-08 | 2019-04-08 | 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110071176A CN110071176A (zh) | 2019-07-30 |
| CN110071176B true CN110071176B (zh) | 2021-11-02 |
Family
ID=67367240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910275205.3A Active CN110071176B (zh) | 2019-04-08 | 2019-04-08 | 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110071176B (zh) |
| WO (1) | WO2020206707A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110797355A (zh) * | 2019-11-27 | 2020-02-14 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法 |
| CN111628004A (zh) * | 2020-05-18 | 2020-09-04 | 深圳市华星光电半导体显示技术有限公司 | 低延时薄膜晶体管、阵列基板及显示面板 |
| CN111682034A (zh) * | 2020-07-10 | 2020-09-18 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示装置 |
| CN114388625A (zh) * | 2020-10-19 | 2022-04-22 | 华为技术有限公司 | 一种薄膜晶体管及其制作方法、驱动基板和电子设备 |
| CN112420741B (zh) * | 2020-11-05 | 2023-12-05 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN112382666B (zh) * | 2020-11-05 | 2022-09-02 | 中国科学院上海微系统与信息技术研究所 | 一种柔性器件及其制备方法 |
| CN112864173B (zh) * | 2021-01-12 | 2024-04-19 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN113687548B (zh) * | 2021-08-24 | 2023-10-17 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、以及显示面板 |
| CN113871346B (zh) | 2021-09-24 | 2023-05-30 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法和显示面板 |
| CN114597265A (zh) * | 2021-12-24 | 2022-06-07 | 汕头超声显示器技术有限公司 | 一种改善导电性的氧化物薄膜晶体管及液晶显示器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107195641A (zh) * | 2017-06-30 | 2017-09-22 | 上海天马有机发光显示技术有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN107799570A (zh) * | 2017-10-09 | 2018-03-13 | 深圳市华星光电半导体显示技术有限公司 | 顶栅自对准金属氧化物半导体tft及其制作方法 |
| WO2018131649A1 (ja) * | 2017-01-16 | 2018-07-19 | シャープ株式会社 | アクティブマトリクス基板、液晶表示パネルおよび液晶表示パネルの製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7145209B2 (en) * | 2003-05-20 | 2006-12-05 | Tpo Displays Corp. | Thin film transistor and fabrication method thereof |
| KR100857455B1 (ko) * | 2007-04-17 | 2008-09-08 | 한국전자통신연구원 | 산화물 반도체막상에 보호막을 형성하여 패터닝하는 박막트랜지스터의 제조방법 |
| TWI353063B (en) * | 2007-07-27 | 2011-11-21 | Au Optronics Corp | Photo detector and method for fabricating the same |
| CN105633016B (zh) * | 2016-03-30 | 2019-04-02 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
| CN105845721B (zh) * | 2016-05-20 | 2019-02-22 | 京东方科技集团股份有限公司 | 一种顶栅结构及其制备方法、薄膜晶体管、阵列基板以及显示设备 |
| CN106601786B (zh) * | 2016-11-26 | 2020-08-14 | 信利（惠州）智能显示有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| CN106876476B (zh) * | 2017-02-16 | 2020-04-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板及电子设备 |
| CN109888023B (zh) * | 2019-03-25 | 2022-06-21 | 广州新视界光电科技有限公司 | 一种顶栅型薄膜晶体管及其制作方法 |
-
2019
- 2019-04-08 CN CN201910275205.3A patent/CN110071176B/zh active Active
- 2019-04-17 WO PCT/CN2019/082980 patent/WO2020206707A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018131649A1 (ja) * | 2017-01-16 | 2018-07-19 | シャープ株式会社 | アクティブマトリクス基板、液晶表示パネルおよび液晶表示パネルの製造方法 |
| CN107195641A (zh) * | 2017-06-30 | 2017-09-22 | 上海天马有机发光显示技术有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN107799570A (zh) * | 2017-10-09 | 2018-03-13 | 深圳市华星光电半导体显示技术有限公司 | 顶栅自对准金属氧化物半导体tft及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020206707A1 (zh) | 2020-10-15 |
| CN110071176A (zh) | 2019-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110071176B (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板 | |
| US20200105789A1 (en) | Array substrate, method of manufacturing the same, and display panel | |
| CN102646699B (zh) | 一种氧化物薄膜晶体管及其制备方法 | |
| CN101794821B (zh) | 薄膜晶体管和显示装置 | |
| TWI455320B (zh) | 薄膜電晶體及其製造方法，及顯示裝置 | |
| JP5149464B2 (ja) | コンタクト構造、基板、表示装置、並びに前記コンタクト構造及び前記基板の製造方法 | |
| US20200243566A1 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
| CN106128963B (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板 | |
| CN108288621A (zh) | 阵列基板的制造方法、阵列基板及显示面板 | |
| CN106935658B (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| WO2019071725A1 (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法 | |
| JP2004273614A (ja) | 半導体装置およびその製造方法 | |
| US20230095169A1 (en) | Thin film transistor substrate, manufacturing method thereof, and display panel | |
| JP5226154B2 (ja) | 薄膜トランジスタ | |
| CN107170807B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| JP2014131047A (ja) | 薄膜トランジスタ、および薄膜トランジスタ表示板 | |
| WO2020114485A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN110148601B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| WO2013104226A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和显示器件 | |
| CN110797355A (zh) | 一种阵列基板及其制作方法 | |
| WO2015143818A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN110993695B (zh) | Gsd tft器件及其制作方法 | |
| US11244970B2 (en) | Thin film transistor, array substrate, display apparatus, and method of fabricating thin film transistor | |
| CN106935657B (zh) | 一种薄膜晶体管及其制造方法、显示装置 | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |