CN112002763A - 一种tft基板及其制造方法、显示面板 - Google Patents
一种tft基板及其制造方法、显示面板 Download PDFInfo
- Publication number
- CN112002763A CN112002763A CN202010795044.3A CN202010795044A CN112002763A CN 112002763 A CN112002763 A CN 112002763A CN 202010795044 A CN202010795044 A CN 202010795044A CN 112002763 A CN112002763 A CN 112002763A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- titanium
- titanium oxide
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 106
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 68
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims abstract description 68
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000010936 titanium Substances 0.000 claims abstract description 51
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 49
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 315
- 239000011229 interlayer Substances 0.000 claims description 36
- 238000000059 patterning Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 2
- 125000004430 oxygen atom Chemical group O* 0.000 abstract description 16
- 239000010408 film Substances 0.000 abstract description 13
- 230000008569 process Effects 0.000 abstract description 13
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 11
- 125000004435 hydrogen atom Chemical group [H]* 0.000 abstract description 10
- 239000010409 thin film Substances 0.000 abstract description 9
- 230000008859 change Effects 0.000 abstract description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种TFT基板及其制造方法，显示面板，所述TFT基板包括：衬底基板；有源层，设置于衬底基板上方；有源层包括沟道区、源极区和漏极区；沟道区的材料为氧化物半导体，源极区和漏极区的材料为导体化氧化物半导体；栅极绝缘层和栅极，依次设置于沟道区上方；氧化钛层，覆盖源极区及漏极区；源极和漏极，设置于氧化钛层上方，氧化钛层上设置有第一过孔，源极和漏极通过第一过孔分别和源极区与漏极区接触。通过在TFT基板中增加一金属钛层，钛层在有源层相应部位导体化处理过程中夺取有源层中的O原子，在实现导体化的同时钛层被氧化，被氧化的钛层可有效阻挡其上方膜层H原子和O原子的含量变化对薄膜晶体管电性的影响。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种TFT基板及其制造方法、显示面板。
背景技术
薄膜晶体管(Thin Film Transistor，简称TFT)是目前液晶显示装置和有源矩阵型OLED显示装置中的主要驱动元件，对高性能平板显示器的发展方向至关重要。薄膜晶体管具有多种结构，包括底栅型和顶栅型。顶栅型薄膜晶体管和底栅型薄膜晶体管相比，不存在背沟道刻蚀损伤问题，且栅极绝缘层位于有源层之上，起到了保护作用。顶栅型薄膜晶体管可以通过整面曝光和干刻法实现自对准，不存在交叠区域，工艺简单且有兼容性。目前顶栅型薄膜晶体管的自对准结构实现的方法是：有源层包括源极区、漏极区和沟道区，在所述源极区和所述漏极区自对准后，对源极区和漏极区进行导体化处理，以降低电阻率，作为源极和漏极。目前对源极区和漏极区的导体化处理方法多采用He或Ar等离子体轰击，导致金属与氧之间的键断裂，O原子逸出，增加了半导体氧化物的氧空位，提高了源极区和漏极区的电导率。但是有源层，特别是IGZO层对周围环境非常敏感，特别是H原子和O原子，H原子和O原子会对薄膜晶体管器件的电性产生影响，会使有源层从半导体变成导体，影响薄膜晶体管器件的特性与可靠性。
发明内容
为了解决上述问题，本申请的目的在于提供一种能够防止H原子和O原子会对薄膜晶体管器件的电性产生影响，提高影响薄膜晶体管器件的特性与可靠性的TFT基板及其制造方法、显示面板。
本申请提供一种TFT基板，包括：
衬底基板；
有源层，设置于所述衬底基板上方；所述有源层包括沟道区、源极区和漏极区；所述沟道区的材料为氧化物半导体，所述源极区和所述漏极区的材料为导体化氧化物半导体；
栅极绝缘层和栅极，依次设置于所述沟道区上；
氧化钛层，覆盖所述源极区和所述漏极区；
源极和漏极，设置于所述氧化钛层上方，所述氧化钛层上设置有第一过孔，所述源极和所述漏极通过所述第一过孔分别和所述源极区与所述漏极区接触。
进一步的，在一些实施方式中，所述氧化钛层还覆盖所述栅极绝缘层和所述栅极。
进一步的，在一些实施方式中，所述氧化钛层覆盖所述衬底基板的整面。
进一步的，在一些实施方式中，所述TFT基板还包括：
层间介质层，设置于所述氧化钛层和所述源极与所述漏极之间，所述第一过孔贯穿所述层间介质层和所述氧化钛层。
本申请还提供一种TFT基板的制造方法，所述制造方法包括以下步骤：
提供衬底基板；
在所述衬底基板上方形成氧化物半导体层，图案化所述氧化物半导体层，在所述图案化的氧化物半导体层上定义沟道区，在所述沟道区上依次形成栅极绝缘层和栅极；
在衬底基板上形成钛层，所述钛层覆盖所述氧化物半导体层上所述沟道区的两侧区域；
对所述氧化物半导体层上所述沟道区的两侧区域进行导体化处理，所述沟道区的两侧区域被导体化后形成源极区和漏极区，所述氧化物半导体层形成有源层；所述钛层被氧化形成氧化钛层；
在所述源极区和所述漏极区上方的所述氧化钛层上开设第一过孔，在所述氧化钛层上方形成源极和漏极，所述源极和所述漏极分别通过所述第一过孔与所述源极区和所述漏极区接触。
进一步的，在一些实施方式中，在所述衬底基板上形成钛层，所述钛层覆盖所述氧化物半导体层上所述沟道区的两侧区域的步骤还包括以下步骤：对所述钛层进行图案化处理，去除除所述氧化物半导体层上所述沟道区的两侧区域、所述栅极绝缘层和所述栅极上方之外的钛层。
进一步的，在一些实施方式中，所述钛层覆盖所述衬底基板的整面。
进一步的，在一些实施方式中，所述钛层的厚度为
进一步的，在一些实施方式中，在所述氧化钛层上方形成源极和漏极之前还包括以下步骤：
在所述氧化钛层上形成层间介质层；
在所述源极区和所述漏极区上方的所述氧化钛层和层间介质层上设置第一过孔，所述源极和所述漏极通过所述第一过孔分别和所述源极区与所述漏极区接触。
本申请还提供一种显示面板，所述显示面板包括如上所述的TFT基板。
和现有技术相比，本申请具有以下技术效果和优点：
本申请提供了一种TFT基板及其制造方法，显示面板，通过在所述TFT基板中增加一金属钛层，所述钛层在有源层相应部位导体化处理过程中夺取有源层中的O原子，在实现导体化的同时钛层被氧化，被氧化的钛层可有效阻挡其上方膜层H原子和O原子的含量变化对薄膜晶体管电性的影响。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为示出本申请实施例1提供的TFT基板100的结构示意图。
图2为示出本申请实施例2提供的TFT基板200的结构示意图。
图3为示出本申请实施例3提供的TFT基板300的结构示意图。
图4为示出本申请提供的TFT基板的制造方法流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本申请提供一种TFT基板及其制造方法，显示面板。以下将分别进行详细说明。
请参考图1，图1为本申请实施例1的TFT基板的结构示意图。在本申请的实施例1中，提供一种TFT基板100，包括衬底基板101，衬底基板101可以为玻璃基板，也可以为柔性基板，比如聚酰亚胺基板。
有源层102，设置于衬底基板101上方；有源层102包括沟道区1021、源极区1022和漏极区1023；沟道区1021的材料为氧化物半导体，源极区1022和漏极区1023的材料为导体化氧化物半导体。所述氧化物半导体可以为铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铟锡锌氧化物(ITZO)或铟镓锌锡氧化物(IGZTO)等，在这里不做特别限制。所述导体化氧化物半导体是指前述氧化物半导体经导体化处理之后而得到的材料。有源层102的厚度为
栅极绝缘层103和栅极104，依次设置于沟道区1021上。栅极绝缘层103的材料可以为氮化硅或氧化硅，厚度为
栅极104的材料可以为Mo/Cu、Ti/Cu、Mo/Al/Mo、Al/Mo或者是Mo/Ti/Cu，厚度为
氧化钛层105，覆盖源极区1022及漏极区1023，氧化钛层105的厚度为
源极106和漏极107，设置于氧化钛层105上方，源极106和漏极107的材料可以为Mo/Cu、Ti/Cu、Mo/Al/Mo、Al/Mo或者是Mo/Ti/Cu。氧化钛层105上设置有第一过孔108，源极106和漏极107通过第一过孔108分别和源极区1022与漏极区1023接触。
TFT基板100还包括：
遮光层109，设置于衬底基板101上，遮光层109的面积大于有源层102的面积，且遮光层109在衬底基板101上的正投影覆盖有源层102在衬底基板101上的正投影，以使遮光层109可以对有源层102全部遮蔽，能够避免有源层102受到光线照射而导致TFT阈值电压负漂。遮光层109可以是单层膜，也可以是双层膜，材料可以选择Mo，Al，Cu，Ti中的一种或者两种以上组合而成的合金，厚度为
缓冲层110，设置于衬底基板101上并覆盖遮光层109。具体地，缓冲层110可以为单层或多层氮化硅或氧化硅，厚度
层间介质层111，设置于氧化钛层105和源极106与漏极107之间，第一过孔108贯穿层间介质层111和氧化钛层105。层间介质层111可以为SiOx薄膜，厚度在
之间。
缓冲层110和层间介质层111上开设有第二过孔112，第二过孔112贯穿缓冲层110和层间介质层111。源极106通过第二过孔112与遮光层109接触。第二过孔112位于第一过孔108远离沟道区1021的一侧。
钝化层113，设置于层间介质层111上并覆盖源极106和漏极107，钝化层113可以采用氮化硅或氧化硅，钝化层113的厚度为
本申请提供一种顶栅型自对准结构的TFT基板，在有源层102上的源极区1022和漏极区1023上覆盖一层氧化钛层105，氧化钛层105以及栅极绝缘层103和栅极104可以有效地阻挡上方膜层，比如层间介质层111等的H原子和O原子对有源层的影响。致密性高的氧化钛层105覆盖在源极区1022和漏极区1023，与沟道区1021上方的栅极绝缘层103紧密接触，对沟道区的两侧面提供保护，提高TFT基板的电学稳定性和可靠性。
请参考图2，图2为本申请实施例2的TFT基板200的结构示意图。在本申请的实施例2中，TFT基板200的结构和实施例1提供的TFT基板100的结构的不同之处为氧化钛层205的结构，其余结构都相同。
在本实施例中，TFT基板200包括：
衬底基板201。
有源层202，设置于衬底基板201上方；有源层202包括沟道区2021、源极区2022和漏极区2023。
栅极绝缘层203和栅极204，依次设置于沟道区2021上方。
氧化钛层205，覆盖有源层202以及有源层202上方的栅极绝缘层203和栅极204。具体地，本实施例的TFT基板200中的氧化钛层205覆盖源极区2022和漏极区2023外，还覆盖沟道区2021上方的栅极绝缘层203和栅极204。除了在源极区2022和漏极区2023设置氧化钛层205对其进行保护外，还对沟道区2021提供更多一层的保护，更有效的阻挡上方膜层H原子和O原子的含量变化对有源层202电导率的影响，既能提高源极区2022和漏极区2023作为导体的电学稳定性，又能避免沟道区2021从半导体变成导体，提升了TFT基板200的应用可靠性。
源极206和漏极207，设置于氧化钛层205上方。氧化钛层205上设置有第一过孔208，源极206和漏极207通过第一过孔208分别和源极区2022与漏极区2023接触。
TFT基板200还包括：
遮光层209，设置于衬底基板201上，遮光层209的面积大于有源层202的面积，且遮光层209在衬底基板201上的正投影覆盖有源层202在衬底基板201上的正投影。
缓冲层210，设置于衬底基板201上并覆盖遮光层209。
层间介质层211，设置于氧化钛层205和源极206与漏极207之间。第一过孔208贯穿层间介质层211和氧化钛层205。
缓冲层210和层间介质层211上开设有第二过孔212，第二过孔212贯穿缓冲层210和层间介质层211。源极206通过第二过孔212与遮光层209接触。第二过孔212位于第一过孔208远离沟道区2021的一侧。
钝化层213，设置于层间介质层211上并覆盖源极206和漏极207。
请参考图3，图3是本申请实施例3的TFT基板300的结构示意图。在本申请的实施例3中，TFT基板300的结构和实施例1提供的TFT基板100的结构的不同之处为氧化钛层305的结构以及源极306与遮光层309的连接方式，其他结构都相同。
在本实施例中，TFT基板300包括：
衬底基板301。
有源层302，设置于衬底基板301上方；有源层302包括沟道区3021、源极区3022和漏极区3023。
栅极绝缘层303和栅极304，依次设置于沟道区3021上方。
氧化钛层305，覆盖有源层302以及有源层302上方的栅极绝缘层303和栅极304。具体地，本实施例的TFT基板300中的氧化钛层305除了覆盖有源层302以及有源层302上的栅极绝缘层303和栅极304外，还覆盖所述衬底基板301并与衬底基板301直接接触。本实施例的氧化钛层305除了可以阻挡上方膜层H原子和O原子对薄膜晶体管器件的电性产生影响外，还具有层间介质层的作用。由于氧化钛层305的高致密性和绝缘性，覆盖衬底基板301的氧化钛层305可以作为介电层，因此，在其他实施例中，TFT基板可以不用设置层间介质层，节省一道制备工序。
源极306和漏极307，设置于氧化钛层305上方。氧化钛层305上设置有第一过孔308，源极306和漏极307通过第一过孔308分别和源极区3022与漏极区3023接触。
TFT基板300还包括：
遮光层309，设置于衬底基板301上，遮光层309的面积大于有源层302的面积，且遮光层309在衬底基板301上的正投影覆盖有源层302在衬底基板301上的正投影。
缓冲层310，设置于衬底基板301上并覆盖遮光层309。
层间介质层311，设置于氧化钛层305和源极306与漏极307之间，第一过孔308贯穿层间介质层311和氧化钛层305。
缓冲层310、氧化钛层305和层间介质层311上开设有第二过孔312，第二过孔312贯穿缓冲层310、氧化钛层305和层间介质层311。源极306通过第二过孔312与遮光层309接触。
钝化层313，设置于层间介质层311上并覆盖源极306和漏极307。
请参考图4，图4为前述TFT基板的制造方法流程示意图。请一并参考图1至3，所述制造方法包括以下步骤：
步骤101：提供衬底基板，在所述衬底基板上形成遮光层，在所述衬底基板上形成一覆盖所述遮光层的缓冲层。
具体地，在所述衬底基板上通过沉积一层或双层金属膜层来制备遮光层，所述金属膜层的厚度在
之间，所述金属膜层的材料可以为Mo，Al，Cu，Ti中的一种以上一种或者两种以上组合而成的合金。在所述衬底基板上沉积氮化硅或者氧化硅，作为缓冲层，所述缓冲层的整体厚度在
步骤102：在所述缓冲层上形成氧化物半导体层，图案化所述氧化物半导体层，在所述图案化的氧化物半导体层上定义沟道区，在所述沟道区上依次形成栅极绝缘层和栅极。
具体地，在所述缓冲层上沉积一层氧化物半导体层，并图案化所述氧化物半导体层，使所述氧化物半导体层与遮光层对应，遮光层在衬底基板上的正投影覆盖氧化物半导体层在衬底基板上的正投影。在所述图案化的氧化物半导体层上定义出沟道区，在所述图案化的氧化物半导体层上沉积氮化硅或氧化硅作为栅极绝缘层，再在所述栅极绝缘层上沉积一层金属作为栅极，通过一道黄光制程制备所述栅极绝缘层和所述栅极，先刻蚀出所述栅极的图形，使所述栅极和所述沟道区相对应，再以所述栅极为自对准，刻蚀栅极绝缘层，只在栅极的下方存在所述栅极绝缘层，其余部分的栅极绝缘层材料被刻蚀掉。
步骤103：在所述衬底基板上形成钛层。
具体地，通过化学气相沉积(CVD)的方法在所述衬底基板上沉积一层金属钛层，限于工艺制约，所述钛层的厚度要大于
若过厚，钛层在后续的氧化处理过程会氧化不完全，故所述钛层的厚度小于
值得说明的是，此处的形成包括沉积和图案化处理两个步骤。
在本实施例中，所述钛层沉积在所述衬底基板上并覆盖所述氧化物半导体层、所述栅极绝缘层和所述栅极。
在其他一些实施例中，在所述衬底基板上沉积一层金属钛层后，还需要对所述钛层进行图案化处理，去除除所述氧化物半导体层上所述沟道区的两侧区域、所述栅极绝缘层和所述栅极上方之外的钛层，使所述钛层只覆盖所述氧化物半导体层、所述栅极绝缘层和所述栅极。
在其他一些实施例中，除刻蚀掉与所述衬底基板直接接触的钛层外，还可以去除覆盖所述栅极的钛层。
步骤104：对所述氧化物半导体层上所述沟道区的两侧区域进行导体化处理。所述沟道区的两侧区域被导体化后形成源极区和漏极区，所述氧化物半导体层形成有源层；所述钛层被氧化形成氧化钛层。
具体地，所述导体化处理包括高温退火处理。在含氧氛围中，比如在O2与Ar的混合气体中，对钛层进行高温退火处理，钛层被氧化的过程中，夺取氧化物半导体层上沟道区两侧的O原子，使沟道区的两侧的含氧量降低，变成导体，形成源极区和漏极区。而氧化物半导体层的沟道区由于栅极绝缘层和栅极的保护，含氧量不变，仍然为半导体。氧化物半导体层形成TFT基板的有源层。钛层夺取O原子后，被氧化形成氧化钛层，能够阻挡其上方膜层如层间介质层中H原子和O原子含量变化对有源层的影响。
步骤105：在所述氧化钛层上形成层间介质层；在所述源极区和所述漏极区上方的所述氧化钛层和层间介质层上设置第一过孔，在所述层间介质层上方形成源极和漏极，所述源极和所述漏极通过所述第一过孔分别和所述源极区与所述漏极区接触。
具体地，在所述缓冲层上沉积氮化硅或氧化硅并覆盖所述氧化钛层、栅极绝缘层和栅极，作为层间介质层。利用同一道黄光工艺对所述源极区和所述漏极区上方的所述层间介质层和所述氧化钛层刻蚀，形成两个贯穿的第一过孔。利用同一道黄光工艺对所述缓冲层、所述氧化钛层和所述层间介质层进行刻蚀，在所述缓冲层、所述氧化钛层和所述层间介质层上形成贯穿的第二过孔。所述第二过孔位于第一过孔远离所述沟道区的一侧。
在所述层间介质层上沉积一层金属层，并图案化，作为源极和漏极。所述源极和所述漏极分别通过所述第一过孔与所述源极区和所述漏极区接触连接。所述源极通过所述第二过孔与所述遮光层连接，以实现遮光层的讯号连接。
最后在所述源极和所述漏极上沉积无机膜层作为钝化层。
本申请提供的TFT基板的制造方法，在衬底基板上形成一层钛层，所述所述钛层覆盖所述氧化物半导体层上所述沟道区的两侧区域；在高温退火处理后，金属钛层夺取氧化物半导体层中的氧原子，在氧化物半导体层相应部位导体化的同时在导体化部位上形成氧化钛层。氧化钛层可以阻挡上方膜层的H原子和O原子含量变化对有源层的电性影响。该方法能够在不增加工艺复杂性的基础上实现有源层相应部位的导体化且提高了TFT基板的可靠性。
本申请还提供了一种显示面板，包括前述的TFT基板。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请所提供的一种进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种TFT基板，其特征在于，包括：
衬底基板；
有源层，设置于所述衬底基板上方；所述有源层包括沟道区、源极区和漏极区；所述沟道区的材料为氧化物半导体，所述源极区和所述漏极区的材料为导体化氧化物半导体；
栅极绝缘层和栅极，依次设置于所述沟道区上；
氧化钛层，覆盖所述源极区和所述漏极区；
源极和漏极，设置于所述氧化钛层上方，所述氧化钛层上设置有第一过孔，所述源极和所述漏极通过所述第一过孔分别和所述源极区与所述漏极区接触。
2.如权利要求1所述的TFT基板，其特征在于，所述氧化钛层还覆盖所述栅极绝缘层和所述栅极。
3.如权利要求1所述的TFT基板，其特征在于，所述氧化钛层覆盖所述衬底基板的整面。
4.如权利要求1所述的TFT基板，其特征在于，所述TFT基板还包括：
层间介质层，设置于所述氧化钛层和所述源极与所述漏极之间，所述第一过孔贯穿所述层间介质层和所述氧化钛层。
5.一种TFT基板的制造方法，其特征在于，所述制造方法包括以下步骤：
提供衬底基板；
在所述衬底基板上方形成氧化物半导体层，图案化所述氧化物半导体层，在所述图案化的氧化物半导体层上定义沟道区，在所述沟道区上依次形成栅极绝缘层和栅极；
在衬底基板上形成钛层，所述钛层覆盖所述氧化物半导体层上所述沟道区的两侧区域；
对所述氧化物半导体层上所述沟道区的两侧区域进行导体化处理，所述沟道区的两侧区域被导体化后形成源极区和漏极区，所述氧化物半导体层形成有源层；所述钛层被氧化形成氧化钛层；
在所述源极区和所述漏极区上方的所述氧化钛层上开设第一过孔，在所述氧化钛层上方形成源极和漏极，所述源极和所述漏极分别通过所述第一过孔与所述源极区和所述漏极区接触。
6.如权利要求5所述的制造方法，其特征在于，在所述衬底基板上形成钛层，所述钛层覆盖所述氧化物半导体层上所述沟道区的两侧区域的步骤还包括以下步骤：对所述钛层进行图案化处理，去除除所述氧化物半导体层上所述沟道区的两侧区域、所述栅极绝缘层和所述栅极上方之外的钛层。
7.如权利要求5所述的制造方法，其特征在于，所述钛层覆盖所述衬底基板的整面。
8.如权利要求5所述的制造方法，其特征在于，所述钛层的厚度为
9.如权利要求5所述的制造方法，其特征在于，在所述氧化钛层上方形成源极和漏极之前还包括以下步骤：
在所述氧化钛层上形成层间介质层；
在所述源极区和所述漏极区上方的所述氧化钛层和层间介质层上设置第一过孔，所述源极和所述漏极通过所述第一过孔分别和所述源极区与所述漏极区接触。
10.一种显示面板，其特征在于，所述显示面板包括如权利要求1至4任一项所述的TFT基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010795044.3A CN112002763A (zh) | 2020-08-10 | 2020-08-10 | 一种tft基板及其制造方法、显示面板 |
| PCT/CN2020/113165 WO2022032754A1 (zh) | 2020-08-10 | 2020-09-03 | 一种tft基板及其制造方法、显示面板 |
| US17/052,148 US20230095169A1 (en) | 2020-08-10 | 2020-09-03 | Thin film transistor substrate, manufacturing method thereof, and display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010795044.3A CN112002763A (zh) | 2020-08-10 | 2020-08-10 | 一种tft基板及其制造方法、显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112002763A true CN112002763A (zh) | 2020-11-27 |
Family
ID=73462939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010795044.3A Pending CN112002763A (zh) | 2020-08-10 | 2020-08-10 | 一种tft基板及其制造方法、显示面板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230095169A1 (zh) |
| CN (1) | CN112002763A (zh) |
| WO (1) | WO2022032754A1 (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114335012A (zh) * | 2021-12-23 | 2022-04-12 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN114334664A (zh) * | 2021-12-23 | 2022-04-12 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及制备方法 |
| CN114400231A (zh) * | 2021-12-21 | 2022-04-26 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法、显示装置 |
| CN114628529A (zh) * | 2022-03-10 | 2022-06-14 | 武汉华星光电半导体显示技术有限公司 | 驱动背板及其制备方法、显示面板 |
| CN114883345A (zh) * | 2022-05-06 | 2022-08-09 | 深圳市华星光电半导体显示技术有限公司 | 驱动背板及其制备方法、显示面板 |
| CN114975480A (zh) * | 2022-05-09 | 2022-08-30 | Tcl华星光电技术有限公司 | 显示面板及其制备方法 |
| WO2022252327A1 (zh) * | 2021-06-02 | 2022-12-08 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制造方法、阵列基板以及显示面板 |
| GB2612901A (en) * | 2021-10-21 | 2023-05-17 | Lg Display Co Ltd | Thin film transistor substrate and display device comprising the same |
| CN116190413A (zh) * | 2021-12-24 | 2023-05-30 | 北京超弦存储器研究院 | 半导体结构的制作方法及半导体结构 |
| WO2023123545A1 (zh) * | 2021-12-28 | 2023-07-06 | 惠州华星光电显示有限公司 | 显示装置及显示装置的制备方法 |
| US20240030350A1 (en) * | 2021-12-08 | 2024-01-25 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Driving substrate, preparation method thereof, and display panel |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315277A (zh) * | 2010-07-05 | 2012-01-11 | 索尼公司 | 薄膜晶体管和显示装置 |
| CN104393000A (zh) * | 2014-10-20 | 2015-03-04 | 上海天马微电子有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN104756253A (zh) * | 2012-11-05 | 2015-07-01 | 索尼公司 | 半导体设备、显示单元以及电子装置 |
| CN106537567A (zh) * | 2014-07-16 | 2017-03-22 | 株式会社日本有机雷特显示器 | 晶体管、显示装置和电子设备 |
| CN106935658A (zh) * | 2017-05-05 | 2017-07-07 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
| CN107452808A (zh) * | 2017-07-04 | 2017-12-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN107799570A (zh) * | 2017-10-09 | 2018-03-13 | 深圳市华星光电半导体显示技术有限公司 | 顶栅自对准金属氧化物半导体tft及其制作方法 |
| US20180090620A1 (en) * | 2016-09-29 | 2018-03-29 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| CN110649044A (zh) * | 2019-09-30 | 2020-01-03 | 厦门天马微电子有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102690047B1 (ko) * | 2017-11-29 | 2024-07-29 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치 |
| KR102710197B1 (ko) * | 2019-04-01 | 2024-09-26 | 삼성디스플레이 주식회사 | 압력 센서를 갖는 터치 감지 유닛과 그를 포함하는 표시 장치 |
-
2020
- 2020-08-10 CN CN202010795044.3A patent/CN112002763A/zh active Pending
- 2020-09-03 WO PCT/CN2020/113165 patent/WO2022032754A1/zh active Application Filing
- 2020-09-03 US US17/052,148 patent/US20230095169A1/en not_active Abandoned
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315277A (zh) * | 2010-07-05 | 2012-01-11 | 索尼公司 | 薄膜晶体管和显示装置 |
| CN104756253A (zh) * | 2012-11-05 | 2015-07-01 | 索尼公司 | 半导体设备、显示单元以及电子装置 |
| CN106537567A (zh) * | 2014-07-16 | 2017-03-22 | 株式会社日本有机雷特显示器 | 晶体管、显示装置和电子设备 |
| CN104393000A (zh) * | 2014-10-20 | 2015-03-04 | 上海天马微电子有限公司 | 一种阵列基板及其制作方法、显示装置 |
| US20180090620A1 (en) * | 2016-09-29 | 2018-03-29 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| CN106935658A (zh) * | 2017-05-05 | 2017-07-07 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
| CN107452808A (zh) * | 2017-07-04 | 2017-12-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN107799570A (zh) * | 2017-10-09 | 2018-03-13 | 深圳市华星光电半导体显示技术有限公司 | 顶栅自对准金属氧化物半导体tft及其制作方法 |
| CN110649044A (zh) * | 2019-09-30 | 2020-01-03 | 厦门天马微电子有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022252327A1 (zh) * | 2021-06-02 | 2022-12-08 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制造方法、阵列基板以及显示面板 |
| GB2612901B (en) * | 2021-10-21 | 2024-09-11 | Lg Display Co Ltd | Thin film transistor substrate and display device comprising the same |
| GB2612901A (en) * | 2021-10-21 | 2023-05-17 | Lg Display Co Ltd | Thin film transistor substrate and display device comprising the same |
| US20240030350A1 (en) * | 2021-12-08 | 2024-01-25 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Driving substrate, preparation method thereof, and display panel |
| CN114400231A (zh) * | 2021-12-21 | 2022-04-26 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法、显示装置 |
| CN114334664A (zh) * | 2021-12-23 | 2022-04-12 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及制备方法 |
| CN114335012A (zh) * | 2021-12-23 | 2022-04-12 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN116190413A (zh) * | 2021-12-24 | 2023-05-30 | 北京超弦存储器研究院 | 半导体结构的制作方法及半导体结构 |
| WO2023123545A1 (zh) * | 2021-12-28 | 2023-07-06 | 惠州华星光电显示有限公司 | 显示装置及显示装置的制备方法 |
| CN114628529B (zh) * | 2022-03-10 | 2024-02-13 | 武汉华星光电半导体显示技术有限公司 | 驱动背板及其制备方法、显示面板 |
| CN114628529A (zh) * | 2022-03-10 | 2022-06-14 | 武汉华星光电半导体显示技术有限公司 | 驱动背板及其制备方法、显示面板 |
| CN114883345A (zh) * | 2022-05-06 | 2022-08-09 | 深圳市华星光电半导体显示技术有限公司 | 驱动背板及其制备方法、显示面板 |
| CN114975480A (zh) * | 2022-05-09 | 2022-08-30 | Tcl华星光电技术有限公司 | 显示面板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022032754A1 (zh) | 2022-02-17 |
| US20230095169A1 (en) | 2023-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112002763A (zh) | 一种tft基板及其制造方法、显示面板 | |
| WO2019071725A1 (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法 | |
| CN107331669B (zh) | Tft驱动背板的制作方法 | |
| CN110071176B (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板 | |
| CN107658345B (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN105849878A (zh) | 具有未图案化的蚀刻停止的motft | |
| CN110416314A (zh) | Tft器件及其制备方法、tft阵列基板 | |
| CN105914134B (zh) | 电子器件、薄膜晶体管、以及阵列基板及其制作方法 | |
| CN110148601B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN111584509B (zh) | 显示面板及其制备方法、显示装置 | |
| WO2022217635A1 (zh) | 一种阵列基板及其制备方法、显示装置 | |
| WO2015043220A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN112490254B (zh) | 一种阵列基板、显示面板及其制备方法 | |
| WO2015067068A1 (zh) | 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 | |
| WO2015165174A1 (zh) | 一种薄膜晶体管及其制作方法、显示基板、显示装置 | |
| WO2022267554A1 (zh) | 薄膜晶体管的制备方法及薄膜晶体管 | |
| CN114883345A (zh) | 驱动背板及其制备方法、显示面板 | |
| WO2021248609A1 (zh) | 一种阵列基板及其制备方法以及显示面板 | |
| CN108538725B (zh) | 薄膜晶体管及其制造方法 | |
| CN113284910B (zh) | 显示背板、制作方法以及显示装置 | |
| WO2020232946A1 (zh) | 改善金属氧化物tft特性的结构与其制作方法 | |
| CN107464848B (zh) | 底栅氧化物半导体薄膜晶体管及其制备方法 | |
| WO2022148260A1 (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板 | |
| CN114823914A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN104701326A (zh) | 阵列基板及其制造方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201127 |