CN107331669B - Tft驱动背板的制作方法 - Google Patents
Tft驱动背板的制作方法 Download PDFInfo
- Publication number
- CN107331669B CN107331669B CN201710465756.7A CN201710465756A CN107331669B CN 107331669 B CN107331669 B CN 107331669B CN 201710465756 A CN201710465756 A CN 201710465756A CN 107331669 B CN107331669 B CN 107331669B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- metal
- gate
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims description 32
- 239000010410 layer Substances 0.000 claims abstract description 291
- 239000011229 interlayer Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims description 60
- 239000002184 metal Substances 0.000 claims description 60
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 23
- 229910044991 metal oxide Inorganic materials 0.000 claims description 20
- 150000004706 metal oxides Chemical class 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 claims description 3
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 238000003860 storage Methods 0.000 description 28
- 238000010586 diagram Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供一种TFT驱动背板的制作方法，先在缓冲层上于屏蔽层电极块的上方形成电容增大槽和第一过孔，在电容增大槽上方形成栅层电极块，再在层间绝缘层上形成与第一过孔相连通的第二过孔，后续信号连接块通过所述第一过孔和第二过孔与屏蔽层电极块相接触，本发明通过先后在缓冲层和层间绝缘层上分别形成第一过孔和第二过孔，避免了对缓冲层和层间绝缘层一起开孔所造成的器件电性异常，并且通过在缓冲层上设置电容增大槽，相对于现有技术，减薄了栅层电极块与屏蔽层电极块所形成的存储电容的介质层的厚度，从而有效提高了存储电容的电荷存储能力，进而可使存储电容所占用的面积相应减小，增大TFT驱动背板的开口率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT驱动背板的制作方法。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是目前液晶显示装置(Liquid CrystalDisplay，LCD)和有源矩阵驱动式有机电致发光显示装置(Active Matrix Organic Light-Emitting Diode，简称AMOLED)中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。
薄膜晶体管具有多种结构，制备相应结构的薄膜晶体管有源层的材料也具有多种，其中，金属氧化物薄膜晶体管(metal oxide TFT)具有场效应迁移率高(≥10cm2/V·s)、制备工艺简单、大面积沉积均匀性好、响应速度快及可见光范围内透过率高等特点，被认为是显示器朝着大尺寸及柔性化方向发展的最有潜力的背板技术。
由于金属氧化物薄膜对酸非常敏感，即便是弱酸也能快速腐蚀氧化物半导体，同时，TFT器件中金属氧化物半导体层通常设置的很薄，一般在30-50nm之间，即便在500:1比例稀释的氢氟酸(HF)中，只需要几秒钟就可以被刻蚀完，而大多数金属则需要在强酸下刻蚀，并且速率较慢，因此，对于底栅结构的金属氧化物薄膜晶体管，在金属氧化物半导体上刻蚀金属层而形成源、漏电极时很容易破坏金属氧化物半导体本身，所以顶栅型(Topgate)金属氧化物薄膜晶体管结构就成为目前主要的发展方向。
如图1所示，现有技术中的顶栅型金属氧化物的TFT驱动背板主要包括：衬底基板100、缓冲层(Buffer)200、有源层300、栅绝缘层450、栅金属层400、层间绝缘层(interlayerdielectric，ILD)500、源极610、漏极620、钝化层(PV)700和像素电极800，进一步地，为了避免光线照射到有源层300而影响薄膜晶体管的性能，在TFT驱动背板中，在缓冲层200与衬底基板100之间还设置有避免光线照射到有源层300上的金属屏蔽层900。
随着像素技术开发的需求，如何增大存储电容成为一个重要的关注点，现有技术中为达到增大存储电容的目的，如图1所示，在薄膜晶体管为顶栅型结构的驱动背板中，利用位于缓冲层200下方的金属屏蔽层900与后续的栅金属层400形成存储电容来增大存储电容。具体地，为了在金属屏蔽层900上施加信号，金属屏蔽层900需要通过位于层间绝缘层500上的连接部550与后续设置的公共电极等电性连接；其中，连接部550需要通过贯穿缓冲层200和层间绝缘层500的第一过孔250与金属屏蔽层900电性连接，因此需要对缓冲层200以及层间绝缘层500进行蚀刻开孔，由于有源层300上方的用于使有源层300与源极610和漏极620相连接的第二过孔580的深度小于该第一过孔250的深度，如果选择对缓冲层200和层间绝缘层500一次蚀刻开孔完成，那么有源层300上与源极610和漏极620相接触的源漏极接触区就会被长时间过刻，从而影响薄膜晶体管的性能，另一方面，所述缓冲层200通常都具有一定的厚度，因此如果缓冲层200太厚就会减弱存储电容的电容效果。
发明内容
本发明的目的在于提供一种TFT驱动背板的制作方法，能够避免缓冲层和层间绝缘层一起开孔所造成的器件电性异常，并能够有效提高存储电容的电荷存储能力，减小存储电容所占用面积，增大开口率。
为实现上述目的，本发明提供一种TFT驱动背板的制作方法，包括如下步骤：
步骤S1、提供一基板，在所述基板上划分出并列排布的TFT形成区和电容形成区，在所述基板上沉积形成金属屏蔽层，对该金属屏蔽层进行图案化处理得到分别位于所述TFT形成区和电容形成区上方的金属遮光块和屏蔽层电极块；
步骤S2、在所述金属遮光块、屏蔽层电极块及基板上依次沉积形成缓冲层及金属氧化物半导体层，对该金属氧化物半导体层进行图案化处理得到对应位于所述金属遮光块上方的有源层；
步骤S3、对所述缓冲层进行图案化处理，在所述屏蔽层电极块的上方形成相间隔的电容增大槽及第一过孔；
步骤S4、在所述缓冲层及有源层上依次沉积形成绝缘层及栅极金属层，对该栅极金属层和绝缘层进行图案化处理，由该栅极金属层得到位于所述TFT形成区上方的栅极及对应位于所述电容增大槽上方的栅层电极块，由该绝缘层得到对应位于栅极和栅层电极块下方的栅极绝缘层；
步骤S5、在所述栅极、有源层及缓冲层上沉积形成层间绝缘层，对该层间绝缘层进行图案化处理，在所述层间绝缘层上形成对应于所述第一过孔上方与该第一过孔相连通的第二过孔以及分别对应于所述有源层两侧上方的第三过孔与第四过孔；
步骤S6、在所述层间绝缘层上沉积形成源漏极金属层，对该源漏极金属层进行图案化处理，得到对应位于所述屏蔽层电极块上方的信号连接块以及分别位于所述TFT形成区上方的源极与漏极，所述信号连接块通过所述第一过孔和第二过孔与所述屏蔽层电极块相接触，所述源极和漏极分别通过第三过孔、第四过孔与所述有源层的两侧相接触。
所述步骤S1中，所沉积形成的金属屏蔽层的厚度为
所述金属屏蔽层的材料为钼、铝、铜、钛中的一种或多种的合金。
所述步骤S2中，所沉积形成的缓冲层的厚度为所述缓冲层为氧化硅层、氮化硅层或两者的组合。
所述步骤S2中，所沉积形成的金属氧化物半导体层的厚度为 
所述金属氧化物半导体层的材料为铟镓锌氧化物、铟锌锡氧化物或铟镓锌锡氧化物。
所述步骤S4还包括，以所述栅极及栅极绝缘层为阻挡层，通过等离子掺杂工艺对所述有源层进行离子掺杂，使得所述有源层上未被所述栅极与栅极绝缘层覆盖的区域的导电性增强。
所述步骤S4中，所沉积形成的绝缘层厚度为
所述绝缘层为氧化硅层、氮化硅层或两者的组合；所沉积形成的栅极金属层厚度为 
所述栅极金属的材料为钼、铝、铜、钛中的一种或多种的合金。
所述步骤S5中，所沉积形成的层间绝缘层的厚度为所述层间绝缘层为氧化硅层、氮化硅层或两者的组合。
所述步骤S6中，所沉积形成的源漏极金属层的厚度为
所述源漏极金属层的材料为钼、铝、铜、钛中的一种或多种的合金。
所述的TFT驱动背板的制作方法还包括步骤S7、在所述层间绝缘层、信号连接块、源极及漏极上沉积形成钝化层，对该钝化层进行图案化处理，在所述钝化层上形成对应于所述漏极上方的第五过孔，在所述钝化层上沉积并图案化形成像素电极，所述像素电极通过第五过孔与所述漏极相接触。
所述步骤S7中，所沉积形成的钝化层的厚度为
所述钝化层为氧化硅层、氮化硅层或两者的组合。
本发明的有益效果：本发明提供的一种TFT驱动背板的制作方法，先在缓冲层上于屏蔽层电极块的上方形成电容增大槽和第一过孔，在电容增大槽上方形成栅层电极块，再在层间绝缘层上形成与第一过孔相连通的第二过孔，后续信号连接块通过所述第一过孔和第二过孔与所述屏蔽层电极块相接触，通过先后在缓冲层和层间绝缘层上分别形成第一过孔和第二过孔，避免了对缓冲层和层间绝缘层一起开孔所造成的器件电性异常，并且通过在缓冲层上设置电容增大槽，相对于现有技术，减薄了栅层电极块与屏蔽层电极块所形成的存储电容的介质层的厚度，从而有效提高了存储电容的电荷存储能力，进而可使存储电容所占用的面积相应减小，增大TFT驱动背板的开口率。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其他有益效果显而易见。
附图中，
图1为现有一TFT驱动背板的结构示意图；
图2为本发明的TFT驱动背板的制作方法的流程示意图；
图3为本发明的TFT驱动背板的制作方法的步骤S1的示意图；
图4-5为本发明的TFT驱动背板的制作方法的步骤S2的示意图；
图6为本发明的TFT驱动背板的制作方法的步骤S3的示意图；
图7-9为本发明的TFT驱动背板的制作方法的步骤S4的示意图；
图10-11为本发明的TFT驱动背板的制作方法的步骤S5的示意图；
图12-13为本发明的TFT驱动背板的制作方法的步骤S6的示意图；
图14-15为本发明的TFT驱动背板的制作方法一具体实施例中步骤S7的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图2，本发明提供一种TFT驱动背板的制作方法，包括如下步骤：
步骤S1、如图3所示，提供一基板10，在所述基板10上划分出并列排布的TFT形成区和电容形成区，在所述基板10上沉积形成金属屏蔽层，依次利用黄光工艺和刻蚀工艺对该金属屏蔽层进行图案化处理，得到分别位于所述TFT形成区和电容形成区上方的金属遮光块101和屏蔽层电极块102。
具体地，所述步骤S1中，所沉积形成的金属屏蔽层的厚度为 
所述金属屏蔽层的材料为钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种的合金。
步骤S2、如图4-5所示，在所述金属遮光块101、屏蔽层电极块102及基板10上依次沉积形成缓冲层20及金属氧化物半导体层30，依次利用黄光工艺和刻蚀工艺对该金属氧化物半导体层30进行图案化处理得到对应位于所述金属遮光块101上方的有源层35。
具体地，所述步骤S2中，所沉积形成的缓冲层20的厚度为
所述缓冲层20为氧化硅(SiOx)层、氮化硅(SiNx)层或两者的组合。
具体地，所述步骤S2中，所沉积形成的金属氧化物半导体层30的厚度为
所述金属氧化物半导体层30的材料为铟镓锌氧化物(IGZO)、铟锌锡氧化物(IZTO)或铟镓锌锡氧化物(IGZTO)。
步骤S3、如图6所示，依次利用黄光工艺和刻蚀工艺对所述缓冲层20进行图案化处理，在所述屏蔽层电极块102的上方形成相间隔的电容增大槽21及第一过孔22。
具体地，该步骤S3中所形成的电容增大槽21对应于后续形成的存储电容的区域，通过在缓冲层20上形成电容增大槽21，可以减薄存储电容两片电极之间的介质层的厚度，进而提高存储电容的电荷存储能力。
步骤S4、如图7-9所示，在所述缓冲层20及有源层35上依次沉积形成绝缘层40及栅极金属层50，对该栅极金属层50和绝缘层40进行图案化处理，由该栅极金属层50得到位于所述TFT形成区上方的栅极55及对应位于所述电容增大槽21上方的栅层电极块52，由该绝缘层40得到对应位于栅极55和栅层电极块52下方的栅极绝缘层45。
具体地，该步骤S4中所形成的栅层电极块52与其下方的屏蔽层电极块102共同构成了存储电容，由于栅层电极块52与屏蔽层电极块102之间的缓冲层20上开设了电容增大槽21，相对于现有技术，相当于减薄了存储电容中介质层的厚度，从而增大了该存储电容的电荷存储能力。
具体地，所述步骤S4中对栅极金属层50及绝缘层40进行图案化处理的具体过程为，经过曝光、显影制程在所述栅极金属层50上制作图案化的光阻层58，然后以该光阻层58为遮蔽层，对栅极金属层50进行蚀刻，得到对应图案的栅极55和栅层电极块52，然后通过自对准技术，继续对绝缘层40进行蚀刻，便可得到与栅极55和栅层电极块52的图案相同的栅极绝缘层45
具体地，所述步骤S4还包括，以所述栅极55及栅极绝缘层45为阻挡层，通过等离子掺杂工艺对所述有源层35进行P型离子掺杂或N型离子掺杂，分别用于形成P型TFT或N型TFT，使得所述有源层35上未被所述栅极55与栅极绝缘层45覆盖的区域的导电性增强而形成源漏极接触区，未被掺杂的区域形成沟道区。
具体地，所述步骤S4中，所沉积形成的绝缘层40的厚度为 
所述绝缘层40为氧化硅层、氮化硅层或两者的组合；所沉积形成的栅极金属层50厚度为所述栅极金属层50的材料为钼、铝、铜、钛中的一种或多种的合金。
步骤S5、如图10-11所示，在所述栅极55、有源层35及缓冲层20上沉积形成层间绝缘层60，依次利用黄光工艺和刻蚀工艺对该层间绝缘层60进行图案化处理，在所述层间绝缘层60上形成对应于所述第一过孔22上方与该第一过孔22相连通的第二过孔62以及分别对应于所述有源层35两侧上方的第三过孔63与第四过孔64。
具体地，所述步骤S5中，所沉积形成的层间绝缘层60的厚度为
所述层间绝缘层60为氧化硅层、氮化硅层或两者的组合。
步骤S6、如图12-13所示，在所述层间绝缘层60上沉积形成源漏极金属层70，依次利用黄光工艺和刻蚀工艺对该源漏极金属层70进行图案化处理，得到对应位于所述屏蔽层电极块102上方的信号连接块72以及分别位于所述TFT形成区上方的源极73与漏极74，所述信号连接块72通过所述第一过孔22和第二过孔62与所述屏蔽层电极块102相接触，从而由该信号连接块72对该屏蔽层电极块102输入信号，所述源极73和漏极74分别通过第三过孔63、第四过孔64与所述有源层35的两侧相接触。
具体地，所述步骤S6中，所沉积形成的源漏极金属层70的厚度为
所述源漏极金属层70的材料为钼、铝、铜、钛中的一种或多种的合金。
步骤S7、如图14-15所示，在所述层间绝缘层60、信号连接块72、源极73及漏极74上沉积钝化层80，依次利用黄光工艺和刻蚀工艺对该钝化层80进行图案化处理，在所述钝化层80上形成对应于所述漏极74上方的第五过孔85，在所述钝化层80上沉积并图案化形成像素电极90，所述像素电极90通过第五过孔85与所述漏极74相接触。
具体地，所述步骤S7中，所沉积形成的钝化层80的厚度为
所述钝化层80为氧化硅层、氮化硅层或两者的组合。
本发明的TFT驱动背板的制作方法，通过先后在缓冲层20和层间绝缘层60上分别形成第一过孔22和第二过孔62，从而避免了对缓冲层20和层间绝缘层60一起开孔所造成的器件电性异常，并且通过在缓冲层20上设置电容增大槽，相对于现有技术，减薄了栅层电极块52与屏蔽层电极块102所形成的存储电容的介质层的厚度，从而有效提高了存储电容的电荷存储能力，进而可使存储电容所占用的面积相应减小，增大TFT驱动背板的开口率。
综上所述，本发明提供的一种TFT驱动背板的制作方法，先在缓冲层上于屏蔽层电极块的上方形成电容增大槽和第一过孔，在电容增大槽上方形成栅层电极块，再在层间绝缘层上形成与第一过孔相连通的第二过孔，后续信号连接块通过所述第一过孔和第二过孔与屏蔽层电极块相接触，通过先后在缓冲层和层间绝缘层上分别形成第一过孔和第二过孔，从而避免了对缓冲层和层间绝缘层一起开孔所造成的器件电性异常，并且通过在缓冲层上设置电容增大槽，相对于现有技术，减薄了栅层电极块与屏蔽层电极块所形成的存储电容的介质层的厚度，从而有效提高了存储电容的电荷存储能力，进而可使存储电容所占用的面积相应减小，增大TFT驱动背板的开口率。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
Claims (10)
1.一种TFT驱动背板的制作方法，其特征在于，包括如下步骤：
步骤S1、提供一基板(10)，在所述基板(10)上划分出并列排布的TFT形成区和电容形成区，在所述基板(10)上沉积形成金属屏蔽层，对该金属屏蔽层进行图案化处理得到分别位于所述TFT形成区和电容形成区上方的金属遮光块(101)和屏蔽层电极块(102)；
步骤S2、在所述金属遮光块(101)、屏蔽层电极块(102)及基板(10)上依次沉积形成缓冲层(20)及金属氧化物半导体层(30)，对该金属氧化物半导体层(30)进行图案化处理得到对应位于所述金属遮光块(101)上方的有源层(35)；
步骤S3、对所述缓冲层(20)进行图案化处理，在所述屏蔽层电极块(102)的上方形成相间隔的电容增大槽(21)及第一过孔(22)；
步骤S4、在所述缓冲层(20)及有源层(35)上依次沉积形成绝缘层(40)及栅极金属层(50)，对该栅极金属层(50)和绝缘层(40)进行图案化处理，由该栅极金属层(50)得到位于所述TFT形成区上方的栅极(55)及对应位于所述电容增大槽(21)上方的栅层电极块(52)，由该绝缘层(40)得到对应位于栅极(55)和栅层电极块(52)下方的栅极绝缘层(45)；
步骤S5、在所述栅极(55)、有源层(35)、栅层电极块(52)及缓冲层(20)上沉积形成层间绝缘层(60)，对该层间绝缘层(60)进行图案化处理，在所述层间绝缘层(60)上形成对应于所述第一过孔(22)上方与该第一过孔(22)相连通的第二过孔(62)以及分别对应于所述有源层(35)两侧上方的第三过孔(63)与第四过孔(64)；
步骤S6、在所述层间绝缘层(60)上沉积形成源漏极金属层(70)，对该源漏极金属层(70)进行图案化处理，得到对应位于所述屏蔽层电极块(102)上方的信号连接块(72)以及分别位于所述TFT形成区上方的源极(73)与漏极(74)，所述信号连接块(72)通过所述第一过孔(22)和第二过孔(62)与所述屏蔽层电极块(102)相接触，所述源极(73)和漏极(74)分别通过第三过孔(63)、第四过孔(64)与所述有源层(35)的两侧相接触。
2.如权利要求1所述的TFT驱动背板的制作方法，其特征在于，所述步骤S1中，沉积形成的金属屏蔽层的厚度为
所述金属屏蔽层的材料为钼、铝、铜、钛中的一种或多种的合金。
3.如权利要求1所述的TFT驱动背板的制作方法，其特征在于，所述步骤S2中，沉积形成的缓冲层(20)的厚度为
所述缓冲层(20)为氧化硅层、氮化硅层或两者的组合。
4.如权利要求1所述的TFT驱动背板的制作方法，其特征在于，所述步骤S2中，沉积形成的金属氧化物半导体层(30)的厚度为
所述金属氧化物半导体层(30)的材料为铟镓锌氧化物、铟锌锡氧化物或铟镓锌锡氧化物。
5.如权利要求1所述的TFT驱动背板的制作方法，其特征在于，所述步骤S4还包括，以所述栅极(55)及栅极绝缘层(45)为阻挡层，通过等离子掺杂工艺对所述有源层(35)进行离子掺杂，使得所述有源层(35)上未被所述栅极(55)与栅极绝缘层(45)覆盖的区域的导电性增强。
6.如权利要求1所述的TFT驱动背板的制作方法，其特征在于，所述步骤S4中，沉积形成的绝缘层(40)的厚度为
所述绝缘层(40)为氧化硅层、氮化硅层或两者的组合；沉积形成的栅极金属层(50)厚度为
所述栅极金属层(50)的材料为钼、铝、铜、钛中的一种或多种的合金。
7.如权利要求1所述的TFT驱动背板的制作方法，其特征在于，所述步骤S5中，沉积形成的层间绝缘层(60)的厚度为所述层间绝缘层(60)为氧化硅层、氮化硅层或两者的组合。
8.如权利要求1所述的TFT驱动背板的制作方法，其特征在于，所述步骤S6中，沉积形成的源漏极金属层(70)的厚度为
所述源漏极金属层(70)的材料为钼、铝、铜、钛中的一种或多种的合金。
9.如权利要求1所述的TFT驱动背板的制作方法，其特征在于，还包括步骤S7、在所述层间绝缘层(60)、信号连接块(72)、源极(73)及漏极(74)上沉积钝化层(80)，对该钝化层(80)进行图案化处理，在所述钝化层(80)上形成对应于所述漏极(74)上方的第五过孔(85)，在所述钝化层(80)上沉积并图案化形成像素电极(90)，所述像素电极(90)通过第五过孔(85)与所述漏极(74)相接触。
10.如权利要求9所述的TFT驱动背板的制作方法，其特征在于，所述步骤S7中，沉积形成的钝化层(80)的厚度为
所述钝化层(80)为氧化硅层、氮化硅层或两者的组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710465756.7A CN107331669B (zh) | 2017-06-19 | 2017-06-19 | Tft驱动背板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710465756.7A CN107331669B (zh) | 2017-06-19 | 2017-06-19 | Tft驱动背板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107331669A CN107331669A (zh) | 2017-11-07 |
| CN107331669B true CN107331669B (zh) | 2020-01-31 |
Family
ID=60195455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710465756.7A Active CN107331669B (zh) | 2017-06-19 | 2017-06-19 | Tft驱动背板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107331669B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108461520A (zh) * | 2018-01-09 | 2018-08-28 | 深圳市华星光电半导体显示技术有限公司 | 一种oled背板及其制备方法 |
| CN108257977B (zh) | 2018-01-10 | 2021-01-01 | 京东方科技集团股份有限公司 | 显示背板及其制作方法、显示面板和显示装置 |
| US10553614B2 (en) | 2018-02-05 | 2020-02-04 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Thin-film transistor array substrate and manufacturing method for the same |
| CN108231674A (zh) * | 2018-02-05 | 2018-06-29 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN108511465A (zh) * | 2018-04-28 | 2018-09-07 | 武汉华星光电技术有限公司 | 内嵌式触控阵列基板、显示面板及制造方法 |
| CN108766992B (zh) * | 2018-06-12 | 2021-06-01 | 武汉华星光电半导体显示技术有限公司 | 一种有源矩阵有机发光二极管显示器及其制作方法 |
| CN109461763B (zh) * | 2018-10-17 | 2021-04-27 | Tcl华星光电技术有限公司 | 显示面板的制备方法及显示面板 |
| CN109585516B (zh) | 2018-12-13 | 2021-02-23 | 武汉华星光电半导体显示技术有限公司 | 一种tft驱动背板 |
| CN109755260A (zh) | 2018-12-24 | 2019-05-14 | 惠科股份有限公司 | 一种显示面板、显示面板的制造方法和显示装置 |
| CN110400809A (zh) * | 2019-07-24 | 2019-11-01 | 深圳市华星光电半导体显示技术有限公司 | TFT驱动背板及Micro-LED显示器 |
| CN111312753A (zh) * | 2019-11-29 | 2020-06-19 | 京东方科技集团股份有限公司 | 背板提高开口率的方法、制作方法、背板及显示面板 |
| CN111599750A (zh) * | 2020-05-29 | 2020-08-28 | 福建华佳彩有限公司 | 一种提升容值的补偿电容结构及制作方法 |
| CN111564458B (zh) * | 2020-07-16 | 2020-10-23 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| US11417689B2 (en) | 2020-07-16 | 2022-08-16 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101145566A (zh) * | 2006-09-14 | 2008-03-19 | 爱普生映像元器件有限公司 | 显示装置及其制造方法 |
| CN104393020A (zh) * | 2014-11-21 | 2015-03-04 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101970570B1 (ko) * | 2012-12-18 | 2019-04-19 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시소자 및 그 제조방법 |
-
2017
- 2017-06-19 CN CN201710465756.7A patent/CN107331669B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101145566A (zh) * | 2006-09-14 | 2008-03-19 | 爱普生映像元器件有限公司 | 显示装置及其制造方法 |
| CN104393020A (zh) * | 2014-11-21 | 2015-03-04 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107331669A (zh) | 2017-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107331669B (zh) | Tft驱动背板的制作方法 | |
| CN109148482B (zh) | 显示背板及其制备方法、显示装置 | |
| US9761731B2 (en) | Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device | |
| CN107068770B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示面板 | |
| CN104752420B (zh) | 显示设备的抗静电装置及其制造方法 | |
| CN103354218B (zh) | 阵列基板及其制作方法和显示装置 | |
| CN105390551B (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| WO2019010960A1 (zh) | 阵列基板及其制备方法、显示面板、显示装置 | |
| US9685461B2 (en) | Display device, array substrate and method for manufacturing the same | |
| WO2015100935A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
| EP2953165B1 (en) | Oxide thin film transistor array substrate, manufacturing method thereof, and display panel | |
| CN105514120B (zh) | 一种双栅tft阵列基板及其制造方法和显示装置 | |
| WO2014183422A1 (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| CN110416314A (zh) | Tft器件及其制备方法、tft阵列基板 | |
| WO2019061813A1 (zh) | Esl型tft基板及其制作方法 | |
| US20210366943A1 (en) | Manufacturing method of thin film transistor substrate and thin film transistor substrate | |
| CN107808826A (zh) | 一种底发射顶栅自对准薄膜晶体管的制备方法 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| WO2017219412A1 (zh) | 顶栅型薄膜晶体管的制作方法 | |
| CN103258745A (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN106356306A (zh) | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 | |
| CN111682034A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN106409920B (zh) | 一种薄膜晶体管、阵列基板及其制备方法、显示装置 | |
| US10205029B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
| CN104167447B (zh) | 一种薄膜晶体管及其制备方法、显示基板和显示设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |