CN110400809A - TFT驱动背板及Micro-LED显示器 - Google Patents
TFT驱动背板及Micro-LED显示器 Download PDFInfo
- Publication number
- CN110400809A CN110400809A CN201910671374.9A CN201910671374A CN110400809A CN 110400809 A CN110400809 A CN 110400809A CN 201910671374 A CN201910671374 A CN 201910671374A CN 110400809 A CN110400809 A CN 110400809A
- Authority
- CN
- China
- Prior art keywords
- layer
- tft
- metal
- source
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 138
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 239000010409 thin film Substances 0.000 claims abstract description 47
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 9
- 239000010410 layer Substances 0.000 claims description 271
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 abstract description 10
- 230000008021 deposition Effects 0.000 abstract description 8
- 238000002360 preparation method Methods 0.000 abstract description 8
- 238000002161 passivation Methods 0.000 description 26
- 230000000903 blocking effect Effects 0.000 description 25
- 238000000034 method Methods 0.000 description 10
- 238000000151 deposition Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明揭露一种TFT驱动背板及Micro‑LED显示器，通过在衬底基板的侧面以及下方制备用于连接驱动芯片的金属走线层，减少了大尺寸的Micro‑LED应用中面板拼接时的边框；通过在制备金属走线层的同时，在衬底基板的下表面并相对于所述有源层的位置制备用于阻挡环境光的金属光阻挡层，可以在制备薄膜晶体管的时候节省原有的金属遮光层的沉积和图形化步骤，减少了制备TFT驱动背板时的工艺步骤，节约制备成本。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种用于大尺寸的Micro-LED显示的TFT驱动背板及Micro-LED显示器。
背景技术
Micro-LED技术，即LED微缩化和矩阵化技术，是指在一个芯片上集成的高密度微小尺寸的LED阵列，如LED显示屏每一个像素可定址、单独驱动点亮，将像素点距离从毫米级降低至微米级。Micro-LED的一个重要应用领域是超大尺寸的显示。
目前，Micro-LED所用的驱动背板为顶栅低温多晶硅薄膜晶体管(Top Gate LTPSTFT)。目前低温多晶体硅薄膜晶体管(LTPS)仅能在6代线(玻璃尺寸1.5米×1.85米)进行生产，母板玻璃尺寸较小，在针对超大尺寸的应用方面产能容易遇到瓶颈。
另外，在大尺寸的Micro-LED应用中多采用拼接技术。常规面板的边缘区域为走线和与驱动芯片连接的区域，通常为3-50mm。因此在拼接时的边框会形成黑线，影响显示效果。
因此，如何减少拼接时的边框并减少制备薄膜晶体管驱动背板时的工艺步骤，是目前面向Micro-LED显示应用技术发展急需解决的技术问题。
发明内容
本发明的目的在于，针对现有技术存在的问题，提供一种TFT驱动背板及Micro-LED显示器，可以实现满足大尺寸Micro-LED显示需求，减少拼接时的边框并减少制备薄膜晶体管驱动背板时的工艺步骤。
为实现上述目的，本发明提供了一种TFT驱动背板，包括：一衬底基板；至少一薄膜晶体管，设于所述衬底基板的上方，所述薄膜晶体管包括一有源层；至少一金属光阻挡层，设于所述衬底基板的下表面并相对于所述有源层的位置，用于对所述有源层进行遮光保护；以及一金属走线层，设于所述衬底基板的侧面以及所述金属光阻挡层的下方，用于连接外部驱动芯片。
为实现上述目的，本发明还提供了一种Micro-LED显示器，所述Micro-LED显示器包括本发明所述的TFT驱动背板。
本发明的优点在于：本发明通过在衬底基板的侧面以及下方制备用于连接驱动芯片的金属走线层，减少了大尺寸的Micro-LED应用中面板拼接时的边框；通过在制备金属走线层的同时，在衬底基板的下表面并相对于所述有源层的位置制备用于阻挡环境光的金属光阻挡层，可以在制备薄膜晶体管的时候节省原有的金属遮光层的沉积和图形化步骤，减少了制备TFT驱动背板时的工艺步骤，节约制备成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1A，本发明TFT驱动背板第一实施例的层状结构示意图；
图1B，现有TFT阵列基板第一实施例的层状结构示意图；
图2A，本发明TFT驱动背板第二实施例的层状结构示意图；
图2B，现有TFT阵列基板第二实施例的层状结构示意图；
图3，不同波长的光对薄膜晶体管电性的影响示意图。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的组件或具有相同或类似功能的组件。本发明所提到的方向用语，例如：上、下、左、右、前、后、内、外、侧面等，仅是参考附图的方向。以下通过参考附图描述的实施方式及使用的方向用语是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其它工艺的应用和/或其它材料的使用。
本发明提出了一种新型的适用于大尺寸Micro-LED应用的TFT驱动背板，所述TFT驱动背板包括：一衬底基板；至少一薄膜晶体管，设于所述衬底基板的上方，所述薄膜晶体管包括一有源层；至少一金属光阻挡层(Metal Light Shield Layer)，设于所述衬底基板的下表面并相对于所述有源层的位置，用于对所述有源层进行遮光保护；以及一金属走线层，设于所述衬底基板的侧面以及所述金属光阻挡层的下方，用于连接外部驱动芯片。
可选地，所述薄膜晶体管可以为顶栅氧化物薄膜晶体管，或采用顶栅低温多晶硅技术制成的顶栅低温多晶硅薄膜晶体管。
可选地，所述薄膜晶体管包括单层源/漏金属层或多层源/漏金属层。
具体的，所述TFT驱动背板进一步包括：依次设于所述有源层的沟道区表面的一栅极绝缘层及一栅极金属层，所述栅极金属层构成所述薄膜晶体管的栅极；一介电绝缘层，覆盖所述衬底基板、所述有源层、所述栅极绝缘层及所述栅极金属层；以及一源/漏极金属层，设于所述介电绝缘层上，所述源/漏极金属层构成所述薄膜晶体管的源/漏极，所述源/漏极通过通孔与所述有源层的源/漏极接触区相接触。
采用本发明TFT驱动背板，可以将驱动芯片放置在驱动背板的背面，以压缩面板边框，可以减少大尺寸的Micro-LED应用中面板拼接时的边框，满足大尺寸Micro-LED显示需求。同时，金属光阻挡层能够起到与现有薄膜晶体管中金属遮光层(Shield Metal Layer)相同的作用，因此本发明驱动背板的薄膜晶体管中不再需要金属遮光层，从而在制备薄膜晶体管的时候可以节省原有的金属遮光层的沉积和图形化步骤，进而减少制备TFT驱动背板时的工艺步骤，节约制备成本。
请参阅图1A-1B，其中图1A为本发明TFT驱动背板第一实施例的层状结构示意图，图1B现有TFT阵列基板第一实施例的层状结构示意图作为对比。
如图1A所示，在本实施例中，本发明TFT驱动背板包括：一衬底基板100；至少一设于所述衬底基板100上方的薄膜晶体管(其结构在后文详述)，所述薄膜晶体管包括一有源层(Act)102，所述有源层102包括沟道区1022；至少一金属光阻挡层(Metal Light ShieldLayer)121，设于所述衬底基板100的下表面并相对于所述有源层102的位置，用于对所述有源层102进行遮光保护；一背面绝缘层122，设于所述金属光阻挡层121下表面并覆盖所述金属光阻挡层121及所述衬底基板100下表面；以及一金属走线层123，设于所述衬底基板的侧面以及所述背面绝缘层122的下表面，并通过形成在所述背面绝缘层122上的通孔与所述金属光阻挡层121相接触，用于连接外部驱动芯片。即，在衬底基板100的背面制备金属走线层123的同时制备金属光阻挡层121，金属光阻挡层121能够起到与现有薄膜晶体管中金属遮光层相同的作用，从而在制备薄膜晶体管的时候可以节省原有的金属遮光层的沉积和图形化步骤。
具体的，所述金属光阻挡层121的材料为具有光阻挡作用的金属，例如IZO、CuCa叠加构成的复合层，也可以为其它具有光阻挡作用的金属材料。优选的，所述金属光阻挡层121的长度和宽度均大于所述有源层102的沟道区1022的长度和宽度，且两者中心对齐，从而有效阻挡环境光，以对所述有源层102进行遮光保护。
具体的，所述背面绝缘层122可以为氧化硅(SiOx)层，或氮化硅(SiNx)层，或氮氧化硅(SiOxNy)层。
具体的，所述金属走线层123用于连接外部驱动芯片，以传输外部驱动芯片的驱动IC信号到显示区域。从而可以将驱动芯片放置在驱动背板的背面，以压缩面板边框。优选地，金属走线层123采用透明导电材料(ITO)制成。
本发明通过在制备金属走线层的同时，在衬底基板的下表面并相对于所述有源层的位置制备用于阻挡环境光的金属光阻挡层，可以在制备薄膜晶体管的时候节省原有的金属遮光层的沉积和图形化步骤，减少了制备TFT驱动背板时的工艺步骤，节约制备成本。
在本实施例中，所述薄膜晶体管采用顶栅低温多晶硅(Low Temperature Poly-silicon，简称LTPS)技术制成。LTPS技术是通过成膜、曝光、蚀刻叠加不同图形不同材质的膜层以形成低温多晶硅驱动电路，其为发光器件提供点亮信号以及稳定的电源输入。
优选地，在本实施例中，衬底基板100与有源层102之间还设有缓冲层(Buffer)101。
具体的，在本实施例中，所述TFT驱动背板包括：设于所述衬底基板100上(或设于所述缓冲层101上)的一有源层(Act)102，设于所述有源层102上并覆盖所述有源层102及所述衬底基板100(或所述缓冲层101)的一第一栅极绝缘层(GI1)103，设于所述第一栅极绝缘层103上的一第一栅极金属层(GE1)104，设于所述第一栅极金属层104上并覆盖所述第一栅极金属层104及所述第一栅极绝缘层103的一第二栅极绝缘层(GI2)105，设于所述第二栅极绝缘层105上的一第二栅极金属层(GE2)106，设于所述第二栅极金属层106上并覆盖所述第二栅极金属层106及所述第二栅极绝缘层105的一介电绝缘层107，设于所述介电绝缘层107上的一第一源/漏极金属层(S/D1)108，以及设于所述第一源/漏极金属层108上并覆盖所述第一源/漏极金属层108及所述介电绝缘层107的一第一钝化层(VIA1)109。
所述第一栅极金属层104包括图案化的栅极1041以及所述TFT驱动背板的电容的一第一极板1042，所述第二栅极金属层106包括所述电容的一第二极板1061；所述有源层102包括对应于所述栅极1041的沟道区1022，及位于所述沟道区1022两侧的源/漏极接触区1021；所述第一源/漏极金属层108包括图案化的源/漏极1081，所述源/漏极1081通过通孔与所述源/漏极接触区1021相接触。所述有源层102、所述栅极1041、所述源/漏极1081构成所述TFT驱动背板的薄膜晶体管。
优选地，在本实施例中，所述TFT驱动背板还包括：设于所述第一钝化层109上的一第二源/漏极金属层(S/D2)110，设于所述第二源/漏极金属层110上并覆盖所述第二源/漏极金属层110的一第二钝化层(VIA2)111，设于所述第二钝化层111上的一第三源/漏极金属层(S/D3)112，以及设于所述第三源/漏极金属层112上的一第一透明导电层(ITO1)113。所述第二源/漏极金属层110包括电极连接线1101及第一驱动电源线1102，所述电极连接线1101及所述第一驱动电源线1102分别通过相应的通孔与所述源/漏极1081电连接。所述第三源/漏极金属层112包括图案化的阳极(Anode)1121及第二驱动电源线1122，所述阳极1121通过通孔与所述电极连接线1101相连接。所述第一透明导电层112作为像素电极。本实施例中，所述第一驱动电源线1102用于提供电压驱动信号(VDD)，所述第二驱动电源线112用于提供电源开关信号(VSS)。
本实施例中，所述第二钝化层111上设有一第三钝化层(VIA3)114，通过对所述第三钝化层115蚀刻，以暴露出所述阳极1121及所述第二驱动电源线1122的制备区域。
在本实施例中，所述TFT驱动背板采用三层源/漏金属层。需要说明的是，作为LTPS的主流技术，采用单层源/漏金属层或两层及以上的多层源/漏金属层都是可以采用改进后的本发明所述TFT驱动背板的结构，即在背板背面相对于有源层位置设置一层金属光阻挡层。
具体的，所述衬底基板100可以玻璃基板或采用高分子聚合物制备的柔性基板，高分子聚合物可以为聚酰亚胺(PI)。
具体的，所述缓冲层213可以为氧化硅(SiOx)层或氮化硅(SiNx)层，或者由氧化硅层与氮化硅层叠加构成的复合层。
具体的，所述第一钝化层(VIA1)107、第二钝化层(VIA2)109、第三钝化层(VIA3)113可以采用相同材料制成。
作为对比，如图1B所示，现有技术中TFT阵列基板包括依次层叠设置的一衬底基板100b、一金属遮光层(Shield Metal Layer)121b、一缓冲层101b、一有源层102b、一第一栅极绝缘层(GI1)103b、一第一栅极金属层(GE1)104b、一第二栅极绝缘层(GI2)105b、一第二栅极金属层(GE2)106b、一介电绝缘层(ILD)107b、一第一源/漏极金属层(S/D1)108b以及一第一钝化层(VIA1)109b。采用现有技术中TFT阵列基板的驱动背板还包括：在所述第一钝化层109b上依次层叠设置的一第二源/漏极金属层(S/D2)110b、一第二钝化层(VIA2)111b、一第三源/漏极金属层(S/D3)112b、一第一透明导电层(ITO1)113b、以及一第三钝化层(VIA3)114b。也即，现有技术中，在制备薄膜晶体管的时候，需要金属遮光层的沉积和图形化步骤。
请参阅图2A-2B，其中图2A为本发明TFT驱动背板第二实施例的层状结构示意图，图2B现有TFT阵列基板第二实施例的层状结构示意图作为对比。与图1A所示实施例的不同之处在于，在本实施例中所述薄膜晶体管为顶栅氧化物薄膜晶体管。
具体的，如图2A所示，所述TFT驱动背板包括：一衬底基板200，设于所述衬底基板200上(或设于制备在所述衬底基板200上的一缓冲层201上)的一有源层(Act)202，设于所述有源层202上的一栅极绝缘层(GI)203，设于所述栅极绝缘层203上的一栅极金属层(GE)204，设于所述栅极金属层204上并覆盖所述栅极金属层204、所述栅极绝缘层203、所述有源层202及所述衬底基板200(或缓冲层201)的一介电绝缘层(ILD)205，设于所述介电绝缘层205上的一第一源/漏极金属层(S/D1)206，以及设于所述第一源/漏极金属层206上并覆盖所述第一源/漏极金属层206及所述介电绝缘层205的一第一钝化层(VIA1)207。
所述栅极金属层204包括图案化的栅极2041；所述有源层202包括对应于所述栅极2041的沟道区2022，及位于所述沟道区2022两侧的源/漏极接触区2021；所述第一源/漏极金属层206包括图案化的源/漏极2061，所述源/漏极2061通过通孔与所述源/漏极接触区2021相接触。所述有源层202、所述栅极2041、所述源/漏极2061构成所述TFT驱动背板的薄膜晶体管。
优选地，在本实施例中，所述TFT驱动背板还包括：设于所述第一钝化层207上的一第二源/漏极金属层(S/D2)208，设于所述第二源/漏极金属层208上并覆盖所述第二源/漏极金属层208的一第二钝化层(VIA2)209，设于所述第二钝化层209上的一第三源/漏极金属层(S/D3)210，以及设于所述第三源/漏极金属层210上的一第一透明导电层(ITO1)211。
所述第二源/漏极金属层208包括电极连接线2081及第一驱动电源线2082，所述电极连接线2081及所述第一驱动电源线2082分别通过相应的通孔与所述源/漏极2061电连接。所述第三源/漏极金属层210包括图案化的阳极(Anode)2101及第二驱动电源线2102，所述阳极2101通过通孔与所述电极连接线2081相连接。所述第一透明导电层211作为像素电极。本实施例中，所述第一驱动电源线2082用于提供电压驱动信号(VDD)，所述第二驱动电源线2102用于提供电源开关信号(VSS)。在其它实施例中，所述第三源/漏极金属层111也可以包括阴极。
本实施例中，所述第二钝化层209上设有一第三钝化层(VIA3)212，通过对所述第三钝化层212蚀刻，以暴露出所述阳极2101及所述第二驱动电源线2102的制备区域。
在本实施例中，所述TFT驱动背板采用三层源/漏金属层。需要说明的是，采用单层源/漏金属层或两层及以上的多层源/漏金属层都是可以采用改进后的本发明所述TFT驱动背板的结构，即在背板背面相对于有源层位置设置一层金属光阻挡层。
所述衬底基板200的下表面并相对于所述有源层202的位置，设有一金属光阻挡层(Metal Light Shield Layer)221，用于对所述有源层102进行遮光保护；一背面绝缘层222，设于所述金属光阻挡层221下表面并覆盖所述金属光阻挡层221及所述衬底基板200下表面；以及一金属走线层223，设于所述衬底基板200的侧面以及所述背面绝缘层222的下表面，并通过形成在所述背面绝缘层222上的通孔与所述金属光阻挡层221相接触，用于连接外部驱动芯片。即，在衬底基板200的背面制备金属走线层223的同时制备金属光阻挡层221，金属光阻挡层221能够起到与现有薄膜晶体管中金属遮光层相同的作用，从而在制备薄膜晶体管的时候可以节省原有的金属遮光层的沉积和图形化步骤。
作为对比，如图2B所示，现有技术中TFT阵列基板包括依次层叠设置的一衬底基板200b、一金属遮光层(Shield Metal Layer)221b、一缓冲层201b、一有源层202b、一栅极绝缘层(GI)203b、一栅极金属层(GE)204b、一介电绝缘层(ILD)205b、一第一源/漏极金属层(S/D1)206b以及一第一钝化层(VIA1)207b。采用现有技术中TFT阵列基板的驱动背板还包括：在所述第一钝化层207b上依次层叠设置的一第二源/漏极金属层(S/D2)208b、一第二钝化层(VIA2)209b、一第三源/漏极金属层(S/D3)210b、一第一透明导电层(ITO1)211b、以及一第三钝化层(VIA3)212b。也即，现有技术中，在制备薄膜晶体管的时候，需要金属遮光层的沉积和图形化步骤。
请参阅图3，不同波长的光对薄膜晶体管电性的影响示意图。如图2所示，横坐标为栅极电压VGS(单位为伏特(V))，纵坐标为源/漏极电流IDS(单位为安培(A))，图中曲线用于示意波长(λ)为365nm到700nm的光对薄膜晶体管电性的影响。由图示可以看出，365nm到700nm的光对薄膜晶体管器件的电性特性具有明显的影响，而本发明TFT驱动背板，通过在制备金属走线层的同时，在衬底基板的下表面并相对于所述有源层的位置制备用于阻挡环境光的金属光阻挡层，可以提升薄膜晶体管器件对环境光的抵抗能力，从而可以在制备薄膜晶体管的时候节省原有的金属遮光层的沉积和图形化步骤，减少了制备TFT驱动背板时的工艺步骤，节约制备成本。
基于同一发明构思，本发明还提供了一种Micro-LED显示器，所述Micro-LED显示器包括一TFT驱动背板，所述TFT驱动背板采用本发明上述的TFT驱动背板。本发明Micro-LED显示器采用在制备金属走线层的同时，在衬底基板的下表面并相对于所述有源层的位置制备用于阻挡环境光的金属光阻挡层，可以实现满足大尺寸Micro-LED显示需求，减少了大尺寸的Micro-LED应用中面板拼接时的边框，且在制备薄膜晶体管的时候可以节省原有的金属遮光层的沉积和图形化步骤，减少了制备TFT驱动背板时的工艺步骤，节约制备成本。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种TFT驱动背板，其特征在于，包括：
一衬底基板；
至少一薄膜晶体管，设于所述衬底基板的上方，所述薄膜晶体管包括一有源层；
至少一金属光阻挡层，设于所述衬底基板的下表面并相对于所述有源层的位置，用于对所述有源层进行遮光保护；以及
一金属走线层，设于所述衬底基板的侧面以及所述金属光阻挡层的下方，用于连接外部驱动芯片。
2.如权利要求1所述的TFT驱动背板，其特征在于，所述金属光阻挡层的长度大于所述有源层的沟道区的长度，所述金属光阻挡层的宽度大于所述有源层的沟道区的宽度，且所述有源层的沟道区与所述金属光阻挡层中心对齐。
3.如权利要求1所述的TFT驱动背板，其特征在于，所述TFT驱动背板进一步包括：
一背面绝缘层，设于所述金属光阻挡层的下表面并覆盖所述金属光阻挡层及所述衬底基板的下表面；
所述金属走线层设于所述衬底基板的侧面以及所述背面绝缘层的下表面，并通过形成在所述背面绝缘层上的通孔与所述金属光阻挡层相接触。
4.如权利要求1所述的TFT驱动背板，其特征在于，所述金属走线层采用透明导电材料制成。
5.如权利要求1所述的TFT驱动背板，其特征在于，所述薄膜晶体管为顶栅氧化物薄膜晶体管。
6.如权利要求1所述的TFT驱动背板，其特征在于，所述薄膜晶体管采用顶栅低温多晶硅技术制成。
7.如权利要求1所述的TFT驱动背板，其特征在于，所述薄膜晶体管包括单层源/漏金属层或多层源/漏金属层。
8.如权利要求1所述的TFT驱动背板，其特征在于，所述TFT驱动背板进一步包括：
依次设于所述有源层的沟道区表面的一栅极绝缘层及一栅极金属层，所述栅极金属层构成所述薄膜晶体管的栅极；
一介电绝缘层，覆盖所述衬底基板、所述有源层、所述栅极绝缘层及所述栅极金属层；以及
一源/漏极金属层，设于所述介电绝缘层上，所述源/漏极金属层构成所述薄膜晶体管的源/漏极，所述源/漏极通过通孔与所述有源层的源/漏极接触区相接触。
9.如权利要求1所述的TFT驱动背板，其特征在于，所述TFT驱动背板进一步包括：设于所述有源层及所述衬底基板之间的一缓冲层。
10.一种Micro-LED显示器，其特征在于，所述Micro-LED显示器包括如权利要求1-9任意一项所述的TFT驱动背板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910671374.9A CN110400809A (zh) | 2019-07-24 | 2019-07-24 | TFT驱动背板及Micro-LED显示器 |
| US16/615,158 US11587955B2 (en) | 2019-07-24 | 2019-09-09 | TFT backplane and micro-LED display |
| PCT/CN2019/104902 WO2021012359A1 (zh) | 2019-07-24 | 2019-09-09 | Tft驱动背板及micro-led显示器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910671374.9A CN110400809A (zh) | 2019-07-24 | 2019-07-24 | TFT驱动背板及Micro-LED显示器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110400809A true CN110400809A (zh) | 2019-11-01 |
Family
ID=68326032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910671374.9A Pending CN110400809A (zh) | 2019-07-24 | 2019-07-24 | TFT驱动背板及Micro-LED显示器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11587955B2 (zh) |
| CN (1) | CN110400809A (zh) |
| WO (1) | WO2021012359A1 (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110854173A (zh) * | 2019-11-26 | 2020-02-28 | 深圳市华星光电半导体显示技术有限公司 | 一种oled显示面板 |
| CN111403447A (zh) * | 2020-03-24 | 2020-07-10 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板、其制备方法以及显示装置 |
| CN112838051A (zh) * | 2021-01-05 | 2021-05-25 | 深圳市华星光电半导体显示技术有限公司 | 驱动电路板的制作方法 |
| CN113725315A (zh) * | 2021-09-02 | 2021-11-30 | 上海交通大学 | 基于Micro-LED的片上传感集成装置 |
| CN113782561A (zh) * | 2021-09-18 | 2021-12-10 | 厦门大学 | 一种高亮度高可靠性的Micro-LED显示装置 |
| WO2022057030A1 (zh) * | 2020-09-15 | 2022-03-24 | 深圳市华星光电半导体显示技术有限公司 | 显示装置及其制作方法 |
| WO2024040877A1 (zh) * | 2022-08-22 | 2024-02-29 | 武汉华星光电半导体显示技术有限公司 | 拼接显示面板及其拼接方法、显示装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220008992A (ko) * | 2020-07-14 | 2022-01-24 | 삼성디스플레이 주식회사 | 표시장치 |
| US11626366B2 (en) * | 2021-06-22 | 2023-04-11 | Silicon Laboratories Inc. | Shielding using layers with staggered trenches |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60158421A (ja) * | 1984-01-28 | 1985-08-19 | Seiko Instr & Electronics Ltd | マトリクス液晶表示装置 |
| JPH0675244A (ja) * | 1992-08-19 | 1994-03-18 | Seiko Instr Inc | 半導体装置 |
| CN107331669A (zh) * | 2017-06-19 | 2017-11-07 | 深圳市华星光电半导体显示技术有限公司 | Tft驱动背板的制作方法 |
| US20180284927A1 (en) * | 2017-04-03 | 2018-10-04 | Samsung Display Co., Ltd. | Display device |
| CN108735792A (zh) * | 2018-08-14 | 2018-11-02 | 京东方科技集团股份有限公司 | 底发射型oled阵列基板及其制作方法、显示面板、显示装置 |
| CN109739057A (zh) * | 2019-02-28 | 2019-05-10 | 京东方科技集团股份有限公司 | 显示装置及显示基板的绑定方法 |
| CN109786421A (zh) * | 2019-02-28 | 2019-05-21 | 京东方科技集团股份有限公司 | 一种显示装置、显示背板及制作方法 |
| CN110047899A (zh) * | 2019-04-26 | 2019-07-23 | 京东方科技集团股份有限公司 | 显示面板、显示装置及制造方法 |
| CN110416225A (zh) * | 2019-07-24 | 2019-11-05 | 深圳市华星光电半导体显示技术有限公司 | 一种TFT驱动背板及Micro-LED显示器 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004151546A (ja) * | 2002-10-31 | 2004-05-27 | Sharp Corp | アクティブマトリクス基板および表示装置 |
| US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| KR100793357B1 (ko) * | 2005-03-18 | 2008-01-11 | 삼성에스디아이 주식회사 | 박막트랜지스터와 평판표시장치 및 그의 제조 방법 |
| TWI329909B (en) * | 2007-03-16 | 2010-09-01 | Au Optronics Corp | Pixel structure of lcd and fabrication method thereof |
| US8450619B2 (en) * | 2010-01-07 | 2013-05-28 | International Business Machines Corporation | Current spreading in organic substrates |
| KR101677507B1 (ko) * | 2010-09-07 | 2016-11-21 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| KR101732975B1 (ko) * | 2010-12-03 | 2017-05-08 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US8859425B2 (en) * | 2012-10-15 | 2014-10-14 | Micron Technology, Inc. | Devices, systems, and methods related to forming through-substrate vias with sacrificial plugs |
| KR102206412B1 (ko) * | 2012-12-27 | 2021-01-22 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치 |
| US9123789B2 (en) * | 2013-01-23 | 2015-09-01 | United Microelectronics Corp. | Chip with through silicon via electrode and method of forming the same |
| JP6308007B2 (ja) * | 2013-07-16 | 2018-04-11 | ソニー株式会社 | 配線基板および配線基板の製造方法 |
| CN104538399B (zh) * | 2014-10-31 | 2017-10-03 | 厦门天马微电子有限公司 | 一种ltps阵列基板及其制造方法 |
| US9455187B1 (en) * | 2015-06-18 | 2016-09-27 | International Business Machines Corporation | Backside device contact |
| US10147682B2 (en) * | 2015-11-30 | 2018-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure for stacked logic performance improvement |
| CN107579075B (zh) * | 2016-07-05 | 2020-11-27 | 群创光电股份有限公司 | 显示装置 |
| CN206618932U (zh) * | 2017-03-14 | 2017-11-07 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
| US10672685B2 (en) * | 2017-06-30 | 2020-06-02 | Innolux Corporation | Display device |
| CN108257977B (zh) * | 2018-01-10 | 2021-01-01 | 京东方科技集团股份有限公司 | 显示背板及其制作方法、显示面板和显示装置 |
| TWI671572B (zh) * | 2018-10-22 | 2019-09-11 | 友達光電股份有限公司 | 顯示面板及其製造方法 |
| CN109559667B (zh) * | 2019-01-04 | 2022-05-27 | 京东方科技集团股份有限公司 | 一种阵列基板、其测试方法及显示面板、显示装置 |
| CN109904080B (zh) * | 2019-03-20 | 2020-10-02 | 北京京东方显示技术有限公司 | 一种驱动背板及其制作方法、显示装置 |
-
2019
- 2019-07-24 CN CN201910671374.9A patent/CN110400809A/zh active Pending
- 2019-09-09 US US16/615,158 patent/US11587955B2/en active Active
- 2019-09-09 WO PCT/CN2019/104902 patent/WO2021012359A1/zh active Application Filing
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60158421A (ja) * | 1984-01-28 | 1985-08-19 | Seiko Instr & Electronics Ltd | マトリクス液晶表示装置 |
| JPH0675244A (ja) * | 1992-08-19 | 1994-03-18 | Seiko Instr Inc | 半導体装置 |
| US20180284927A1 (en) * | 2017-04-03 | 2018-10-04 | Samsung Display Co., Ltd. | Display device |
| CN107331669A (zh) * | 2017-06-19 | 2017-11-07 | 深圳市华星光电半导体显示技术有限公司 | Tft驱动背板的制作方法 |
| CN108735792A (zh) * | 2018-08-14 | 2018-11-02 | 京东方科技集团股份有限公司 | 底发射型oled阵列基板及其制作方法、显示面板、显示装置 |
| CN109739057A (zh) * | 2019-02-28 | 2019-05-10 | 京东方科技集团股份有限公司 | 显示装置及显示基板的绑定方法 |
| CN109786421A (zh) * | 2019-02-28 | 2019-05-21 | 京东方科技集团股份有限公司 | 一种显示装置、显示背板及制作方法 |
| CN110047899A (zh) * | 2019-04-26 | 2019-07-23 | 京东方科技集团股份有限公司 | 显示面板、显示装置及制造方法 |
| CN110416225A (zh) * | 2019-07-24 | 2019-11-05 | 深圳市华星光电半导体显示技术有限公司 | 一种TFT驱动背板及Micro-LED显示器 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110854173A (zh) * | 2019-11-26 | 2020-02-28 | 深圳市华星光电半导体显示技术有限公司 | 一种oled显示面板 |
| CN111403447A (zh) * | 2020-03-24 | 2020-07-10 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板、其制备方法以及显示装置 |
| WO2022057030A1 (zh) * | 2020-09-15 | 2022-03-24 | 深圳市华星光电半导体显示技术有限公司 | 显示装置及其制作方法 |
| US11916050B2 (en) | 2020-09-15 | 2024-02-27 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display device and manufacturing method thereof |
| CN112838051A (zh) * | 2021-01-05 | 2021-05-25 | 深圳市华星光电半导体显示技术有限公司 | 驱动电路板的制作方法 |
| CN112838051B (zh) * | 2021-01-05 | 2024-04-05 | 深圳市华星光电半导体显示技术有限公司 | 驱动电路板的制作方法 |
| CN113725315A (zh) * | 2021-09-02 | 2021-11-30 | 上海交通大学 | 基于Micro-LED的片上传感集成装置 |
| CN113725315B (zh) * | 2021-09-02 | 2023-10-20 | 上海交通大学 | 基于Micro-LED的片上传感集成装置 |
| CN113782561A (zh) * | 2021-09-18 | 2021-12-10 | 厦门大学 | 一种高亮度高可靠性的Micro-LED显示装置 |
| CN113782561B (zh) * | 2021-09-18 | 2023-08-11 | 厦门大学 | 一种高亮度高可靠性的Micro-LED显示装置 |
| WO2024040877A1 (zh) * | 2022-08-22 | 2024-02-29 | 武汉华星光电半导体显示技术有限公司 | 拼接显示面板及其拼接方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210327906A1 (en) | 2021-10-21 |
| WO2021012359A1 (zh) | 2021-01-28 |
| US11587955B2 (en) | 2023-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110400809A (zh) | TFT驱动背板及Micro-LED显示器 | |
| USRE49052E1 (en) | Flexible display device and method for manufacturing the same | |
| KR102089074B1 (ko) | 표시패널용 어레이 기판 및 그 제조방법 | |
| US20210233899A1 (en) | Display panel, manufacturing method of same, and tiled display panel | |
| CN100444005C (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN110416225A (zh) | 一种TFT驱动背板及Micro-LED显示器 | |
| CN103515395B (zh) | 显示装置及其制造方法 | |
| US20220310693A1 (en) | Micro light emitting diode display substrate and manufacturing method thereof | |
| WO2019233267A1 (zh) | 薄膜晶体管及制作方法、显示装置 | |
| CN110707120A (zh) | 显示面板、制造方法以及拼接显示面板 | |
| WO2021190159A1 (zh) | 阵列基板及显示装置 | |
| WO2022222204A1 (zh) | 一种显示器件 | |
| KR20120039947A (ko) | 표시 장치 및 그 제조 방법 | |
| US11177295B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN112310119A (zh) | 显示面板及制备方法 | |
| CN111146212B (zh) | 半导体基板 | |
| CN111739923A (zh) | 显示面板及显示装置 | |
| WO2016029542A1 (zh) | 阵列基板及显示装置 | |
| JP2021097126A (ja) | アクティブマトリクス基板およびその製造方法 | |
| CN113421886B (zh) | 显示面板及其制备方法 | |
| KR102124827B1 (ko) | 프로세스 키를 포함하는 표시패널 | |
| CN110265440A (zh) | 显示面板及其制作方法 | |
| CN110071146B (zh) | 显示面板和电子设备 | |
| KR20150066690A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101978789B1 (ko) | 표시장치용 어레이 기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |