CN103515395B - 显示装置及其制造方法 - Google Patents
显示装置及其制造方法 Download PDFInfo
- Publication number
- CN103515395B CN103515395B CN201310237104.XA CN201310237104A CN103515395B CN 103515395 B CN103515395 B CN 103515395B CN 201310237104 A CN201310237104 A CN 201310237104A CN 103515395 B CN103515395 B CN 103515395B
- Authority
- CN
- China
- Prior art keywords
- electrode
- oxide semiconductor
- film
- drain electrode
- display unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 79
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 239000011248 coating agent Substances 0.000 claims abstract 10
- 238000000576 coating method Methods 0.000 claims abstract 10
- 238000005530 etching Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 claims description 2
- 230000008025 crystallization Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- 239000010408 film Substances 0.000 description 136
- 239000010410 layer Substances 0.000 description 60
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910007717 ZnSnO Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
- H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种显示装置,具有:在透明基板上形成的栅电极、覆盖栅电极的栅极绝缘膜、在栅极绝缘膜上形成的氧化物半导体、夹着氧化物半导体的沟道区域并分离地形成的漏电极以及源电极、覆盖漏电极以及源电极的层间电容膜、在层间电容膜上形成的公共电极、以及与公共电极相对地形成的像素电极,该显示装置的特征在于,在氧化物半导体与漏电极以及源电极之间,形成覆盖所述沟道区域的蚀刻阻止层,漏电极是透明导电膜和金属膜层叠而成的层叠膜,漏电极以及源电极与氧化物半导体直接接触。
Description
技术领域
本发明涉及显示装置及其制造方法,尤其涉及在TFT电路中使用了氧化物半导体的显示装置及其制造方法。
背景技术
在移动电话、便携信息终端(PDA)、数码相机、多媒体播放器等很多便携式信息设备的显示装置中,利用了液晶模块(液晶显示装置)、有机电致发光显示装置等各种显示装置。
这些显示装置中,由玻璃或树脂形成的绝缘基板被利用于显示面板的一部分,在该绝缘基板的表面形成薄膜晶体管(TFT),作为驱动各像素电极的开关元件而使用。
在绝缘基板上,TFT以及传输用于驱动TFT的信号的数据线、经由TFT向像素电极传输信号的栅极线等,例如在玻璃基板等绝缘基板上,使用光致抗蚀剂等的抗蚀剂膜,通过光刻技术进行的选择蚀刻形成为微细的规定的图案形状。
对于采用上述结构的显示装置,为了挠性化以及低成本化,期望减少层叠膜数、减少光刻技术的选择蚀刻的工序数等。进而,要求也要兼顾作为显示装置的重要的显示性能之一的像素的开口率的提高。
并且,近年来,为了应对上述的期望,采用作为形成TFT的沟道部分的半导体层而使用氧化物半导体层、并将由导电膜形成的数据线以及像素电极与该氧化物半导体层直接连接的技术。
关于上述技术,在日本特开2009-99887号公报中,在基板上形成栅极线、栅极绝缘膜,在其上部形成数据线、像素电极、氧化物半导体层,并且,氧化物半导体层与像素电极、数据线直接连接,像素电极和数据线由不同的导电膜形成。
然而,在日本特开2009-99887号公报的结构中,由于覆盖数据线地形成氧化物半导体层,因此在数据线的台阶部与氧化物半导体层接触的位置容易发生氧化物半导体层的断线。另外,由于在构造上像素电极以及氧化物半导体层的加工是在形成数据线之后进行的,因此在通过蚀刻形成像素电极以及氧化物半导体层时,发生因蚀刻液而导致的数据线的溶解、腐蚀等,结果,数据线断线、显示装置的显示性能显著降低的可能性变高。
发明内容
本发明要解决的课题是,解决上述的问题,提供一种能实现制造显示装置时的层叠膜数以及蚀刻工序的减少、还能实现像素的开口率的提高的使用了氧化物半导体层的显示装置及其制造方法。
为了解决上述课题,本发明具有以下这样的技术特征。
(1)一种显示装置,具有:在透明基板上形成的栅电极、覆盖所述栅电极的栅极绝缘膜、在所述栅极绝缘膜上形成的氧化物半导体、夹着所述氧化物半导体的沟道区域并且分离地形成的漏电极以及源电极、覆盖所述漏电极以及源电极的层间电容膜、在所述层间电容膜上形成的公共电极、以及与所述公共电极相对地形成并与所述源电极连接的像素电极,其特征在于,在所述氧化物半导体与所述漏电极以及源电极之间,形成覆盖所述沟道区域的蚀刻阻止层,所述漏电极是透明导电膜和金属膜层叠而成的层叠膜,所述漏电极以及源电极与所述氧化物半导体直接接触。
(2)在上述(1)所述的显示装置中,其特征在于,在俯视观察时观察到所述氧化物半导体的全部与所述栅电极重叠,所述源电极以及所述像素电极由同一透明导电膜一体地形成。
(3)在上述(1)所述的显示装置中,其特征在于,所述源电极是透明导电膜和金属膜层叠而成的层叠膜,所述像素电极由构成所述源电极的所述金属膜形成,所述源电极和所述像素电极连续地形成。
(4)一种显示装置,具有:在透明基板上形成的栅电极、覆盖所述栅电极的栅极绝缘膜、在所述栅极绝缘膜上形成的氧化物半导体、夹着所述氧化物半导体的沟道区域并且分离地形成的漏电极以及源电极、覆盖所述漏电极以及源电极的保护绝缘膜、与所述源电极连接的下部电极、在所述下部电极上形成的有机EL元件、以及覆盖所述有机EL元件地形成的上部电极,其特征在于,在所述氧化物半导体与所述漏电极以及源电极之间,形成覆盖所述沟道区域的蚀刻阻止层,所述漏电极是透明导电膜和金属膜层叠而成的层叠膜,所述漏电极以及源电极与所述氧化物半导体直接接触。
(5)在上述(4)所述的显示装置中,其特征在于,所述源电极是透明导电膜和金属膜层叠而成的层叠膜,所述下部电极由构成所述源电极的所述金属膜形成,所述源电极和所述下部电极连续地形成,所述上部电极由透明导电膜形成。
(6)在上述(4)所述的显示装置中,其特征在于,所述源电极以及所述下部电极由同一透明导电膜一体地形成,所述上部电极由金属膜形成。
(7)在上述(1)至(6)的任一项所述的显示装置中,其特征在于,形成所述源电极以及漏电极的所述透明导电膜的厚度为10nm以上且100nm以下。
(8)在上述(1)至(7)的任一项所述的显示装置中,其特征在于,所述蚀刻阻止层的垂直方向上的截面形状具有锥形状,该锥形状的锥角为10度以上且75度以下。
(9)在上述(1)至(8)的任一项所述的显示装置中,其特征在于,所述蚀刻阻止层的高度为50nm以上且500nm以下。
(10)在上述(1)至(9)的任一项所述的显示装置中,其特征在于,所述氧化物半导体至少包含ZnO、InGaZnO、ZnInO和ZnSnO中的任一方。
(11)在上述(1)至(10)的任一项所述的显示装置中,其特征在于,所述透明导电膜由氧化铟锡和氧化铟锌中的任一方形成。
(12)在上述(1)至(11)的任一项所述的显示装置中,其特征在于,所述金属膜包含Mo、Cr、W、A1、Cu、Ti、Ni、Ta、Ag中的任一方。
(13)一种显示装置的制造方法,其特征在于,包括:在基板上形成栅电极的工序;覆盖所述栅电极地形成栅极绝缘膜的工序;在所述栅极绝缘膜上形成氧化物半导体的工序;形成覆盖所述氧化物半导体的沟道区域的蚀刻阻止层的工序;以与所述氧化物半导体直接接触并在所述蚀刻阻止层上分离的方式形成透明导电膜来形成漏电极、源电极以及像素电极的工序;在所述漏电极上进一步形成金属膜并使漏电极层叠化的工序;形成覆盖所述漏电极以及源电极的层间电容膜的工序;以及在所述层间电容膜上形成透明导电膜来形成公共电极的工序。
(14)在上述(13)所述的显示装置的制造方法中,其特征在于,在将使所述漏电极成膜化的工序时所形成的所述金属膜通过湿式蚀刻来形成的情况下,在进行了用于使形成所述漏电极以及源电极的透明导电膜结晶化的退火处理之后进行所述湿式蚀刻,在通过干式蚀刻来形成所述金属膜的情况下,不进行所述退火处理。
根据本发明,能够提供一种能减少制造显示装置时的层叠膜数以及蚀刻工序、还能实现像素的开口率的提高的使用了氧化物半导体层的显示装置及其制造方法,能够提供一种可靠性高的显示器装置。
附图说明
图1A以及图1B是说明本发明的显示装置的第一实施例的图。
图2A是说明本发明的显示装置的制造方法的第一实施例的图。
图2B是说明本发明的显示装置的制造方法的第一实施例的图。
图2C是说明本发明的显示装置的制造方法的第一实施例的图。
图2D是说明本发明的显示装置的制造方法的第一实施例的图。
图2E是说明本发明的显示装置的制造方法的第一实施例的图。
图2F是说明本发明的显示装置的制造方法的第一实施例的图。
图3是说明本发明的显示装置的第二实施例的图。
图4是说明本发明的显示装置的第三实施例的图。
具体实施方式
以下,使用优选例详细地说明本发明。
图1是说明本发明的显示装置的第一实施例的图,图1A是俯视图,图1B是图1A的A-A′的剖面图。
本发明的显示装置,如图1B所示,具有:在透明基板101上形成的栅电极102、覆盖栅电极102的栅极绝缘膜103、在栅极绝缘膜103上形成的氧化物半导体104、夹着氧化物半导体104的沟道区域并分离地形成的漏电极106以及源电极107、覆盖漏电极106以及源电极107的层间电容膜108、在层间电容膜108上形成的公共电极109、以及与公共电极109相对地形成并与所述源电极107连接的像素电极107,该显示装置的特征在于,在氧化物半导体104与漏电极106以及源电极107之间,形成覆盖所述沟道区域的蚀刻阻止层105,漏电极106是透明导电膜106(a)和金属膜106(b)层叠而成的层叠膜,漏电极106以及源电极107与氧化物半导体104直接接触。
本发明的显示装置能够适用于液晶显示装置、有机EL装置等各种显示装置,在本实施例中对适用于液晶显示装置的情况进行说明。
图1A是本实施例的显示装置的俯视图,示出由邻接的一对漏极线106和栅极线102包围的一个像素。需要说明的是,漏极线以及栅极线分别兼作漏电极106以及栅电极102。
另外,在本实施例中,在整个像素区域范围形成的像素电极,使用与形成源电极107的透明导电膜相同的透明导电膜,与源电极107一体地形成。109(b)是公共电极的开口部。
图1B是图1A的A-A′的剖面图。从图1B可知,本发明的显示装置,在TFT的沟道使用了氧化物半导体,而作为其构造,采用了在最下层是栅电极、在其上部层叠半导体层、源漏电极的底栅型(逆交错型)的TFT。
即,在玻璃等透明绝缘基板101上,通过形成金属膜而形成栅电极102,并以覆盖栅电极102的方式形成由SiN等绝缘膜构成的栅极绝缘膜103。并且,在栅极绝缘膜103上,形成成为TFT的沟道的氧化物半导体104。
氧化物半导体具有载流子移动快、特性不均少、带隙大等特性,适于液晶显示器、有机EL装置等显示装置。作为氧化物半导体104的材料,使用ZnO、InGaZnO、ZnInO、ZnSnO等氧化物。
在此,虽然没有特别图示,但本实施例涉及的显示装置是所谓的背光照明方式的液晶显示装置,为了不使氧化物半导体层104受到背光照明光的影响,氧化物半导体104优选形成为不从栅电极102突出。
在氧化物半导体层104上,形成用于保护氧化物半导体层104的由例如氧化硅膜等绝缘膜或多个绝缘体的层叠膜构成的蚀刻阻止层105。蚀刻阻止层105起到防止氧化物半导体105因后述的在通过蚀刻形成漏电极、源电极时所使用的蚀刻液而受到损伤的作用。
并且,漏电极106以及源电极107形成为与氧化物半导体层104直接接触,并在蚀刻阻止层105上分离。源电极107如前所述在显示装置的整个像素区域范围形成,为了也发挥作为像素电极的功能,优选由氧化铟锡(ITO)、或氧化铟锌(IZO)等透明导电膜来形成。
另一方面,漏电极106未必需要由透明导电膜来形成,但在漏电极106覆盖氧化物半导体104的部分,为了防止氧化物半导体层104因在通过蚀刻形成源电极107时的蚀刻液而受到溶解、腐蚀等损伤,优选至少在与氧化物半导体层104接触的部分,与源电极107同样地由ITO、IZO等透明导电膜来形成。
但是,由于漏电极106也兼作传输图像信号的漏极线,因此当将漏电极106仅由电阻值高的透明导电膜来形成时,漏极线中传输图像信号的传输速度会变慢,显示时会发生时滞。因此,为了消除这样的时滞,在透明导电膜106(a)上,形成电阻值比透明导电膜106(a)的电阻值低的金属膜,形成低电阻的金属膜106(b)。由此,漏电极106成为透明导电膜106(a)与金属膜106(b)的层叠膜。
以上是在本发明的显示装置中使用的使用了氧化物半导体的TFT的基本结构,该结构在TFT中形成有各种周边电路的情况下也是同样的。
在漏电极106以及源电极107上,以覆盖该漏电极106以及源电极107的方式形成层间电容膜108。层间电容膜108是为了在经由TFT将来自漏极线的图像信号施加于像素电极107之后、即使TFT变为截止该图像信号也会较长时间地蓄积于像素电极107等而设置的,与栅极绝缘膜103同样地由SiN等绝缘膜形成。
在层间电容膜108上,通过形成ITO等透明导电膜来形成公共电极109,完成用于实现横电场(IPS)方式液晶显示装置的所谓的底板(backplane)。
需要说明的是,在本实施例中,仅对形成有使用了氧化物半导体105的TFT的基板的结构进行了说明,而关于与该基板相对的包含滤色片等的对置基板或基板间的液晶层等的构造,能够适用各种公知的构造,在本发明中并没有特别限定,因此省略说明。关于以下的实施例也是同样的。
本发明的显示装置,通过如上所述在氧化物半导体104上形成保护氧化物半导体104的蚀刻阻止层105,能够抑制蚀刻液或外力等对氧化物半导体104的损坏,进而通过之后对源电极、像素电极107(透明导电膜)以及漏电极106(b)(金属膜)进行加工,能够防止兼作漏极线的漏电极106的损伤。
进而,由于氧化物半导体104溶解于对源电极、像素电极107(透明导电膜)进行加工时的蚀刻液,因此通过在氧化物半导体104与漏电极106接触的部分残留与源电极、像素电极107同层的图案106(a)(透明导电膜),能够切实地实现氧化物半导体104的保护。
此外,关于上述没有说明的各部分的材料和尺寸等的详细内容,在以下的制造方法的说明中进行详细说明。
图2A~图2F表示本发明的显示装置的制造方法的一个实施例。图2的各图中,左侧示出俯视图,右侧示出俯视图中的线A-A′的剖面图。
首先,如图2A所示,在由例如玻璃形成的透明绝缘基板201上通过光刻法等形成金属膜,形成与栅极线一体化的栅电极202。栅电极202例如由Mo、Cr、W、Al、Cu、Ti、Ni、Ta、Ag、或者其他金属的单膜、它们的合金膜、它们的层叠膜构成。
然后,以覆盖栅电极202的方式形成栅极绝缘膜203。栅极绝缘膜203由氧化硅膜、氮化硅膜、Al2O3等的透明绝缘膜、或它们的层叠膜形成。需要说明的是,在图2B的俯视图中,为了便于说明而没有图示栅极绝缘膜203,但这并不意味着栅极绝缘膜203是透明的,也可以是不透明的。关于其他实施例的绝缘膜也是同样的。
接着,如图2B所示,在栅极绝缘膜203上形成氧化物半导体层204,通过光刻法等形成图案。此时,在背光照明方式的液晶显示器的情况下,为了防止因背光照明光的影响导致TFT特性劣化,将氧化物半导体层204形成为不从栅电极202突出、即如图2B的俯视图所示在俯视观察时氧化物半导体层204的全部与栅电极202重叠。在不需要背光照明的有机EL显示器或反射型液晶显示器等中,不需要使氧化物半导体层204的全部与栅电极202重叠。
该氧化物半导体层204,有可能会溶解于后述的在通过蚀刻形成漏电极、源电极时所使用的蚀刻液。因此,如图2C所示,对氧化硅膜、氮化硅膜、Al2O3等的绝缘膜或它们的层叠膜进行成膜并加工以使其覆盖氧化物半导体层204的沟道区域,形成蚀刻阻止层205。
在此,氧化物半导体层204的沟道区域,是在TFT的半导体层中载流子(电子或空穴)经由源电极以及漏电极一边被栅电极控制一边流动的区域。就覆盖沟道区域而言,蚀刻阻止层205以如图2C的俯视图所示的程度覆盖氧化物半导体层204的中央部等规定部分即可。
另外,作为蚀刻阻止层205的高度,若过低则氧化物半导体层204与蚀刻液接触而被损伤的可能性高。另外,若高度过高,则不仅显示装置的厚度增加,而且在覆盖氧化物半导体层的成为漏电极和/或源电极的透明导电膜层也容易发生局部裂纹,蚀刻液从该裂纹渗入的危险性变高。因此,蚀刻阻止层205的高度优选50nm~500nm左右。
进而,对于蚀刻阻止层205,为了在与后述的透明导电膜层206(a)、207的接触部分不使透明导电膜层发生断线,优选作为截面形状而具有锥形状,其锥角为10度~75度。需要说明的是,锥角为图2C所示的θ。
接着,如图2D所示,形成ITO、IZO等的透明导电膜,对漏电极206(a)、源电极207进行加工以使其在蚀刻阻止层205上分离。此时,源电极207的透明导电膜,如图2D的俯视图所示,在整个像素区域范围形成,加工成也直接作为像素电极发挥功能。透明导电膜通过真空蒸镀法等蒸镀方法以非晶状态来形成。
需要说明的是,此时的源电极207以及漏电极的透明导电膜层206(a)的膜厚,考虑显示装置的薄型化与保护功能的平衡,优选为10~100nm左右。
然后,在漏电极206(a)上,虽然如前所述需要形成用于不发生时滞地传输数据信号的金属膜206(b),但在将该金属膜206(b)的形成通过使用了蚀刻液的湿式蚀刻来进行的情况下,为了使非晶状态的透明导电膜206(a)以及207成为结晶状态,需要在150℃~400℃左右进行退火处理。这是因为非晶状态的透明导电膜会被蚀刻液溶解。在通过使用了等离子体或气体等的干式蚀刻来形成漏电极的金属膜206(b)的情况下,不需要用于结晶化的退火处理。
在上述的处理后,如图2E所示,形成传输数据信号的金属膜206(b),加工成使其覆盖漏电极侧的透明导电膜206(a)。由此,漏极线中传输的图像信号不发生时滞地被供给到像素电极,没有损害显示性能。
漏电极的金属膜206(b),其电阻值比透明导电膜206(a)低即可,例如与栅电极202同样地由Mo、Cr、W、Al、Cu、Ti、Ni、Ta、Ag、或其他金属的单膜、它们的合金膜、它们的层叠膜构成。
另外,在图2E的剖面图中,漏电极下层的透明导电膜206(a)和金属膜206(b)被图案加工成相同的大小,但有时因为光刻的对准精度或加工导致的尺寸缩小,即使大小不同也可以。
然后,如图2F所示,在形成氧化硅膜、氮化硅膜、Al2O3等的绝缘膜或它们的层叠膜来形成层间电容膜208,并形成了通孔之后,通过形成透明导电膜并进行加工来形成公共电极209,完成本发明的第一实施例中说明的IPS液晶显示器的底板。
通过采用上述的制造方法,能够使层叠的膜数和/或蚀刻工序数减少,能够实现显示装置的薄型化以及低成本化。进而,由于氧化物半导体204受到蚀刻阻止层205和/或漏电极的透明导电膜206(a)的保护,因此不会发生断线,能够防止显示性能受到损害。而且,通过使像素电极(源电极)与氧化物半导体直接接触,能够构成高开口率的像素。
图3中示出本发明的显示装置的第二实施例。与示出第一实施例的图1的不同之处在于:源电极307为透明导电膜307(a)和金属层307(b)的层叠构造,在第一实施例中仅由透明导电膜107构成的像素电极部仅为金属层307(b)。
在采用了图3所示的构造的情况下,像素电极部的307(b)具有反射性,故而本实施例中的显示装置具有反射型像素。在该情况下,光源适用前方照明方式,由此,能够实现提高了屋外等的可见度的显示器。
图4是将本发明的显示装置应用于有机EL显示器的情况下的实施例。在本实施例中的显示装置的包含氧化物半导体的TFT部分,与图1以及图3所示的第一以及第二实施例涉及的液晶显示装置同样,而本实施例中的显示装置,其特征在于,具有顶部发射构造,即:将在第二实施例中作为反射电极使用的金属膜407(b)用作下部电极,进而与形成透明导电膜而形成的上部电极410一起夹着有机EL元件409。
进而,虽然没有图示,但也可以设为底部发射构造,即:与第一实施例同样地在整个像素区域范围一体地形成源电极的透明导电膜407(a)并具有作为下部电极407(b)的功能,与形成金属膜而形成的上部电极410一起夹着有机EL元件409。
通过将本发明如此适用于有机EL显示装置,在原本不需要背光照明就能实现薄型化的有机EL装置中,能够实现进一步的薄型化。
以上,基于附图对本发明的实施例进行了说明,但本发明并不限定于上述的实施例,能够在不脱离本发明的主旨的范围内进行适当设计变更。
根据本发明,能够通过一种能减少显示装置制造时的层叠膜数以及蚀刻工序、还能实现像素的开口率的提高的使用了氧化物半导体层的显示装置及其制造方法,能够提供一种可靠性高的显示器装置。
Claims (11)
1.一种显示装置,具有:在透明基板上形成的栅电极、覆盖所述栅电极的栅极绝缘膜、在所述栅极绝缘膜上形成的氧化物半导体、夹着所述氧化物半导体的沟道区域并且分离地形成的漏电极以及源电极、覆盖所述漏电极以及源电极的保护绝缘膜、与所述源电极连接的下部电极、在所述下部电极上形成的有机EL元件、以及覆盖所述有机EL元件地形成的上部电极,其特征在于,
在所述氧化物半导体与所述漏电极以及源电极之间,形成覆盖所述沟道区域的蚀刻阻止层,
所述漏电极是透明导电膜和金属膜层叠而成的层叠膜,
所述漏电极以及源电极与所述氧化物半导体直接接触。
2.根据权利要求1所述的显示装置,其特征在于,
所述源电极是透明导电膜和金属膜层叠而成的层叠膜,
所述下部电极由构成所述源电极的所述金属膜形成,
所述源电极和所述下部电极连续地形成,
所述上部电极由透明导电膜形成。
3.根据权利要求1所述的显示装置,其特征在于,
所述源电极以及所述下部电极由同一透明导电膜一体地形成,
所述上部电极由金属膜形成。
4.根据权利要求1所述的显示装置,其特征在于,
形成所述源电极以及漏电极的所述透明导电膜的厚度为10nm以上且100nm以下。
5.根据权利要求1所述的显示装置,其特征在于,
所述蚀刻阻止层的垂直方向上的截面形状具有锥形状,该锥形状的锥角为10度以上且75度以下。
6.根据权利要求1所述的显示装置,其特征在于,
所述蚀刻阻止层的高度为50nm以上且500nm以下。
7.根据权利要求1所述的显示装置,其特征在于,
所述氧化物半导体至少包含ZnO、InGaZnO、ZnInO和ZnSnO中的任一方。
8.根据权利要求1所述的显示装置,其特征在于,
所述透明导电膜由氧化铟锡和氧化铟锌中的任一方形成。
9.根据权利要求1所述的显示装置,其特征在于,
所述金属膜包含Mo、Cr、W、Al、Cu、Ti、Ni、Ta、Ag中的任一方。
10.一种显示装置的制造方法,其特征在于,包括:
在基板上形成栅电极的工序;
覆盖所述栅电极地形成栅极绝缘膜的工序;
在所述栅极绝缘膜上形成氧化物半导体的工序;
形成覆盖所述氧化物半导体的沟道区域的蚀刻阻止层的工序;
以与所述氧化物半导体直接接触并在所述蚀刻阻止层上分离的方式,形成透明导电膜来形成漏电极、源电极以及像素电极的工序;
在所述漏电极上进一步形成金属膜并使漏电极层叠化的工序;
形成覆盖所述漏电极以及源电极的层间电容膜的工序;以及
在所述层间电容膜上形成透明导电膜来形成公共电极的工序。
11.根据权利要求10所述的显示装置的制造方法,其特征在于,
在将使所述漏电极成膜化的工序时所形成的所述金属膜通过湿式蚀刻来形成的情况下,在进行了用于使形成所述漏电极以及源电极的透明导电膜结晶化的退火处理之后进行所述湿式蚀刻,
在通过干式蚀刻来形成所述金属膜的情况下,不进行所述退火处理。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012-134740 | 2012-06-14 | ||
JP2012134740A JP6076626B2 (ja) | 2012-06-14 | 2012-06-14 | 表示装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103515395A CN103515395A (zh) | 2014-01-15 |
CN103515395B true CN103515395B (zh) | 2016-05-18 |
Family
ID=49755064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310237104.XA Active CN103515395B (zh) | 2012-06-14 | 2013-06-08 | 显示装置及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9496292B2 (zh) |
JP (1) | JP6076626B2 (zh) |
KR (1) | KR20130140581A (zh) |
CN (1) | CN103515395B (zh) |
TW (1) | TW201405833A (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6120794B2 (ja) * | 2014-03-26 | 2017-04-26 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
CN104218070A (zh) * | 2014-08-28 | 2014-12-17 | 合肥鑫晟光电科技有限公司 | 阵列基板及显示装置 |
WO2016039211A1 (ja) * | 2014-09-10 | 2016-03-17 | シャープ株式会社 | 半導体装置、液晶表示装置および半導体装置の製造方法 |
JP6422310B2 (ja) * | 2014-11-12 | 2018-11-14 | 三菱電機株式会社 | 薄膜トランジスタ基板、その製造方法、及び、液晶表示装置 |
CN104377230B (zh) * | 2014-11-18 | 2017-09-19 | 京东方科技集团股份有限公司 | 像素结构及其制备方法、阵列基板、显示装置 |
JP6478819B2 (ja) * | 2015-06-04 | 2019-03-06 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
KR102514412B1 (ko) * | 2016-05-02 | 2023-03-28 | 삼성디스플레이 주식회사 | 반도체소자 및 이를 채용하는 표시장치 |
KR102567716B1 (ko) * | 2016-06-01 | 2023-08-17 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR102383745B1 (ko) * | 2016-11-11 | 2022-04-08 | 삼성디스플레이 주식회사 | 표시 장치 |
GB2557192B (en) * | 2016-11-29 | 2021-03-10 | Flexenable Ltd | Semiconductor patterning |
JP7022592B2 (ja) * | 2018-01-11 | 2022-02-18 | 株式会社ジャパンディスプレイ | 表示装置 |
CN110224003B (zh) * | 2018-03-01 | 2023-06-09 | 天马日本株式会社 | 显示装置 |
JP2020027862A (ja) * | 2018-08-10 | 2020-02-20 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
CN109166896A (zh) * | 2018-09-03 | 2019-01-08 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
CN112531003B (zh) * | 2020-12-01 | 2023-04-25 | 武汉天马微电子有限公司 | 一种显示面板、显示面板的制备方法和显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101097927A (zh) * | 2006-06-27 | 2008-01-02 | 三菱电机株式会社 | 有源矩阵型tft阵列基板及其制造方法 |
CN101165579A (zh) * | 2006-10-16 | 2008-04-23 | Lg.菲利浦Lcd株式会社 | 用于液晶显示装置的阵列基板及其制造方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01265233A (ja) * | 1988-04-18 | 1989-10-23 | Hitachi Ltd | アクティブマトリクス |
US5474941A (en) * | 1990-12-28 | 1995-12-12 | Sharp Kabushiki Kaisha | Method for producing an active matrix substrate |
JP2634505B2 (ja) * | 1991-06-17 | 1997-07-30 | シャープ株式会社 | 薄膜トランジスタ及びその製造方法 |
JPH08262492A (ja) * | 1995-03-27 | 1996-10-11 | Toshiba Corp | 液晶表示装置 |
JPH10209458A (ja) * | 1997-01-22 | 1998-08-07 | Mitsubishi Electric Corp | 液晶表示装置とこれに用いられる薄膜トランジスタ及びその製造方法 |
JP4246298B2 (ja) * | 1998-09-30 | 2009-04-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶ディスプレイパネルの製造方法 |
KR100620322B1 (ko) * | 2000-07-10 | 2006-09-13 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정 표시장치 및 그 제조방법 |
KR100484591B1 (ko) * | 2001-12-29 | 2005-04-20 | 엘지.필립스 엘시디 주식회사 | 능동행렬 유기전기발광소자 및 그의 제조 방법 |
JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
JP5078246B2 (ja) * | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
JP5105811B2 (ja) * | 2005-10-14 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2007157916A (ja) * | 2005-12-02 | 2007-06-21 | Idemitsu Kosan Co Ltd | Tft基板及びtft基板の製造方法 |
JP2009099887A (ja) | 2007-10-19 | 2009-05-07 | Hitachi Displays Ltd | 表示装置 |
JP5213429B2 (ja) * | 2007-12-13 | 2013-06-19 | キヤノン株式会社 | 電界効果型トランジスタ |
KR101533391B1 (ko) * | 2008-08-06 | 2015-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판과 그 제조 방법 |
CN101840936B (zh) * | 2009-02-13 | 2014-10-08 | 株式会社半导体能源研究所 | 包括晶体管的半导体装置及其制造方法 |
US9312156B2 (en) * | 2009-03-27 | 2016-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
CN101887897B (zh) * | 2009-05-13 | 2013-02-13 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
WO2011010544A1 (en) * | 2009-07-18 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
KR101697586B1 (ko) | 2009-09-10 | 2017-01-18 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
JP2011145530A (ja) | 2010-01-15 | 2011-07-28 | Hitachi Displays Ltd | 表示装置、及び、表示装置の製造方法 |
JP5776192B2 (ja) * | 2010-02-16 | 2015-09-09 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置及びシステム |
KR20120042029A (ko) * | 2010-10-22 | 2012-05-03 | 삼성모바일디스플레이주식회사 | 표시 장치 및 그 제조 방법 |
-
2012
- 2012-06-14 JP JP2012134740A patent/JP6076626B2/ja active Active
-
2013
- 2013-06-08 CN CN201310237104.XA patent/CN103515395B/zh active Active
- 2013-06-12 US US13/915,671 patent/US9496292B2/en active Active
- 2013-06-13 KR KR1020130068007A patent/KR20130140581A/ko not_active Application Discontinuation
- 2013-06-14 TW TW102121203A patent/TW201405833A/zh unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101097927A (zh) * | 2006-06-27 | 2008-01-02 | 三菱电机株式会社 | 有源矩阵型tft阵列基板及其制造方法 |
CN101165579A (zh) * | 2006-10-16 | 2008-04-23 | Lg.菲利浦Lcd株式会社 | 用于液晶显示装置的阵列基板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2013258358A (ja) | 2013-12-26 |
CN103515395A (zh) | 2014-01-15 |
TW201405833A (zh) | 2014-02-01 |
US20130334524A1 (en) | 2013-12-19 |
JP6076626B2 (ja) | 2017-02-08 |
US9496292B2 (en) | 2016-11-15 |
KR20130140581A (ko) | 2013-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103515395B (zh) | 显示装置及其制造方法 | |
US10013124B2 (en) | Array substrate, touch screen, touch display device, and fabrication method thereof | |
US9711542B2 (en) | Method for fabricating display panel | |
CN103354218B (zh) | 阵列基板及其制作方法和显示装置 | |
US10879339B2 (en) | Display panel having pad disposed on bottom surface of substrate and manufacturing method thereof | |
KR102380647B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
US9496284B2 (en) | Display panel and display apparatus including the same | |
KR20110093113A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
CN104685635A (zh) | 半导体装置 | |
EP3159734B1 (en) | Array substrate and manufacturing method thereof, and display device | |
US20140284574A1 (en) | Display apparatus and method of manufacturing the same | |
WO2014034617A1 (ja) | 回路基板及び表示装置 | |
TW201611298A (zh) | 雙薄膜電晶體及其製造方法 | |
WO2016145769A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
CN105552028A (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
US9741861B2 (en) | Display device and method for manufacturing the same | |
WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
US9508828B2 (en) | Array substrate and method of fabricating the same | |
US20190109155A1 (en) | Array substrate, method of producing the same, and display panel | |
CN103715265B (zh) | 薄膜晶体管、阵列基板和显示装置 | |
KR102132412B1 (ko) | 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
US9035364B2 (en) | Active device and fabricating method thereof | |
US10527900B2 (en) | Display substrate | |
CN104637957B (zh) | 一种阵列基板及其制作方法、显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |