[go: up one dir, main page]

CN104377230B - 像素结构及其制备方法、阵列基板、显示装置 - Google Patents

像素结构及其制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN104377230B
CN104377230B CN201410660014.6A CN201410660014A CN104377230B CN 104377230 B CN104377230 B CN 104377230B CN 201410660014 A CN201410660014 A CN 201410660014A CN 104377230 B CN104377230 B CN 104377230B
Authority
CN
China
Prior art keywords
layer
pole plate
area
dot structure
organic electroluminescence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410660014.6A
Other languages
English (en)
Other versions
CN104377230A (zh
Inventor
刘利宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410660014.6A priority Critical patent/CN104377230B/zh
Publication of CN104377230A publication Critical patent/CN104377230A/zh
Priority to PCT/CN2015/076267 priority patent/WO2016078297A1/zh
Priority to US14/891,926 priority patent/US9997580B2/en
Application granted granted Critical
Publication of CN104377230B publication Critical patent/CN104377230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种像素结构及其制备方法、阵列基板、显示装置，属于显示技术领域，其可解决现有的阵列基板的出光率低的问题。该像素结构，具有像素电路，所述像素结构包括显示区和透过区，所述像素电路中的有机电致发光器件位于显示区，所述像素电路中的至少一个存储电容位于透过区，所述存储电容第一极板和第二极板的材料均为透明导电材料，且两者至少通过介电层电学绝缘隔开。

Description

像素结构及其制备方法、阵列基板、显示装置
技术领域
本发明属于显示技术领域，具体涉及一种像素结构及其制备方法、阵列基板、显示装置。
背景技术
随着显示技术的发展，人们对显示画质的需求日益增长，高画质、高分辨率的平板显示装置的需求越来越普遍，也越来越得到显示面板厂家的重视。
现有的应用于透明显示的有机电致发光显示面板像素结构包括：显示区和透过区，其中，该显示面板的像素结构中的薄膜晶体管、存储电容，以及有机电致发光器件均设于显示区，在显示面板的尺寸一定的情况下，显示区的面积越大则透过区的面积越小，而在现有的有机电致发光显示面板中存储电容的第一极板和第二极板通常分别与薄膜晶体管的有源层和栅极采用同一次构图工艺形成，也就是说存储电容所在的位置为非透光的。
有机电致发光显示面板，其像素电路结构较LCD更为复杂，通常需要多个薄膜晶体管和电容，这决定了必须留有较大面积的显示区域来排布这些复杂的电路结构，导致整体像素尺寸变大。使得现有应用于透明显示的有机电致发光显示面板的分辨率较低，并且显示区尺寸较大也会影响透过区的面积，使得面板整体透过率低。
发明人发现由于现有技术中存储电容的第一极板和第二极板分别与有源层和栅极的材料相同，因此存储电容的第一极板和第二极板均不透光，从而影响显示面板的透过率，且存储电容位于显示区导致像素尺寸过大而无法实现高分辨率的透明显示。
发明内容
本发明所要解决的技术问题包括，针对现有的阵列基板存在的上述的问题，提供一种显示区较大的像素结构及其制备方法、阵列基板、显示装置。
解决本发明技术问题所采用的技术方案是一种像素结构，具有像素电路，所述像素结构包括显示区和透过区，所述像素电路中的有机电致发光器件位于显示区，所述像素电路中的至少一个存储电容位于透过区，所述存储电容第一极板和第二极板的材料均为透明导电材料，且两者至少通过介电层电学绝缘隔开。
本发明的像素结构的存储电容设于透过区，也就是存储电容的位置是可以透光的，故可以提高该像素结构的出光率。同时由于显示区面积减小，还可以进一步提高分辨率。
优选的是，所述第一极板与所述有机电致发光器件的阳极同层设置，且材料相同。
优选的是，所述像素结构还包括与第二极板电连接的连接电极，所述连接电极与所述有机电致发光器件的阳极同层设置，且材料相同。
优选的是，在所述有机电致发光器件的阳极所在层下方至少在透过区设置有第一绝缘层，所述第一极板设置在所述第一绝缘层下方。
优选的是，在所述有机电致发光器件的阴极所在层下方至少有一层结构在所述显示区和所述透过区存在段差。
进一步优选的是，所述连接电极与所述有机电致发光器件的阳极同层断开设置，且材料相同。
优选的是，在所述有机电致发光器件的阴极所在层下方至少有一层结构在所述显示区和所述透过区存在段差。
优选的是，所述像素结构还包括设于有机电致发光器件的阳极下方的钝化层，所述钝化层在显示区的厚度大于在所述透过区的厚度。
优选的是，所述介电层包括第一绝缘层、像素限定层或平坦化层中至少一层。
解决本发明技术问题所采用的技术方案是一种像素结构的制备方法，所述像素结构具有像素电路，所述像素结构包括：显示区和透过区，所述制备方法包括：在显示区形成所述像素电路的有机电致发光器件的步骤，以及在透过区形成至少一个存储电容步骤；其中，所述存储电容的第一极板和第二极板均采用透明导电材料制作，且在两者之间至少通过介电层电学绝缘隔开。
优选的是，所述有机电致发光器件的阳极与所述第一极板采用同一次构图工艺形成。
优选的是，在形成所述有机电致发光器件的阳极的同时还形成有连接电极的图形。
优选的是，在形成所述第一极板之前还包括：
通过构图工艺形成钝化层的图形，其中，所述钝化层在显示区的厚度大于在所述透过区的厚度。
优选的是，在所述形成存储电容的第一极板之后还包括：
通过构图工艺在显示区形成包括像素限定层的图形，以及在透过区形成第一绝缘层和在第一绝缘层中形成过孔；
在完成上述步骤的基板上，在显示区形成包括有机电致发光器件的发光层的图形；
在完成上述步骤的基板上，通过蒸镀工艺形成包括第二极板和有机电致发光器件的阴极的图形，所述第二极板通过所述过孔与连接电极连接，所述第二极板与所述阴极形成断开结构。
优选的是，在所述形成存储电容的第一极板之后还包括：
形成第一绝缘层；
在完成上述步骤的基板上，通过构图工艺形成包括连接电极和有机电致发光器件的阳极的图形；
在完成上述步骤的基板上，通过构图工艺在显示区形成包括像素限定层的图形，以及在透过区的第一绝缘层中形成过孔，所述第二极板通过过孔与连接电极连接。
在完成上述步骤的基板上，形成包括有机电致发光器件的发光层的图形；
在完成上述步骤的基板上，通过蒸镀工艺形成包括第二极板和有机电致发光器件的阴极的图形，所述第二极板通过所述过孔与连接电极连接。
解决本发明技术问题所采用的技术方案是一种阵列基板，其包括上述像素结构。
解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述阵列基板。
附图说明
图1为本发明的实施例1的像素结构的俯视图；
图2为图1的的A-A的剖视图；
图3为发明的实施例1的阵列基板的一个像素结构的电路示意图。
其中附图标记为：1、基底；2、缓冲层；3、第一极板；4、第一绝缘层；5、连接电极；6、像素限定层；7、第二极板；M1、开关晶体管；M2、驱动晶体管；D1、有机电致发光器件；Cs、存储电容；Q1、透过区；Q2、显示区。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
本实施例提供了一种像素结构，具有像素电路，其特征在于，所述像素结构包括显示区和透过区，所述像素电路中的有机电致发光器件位于显示区，所述像素电路中的至少一个存储电容位于透过区，所述存储电容第一极板和第二极板的材料均为透明导电材料，且两者至少通过介电层电学绝缘隔开。
由于在本实施例的像素结构中，存储电容的材料为透明导电材料且该存储电容设于透过区，也就是说存储电容所在的位置可以有光透过，提升像素结构的透过率，即本实施例的像素结构中的显示区的面积可相对减小，相应地，透过区的面积可以相对提高，也就说本实施例的像素结构的具有较高的透过率，同时将该像素结构用于显示面板中，则显示面板具有较高的开口率。而且相对现有技术，在本实施例的电容设置在透过区，其显示区的尺寸可适当减小，进而整体像素结构的尺寸可以减小，所以较现有技术的显示面板而言，有利于制作更多的像素结构，进而可以提高显示面板的分辨率。
作为本实施例的这一种可选的方式，第一极板与所述有机电致发光器件的阳极同层设置，且材料相同。此时可以减小构图工艺此时，节约成本。可选的，阳极材料为透明导电薄膜，透明导电薄膜选自：ITO(氧化铟锡)、IZO(氧化铟锌)、IGZO(氧化铟镓锌)或InGaSnO(氧化铟镓锡)。
需要说明的，在本实施例中所指的“同层”是指采用同一次构图工艺形成的结构，则称之为同层设置，而非视觉上绝对在同一平面上的结构。
作为本实施例的另一种可选的方式，在所述有机电致发光器件的阳极所在层下方至少在透过区设置有第一绝缘层，所述第一极板设置在所述第一绝缘层下方。也就是说有机电致发光器件的阳极也是可以不与第一极板同层设置的。此时可以将第一极板与有机电致发光器件的阳极分别单独制作，只需要增加一次构图工艺，可选地，第一绝缘层材料为氮化硅、氧化硅等介电常数较高的材料以增大其存储能力。
可选地，所述像素结构还包括与第二极板电连接的连接电极，所述连接电极与所述有机电致发光器件的阳极同层设置，且材料相同。
由于一般的像素结构包括晶体管，晶体管是要与驱动电源连接，故在形成薄膜晶体管各膜层的同时将会形成一些连接线，通过连接线可以将晶体管与驱动电源连接，所以在本实施例中可以借助连接电极与连接线连接，从而使得第二极板通过连接电极连接驱动电源。
进一步可选地，连接电极与所述有机电致发光器件的阳极同层设置，且材料相同。此时可以减小构图工艺次数，节约成本。当然，将连接电极与有机电致发光器件的阳极分别单独制作也是可行的，但需要增加一次构图工艺。
可选地，在有机电致发光器件的阴极下方至少于一层结构在显示区和透光区存在段差。例如在设于有机电致发光器件的阴极所在层与阳极所在层之间的像素限定层，该像素限定层在显示区的厚度大于在透过区的厚度，此时像素限定层在显示区和透过区将形成段差，甚至可以在透过区不设置像素限定层。由于像素限定层在显示区和透过区存在段差，并且由于阴极厚度较薄，故在通过蒸镀工艺形成有机电致发光器件阴极材料膜层时，该阴极材料膜层将会在显示区和透过区之间断开，不能形成连续的结构，此时在显示区的阴极材料膜层将会形成阴极，而在透过区的阴极材料膜层将可以形成存储电容的第二极板。也就说此时可以采用同一次构图工艺形成有机电致发光其间的阴极和存储电容的第二极板的图形，因此可以降低显示面板的生产成本，同时提高生产效率。
由上述可知，进一步可选地，第二极板与所述阴极同层且材料相同。当然将第二极板与有机电致发光器件的阴极分别单独制作也是可行的，但需要增加一次构图工艺。
为了在一次蒸镀工艺中形成有机电致发光器件的阴极和存储电容的第二极板，可选地，像素结构还包括设于阳极下方的钝化层，所述钝化层在显示区的厚度大于在所述透过区的厚度。此时该钝化层在显示区和透过区将会形成段差。由于该段差的存在第二极板与阴极则可以通过一次蒸镀工艺形成彼此断开的结构，也就是说，第二极板与所述阴极同层且材料相同。从而可以减小构图工艺次数，节约成本。需要说明的是，该钝化层在透过区也可以没有，这样可以使得显示区和透过区之间存在更大的段差，从而更好的在一次蒸镀工艺中形成阳极和第二极板。
本发明实施例提及的像素结构适用于顶发射和底发射两种类型，只需在有机电致发光器件远离出光侧设置反射电极即可，在此不再赘述。
在本实施例中，该介电层包括第一绝缘层、像素限定层或平坦化层中至少一层结构。具体请见下述方法。
相应的本实施例提供了一种像素结构的制备方法，所述像素结构具有像素电路，所述像素结构包括：显示区和透过区，所述制备方法包括：在显示区形成所述像素电路的有机电致发光器件的步骤，以及在透过区形成至少一个存储电容步骤；其中，所述存储电容的第一极板和第二极板均采用透明导电材料制作，且在两者之间至少通过介电层电学绝缘隔开。
由于本实施例的制备方法制备的存储电容设于透过区，也就是说存储电容所在的位置可以有光透过，提升像素结构的透过率，即本实施例的像素结构中的显示区的面积可相对减小，相应地，透过区的面积可以相对提高，也就说本实施例的像素结构的具有较高的透过率，同时将该像素结构用于显示面板中，则显示面板具有较高的开口率。而且相对现有技术，在本实施例的电容设置在透过区，其显示区的尺寸可适当减小，进而整体像素结构的尺寸可以减小，所以较现有技术的显示面板而言，有利于制作更多的像素结构，进而可以提高显示面板的分辨率。
为了更清楚的明白本实施例的有益效果，故以2T1C的像素电路为例对本实施例进行描述，当然，本实施例对像素电路的具体结构不作限定，不局限于2T1C的像素电路，也可以是6T2C、7T2C等像素电路，在此不一一以列举。
结合图1至3所示，本实施例提供一种像素结构的制备方法，所述像素结构包括设于显示区Q2的开关晶体管M1、驱动晶体管M2和有机电致发光器件D1，以及设于透过区Q1的存储电容Cs的，如图2所示，所述制备方法具体包括如下步骤：
步骤一、在基底1上采用等离子体增强化学气相沉积(Plasma Enhanced ChemicalVapor Deposition：简称PECVD)方式、低压化学气相沉积(Low Pressure Chemical VaporDeposition：简称LPCVD)方式、大气压化学气相沉积(Atmospheric Pressure ChemicalVapor Deposition：简称APCVD)方式或电子回旋谐振化学气相沉积(Electron CyclotronResonance Chemical Vapor Deposition:简称ECR-CVD)方式形成缓冲层2。
其中，缓冲层2可以选择与Si的晶格结构相近的材料制作，以便于在缓冲层2的上方形成a-Si薄膜(即下一步骤中的非晶硅膜)。
步骤二、完成上述步骤的基底1上，形成非晶硅膜，对非晶硅膜进行晶化以形成多晶硅膜，并对多晶硅膜进行掺杂，采用同一次构图工艺，形成包括开关晶体管M1、驱动晶体管M2的有源层的图形。
在该步骤中，首先，通过沉积方式在缓冲层2上形成非晶硅膜30(a-Si)，沉积方式包括等离子体增强化学气相沉积方式、低压化学气相沉积方式。
接着，对非晶硅膜进行晶化，晶化方式包括采用准分子激光晶化方式、金属诱导晶化方式或固相晶化方式，将非晶硅膜转变为多晶硅膜(p-Si)，然后，对多晶硅膜(p-Si)进行掺杂(P型掺杂或者N型掺杂)，以决定薄膜晶体管TFT的沟道区导电类型。其中，准分子激光晶化方式、金属诱导晶化方式为两种低温多晶硅的方法，是较为常用的把非晶硅转变为多晶硅的方法。然而，本发明将非晶硅转变为多晶硅的方法，并不限制于采用低温多晶硅的方法，只要能够将开关晶体管M1、驱动晶体管M2的有源层转变为所需的多晶硅薄膜就可以。
最后，采用第一次构图工艺，形成包括开关晶体管M1、驱动晶体管M2的有源层的图形。即在多晶硅膜上形成一层光刻胶，对光刻胶进行曝光和显影，然后对多晶硅膜进行刻蚀，以形成包括开关晶体管M1、驱动晶体管M2的有源层的图形。
步骤三、完成上述步骤的基底1上，依次形成栅绝缘层和栅极的图形。
在该步骤中，首先，采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式形成栅绝缘层；接着，采用溅射方式、热蒸发方式、等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式形成栅金属薄膜。最后，采用构图工艺，形成包括栅极的图形。
步骤四、完成上述步骤的基底1上，形成包括开关晶体管M1的源极和漏极、驱动晶体管M2的源极和漏极的图形；
在该步骤中，首先，采用溅射方式、热蒸发方式、等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition：简称PECVD)方式、低压化学气相沉积(Low Pressure Chemical Vapor Deposition：简称LPCVD)方式、大气压化学气相沉积(Atmospheric Pressure Chemical Vapor Deposition：简称APCVD)方式或电子回旋谐振化学气相沉积(Electron Cyclotron Resonance Chemical Vapor Deposition:简称ECR-CVD)方式形成源漏金属薄膜，然后通过构图工艺形成包括开关晶体管M1的源极和漏极、驱动晶体管M2的源极和漏极的图形。
当然，可选地，在形成开关晶体管M1的源极和漏极、驱动晶体管M2的源极和漏极的图形的同时形成与开关晶体管M1漏极连接的第一电极引出线，分别与驱动晶体管M2源极和漏极连接的第二电极引出线、第三电极引出线。
步骤四、在完成上述步骤的基底1上形成钝化层；
需要说明的是，在本实施例中钝化层优选仅仅位于显示区Q2，当然该钝化层也可以是整层结构或者是钝化层在显示区Q2的厚度大于透过区Q1的厚度，只不过在后续要形成用于有机电机发光器件的阳极与第三电极引出线连接的过孔，以及存储电容Cs第一极板3与第一电极引出线连接的过孔。而钝化层设置于显示区Q2，则将会在显示区Q2和透过区Q1存在较大的段差，从而有利于下述步骤中有机电致发光器件的阴极和存储电容的第二极板7的形成。
步骤五、在完成上述步骤的基底1上，采用溅射方式、热蒸发方式或等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式沉积透明导电薄膜。其中，透明导电薄膜优选为：ITO(氧化铟锡)、IZO(氧化铟锌)、IGZO(氧化铟镓锌)或InGaSnO(氧化铟镓锡)。然后通过构图工艺在透过区Q1形成包括存储电容Cs第一极板3的图形。
步骤六、在完成上述步骤的基底1上，采用离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式形成第一绝缘层4，该第一绝缘层4作为介电层中的第一层结构，所述第一绝缘层4至少覆盖所述透过区Q1，用于使得后续形成的第二极板7与第一极板3之间绝缘。此时可选地，在所述第一绝缘层4与连接电极5相对应的位置形成过孔，可选地，第一绝缘层材料为氮化硅、氧化硅等介电常数较高的材料以增大其存储能力。
当然，为简化工艺，第一绝缘层单独制作的步骤也可省略，介电层可以采用后续形成的平坦层或者像素限定层中的至少一层形成。
步骤七、在完成上述步骤的基底1上，采用离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式形成平坦化层的图形，所述平坦化层至少覆盖所述显示区Q2，当然最好平坦化层只覆盖显示区Q2，使得显示区Q2与透过区Q1形成更大段差。若在透过区Q1也设置有平坦化层，该平坦化层则可作为介电层的第二层结构。
步骤八、在完成上述步骤的基底1上，在显示区Q2通过构图工艺形成包括有机电致发光器件阳极的图形。
具体的，采用溅射方式、热蒸发方式或等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式沉积导电金属薄膜，如ITO(氧化铟锡)、IZO(氧化铟锌)、IGZO(氧化铟镓锌)或InGaSnO(氧化铟镓锡)。当然，也可以采用具有导电性能及高功函数值的无机金属氧化物、有机导电聚合物或金属材料形成，无机金属氧化物包括氧化铟锡或氧化锌，有机导电聚合物包括PEDOT:SS、PANI，金属材料包括金、铜、银或铂。再通过曝光、显影、刻蚀形成包括有机电致发光器件阳极的图形。
可选地，所述在显示区Q2形成包括有机电致发光器件D1阳极10的图形的同时还在显示区Q2形成包括连接电极5的图形，所述连接电极5与所述第二电极引出线相连，进而使得第二电极引出线与第二极板7更好的电性接触。
步骤九、在完成上述步骤的基底1上，进一步制备像素限定层6(Pixel DefineLayer，简称PDL)，接着蒸镀或者涂覆发光层(Emitting Layer：简称EL)。可选地，像素限定层6的材料在透过区Q1无覆盖。当然若在透过区Q1存在像素限定层6，该像素限定层6则可作为介电层的第三层结构。
步骤十、在完成上述步骤的基底1上，通过一次蒸镀工艺形成包括有机电致发光器件D1阴极和存储电容Cs第二极板7图形。其中，存储电容Cs的第二极板7、有机电致发光器件D1的阴极是采用锂、镁、钙、锶、铝、铟中的至少一种材料形成的。此时所述第二极板7可通过连接电极上方的介电层过孔与连接电极或者直接与所述连接电极5连接，进而通过第二电极引出线与驱动电源连接。
在本实施例中的像素结构的透过区Q1中无钝化层，可选地，也可以没有平坦化层和像素限定层6的材料，故显示区Q2与透过区Q1之间存在较大的段差，从而使得在显示区Q2有机电致发光器件D1的阴极与透过区Q1的存储电容Cs第二极板7是相断裂分开的图形。且从上述是实施例中可以得知，介电层的结构可以是第一绝缘层4、像素限定层6或平坦化层中至少一层结构，当然，本发明实施例考虑存储电容大小，优选只包含第一绝缘层4、像素限定层6或平坦化层中的一层，这样形成的存储电容较大。更为优选地，介电层只包括第一绝缘层，第一绝缘层材料为氮化硅、氧化硅等介电常数较高的材料。
在本实施例中存储电容Cs的第一极板3与第二极板7均可以透明材料，故可以大大提高像素结构的透过率。
需要说明的是，本实施例具有顶栅型薄膜晶体管的像素结构为例进行说明的，同理具有底栅型薄膜晶体管的像素结构的制备方法与上述方法相似，只不过是栅极与有源层的制备顺序相互颠倒即可，在此不再详细描述。
在上述步骤中，可选地，有机电致发光器件D1的阳极10与存储电容Cs的第一极板3采用同一次构图工艺形成，也就说上述步骤中的步骤八去除，在步骤五中形成第一极板3的同时形成阳极。
本发明实施例提及的制备像素结构的方法适用于顶发射和底发射的结构，只需在有机电致发光器件远离出光侧形成反射电极即可，在此不再赘述。
相应的在本实施例中还提供了一种阵列基板，该阵列基板包括上述像素结构。
实施例2：
本实施例提供一种显示装置，其包括实施例1中的阵列基板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
由于本实施例的显示装置包括实施例1的阵列基板，故其显示效果更好。
当然，本实施例的显示装置中还可以包括其他常规结构，如显示驱动单元等。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (14)

1.一种像素结构，具有像素电路，其特征在于，所述像素结构包括显示区和透过区，所述像素电路中的有机电致发光器件位于显示区，所述像素电路中的至少一个存储电容位于透过区，所述存储电容第一极板和第二极板的材料均为透明导电材料，且两者至少通过介电层电学绝缘隔开；
位于所述有机电致发光器件的阴极所在层下方的介电层在所述显示区和所述透过区存在段差；所述第二极板与所述阴极同层断开设置，且材料相同。
2.根据权利要求1所述的像素结构，其特征在于，所述第一极板与所述有机电致发光器件的阳极同层设置，且材料相同。
3.根据权利要求1所述的像素结构，其特征在于，在所述有机电致发光器件的阳极所在层下方至少在透过区设置有第一绝缘层，所述第一极板设置在所述第一绝缘层下方。
4.根据权利要求2或3所述的像素结构，其特征在于，所述像素结构还包括与第二极板电连接的连接电极，所述连接电极与所述有机电致发光器件的阳极同层设置，且材料相同。
5.根据权利要求1所述的像素结构，其特征在于，所述像素结构还包括设于所述有机电致发光器件的阳极下方的钝化层，所述钝化层在显示区的厚度大于所述透过区的厚度。
6.根据权利要求1所述的像素结构，其特征在于，所述介电层包括第一绝缘层、像素限定层或平坦化层中至少一层。
7.一种像素结构的制备方法，其特征在于，所述像素结构具有像素电路，所述像素结构包括：显示区和透过区，所述制备方法包括：在显示区形成所述像素电路的有机电致发光器件的步骤，以及在透过区形成至少一个存储电容步骤；其中，所述存储电容的第一极板和第二极板均采用透明导电材料制作，且在两者之间通过介电层电学绝缘隔开；所述介电层在所述显示区和所述透过区存在段差；
所述有机电致发光器件的阴极和所述存储电容的第二极板采用一次蒸镀工艺形成。
8.根据权利要求7所述的像素结构的制备方法，其特征在于，所述有机电致发光器件的阳极与所述第一极板采用同一次构图工艺形成。
9.根据权利要求8所述的像素结构的制备方法，其特征在于，在形成所述有机电致发光器件的阳极的同时还形成有连接电极的图形。
10.根据权利要求8或9所述的像素结构的制备方法，其特征在于，在形成所述第一极板之前还包括：
通过构图工艺形成钝化层的图形，其中，所述钝化层在显示区的厚度大于在所述透过区的厚度。
11.根据权利要求10所述的像素结构的制备方法，其特征在于，在所述形成存储电容的第一极板之后还包括：
通过构图工艺在显示区形成包括像素限定层的图形，以及在透过区形成第一绝缘层和在第一绝缘层中形成过孔；
在完成上述步骤的基板上，在显示区形成包括有机电致发光器件的发光层的图形；
在完成上述步骤的基板上，通过蒸镀工艺形成包括第二极板和有机电致发光器件的阴极的图形，所述第二极板通过所述过孔与连接电极连接，所述第二极板与所述阴极形成断开结构。
12.根据权利要求7所述的像素结构的制备方法，其特征在于，在形成存储电容的第一极板之后包括：
形成第一绝缘层；
在完成上述步骤的基板上，通过构图工艺形成包括连接电极和有机电致发光器件的阳极的图形；
在完成上述步骤的基板上，通过构图工艺在显示区形成包括像素限定层的图形，以及在透过区的第一绝缘层中形成过孔；
在完成上述步骤的基板上，在显示区形成包括有机电致发光器件的发光层的图形；
在完成上述步骤的基板上，通过蒸镀工艺形成包括第二极板和有机电致发光器件的阴极的图形，所述第二极板通过所述过孔与连接电极连接，所述第二极板与所述阴极形成断开结构。
13.一种阵列基板，其特征在于，所述阵列基板包括权利要求1至6中任意一项所述的像素结构。
14.一种显示装置，其特征在于，所述显示装置权利要求13所述的阵列基板。
CN201410660014.6A 2014-11-18 2014-11-18 像素结构及其制备方法、阵列基板、显示装置 Active CN104377230B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410660014.6A CN104377230B (zh) 2014-11-18 2014-11-18 像素结构及其制备方法、阵列基板、显示装置
PCT/CN2015/076267 WO2016078297A1 (zh) 2014-11-18 2015-04-10 像素结构及其制备方法、阵列基板、显示装置
US14/891,926 US9997580B2 (en) 2014-11-18 2015-04-10 Pixel structure and manufacturing method thereof, array substrate, display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410660014.6A CN104377230B (zh) 2014-11-18 2014-11-18 像素结构及其制备方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN104377230A CN104377230A (zh) 2015-02-25
CN104377230B true CN104377230B (zh) 2017-09-19

Family

ID=52556020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410660014.6A Active CN104377230B (zh) 2014-11-18 2014-11-18 像素结构及其制备方法、阵列基板、显示装置

Country Status (3)

Country Link
US (1) US9997580B2 (zh)
CN (1) CN104377230B (zh)
WO (1) WO2016078297A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377230B (zh) * 2014-11-18 2017-09-19 京东方科技集团股份有限公司 像素结构及其制备方法、阵列基板、显示装置
CN106057821B (zh) * 2016-07-22 2019-07-09 京东方科技集团股份有限公司 阵列基板、阵列基板制造方法和显示装置
CN110265484B (zh) * 2019-06-26 2022-08-09 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置
WO2025015498A1 (zh) * 2023-07-17 2025-01-23 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123222A (zh) * 2007-08-31 2008-02-13 吉林大学 有源驱动有机电致发光显示屏中多晶硅tft阵列的制作方法
CN103247657A (zh) * 2012-02-13 2013-08-14 元太科技工业股份有限公司 显示器
CN204155934U (zh) * 2014-11-18 2015-02-11 京东方科技集团股份有限公司 像素结构、阵列基板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426031B1 (ko) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
CN100573287C (zh) * 2008-07-15 2009-12-23 友达光电股份有限公司 液晶显示面板及其像素结构
KR101711249B1 (ko) * 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5824534B2 (ja) * 2012-01-31 2015-11-25 シャープ株式会社 半導体装置およびその製造方法
JP6076626B2 (ja) * 2012-06-14 2017-02-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN103839973B (zh) * 2014-02-24 2016-05-04 京东方科技集团股份有限公司 有源矩阵有机发光二极管阵列基板及制作方法和显示装置
CN104377230B (zh) * 2014-11-18 2017-09-19 京东方科技集团股份有限公司 像素结构及其制备方法、阵列基板、显示装置
JP6577224B2 (ja) * 2015-04-23 2019-09-18 株式会社ジャパンディスプレイ 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123222A (zh) * 2007-08-31 2008-02-13 吉林大学 有源驱动有机电致发光显示屏中多晶硅tft阵列的制作方法
CN103247657A (zh) * 2012-02-13 2013-08-14 元太科技工业股份有限公司 显示器
CN204155934U (zh) * 2014-11-18 2015-02-11 京东方科技集团股份有限公司 像素结构、阵列基板及显示装置

Also Published As

Publication number Publication date
US20160358993A1 (en) 2016-12-08
CN104377230A (zh) 2015-02-25
US9997580B2 (en) 2018-06-12
WO2016078297A1 (zh) 2016-05-26

Similar Documents

Publication Publication Date Title
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
CN105514116B (zh) Tft背板结构及其制作方法
CN103681659B (zh) 一种阵列基板、制备方法以及显示装置
US9520455B2 (en) Organic light emitting display and method of fabricating the same
TWI606283B (zh) 顯示裝置
US20120001182A1 (en) Organic light-emitting display device and method of manufacturing the same
CN102931198B (zh) 薄膜晶体管阵列衬底和包括其的有机发光显示器及其制造方法
WO2015085703A1 (zh) Oled阵列基板及其制备方法、显示面板及显示装置
US9589991B2 (en) Thin-film transistor, manufacturing method thereof, display substrate and display device
JP2019511831A (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
TW201220493A (en) Organic light emitting display device and method of manufacturing the same
CN103700629B (zh) 一种阵列基板及其制备方法、显示装置
CN102456705A (zh) 有机发光显示装置及其制造方法
CN103354218A (zh) 阵列基板及其制作方法和显示装置
CN106409844A (zh) 底栅型多晶硅tft基板及其制作方法
WO2015043069A1 (zh) 阵列基板及其制备方法、显示装置
CN107681063A (zh) 阵列基板及其制备方法、显示装置
JP2019526162A (ja) Ａｍｏｌｅｄ表示基板とその製作方法及び表示装置
US20170003529A1 (en) Array substrate, method for manufacturing the same and liquid crystal display device
CN104377230B (zh) 像素结构及其制备方法、阵列基板、显示装置
US11367741B2 (en) Array substrate, manufacturing method thereof, display panel, and electronic device
CN103531639B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2021227106A1 (zh) 显示面板及其制作方法
CN104393026A (zh) Oled显示基板及其制作方法、显示装置
TW201611259A (zh) 電激發光顯示面板之畫素結構及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant