[go: up one dir, main page]

KR101711249B1 - 반도체 장치의 제작 방법 - Google Patents

반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR101711249B1
KR101711249B1 KR1020137031848A KR20137031848A KR101711249B1 KR 101711249 B1 KR101711249 B1 KR 101711249B1 KR 1020137031848 A KR1020137031848 A KR 1020137031848A KR 20137031848 A KR20137031848 A KR 20137031848A KR 101711249 B1 KR101711249 B1 KR 101711249B1
Authority
KR
South Korea
Prior art keywords
film
layer
oxide semiconductor
conductive
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020137031848A
Other languages
English (en)
Other versions
KR20130139379A (ko
Inventor
겐고 아끼모또
？뻬이 야마자끼
šœ뻬이 야마자끼
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20130139379A publication Critical patent/KR20130139379A/ko
Application granted granted Critical
Publication of KR101711249B1 publication Critical patent/KR101711249B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Shift Register Type Memory (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

본 발명의 목적은 산화물 반도체에 수분 및 산소 등의 불순물이 혼입되는 것을 방지하고, 산화물 반도체를 사용한 반도체 장치의 반도체 특성의 변동을 억제하는 것이다. 본 발명의 다른 목적은 신뢰성이 높은 반도체 장치를 제공하는 것이다. 절연 표면을 구비하는 기판 위에 제공된 게이트 절연막과, 상기 게이트 절연막 위에 제공된 소스 및 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극 위에 제공된 제1 산화물 반도체층과, 상기 소스 전극 및 상기 드레인 전극과 상기 제1 산화물 반도체층 사이에 제공된 소스 및 드레인 영역이 제공된다. 상기 제1 산화물 반도체층과 접하여 배리어막이 제공된다.

Description

반도체 장치의 제작 방법{METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 산화물 반도체를 사용하는 반도체 장치 및 그 제작 방법에 관한 것이다.
일반적으로 액정 표시 장치에서 알 수 있는 바와 같이, 유리 기판 등의 평판 위에 형성되는 박막 트랜지스터는 비결정(amorphous) 실리콘 또는 다결정 실리콘을 사용하여 제작된다. 비결정 실리콘을 사용하여 제작된 박막 트랜지스터는 전계 효과 이동도가 낮지만, 보다 큰 유리 기판 위에 형성될 수 있다. 반면, 다결정 실리콘을 사용하여 제작된 박막 트랜지스터는 전계 효과 이동도가 높지만, 레이저 어닐링 등의 결정화 단계로 인해, 이러한 트랜지스터는 보다 큰 유리 기판 위에 형성되기에는 항상 적합한 것은 아니다.
산화물 반도체를 사용하는 박막 트랜지스터를 제작하여, 전자 디바이스 또는 광 디바이스에 적용하는 기술이 주목받고 있다. 예를 들면, 산화물 반도체막으로서 산화아연 또는 In-Ga-Zn-O계 산화물 반도체를 사용하여 박막 트랜지스터를 제작하고, 이러한 트랜지스터를 화상 표시 장치의 스위칭 소자 등에 사용하는 기술이 특허문헌 1 및 특허문헌 2에 개시되어 있다.
일본 공개 특허 공보 제2007-123861호
일본 공개 특허 공보 제2007-096055호
이러한 산화물 반도체의 반도체 특성은 산화물 반도체 내의 산소 중공 농도에 의해 크게 영향을 받는다. 그 때문에, 산화물 반도체의 반도체 특성의 변동을 억제하기 위해, 산화물 반도체의 산화 환원 반응을 억제하고 산소 중공 농도를 유지하는 것이 중요하다. 따라서, 산화물 반도체 위에 규소를 주로 포함하고 산화막 또는 질화막을 제공함으로써 수분 및 산소가 산화물 반도체에 혼입하는 것을 방지하고 있었다.
그러나, 산화실리콘막 또는 질화실리콘막을 사용함으로써, 수분 및 산소가 산화물 반도체에 혼입되는 것을 만족스럽게 방지하는 것은 곤란했다. 또한, 수분 및 산소의 투과를 방지하기 위해 산화실리콘막 또는 질화실리콘막의 두께를 증가시키면, 크랙(crack)이 야기되기 쉽다.
또한, 수분 및 산소뿐만 아니라 알칼리 금속(Li, Cs, Na 등), 알칼리토류 금속(Ca, Mg 등), 또는 다른 금속 원소 등의 불순물이 산화물 반도체 내로 확산되면, 산화물 반도체의 반도체 특성이 변화되는 문제가 있었다.
상기 문제점을 고려하여, 본 발명의 목적은 산화물 반도체에 수분 및 산소 등의 불순물이 혼입되는 것을 방지하고, 산화물 반도체를 사용한 반도체 장치의 반도체 특성의 변동을 억제하는 것이다. 본 발명의 다른 목적은 신뢰성이 높은 반도체 장치를 제공하는 것이다.
개시되는 본 발명의 실시의 형태는 반도체 장치로서, 절연 표면을 구비하는 기판 위에 제공된 게이트 전극층과, 상기 게이트 전극층 위에 제공된 게이트 절연막과, 상기 게이트 절연막 위에 제공된 소스 전극 및 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극 위에 제공된 제1 산화물 반도체층과, 상기 소스 전극 및 상기 드레인 전극과 상기 제1 산화물 반도체층 사이에 제공된 소스 영역 및 드레인 영역을 포함하는 반도체 장치이다. 상기 반도체 장치에서는, 상기 제1 산화물 반도체층과 접하여 배리어막이 제공된다.
개시되는 본 발명의 다른 실시의 형태는 반도체 장치로서, 절연 표면을 구비하는 기판 위에 제공된 게이트 전극층과, 상기 게이트 전극층 위에 제공된 게이트 절연막과, 상기 게이트 전극층 위에서 상기 게이트 절연막이 개재되어 제공된 제1 산화물 반도체층과, 상기 제1 산화물 반도체층 위에서 서로 이간(離間)되어 제공된 소스 영역 및 드레인 영역과, 상기 소스 영역 위에서 접하여 제공된 소스 전극과, 상기 드레인 영역 위에서 접하여 제공된 드레인 전극을 포함하는 반도체 장치이다. 상기 반도체 장치에서는, 상기 제1 산화물 반도체층과 접하여 배리어막이 제공된다.
개시되는 본 발명의 다른 실시의 형태는 반도체 장치로서, 절연 표면을 구비하는 기판 위에 제공된 게이트 전극층과, 상기 게이트 전극층 위에 제공된 게이트 절연막과, 상기 게이트 절연막 위에 제공된 제1 산화물 반도체층과, 상기 제1 산화물 반도체층의 채널 형성 영역과 중첩하는 영역에 제공된 채널 보호층과, 상기 제1 산화물 반도체층 위에 제공된 소스 전극 및 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극과 상기 제1 산화물 반도체층 사이의 소스 영역 및 드레인 영역을 포함하는 반도체 장치이다. 상기 반도체 장치에서는, 상기 채널 보호층과 접하여 배리어막이 제공된다.
상술된 구성에서, 상기 배리어막은 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막 및 질화산화알루미늄막 중 하나 이상을 포함한다. 상기 배리어막의 두께는 1nm 이상 200nm 이하인 것이 바람직하다.
또한, 상술된 구성에서, 절연 표면을 구비하는 기판 위에 바탕 절연막이 제공될 수 있다. 상기 바탕 절연막은 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막 및 질화산화알루미늄막 중 하나 이상을 포함한다.
또한, 상술된 구성에서, 상기 게이트 절연막은 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막 및 질화산화알루미늄막 중 하나 이상을 포함한다.
또한, 상술된 구성에서, 상기 채널 보호층은 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막 및 질화산화알루미늄막 중 하나 이상을 포함한다. 상기 채널 보호층의 두께는 0nm보다 크고 5nm 이하이다.
상술된 구성에서, 상기 소스 영역 및 상기 드레인 영역은 상기 제1 산화물 반도체층보다 도전율이 높은 제2 산화물 반도체층이다.
본 명세서에서 사용될 수 있는 산화물 반도체의 예는 InMO3(ZnO)m(m>0)을 포함한다. 여기서, "M"은 갈륨(Ga), 철(Fe), 니켈(Ni), 망간(Mn) 및 코발트(Co)로부터 선택되는 하나의 금속 원소 또는 복수의 금속 원소이다. 예를 들면, M이 Ga이라면, Ga만이 포함되거나, 또는 Ga 이외에 상기 금속 원소가 포함되고, 예를 들어, M은 Ga 및 Na, Ga 및 Fe 등을 포함한다. 또한, 상기 산화물 반도체에서, M으로서 포함되는 원소 이외에, 불순물 원소로서 Fe 또는 Ni 등의 천이 금속 원소, 또는 상기 천이 금속의 산화물이 포함될 수 있다. 본 명세서에서는, 상기 산화물 반도체 중에서, M으로서 적어도 갈륨을 포함하는 산화물 반도체를 In-Ga-Zn-O계 산화물 반도체라 하고, 소정의 경우 그 재료를 이용한 박막을 In-Ga-Zn-O계 비-단결정막이라 한다.
또한, 본 명세서에서 용어 "반도체 장치"는 반도체 특성을 이용하여 동작할 수 있는 장치 전반을 가리키며, 표시 장치, 전기 광학 소자, 반도체 회로 및 전자 기기가 반도체 장치의 범주에 포함된다.
본 발명의 실시의 형태에 따르면, 수분 및 산소 등의 불순물에 대한 장벽 성능이 높은 막을 사용하여 수분 및 산소 등의 불순물이 산화물 반도체에 혼입하는 것을 방지하여, 산화물 반도체를 사용한 반도체 장치의 반도체 특성의 변동을 억제할 수 있다. 또한, 반도체 장치의 신뢰성을 향상시킬 수 있다.
도 1a는 실시의 형태 1에 따른 반도체 장치의 평면도이고, 도 1b는 도 1a의 선 A1-A2를 따라 취해진 단면도.
도 2a 내지 도 2e는 실시의 형태 1에 따른 반도체 장치의 제작 방법을 설명하는 도면.
도 3a 내지 도 3c는 실시의 형태 1에 따른 반도체 장치의 제작 방법을 설명하는 도면.
도 4a 내지 도 4c는 실시의 형태 1에 따른 반도체 장치의 제작 방법을 설명하는 도면.
도 5aa 및 도 5ab와 도 5ba 및 도 5bb는 실시의 형태 1에 따른 반도체 장치를 설명하는 도면.
도 6은 실시의 형태 1에 따른 반도체 장치를 설명하는 도면.
도 7a는 실시의 형태 2에 따른 반도체 장치의 평면도이고, 도 7b는 도 7a의 선 A1-A2를 따라 취해진 단면도.
도 8a 내지 도 8c는 실시의 형태 2에 따른 반도체 장치의 제작 방법을 설명하는 도면.
도 9a 및 도 9b는 실시의 형태 2에 따른 반도체 장치의 제작 방법을 설명하는 도면.
도 10a 내지 도 10c는 실시의 형태 2에 따른 반도체 장치의 제작 방법을 설명하는 도면.
도 11a는 실시의 형태 3에 따른 반도체 장치의 평면도이고, 도 11b는 도 11a의 선 A1-A2를 따라 취해진 단면도.
도 12a 내지 도 12d는 실시의 형태 3에 따른 반도체 장치의 제작 방법을 설명하는 도면.
도 13은 실시의 형태 6에 따른 반도체 장치를 설명하는 도면.
도 14a 및 도 14b는 각각이 반도체 장치를 각각 도시하는 블록도.
도 15는 신호선 구동 회로의 구성을 설명하는 도면.
도 16은 신호선 구동 회로의 동작을 설명하는 타이밍 차트.
도 17은 신호선 구동 회로의 동작을 설명하는 타이밍 차트.
도 18은 시프트 레지스터의 구성을 설명하는 도면.
도 19는 도 18에 도시된 플립플롭의 접속 구성을 설명하는 도면.
도 20은 실시의 형태 7에 따른 반도체 장치의 화소의 등가 회로를 설명하는 도면.
도 21a 내지 도 21c는 각각 실시의 형태 7에 따른 반도체 장치를 설명하는 도면.
도 22aa 및 도 22ab와 도 22b는 실시의 형태 5에 따른 반도체 장치를 설명하는 도면.
도 23은 실시의 형태 5에 따른 반도체 장치를 설명하는 도면.
도 24a 및 도 24b는 실시의 형태 7에 따른 반도체 장치를 설명하는 도면.
도 25a 및 도 25b는 각각 전자 페이퍼의 사용 패턴의 예를 설명하는 도면.
도 26은 전자 서적 판독기의 예의 외관도.
도 27a는 텔레비전 장치의 예의 외관도이고, 도 27b는 디지털 포토 프레임의 예의 외관도.
도 28a 및 도 28b는 각각 오락기의 예를 도시하는 도면.
도 29a 및 도 29b는 각각 휴대 전화기의 예를 도시하는 도면.
실시의 형태에 대해 도면을 참조하여 설명한다. 본 발명은 이하의 실시의 형태의 기재 내용에 한정되지 않고, 발명의 취지로부터 일탈하지 않고 본 발명의 모드 및 상세를 다양하게 변경할 수 있다는 것은 당업자에 있어서 자명하다는 것을 알아야 한다. 또한, 상이한 실시의 형태에 따른 구성 및 방법이 적절한 조합에 의해 실행될 수 있다. 이하에 설명하는 발명의 구성 및 방법에서, 동일 부분 또는 같은 기능을 소유하는 부분에는 동일한 부호를 채용하고, 그 반복된 설명은 생략한다.
본 명세서에서, "막"이란 전체면에 형성되어 패턴 형성되지 않은 것을 의미한다. "층"이란 레지스트 마스크 등에 의해 원하는 형상으로 패턴 형성된 것을 의미한다. "막"과 "층"의 구별은 편의적으로 행하는 것이며, 소정의 경우에는 이들을 특별히 구별하지 않고 사용한다. 또한, 적층막의 각층에 관해서도, 소정의 경우에는 "막" 및 "층"을 특별히 구별하지 않고 사용한다.
본 명세서에서 "제1", "제2" 및 "제3" 등의 용어에 포함된 수사는 요소를 구별하기 위해 편의적으로 부여하고 있는 것이며, 숫자, 배치 및 단계의 순서를 한정하는 것이 아니다.
(실시의 형태 1)
본 실시의 형태에서는, 반도체 장치 및 그 제작 공정에 대해서 도 1a 및 도 1b, 도 2a 내지 도 2e, 도 3a 내지 도 3c, 도 4a 내지 도 4c, 도 5aa, 도 5ab, 도 5ba, 도 5bb 및 도 6을 참조하여 설명한다.
도 1a 및 도 1b는 본 실시의 형태의 박막 트랜지스터를 포함하는 화소를 도시한다. 도 1a는 평면도이며, 도 1b은 도 1a에서의 선 A1-A2를 따라 취한 단면도이다.
도 1a 및 도 1b에 도시된 박막 트랜지스터(150)는 소위 역-스태거드(inverted-staggered) 박막 트랜지스터이다. 박막 트랜지스터(150)는 기판(100) 위에 마련된 게이트 전극층(101)과, 상기 게이트 전극층(101)을 피복하는 게이트 절연막(102)과, 상기 게이트 절연막(102) 위에 마련된 산화물 반도체층(107)과, 상기 산화물 반도체층(107) 위에 접하고 서로 이간되어 마련된 한 쌍의 산화물 반도체층(111a, 111b)과, 한 쌍의 산화물 반도체층(111a, 111b)에 각각 접하고 서로 이간되어 마련된 한 쌍의 도전층(110a, 110b)을 포함한다.
산화물 반도체층(107)은 In-Ga-Zn-O계 비-단결정막을 사용하여 형성된다. 또한, 산화물 반도체층(111a, 111b)은 산화물 반도체층(107)보다 도전율이 높은 In-Ga-Zn-O계 비-단결정막을 사용하여 형성되고, 소스 영역 및 드레인 영역을 형성한다. 또한 도전층(110a, 110b)은 소스 전극층 및 드레인 전극층을 형성한다. 서로 이간되어 형성된 산화물 반도체층(111a, 111b)에 대응하고, 소스 전극 및 드레인 전극으로서 기능하는 도전층(110a, 110b)이 이간되어 마련된다. 즉, 산화물 반도체층(111a)의 위에 도전층(110a)이 제공되고, 산화물 반도체층(111b) 위에 도전층(110b)이 제공된다. 또한, 각 층은 원하는 형상으로 패턴 형성된다. 또한, 산화물 반도체층(111a, 111b)을 n+층이라고도 한다.
도 1a 및 도 1b에 도시되는 박막 트랜지스터(150)는 소스 영역 및 드레인 영역을 형성하는 산화물 반도체층(111a, 111b) 사이에 위치하는 산화물 반도체층(107)에 오목부를 포함하는 예이다. 이러한 박막 트랜지스터는 채널-에치형 박막 트랜지스터라고도 한다.
도 1b에서, 도전층(110a, 110b) 위에는 배리어막(113)이 마련된다. 또한, 배리어막(113)은 산화물 반도체층(107)의 일부와 접하여 마련된다. 배리어막(113)은 대기 중에 부유하는 유기물 및 금속 등의 불순물; 수분; 산소 등의 침입을 방지하도록 제공되고, 고밀도(dense) 막이 바람직하다. 고밀도 막을 사용하여 형성하는 것에 의해 수분 및 산소 등의 불순물에 대한 장벽 성능이 향상되게 된다. 배리어막(113)은 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막 또는 질화산화알루미늄막을 사용하여 단층 또는 적층으로 형성될 수 있다. 배리어막(113)의 두께는 1nm 이상 200nm 이하가 바람직하다. 또한, 배리어막(113)의 성질은 XRR(X-ray reflectometer), TDS(thermal desorption spectroscopy), AES(auger electron spectroscopy), 또는 SIMS(secondary ion mass spectroscopy)에 의해 발견될 수 있다.
산화물 반도체층 위에 수분 및 산소에 대한 높은 장벽 성질을 갖는 막이 형성되어 산화물 반도체층을 커버하면, 수분 및 산소가 산화물 반도체층에 혼입하는 것을 방지할 수 있다. 이에 따라, 산화물 반도체층의 산화 환원 반응을 억제하고, 산소 중공 농도의 변동을 억제할 수 있다. 또한, 대기 또는 근본재(base material) 내에 포함되는 유기물 및 금속 등의 불순물이 산화물 반도체층에 혼입하는 것을 방지할 수 있다. 따라서, 산화물 반도체를 채용한 반도체 장치의 반도체 특성의 변동을 억제할 수 있다. 또한, 반도체 장치의 신뢰성을 향상시킬 수 있다.
또한 도 1b에서, 기판(100)과 게이트 전극층(101) 사이에 기부 절연막을 마련하는 경우에는, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 질화산화알루미늄막 등을 사용하여 단층 또는 적층으로 형성할 수도 있다. 기부 절연막을 고밀도 막을 사용하여 형성하면, 기판(100)측으로부터 산화물 반도체층에 수분 및 산소가 침입하는 것을 방지할 수 있다. 또한 기판(100)에 포함되는 알칼리 금속(Li, Cs, Na 등), 알칼리토류 금속(Ca, Mg 등), 또는 다른 금속 원소 등의 불순물이 산화물 반도체층에 침입하는 것을 방지할 수 있다. 또한, 반도체 장치가 완성될 때 산화물 반도체층(107) 내에는 Na가 5×1019/㎤ 이하, 또는 바람직하게는 1×1018/㎤ 이하로 포함된다. 따라서, 산화물 반도체를 채용한 반도체 장치의 반도체 특성의 변동을 억제할 수 있다. 따라서, 반도체 장치의 신뢰성을 향상시킬 수 있다.
도 1a에 도시되는 박막 트랜지스터(150)는 액정 표시 장치 또는 EL(electroluminescent) 표시 장치로 대표되는 표시 장치의 화소부에 마련되어지는 화소 트랜지스터에 적용될 수 있다. 그 때문에, 도시한 예에서는, 배리어막(113)에 컨택트홀(126)이 마련되어져, 배리어막(113) 위에 화소 전극층(투명 도전층(114))이 마련되어져, 배리어막(113)에 마련되어진 컨택트홀(126)을 통해 화소 전극층(투명 도전층(114))과 도전층(110b)이 서로 접속되어 있다.
도 1a에 나타나 있는 바와 같이, 박막 트랜지스터(150)의 소스 전극 및 드레인 전극 중 하나는 U자형(또는 회전된 C자형 또는 말굽형) 형상을 갖고, 소스 전극 및 드레인 전극 중 다른 하나를 둘러싸고 있다. 소스 전극과 드레인 전극 간의 거리는 거의 일정하게 유지되어 있다.
박막 트랜지스터(150)는 상기 형상을 가짐으로써, 박막 트랜지스터(150)의 채널 폭을 크게 할 수 있고, 따라서 전류량이 증대한다. 또한, 전기 특성의 편차를 저감할 수 있다. 또한, 제작 공정에서의 마스크 패턴의 오정렬에 의한 신뢰성의 저하를 억제할 수 있다. 본 실시의 형태는 이 형상에 한정되지 않고, 박막 트랜지스터(150)의 소스 전극 및 드레인 전극 중 하나가 반드시 U자형이 아니더라도 좋다.
다음, 반도체 장치의 제작 공정의 일예에 대해서 도 2a 내지 도 2e를 참조하여 설명한다.
우선, 절연 표면을 구비하는 기판(100) 위에 게이트 전극층(101)을 형성하고, 그 후 게이트 전극층(101) 위에 게이트 절연막(102)을 형성한다. 그 후, 산화물 반도체막(103)과 산화물 반도체막(104)을 적층하여 형성한다(도 2a 참조).
절연 표면을 구비하는 기판(100)으로서, 예를 들면, 액정 표시 장치 등에 사용되는 가시광선 투과성을 갖는 유리 기판을 사용할 수 있다. 상술된 유리 기판은 무-알칼리 유리 기판인 것이 바람직하다. 무-알칼리 유리 기판의 재료로서, 예를 들면, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 또는 바륨 보로실리케이트 유리 등의 유리 재료가 이용되고 있다. 그 밖에도, 절연 표면을 구비하는 기판(100)으로서, 세라믹 기판, 석영 기판, 또는 사파이어 기판 등의 절연체로 형성되는 절연성 기판; 규소 등의 반도체 재료로 형성되는 반도체 기판의 표면을 절연 재료로 피복한 것; 금속 또는 스테인레스 강철 등의 도전체로 형성되는 도전성 기판의 표면을 절연 재료로 피복한 것 등을 이용할 수 있다.
또한, 도 2a에 나타나 있는 바와 같이, 절연 표면을 구비하는 기판(100) 위에 바탕막이 되는 절연막(130)을 제공해도 된다. 절연막(130)은 기판(100)으로부터의 알칼리 금속(Li, Cs, Na 등), 알칼리토류 금속(Ca, Mg 등), 또는 다른 금속 원소 등의 불순물의 확산을 방지하는 기능을 갖는다. 또한, 반도체 장치 완성 시에 산화물 반도체층(107) 내에는 Na가 5×1019/㎤ 이하, 또는 바람직하게는 1×1018/㎤ 이하로 포함된다. 절연막(130)은 질화실리콘막, 산화실리콘막, 질화산화실리콘막, 산화질화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막 및 질화산화알루미늄막으로부터 선택되는 하나 또는 복수의 막에 의한 적층 구조로 형성될 수 있다.
게이트 전극층(101)은, 기판(100) 위에 도전막을 형성한 후, 포토리소그래피법에 의해 형성된 레지스트 마스크를 사용하여 선택적으로 도전막을 에칭하는 것에의해 형성할 수 있다. 이러한 경우에, 후에 형성되는 게이트 절연막(102)의 피복성을 향상하고 절단을 방지하기 위해, 게이트 전극층(101)의 에지가 테이퍼 형상이 되도록 에칭하는 것이 바람직하다. 또한, 게이트 전극층(101)은 게이트 배선 등의 도전막을 사용하여 형성되는 전극 및 배선을 포함한다.
게이트 전극층(101)은 알루미늄, 구리, 몰리브덴, 티타늄, 크롬, 탄탈 또는 텅스텐 등의 금속 재료; 이들 재료 중 임의의 것을 주성분으로 포함하는 합금 재료; 또는 이들 재료 중 임의의 것을 주성분으로 포함하는 질화물을 사용하여 단층 또는 적층으로 형성될 수 있다. 게이트 전극층(101)은 알루미늄 등의 저저항 도전성 재료를 사용하여 형성되는 것이 바람직하다. 또한, 배선 및 전극으로서 알루미늄을 사용하는 경우, 알루미늄만을 사용하면 내열성이 낮고 부식되기 쉬운 등의 문제점이 있으므로, 알루미늄은 내열성 도전성 재료와 조합시켜 사용되는 것이 바람직하다.
내열성 도전성 재료로서, 티타늄, 탄탈, 텅스텐, 몰리브덴 및 크롬으로부터 선택된 원소, 또는 이들 원소 중 임의의 것을 포함하는 합금, 이들 원소들의 조합을 포함하는 합금막, 또는 이들 원소 중 임의의 것을 포함하는 질화물을 사용할 수 있다. 이러한 내열성 도전성 재료로 형성되는 막과, 알루미늄(또는 구리)을 적층 시켜, 배선 및 전극을 형성할 수 있다.
게이트 절연막(102)은 산화실리콘막, 산화질화실리콘막, 질화실리콘막, 질화산화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 질화산화알루미늄막, 또는 산화탄탈막을 사용하여 단층 또는 적층으로 형성될 수 있다. 게이트 절연막(102)은 스퍼터링법 등을 사용하여 막두께를 50nm 이상 250nm 이하로 형성될 수 있다. 예를 들면 게이트 절연막(102)으로서, 스퍼터링법에 의해 산화실리콘막을 100nm의 두께로 형성할 수 있다. 대안적으로, 스퍼터링법에 의해 산화알루미늄막을 100nm의 두께로 형성할 수 있다.
절연막(130) 또는 게이트 절연막(102)을 고밀도 막을 사용하여 형성할 때, 기판(100)측으로부터 산화물 반도체층에 수분 및 산소가 침입하는 것을 방지할 수 있다. 또한, 기판(100)에 포함되는 알칼리 금속(Li, Cs, Na 등), 알칼리토류 금속(Ca, Mg 등), 또는 다른 금속 원소 등의 불순물이 산화물 반도체층에 침입하는 것을 방지할 수 있다. 또한, 반도체 장치 완성 시에 산화물 반도체층(107) 내에는 Na가 5×1019/㎤ 이하, 또는 바람직하게는 1×1018/㎤ 이하로 포함된다. 따라서, 산화물 반도체를 채용한 반도체 장치의 반도체 특성의 변동을 억제할 수 있다. 따라서, 반도체 장치의 신뢰성을 향상시킬 수 있다.
게이트 절연막(102) 위에 산화물 반도체막(103)을 형성하기 전에, 게이트 절연막(102)의 표면에 플라즈마 처리를 행해도 된다. 플라즈마 처리에 의해, 게이트 절연막(102)의 표면에 부착되어 있는 먼지를 제거할 수 있다.
플라즈마 처리는 진공 챔버에 아르곤(Ar) 가스 등의 불활성 가스를 도입하고, 피처리물(여기서는, 기판(100) 위에 형성된 게이트 절연막(102))에 바이어스 전압을 인가하여 플라즈마 상태를 생성하는 방식으로 행해질 수 있다. 챔버에 Ar 가스를 도입했을 경우, 플라즈마 중에는 전자와 Ar의 양이온이 존재하고, 음극 방향으로(기판(100)측으로) Ar의 양이온이 가속된다. 가속된 Ar의 양이온이 기판(100) 위에 형성된 게이트 절연막(102)의 표면에 충돌함으로써, 게이트 절연막(102)의 표면이 스퍼터링에 의해 에칭되어 개질된다. 상술된 이러한 플라즈마 처리를 소정의 경우 "역스퍼터링(reverse sputtering)"이라 한다. 본 실시의 형태에서는, 플라즈마 처리 시에 기판(100) 측에 바이어스 전압을 인가한다. 대안적으로, 게이트 절연막(102)의 표면을 개질에서 개질할 수 있다면, 바이어스 전압을 인가하지 않고 플라즈마 처리를 행해도 된다.
플라즈마 처리에서 사용하는 가스로서, 아르곤 가스 대신에, 헬륨 가스를 사용해도 된다. 대안적으로, 아르곤 분위기에 산소, 수소, 질소 등을 첨가한 분위기로 행해도 된다. 또한, 아르곤 분위기에 Cl2, CF4 등을 더한 분위기로 행해도 된다.
산화물 반도체막(103)은 In-Ga-Zn-O계 비-단결정막을 사용하여 형성할 수 있다. 예를 들면 In, Ga, 및 Zn을 포함하는 산화물 반도체 타겟(In2O3:Ga2O3:ZnO=1:1:1)을 채용한 스퍼터링법에 의해 산화물 반도체막(103)을 형성한다. 스퍼터링을 위해 예를 들어 아래의 조건을 채용할 수 있다: 기판(100)과 타겟 간의 거리를 30mm 내지 500mm; 압력을 0.1Pa 내지 2.0Pa; DC 전원을 0.25kW 내지 5.0kW(지름 8인치의 크기를 갖는 타겟 사용 시); 및 분위기를 아르곤 분위기, 산소 분위기, 또는 아르곤과 산소의 혼합 분위기로 함.
먼지를 경감할 수 있고 두께가 균일할 수 있으므로, 펄스 DC 전원을 사용하는 것이 바람직하다. 또한, 상기 플라즈마 처리를 행한 후, 대기에 노출되지 않고 산화물 반도체막(103)을 형성하여, 게이트 절연막(102)과 산화물 반도체막(103) 사이의 계면에 먼지 및 수분이 부착되는 것을 방지할 수 있다. 산화물 반도체막(103)의 두께는 대략 5nm 내지 200nm일 수 있다.
상기 스퍼터링법으로서, 스퍼터링 전원으로 고주파 전원을 채용하는 RF 스퍼터링법, DC 스퍼터링법, 펄스식 직류 바이어스를 인가하는 펄스 DC 스퍼터링법 등을 이용할 수 있다. RF 스퍼터링법은 주로 절연막을 성막하는 경우에 채용될 수 있고, DC 스퍼터링법은 주로 금속막을 성막할 경우에 채용될 수 있다.
대안적으로, 다른 재료로 형성되는 타겟을 복수 설치할 수 있는 멀티-타겟 스퍼터링 장치를 사용해도 된다. 멀티-타겟 스퍼터링 장치에서는, 하나의 챔버에 다른 막을 적층 형성할 수 있거나, 또는 하나의 챔버에서 복수 종류의 재료를 동시에 스퍼터링하여 하나의 막을 형성할 수도 있다. 대안적으로, 챔버 내부에 자계 발생 기구를 구비하는 마그네트론 스퍼터링 장치를 채용하는 방법(마그네트론 스퍼터링법), 마이크로파를 사용하여 발생시킨 플라즈마를 채용하는 ECR 스퍼터링법 등을 사용해도 된다. 또한, 대안적으로, 성막 중에 타겟 물질과 스퍼터링 가스 성분을 서로 화학 반응시켜 그것들의 화합물을 형성하는 반응성 스퍼터링법, 성막 중에 기판에도 전압을 인가하는 바이어스 스퍼터링법 등을 사용해도 된다.
다음, 산화물 반도체막(103) 위에 산화물 반도체막(103)보다 도전율이 높은 산화물 반도체막(104)을 형성한다. 산화물 반도체막(104)은 In-Ga-Zn-O계 비-단결정막을 사용하여 형성할 수 있다. 예를 들면, In, Ga 및 Zn을 포함하는 산화물 반도체 타겟(In2O3:Ga2O3:ZnO=1:1:1)을 채용한 스퍼터링법에 의해 산화물 반도체막(103) 위에 산화물 반도체막(104)을 형성할 수 있다.
또한, 산화물 반도체막(104)은 산화물 반도체막(103)의 형성을 위해 채용한 타겟(In2O3:Ga2O3:ZnO=1:1:1)을 사용하여 형성될 수 있다. 스퍼터링의 조건으로서, 예를 들면, 온도를 20도 내지 100도, 압력을 0.1Pa 내지 2.0Pa, 전력을 250W 내지 3kW(8-인치 Φ의 경우)로 한다. 또한, 유량 40sccm으로 아르곤 가스를 도입하고 있다. 타겟의 성분비 또는 다른 스퍼터링 성막 조건을 적절하게 조절함으로써, 결정립의 유무, 밀도 등을 조절할 수 있다. 결정립의 직경은 대략 1nm 내지 10nm일 수 있다. 산화물 반도체막(104)의 두께는 대략 2nm 내지 20nm일 수 있다. 물론, 막 중에 결정립이 포함되는 경우에는, 결정립의 크기는 막두께를 초과하지 않는다.
여기서, 상기 산화물 반도체막(103)과 산화물 반도체막(104)의 성막 조건을 다르게 하는 것이 바람직하다. 예를 들면, 산화물 반도체막(103)의 성막 조건에서는 산화물 반도체막(104)의 성막 조건보다 아르곤 가스의 유량에 대한 산소 가스의 유량비를 크게 한다. 구체적으로는, 산화물 반도체막(104)의 성막 조건에서는, 희가스(rare gas)(아르곤, 헬륨 등) 분위기, 또는 산소 가스 10% 이하 및 희가스 90% 이상을 포함하는 분위기를 채용한다. 산화물 반도체막(103)의 성막 조건에서는, 산소 분위기, 또는 희가스에 대한 산소 가스의 유량비가 1 이상인 분위기를 채용한다. 산화물 반도체막(103)을 대기에 노출하지 않도록 산화물 반도체막(104)을 연속해서 형성해도 좋다. 또한, 산화물 반도체막(103)과 산화물 반도체막(104)은 서로 다른 재료를 이용하여 형성해도 좋다.
다음, 산화물 반도체막(104) 위에 레지스트 마스크(106)를 형성하고, 레지스트 마스크(106)를 사용하여 산화물 반도체막(103) 및 산화물 반도체막(104)을 선택적으로 에칭하여, 섬 형상의 산화물 반도체층(107) 및 섬 형상의 산화물 반도체층(108)을 형성한다(도 2b참조).
이 때의 에칭 방법으로서 웨트 에칭 또는 드라이 에칭을 사용할 수 있다. 여기서는, 아세트산, 질산 및 인산의 혼합액을 채용한 웨트 에칭에 의해 산화물 반도체막(103) 및 산화물 반도체막(104)의 불필요한 부분을 제거함으로써, 섬 형상의 산화물 반도체층(107) 및 섬 형상의 산화물 반도체층(108)을 형성한다. 또한, 상기 에칭 후에는 레지스트 마스크(106)를 제거한다. 또한, 웨트 에칭에 사용되는 에칭제는 산화물 반도체막(103) 및 산화물 반도체막(104)을 상기 에칭제를 사용하여 에칭할 수 있는 것이면 상기 용액에 한정되지 않는다. 드라이 에칭을 행하는 경우에는, 염소를 포함하는 가스, 또는 염소를 포함하는 가스에 산소가 첨가된 가스를 사용하는 것이 바람직하다. 이는 염소와 산소를 포함하는 가스를 채용함으로써 게이트 절연막(102)에 대한 산화물 반도체막(103)(및 산화물 반도체막(104))의 에칭 선택비가 용이하게 얻어질 수 있어, 게이트 절연막(102)에의 손상을 충분하게 저감할 수 있기 때문이다.
이 실시의 형태에서는, 산화물 반도체층(107)과, 산화물 반도체층(107)보다 도전율이 높은 산화물 반도체층(108)을 적층시킨 예를 설명했다. 대안적으로, 산화물 반도체층(107)의 단층만을 형성할 수도 있다.
다음, 섬 형상의 산화물 반도체층(107) 위에 도전막을 형성한다. 도전막은 스퍼터링법, 진공 증착법 등에 의해, 알루미늄, 구리, 티타늄, 탄탈, 텅스텐, 몰리브덴, 니켈, 망간, 크롬, 네오디뮴 및 스칸듐으로부터 선택된 원소를 포함하는 금속; 상기 원소 중 임의의 것을 포함하는 합금; 상기 원소 중 임의의 것을 포함하는 질화물 등으로 형성되는 재료를 사용하여 형성될 수 있다. 또한, 도전막의 형성 후에 열처리(예를 들면, 대략 200도 내지 600도의 열처리)를 행할 경우에는, 도전막에 소정의 내열성을 갖게 하는 것이 바람직하다.
예를 들면, 도전막은 티타늄막의 단층 구조로 형성될 수 있다. 대안적으로, 도전막을 적층 구조로 형성해도 된다. 예를 들면, 도전막은 알루미늄막과 티타늄막과의 적층 구조로 형성될 수 있다. 또한, 대안적으로, 티타늄막과, 네오디뮴을 포함하는 알루미늄(Al-Nd)막과, 티타늄막의 3층 구조로 해도 된다. 또한, 대안적으로, 도전막은 실리콘을 포함하는 알루미늄막의 단층 구조로 해도 된다.
다음, 도전막 위에 레지스트 마스크(109a, 109b)를 형성하고, 그 후 도전막을 선택적으로 에칭하여, 도전층(110a, 110b)을 형성한다. 동시에, 섬 형상의 산화물 반도체층(108)을 에칭해서 산화물 반도체층(107)보다 도전율이 높은 반도체 영역(산화물 반도체층(111a, 111b))을 형성하고, 산화물 반도체층(107)의 일부의 영역(표면 부근의 일부)을 제거(채널-에칭)하여, 산화물 반도체층(107)에 오목부(112)를 형성한다(도 2c 참조).
산화물 반도체층(107)의 일부가 제거되어 형성되는 오목부(112)는 도전층(110a)과 도전층(110b) 사이 및 산화물 반도체층(107)보다 도전율이 높은 반도체 영역(산화물 반도체층(111a))과 산화물 반도체층(107)보다 도전율이 높은 반도체 영역(산화물 반도체층(111b)) 사이의 영역에 해당한다. 그 때문에, 도전층(110a)은 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하고, 도전층(110b)은 트랜지스터의 소스 전극 및 드레인 전극 중 다른 하나로서 기능한다. 또한, 상기 에칭 후에는, 레지스트 마스크(109a, 109b)는 제거된다.
이 때의 에칭 방법으로서 웨트 에칭 또는 드라이 에칭을 사용할 수 있다. 여기서는, 염소를 포함하는 가스를 이용해서 드라이 에칭을 행하는 것이 바람직하다. 드라이 에칭을 사용함으로써 웨트 에칭을 사용하는 경우에 비해 배선 구조 등의 미세화가 가능해진다. 또한, 드라이 에칭을 사용함으로써, 드라이 에칭의 제어성이 좋기 때문에, 산화물 반도체층(107)의 제거를 높은 제어성으로 행할 수 있다. 염소를 포함하는 가스에는 산소가 첨가되는 것이 보다 바람직하다. 이는 염소와 산소를 포함하는 가스를 채용함으로써, 게이트 절연막(102)에 대한 산화물 반도체층(107)(및 산화물 반도체층(108))의 에칭 선택비가 용이하게 얻어질 수 있어, 게이트 절연막(102)에의 손상을 충분하게 저감할 수 있기 때문이다.
그 후에, 200도 내지 600도, 전형적으로는 300도 내지 500도의 열처리를 행하면 좋다. 여기서는, 질소 분위기 하에서 350도로 1시간의 열처리를 행한다. 이 열처리에 의해, 산화물 반도체층(107) 및 산화물 반도체층(111a, 111b)에 포함되는 In-Ga-Zn-O계 산화물 반도체의 원자 레벨의 재배열이 행해진다. 이 열처리(포토 어닐링 등도 포함)는 이 열처리에 의해 산화물 반도체층(107) 및 산화물 반도체층(111a, 111b) 내의 캐리어의 이동을 저해하는 비틀어짐(distortion)을 해제할 수 있으므로 중요하다. 또한, 상기 열처리가 산화물 반도체층(107)의 형성 후에 행해진다면 상기 열처리를 행하는 타이밍은 특별하게 한정되지 않는다.
다음, 배리어막(113)을 형성하기 전에 산화물 반도체층(107)의 표면에 대하여 플라즈마 처리를 행하는 것이 바람직하다. 산화물 반도체층(107) 표면의 플라즈마 처리로서는, 산소 래디컬에 의한 산소 래디컬 처리 또는 역스퍼터링을 행하면 좋다.
산소 래디컬에 의한 산소 래디컬 처리는 O2, N2O, 산소를 포함하는 N2, 산소를 포함하는 He, 산소를 포함하는 Ar 등의 분위기에서 행하는 것이 바람직하다. 대안적으로, 산소 래디컬 처리는 상기 분위기에 Cl2, CF4를 추가한 분위기에서 행해도 된다. 또한, 래디컬 처리는 기판(100) 측에 바이어스 전압을 인가하지 않고 행하는 것이 바람직하다. 산소 래디컬 처리를 함으로써, 섬 형상의 산화물 반도체층(107)이 채널 형성 영역을 포함하는 박막 트랜지스터는 게이트 전극에 전압이 인가되지 않을 때 오프 상태로 되는 노멀리-오프(normally-off) 트랜지스터일 수 있다. 또한, 래디컬 처리를 행함으로써, 섬 형상의 산화물 반도체층(107)의 에칭에 의한 손상을 회복할 수 있다.
역스퍼터링은 진공 챔버에 아르곤(Ar) 가스 등의 불활성 가스를 도입하고, 피처리물(여기서는, 기판(100))에 바이어스 전압을 인가하여 플라즈마 상태를 발생하는 방식으로 행해질 수 있다. 이 경우, 플라즈마 중에는 전자와 Ar의 양이온이 존재하고, 음극 방향으로(기판(100) 측으로) Ar의 양이온이 가속된다. 가속된 Ar의 양이온이 기판(100) 위에 형성된 산화물 반도체층(107), 게이트 절연막(102) 및 도전층(110a, 110b)의 표면에 충돌함으로써, 표면이 스퍼터링에 의해 에칭되어 개질될 수 있다. 또한, 아르곤 가스 대신에, 헬륨 가스를 사용해도 된다. 대안적으로, 아르곤 분위기에 산소, 수소, 질소 등을 첨가한 분위기로 행해도 된다. 또한, 대안적으로, 아르곤 분위기에 Cl2, CF4 등을 첨가한 분위기로 행해도 된다.
산화물 반도체층(107)의 표면에 대하여 역스퍼터링을 행하면, 산화물 반도체층(107)의 표면의 대기에의 노출로 의해 형성되는 산화물 및 흡착 유기물을 에칭에 의해 제거할 수 있다. 또한, 산화물 반도체층(107)의 표면을 활성화하고, 따라서 다음에 형성되는 배리어막(113)과의 화학 결합을 강화할 수 있다. 역스퍼터링은 RF 스퍼터링법을 사용하여 행하는 것이 바람직하다. 이는 다음에 형성되는 배리어막(113)을 RF 스퍼터링법에 의해 형성할 경우, 배리어막(113)을 대기에 노출하지 않고 형성할 수 있기 때문이다.
다음, 게이트 전극층(101), 산화물 반도체층(107), 산화물 반도체층(111a, 111b), 도전층(110a, 110b) 등을 포함하는 박막 트랜지스터(150)를 커버하도록 배리어막(113)을 형성한다(도 2d 참조). 배리어막(113)은 산화물 반도체층(107)이 노출되어 있는 영역에 접하여 형성되는 것이 바람직하다. 배리어막은 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 또는 질화산화알루미늄막을 사용하여 단층 또는 적층으로 형성될 수 있다.
산화물 반도체층(107) 및 산화물 반도체층(111a, 111b)의 반도체 특성은 산화물 반도체 내의 산소 중공 농도에 의해 크게 영향을 받는다. 산화물 반도체층(107) 및 산화물 반도체층(111a, 111b)에 수분 및 산소가 침입하면, 산화물 반도체층의 반도체 특성에 큰 영향을 끼친다. 배리어막(113)은 대기 중에 부유하는 유기물 및 금속 등의 불순물, 수분, 산소 등의 침입을 막을 수 있는 고밀도 막을 사용하여 형성되는 것이 바람직하다. 배리어막(113)으로서 산화실리콘막 또는 질화 실리콘막을 사용하는 경우, 막에는 분자 사슬 등에 의한 실리콘 원자의 공극이 존재하는 것에 의해 수분 및 산소에 대한 장벽 성능이 저해된다. 그러나, 산화알루미늄막 등은 산화실리콘막, 질화실리콘막 등에 비해 밀도가 높기 때문에 장벽 성능이 우수하다. 따라서, 산화물 반도체층의 배리어막으로서 산화알루미늄막 등을 사용함으로써, 산화물 반도체층에 수분 및 산소 등의 불순물이 침입하는 것을 막을 수 있다.
배리어막(113)으로서 기능하는 산화알루미늄막을 형성할 경우, 스퍼터링법에 의해, 예를 들면 산화알루미늄(Al2O3) 타겟을 이용하여, 아르곤 분위기에서 형성한다. 매우 높은 투광성을 얻기 위해서는, 산화알루미늄막은 불순물, 특히, 0 atom%보다 크고 2.5 atom%보다 작은 질소를 포함할 수 있다. 스퍼터링 조건(기판 온도, 원료 가스 및 그 유량, 성막 압력 등)을 적절하게 조절함으로써 질소 농도를 조절할 수 있다. 대안적으로, 산화알루미늄막은 알루미늄(Al) 타겟을 이용하여, 산소 가스를 포함하는 분위기에서 성막되어도 좋다. 구체적으로는, 산화알루미늄막은 RF 스퍼터링법에 의해 Φ8-inch의 알루미늄 타겟을 사용하여 이하의 조건을 채용하여 형성된다: 성막 전력을 1kW; 성막 압력을 0.4Pa; 아르곤 가스 10sccm의 유량; 산소 가스 5sccm의 유량; 타겟과 기판간 거리 160mm; 성막시 기판 온도를 20도 내지 25도; 및 성막 레이트를 1.5 nm/min으로 함.
배리어막(113)으로서 기능하는 질화알루미늄막을 형성할 경우, 질화알루미늄막은 스퍼터링법에 의해, 예를 들면, 질화알루미늄(AlN) 타겟을 이용하여, 아르곤 가스와 질소 가스를 혼합한 분위기에서 성막된다. 구체적으로는, 질화알루미늄막은 질화알루미늄(AlN) 타겟을 이용하여, 아르곤 가스 20sccm의 유량과 질소 가스 20sccm의 유량을 혼합한 분위기에서 성막된다. 질화알루미늄막은 불순물, 특히 산소 0atom% 이상 10atom% 미만을 포함할 수 있다. 스퍼터링 조건(기판 온도, 원료 가스 및 그 유량, 성막 압력 등)을 적절하게 조절함으로써 산소 농도를 조절할 수 있다. 대안적으로, 질화알루미늄막은 알루미늄(Al) 타겟을 이용하여, 질소 가스를 포함하는 분위기에서 성막해도 좋다.
배리어막(113)으로서 기능하는 질화산화알루미늄막을 형성할 경우, 질화산화알루미늄막은 스퍼터링법을 사용하여, 예를 들면, 질화알루미늄(AlN) 타겟을 이용하여, 아르곤 가스와, 질소 가스와, 산소 가스를 혼합한 분위기에서 성막된다. 구체적으로는, 질화산화알루미늄막은 질화알루미늄(AlN) 타겟을 이용하여, 아르곤 가스 20sccm의 유량과, 질소 가스 15sccm의 유량과, 산소 가스 5sccm의 유량을 혼합한 분위기에서 성막된다. 질화산화알루미늄막은 질소를 수 atom% 이상, 바람직하게는 2.5 atom% 내지 47.5 atom%를 포함할 수 있다. 스퍼터링 조건(기판 온도, 원료 가스 및 그 유량, 성막 압력 등)을 적절하게 조절함으로써 질소 농도를 조절할 수 있다. 대안적으로, 질화산화알루미늄막은 알루미늄(Al) 타겟을 이용하여, 질소 가스 및 산소 가스를 포함하는 분위기에서 성막해도 좋다.
또한, 이들 막을 형성하는 방법은 스퍼터링법에 한정되지 않는다. 대안적으로, 증착법 또는 그 밖의 공지 기술을 사용해도 된다.
또한, 형성된 배리어막(113)에 대하여 플라즈마 처리 또는 오존수 등의 산화력이 강한 용액에서의 처리를 행하여, 배리어막(113) 내의 산소 결함을 보상해도 좋다. 플라즈마 처리는 산소, 질소, 1산화 2질소, 또는 상기 가스와 그 밖의 가스의 혼합 기체의 분위기에서 행해도 된다. 플라즈마 처리를 행함으로써, 배리어막을 더 고밀도 막으로 할 수 있다.
산화물 반도체층 위에 수분 및 산소에 대한 높은 장벽성의 막을 형성하여 상기 산화물 반도체층을 커버하면, 수분 및 산소가 산화물 반도체층에 혼입하는 것을 방지할 수 있다. 이에 따라, 산화물 반도체층의 산화 환원 반응을 억제하고, 산소 중공 농도의 변동을 억제할 수 있다. 또한, 대기중에 부유하는 유기물 및 금속 등의 불순물이 산화물 반도체층에 혼입하는 것을 방지할 수 있다. 따라서, 산화물 반도체를 채용한 반도체 장치의 반도체 특성의 변동을 억제할 수 있다. 또한, 반도체 장치의 신뢰성을 향상시킬 수 있다.
또한, 바탕막으로서 기능하는 절연막(130) 또는 게이트 절연막(102)을 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막 또는 질화산화알루미늄막을 사용하여 형성할 경우, 상기의 제작 방법을 채용할 수 있다.
다음, 배리어막(113) 위에 레지스트 마스크를 형성하고, 배리어막(113)을 선택적으로 에칭하여 컨택트홀을 형성한다. 그 후, 투명 도전층(114)을 형성한다(도 2e 참조). 이 때의 에칭은 염소 가스를 사용하는 드라이 에칭인 것이 바람직하다.
투명 도전층(114)은 산화인듐(In2O3), 산화인듐 및 산화주석의 합금(In2O3-SnO2, 이하에서는 ITO라 약기함), 산화인듐 및 산화아연의 합금(In2O3-ZnO) 등을 사용하여 스퍼터링법, 진공 증착법 등에 의해 형성될 수 있다. 예를 들면, 투명 도전막을 성막한 후, 투명 도전막 위에 레지스트 마스크를 형성한다. 그 후, 에칭에 의해 불필요한 부분을 제거하여, 투명 도전층(114)을 형성할 수 있다.
이상의 공정에 의해, 박막 트랜지스터(150)를 형성할 수 있다. 이러한 방식으로, 박막 트랜지스터(150)를 형성하는 것에 의해, 수분 및 산소 등의 불순물에 대한 높은 장벽성을 갖는 막을 사용하여 수분 및 산소 등의 불순물이 산화물 반도체에 혼입하는 것을 방지한다. 이에 따라, 산화물 반도체를 채용한 반도체 장치의 반도체 특성의 변동을 억제할 수 있고, 또한 반도체 장치의 신뢰성을 향상시킬 수 있다.
다음, 반도체 장치의 일예인 표시 장치의 제작 공정에 대해서 도 3a 내지 도 3c 및 도 4a 내지 도 4c를 참조하여 설명한다. 또한, 도 3a 내지 도 3c 및 도 4a 내지 도 4c에 도시되는 제작 공정의 많은 부분은 도 2a 내지 도 2e에 도시된 것과 공통된다. 따라서, 이하에서는 동일 부분의 설명은 생략하고, 다른 부분에 대해 설명한다.
우선, 절연 표면을 구비하는 기판(100) 위에 배선 및 전극(게이트 전극층(101)을 포함하는 게이트 배선, 용량 배선(120) 및 제1 단자(121))을 형성한다(도 3a 참조). 용량 배선(120) 및 제1 단자(121)는 게이트 전극층(101)과 동일한 재료를 이용해서 형성될 수 있다. 또한, 기판(100)의 재료 및 게이트 전극층(101)의 재료 및 형성 방법에 대해서는 도 2a를 참조할 수 있다. 또한, 절연 표면을 구비하는 기판(100) 위에 바탕막이 되는 절연막(130)을 제공해도 된다. 절연막(130)의 재료 및 형성 방법에 대해서는 도 2a를 참조할 수 있다.
다음, 게이트 전극층(101) 위에 게이트 절연막(102)을 형성하고, 게이트 전극층(101) 위에 절연막(102)을 개재하여 섬 형상의 산화물 반도체층(107) 및 섬 형상의 산화물 반도체층(108)을 형성한다(도 3b 참조). 게이트 절연막(102)의 재료 및 형성 방법에 대해서는 도 2a를 참조할 수 있다. 산화물 반도체층(107) 및 산화물 반도체층(108)의 재료 및 형성 방법에 대해서는 도 2a 및 도 2b를 참조할 수 있다.
다음, 제1 단자(121)를 노출시키도록 게이트 절연막(102)에 컨택트홀(122)을 형성한 후, 게이트 절연막(102), 산화물 반도체층(107) 및 산화물 반도체층(108)을 커버하도록 도전막(123)을 형성한다(도 3c 참조).
도전막(123)은 스퍼터링법, 진공 증착법 등에 의해, 알루미늄(Al), 구리(Cu), 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd) 및 스칸듐(Sc)으로부터 선택된 원소를 포함하는 금속; 상기 원소들 중 임의의 것을 포함하는 합금; 상기 원소들 중 임의의 것을 포함하는 질화물 등으로 형성되는 재료를 사용하여 형성될 수 있다. 또한, 도전막(123)의 형성 후에 열처리(예를 들면, 200도 내지 600도 정도의 열처리)를 행할 경우에는, 도전막(123)은 소정의 내열성을 갖는 것이 바람직하다.
예를 들면, 도전막(123)은 티타늄막의 단층 구조로 형성될 수 있다. 대안적으로, 도전막(123)을 적층 구조로 형성해도 된다. 예를 들면, 도전막(123)은 알루미늄막과 티타늄막의 적층 구조로 형성될 수 있다. 또한, 대안적으로, 티타늄막과, 네오디뮴을 포함하는 알루미늄(Al-Nd)막과, 티타늄막의 3층 구조로 해도 된다. 또한, 대안적으로, 도전막(123)은 실리콘을 포함하는 알루미늄막의 단층 구조로 형성되어도 된다. 도전막(123)과 제1 단자(121)는 컨택트홀(122)을 통해 서로 전기적으로 접속된다.
다음, 도전막(123) 위에 레지스트 마스크(109a, 109b, 109c, 109d)를 형성하고, 그 후 도전막(123)을 선택적으로 에칭하여, 도전층(110a, 110b), 제2 단자(124), 및 접속 전극(125)을 형성한다. 동시에, 산화물 반도체층(108)을 에칭하여 산화물 반도체층(107)보다 도전율이 높은 반도체 영역(산화물 반도체층(111a, 111b))을 형성하고, 산화물 반도체층(107)의 일부(표면 부근의 일부)를 제거(채널-에칭)하여, 산화물 반도체층(107)에 오목부(112)를 형성한다(도 4a 참조).
산화물 반도체층(111a, 111b)은 트랜지스터의 소스 영역 및 드레인 영역으로서 기능한다. 도전층(110a)은 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하고, 도전층(110b)은 트랜지스터의 소스 전극 또는 드레인 전극 중 다른 하나로서 기능한다. 제2 단자(124)는 소스 배선(도전층(110a) 또는 도전층(110b)을 포함하는 소스 배선)에 전기적으로 접속될 수 있다. 또한, 접속 전극(125)은 게이트 절연막(102)에 형성된 컨택트홀(122)을 통해 제1 단자(121)와 직접 접속될 수 있다.
여기서, 이 단계에서의 에칭으로서, 드라이 에칭을 행하는 것이 바람직하다. 드라이 에칭을 사용함으로써 웨트 에칭을 사용하는 경우에 비해 배선 구조 등의 미세화가 가능해진다. 또한, 드라이 에칭에 의해 드라이 에칭의 제어성이 좋아지기 때문에 섬 형상의 산화물 반도체층(107)의 제거를 높은 제어성으로 행할 수 있다. 드라이 에칭에 사용하는 가스 등에 관해서는 도 2c를 참조할 수 있다. 또한, 상기 에칭 후에는, 레지스트 마스크(109a, 109b, 109c, 109d)를 제거한다.
다음, 200도 내지 600도, 전형적으로는 300도 내지 500도의 열처리를 행하는 것이 바람직하다. 예를 들면, 질소 분위기 하에서 350도 1시간의 열처리를 행한다. 이 열처리에 의해, 산화물 반도체층(107) 및 산화물 반도체층(111a, 111b)에 포함되는 In-Ga-Zn-O계 비-단결정막의 원자 레벨의 재배열이 행해진다. 이 열처리에 의해 캐리어의 이동을 저해하는 비틀어짐을 해제할 수 있으므로, 여기서 열처리(포토 어닐링 등도 포함함)는 효과적이다. 또한, 열처리를 행하는 타이밍은 열처리가 산화물 반도체층(107) 및 산화물 반도체층(111a, 111b)의 성막 후에 행해진다면 특별하게 한정되지 않는다. 예를 들면, 열처리는 화소 전극의 형성 후에 행해도 된다.
다음, 배리어막(113)을 형성하기 전에 산화물 반도체층(107)의 표면에 대하여 플라즈마 처리를 행하는 것이 바람직하다. 산화물 반도체층(107)의 표면의 플라즈마 처리로서, 산소 래디컬에 의한 산소 래디컬 처리 또는 역스퍼터링을 행하면 좋다.
산소 래디컬에 의한 산소 래디컬 처리는 O2, N2O, 산소를 포함하는 N2, 산소를 포함하는 He, 산소를 포함하는 Ar 등의 분위기에서 행하는 것이 바람직하다. 대안적으로, 산소 래디컬 처리는 상기 분위기에 Cl2 또는 CF4를 첨가한 분위기에서 행해도 된다. 또한, 래디컬 처리는 기판(100) 측에 바이어스 전압을 인가하지 않고 행하는 것이 바람직하다. 산소 래디컬 처리를 행함으로써, 섬 형상의 산화물 반도체층(107)이 채널 형성 영역을 포함하는 박막 트랜지스터는 게이트 전극에 전압이 인가되지 않을 때 오프 상태로 되는 노멀리-오프 트랜지스터일 수 있다. 또한, 래디컬 처리를 행함으로써, 섬 형상의 산화물 반도체층(107)의 에칭에 의한 손상을 회복할 수 있다.
역스퍼터링은 진공 챔버에 아르곤(Ar) 가스 등의 불활성 가스를 도입하고, 피처리물(여기서는, 기판(100))에 바이어스 전압을 인가하여 플라즈마 상태를 발생하는 방식으로 행해질 수 있다. 이 경우, 플라즈마 중에는 전자와 Ar의 양이온이 존재하고, 음극 방향으로(기판(100) 측으로) Ar의 양이온이 가속된다. 가속된 Ar의 양이온이 기판(100) 위에 형성된 산화물 반도체층(107), 게이트 절연막(102) 및 도전층(110a, 110b)의 표면에 충돌함으로써, 표면이 스퍼터링에 의해 에칭되어 개질될 수 있다. 또한, 아르곤 가스 대신에, 헬륨 가스를 사용해도 된다. 대안적으로, 아르곤 분위기에 산소, 수소, 질소 등을 첨가한 분위기로 행해도 된다. 또한, 대안적으로, 아르곤 분위기에 Cl2, CF4 등을 첨가한 분위기로 행해도 된다.
산화물 반도체층(107)의 표면에 대하여 역스퍼터링을 행하면, 산화물 반도체층(107)의 표면의 대기에의 노출로 의해 형성되는 산화물 및 흡착 유기물을 에칭에 의해 제거할 수 있다. 또한, 산화물 반도체층(107)의 표면을 활성화하고, 따라서 다음에 형성되는 배리어막(113)과의 화학 결합을 강화할 수 있다. 역스퍼터링은 RF 스퍼터링법을 사용하여 행하는 것이 바람직하다. 이는 다음에 형성되는 배리어막(113)을 RF 스퍼터링법에 의해 형성할 경우, 배리어막(113)을 대기에 노출하지 않고 형성할 수 있기 때문이다.
다음, 박막 트랜지스터(150)를 커버하도록 배리어막(113)을 형성한다. 배리어막(113)은 산화물 반도체층(107)이 노출되어 있는 영역에 접하여 형성되는 것이 바람직하다. 배리어막(113)은 대기 중에 부유하는 유기물 또는 금속 등의 불순물, 수분, 산소 등의 침입을 막기 위해 형성되기 때문에, 배리어막(113)은 고밀도 막을 사용하여 형성되는 것이 바람직하다. 고밀도 막을 사용하여 형성하는 것에 의해 수분 및 산소 등의 불순물에 대한 장벽 성능이 향상된다. 배리어막(113)은 스퍼터링법 등을 사용하여, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막 또는 질화산화알루미늄막을 사용하는 단층 또는 적층으로 형성될 수 있다. 배리어막(113)의 제작 방법에 대해서는 도 2d를 참조할 수 있다.
또한, 형성된 배리어막(113)에 대하여 플라즈마 처리 또는 오존수 등의 산화력이 강한 용액에 의한 처리를 행하여, 배리어막(113) 내의 산소 결함을 보상해도 좋다. 플라즈마 처리는 산소, 질소, 1산화 2질소, 또는 상기 가스와 그 밖의 가스의 혼합 기체의 분위기에서 행해도 된다. 플라즈마 처리에 의해, 배리어막을 더 고밀도 막으로 할 수 있다.
산화물 반도체층 위에 수분 및 산소에 대한 장벽 성능이 높은 막이 형성되어 상기 산화물 반도체층을 커버하면, 수분 및 산소가 산화물 반도체층에 혼입하는 것을 방지할 수 있다. 이에 따라, 산화물 반도체층의 산화 환원 반응을 억제하고, 산소 중공 농도의 변동을 억제할 수 있다. 또한, 대기 중에 부유하는 유기물 및 금속 등의 불순물이 산화물 반도체층에 혼입하는 것을 방지할 수 있다. 따라서, 산화물 반도체를 채용한 반도체 장치의 반도체 특성의 변동을 억제할 수 있다. 따라서, 반도체 장치의 신뢰성을 향상시킬 수 있다.
다음, 배리어막(113) 위에 레지스트 마스크를 형성하고, 배리어막(113)을 선택적으로 에칭하여, 도전층(110b)에 도달하는 컨택트홀(126b), 접속 전극(125)에 도달하는 컨택트홀(126c) 및 제2 단자(124)에 도달하는 컨택트홀(126a)을 형성한다(도 4b 참조). 이 단계에서의 에칭은 염소 가스를 사용하는 드라이 에칭을 채용하여 행하는 것이 바람직하다.
다음, 도전층(110b)과 전기적으로 접속하는 투명 도전층(114a), 접속 전극(125)에 전기적으로 접속하는 투명 도전층(114c), 및 제2 단자(124)에 전기적으로 접속하는 투명 도전층(114b)을 형성한다(도 4c참조). 이 단계에서의 평면도가 도 1a에 해당한다.
투명 도전층(114a, 114b, 114c)은 산화인듐(In2O3), 산화인듐 및 산화주석의 합금(In2O3-SnO2, 이하에서는 ITO라 약기함), 산화인듐 및 산화아연의 합금(In2O3-ZnO) 등을 사용하여, 스퍼터링법, 진공 증착법 등에 의해 형성될 수 있다. 예를 들면, 투명 도전막을 성막한 후, 투명 도전막 위에 레지스트 마스크를 형성한다. 그 후, 에칭에 의해 불필요한 부분을 제거하여, 투명 도전층(114a, 114b, 114c)을 형성할 수 있다.
투명 도전층(114a)은 화소 전극으로서 기능한다. 투명 도전층(114b, 114c)은 FPC에의 접속을 위해 채용될 수 있는 전극 또는 배선으로서 기능한다. 특히, 접속 전극(125) 위에 형성된 투명 도전층(114c)을, 게이트 배선용 입력 단자로서 기능하는 접속용 단자 전극으로서 사용할 수 있다. 제2 단자(124) 위에 형성된 투명 도전층(114b)을, 소스 배선용 입력 단자로서 기능하는 접속용 단자 전극으로서 사용할 수 있다.
또한, 용량 배선(120), 게이트 절연막(102), 배리어막(113) 및 투명 도전층(114a)에 의해 저장 용량을 형성할 수 있다. 이 경우, 용량 배선(120)과 투명 도전층(114a)이 전극으로서 기능하고, 게이트 절연막(102)과 배리어막(113)이 유전체로서 기능한다.
또한, 도 5aa 및 도 5ab는 이 단계에서의 게이트 배선 단자부의 단면도 및 평면도를 각각 도시하고 있다. 도 5aa는 도 5ab의 선 C1-C2을 따라 취한 단면도이다. 도 5aa에서, 배리어막(113) 위에 형성되는 투명 도전층(114c)은 입력 단자로서 기능하는 접속용 단자 전극이다. 또한, 도 5aa에서, 단자부에서는, 게이트 배선과 같은 재료를 사용하여 형성되는 제1 단자(121)와, 소스 배선과 같은 재료를 사용하여 형성되는 접속 전극(125)이 게이트 절연막(102)을 개재하여 서로 중첩되고, 단자부에서 서로 직접 접촉하여 도통되어 있다. 또한, 접속 전극(125)과 투명 도전층(114c)이 배리어막(113)에 형성된 컨택트홀을 통해 서로 직접 접촉하여 도통되어 있다.
도 5ba 및 도 5bb는 소스 배선 단자부의 단면도 및 평면도를 각각 도시하고 있다. 도 5ba는 도 5bb의 선 D1-D2에 따라 취해진 단면도에 해당한다. 도 5ba에서, 배리어막(113) 위에 형성되는 투명 도전층(114b)은 입력 단자로서 기능하는 접속용 단자 전극이다. 또한, 도 5ba는 게이트 배선의 재료와 같은 재료로 형성되는 전극(127)이, 소스 배선과 전기적으로 접속되는 제2 단자(124)의 하방에 위치되어, 게이트 절연막(102)을 개재하여 단자부에서 제2 단자(124)와 중첩되는 경우를 도시한다. 전극(127)은 제2 단자(124)와 전기적으로 접속하고 있지 않다. 전극(127)을 제2 단자(124)와 다른 전위, 예를 들면, 플로팅, GND, 0 V 등으로 설정하면, 노이즈 대책으로 유용한 용량 또는 정전기 대책을 위한 용량을 형성할 수 있다. 또한, 제2 단자(124)는 배리어막(113)을 개재하여 투명 도전층(114b)과 전기적으로 접속하고 있다.
게이트 배선, 소스 배선, 및 용량 배선은 화소 밀도에 따라 복수 마련된다. 또한, 단자부에서는, 게이트 배선과 동일한 전위의 복수의 제1 단자, 소스 배선과 동일한 전위의 복수의 제2 단자, 용량 배선과 동일한 전위의 복수의 제3 단자 등이 배열된다. 각각의 단자의 수에는 특별한 제한은 없고, 단자의 수는 실시자가 적절하게 결정할 수 있다.
이상의 공정에 의해, 6개의 포토마스크를 사용하여, n채널 보텀(bottom) 게이트형 박막 트랜지스터 및 저장 용량 등의 소자를 완성할 수 있다. 또한, 이들 소자를 개개의 화소에 대응하도록 매트릭스 모양으로 배치함으로써, 액티브 매트릭스형 표시 장치를 제작하기 위해 사용되는 하나의 기판을 얻을 수 있다. 본 명세서에서는, 편의상, 이러한 기판을 액티브 매트릭스 기판이라 한다.
액티브 매트릭스형의 액정 표시 장치를 제작할 경우에는, 액티브 매트릭스 기판과, 상대 전극이 마련되어진 상대 기판을 액정층을 개재하여 서로 접합한다. 또한, 상대 기판에 마련되어진 상대 전극과 전기적으로 접속하는 공통 전극을 액티브 매트릭스 기판 위에 마련하고, 공통 전극과 전기적으로 접속하는 제4 단자를 단자부에 마련한다. 이 제4 단자는 공통 전극을 미리 결정된 전위, 예를 들면 GND, 0V 등으로 설정하기 위해 마련된다.
본 실시의 형태에 따른 구성은 도 1a에 도시된 화소 구성에 한정되지 않는다. 다른 구성의 일예를 도 6에 나타낸다. 도 6은 용량 배선을 마련하지 않고, 화소 전극과, 인접하는 화소의 게이트 배선이 전극으로서 기능하고, 배리어막 및 게이트 절연막이 유전체로서 기능함으로써, 저장 용량을 형성하는 구성을 나타내고 있다. 이 경우, 용량 배선 및 용량 배선과 접속하는 제3 단자는 생략할 수 있다.
본 실시의 형태는 다른 임의의 실시의 형태와 적절하게 조합시켜 구현될 수 있다.
(실시의 형태 2)
본 실시의 형태에서는, 실시의 형태 1과는 다른 반도체 장치 및 그 제작 공정에 대해서 도 7a 및 도 7b, 도 8a 내지 도 8c, 도 9a 및 도 9b, 및 도 10a 내지 도 10c를 참조하여 설명한다. 또한, 본 실시의 형태에서 설명되는 반도체 장치 및 그 제작 공정의 많은 부분은 실시의 형태 1에 설명된 것들과 동일하다. 따라서, 이하에서는 동일 부분의 설명을 생략하고, 다른 부분에 대해서 상세하게 설명한다.
도 7a 및 도 7b는 본 실시의 형태의 박막 트랜지스터를 도시한다. 도 7a는 평면도이며, 도 7b은 도 7a의 선 A1-A2로 절단한 단면도이다.
도 7a 및 도 7b는 절연 표면을 구비하는 기판(200) 위에 게이트 전극층(201)이 형성되고, 상기 게이트 전극층(201) 위에 게이트 절연막(202)이 형성되어 있는 박막 트랜지스터(250)를 도시한다. 게이트 전극층(201)과 중첩되는 게이트 절연막(202) 위에는 소스 전극 또는 드레인 전극으로서 기능하는 도전층(210a, 210b)이 마련되어 있다. 또한, 도전층(210a, 210b) 위에는 각각 산화물 반도체층(211a, 211b)이 마련되어 있다. 산화물 반도체층(211a, 211b)을 커버하도록 산화물 반도체층(207)이 마련되어 있다. 산화물 반도체층(207)은 In-Ga-Zn-O계 비-단결정막을 사용하여 형성되어 있다. 산화물 반도체층(211a, 211b)은 산화물 반도체층(207)보다 도전율이 높은 In-Ga-Zn-O계 비-단결정막이며, 소스 영역 및 드레인 영역을 형성한다. 또한, 산화물 반도체층(211a, 211b)을 n+층이라고도 한다.
또한, 도 7b에 나타나 있는 바와 같이, 산화물 반도체층(207)과 접하여 배리어막(213)이 설치되어 있고, 배리어막(213)의 컨택트홀에서 도전층(210b)과 접하도록 투명 도전층(214)이 마련되어 있다.
도 7a 및 도 7b에 도시되는 박막 트랜지스터(250)는 보텀 게이트 보텀 컨택트형 구조를 갖는다. 본 실시의 형태에서 제시하는 반도체 장치에서는, 박막 트랜지스터(250)를 포함하는 영역 모두에 게이트 절연막(202)이 존재하고, 게이트 절연막(202)과, 절연 표면을 구비하는 기판(200) 사이에 게이트 전극층(201)이 마련되어 있다. 또한, 게이트 절연막(202) 위에는, 소스 전극 및 드레인 전극으로서 기능하는 도전층(210a, 210b)을 포함하는 배선을 구비하고, 도전층(210a, 210b) 위에 산화물 반도체층(207)을 구비하고 있다. 또한, 배선은, 산화물 반도체층(207)의 외주부의 외측으로 연장한다. 도전층(210a, 210b) 위에는 산화물 반도체층(211a, 211b)이 각각 적층되어 있다.
다음, 반도체 장치의 제작 공정의 일예에 대해서 도 8a 내지 도 8c 및 도 9a 및 도 9b를 참조하여 설명한다.
우선, 절연 표면을 구비하는 기판(200) 위에 게이트 전극층(201)을 형성한다. 계속해서, 게이트 전극층(201) 위에 게이트 절연막(202)을 형성한다(도 8a 참조).
기판(200)의 재료, 게이트 전극층(201) 및 게이트 절연막(202)의 재료 및 제작 방법에 대해서는 실시의 형태 1에 설명되는 기판(100), 게이트 전극층(101) 및 게이트 절연막(102)을 참조할 수 있다. 또한, 절연 표면을 구비하는 기판(200) 위에 바탕 절연막으로서 기능하는 절연막(230)을 형성해도 된다. 절연막(230)의 재료 및 제작 방법에 대해서는 실시의 형태 1에 설명되는 절연막(130)을 참조할 수 있다.
다음, 게이트 절연막(202) 위에 도전막을 형성한다. 도전막의 재료 및 제작 방법에 대해서는 실시의 형태 1에 설명되는 도전막(123)을 참조할 수 있다.
다음, 도전막 위에 제1 산화물 반도체막을 형성한다. 제1 산화물 반도체막의 재료 및 제작 방법에 대해서는 실시의 형태 1에 설명되는 산화물 반도체막(104)을 참조할 수 있다. 또한, 도전막과 제1 산화물 반도체막은 연속해서 형성하는 것이 바람직하다. 도전막과 제1 산화물 반도체막을 대기에 노출하지 않고 스퍼터링법에 의해 형성하여, 제조 프로세스 중에 도전막의 노출에 의해 도전막에 먼지가 부착되는 것을 방지할 수 있다.
다음, 제1 산화물 반도체막 위에 레지스트 마스크를 형성한다. 레지스트 마스크를 사용하여 도전막 및 제1 산화물 반도체막의 불필요한 부분을 선택적으로 에칭해서 제거하여, 도전층(210a, 210b) 및 산화물 반도체층(211a, 211b)을 형성한다(도 8b 참조). 산화물 반도체층(211a, 211b)은 소스 영역 및 드레인 영역으로서 기능한다. 도전막 및 제1 산화물 반도체막은 웨트 에칭 또는 드라이 에칭에 의해 에칭될 수 있다.
다음, 산화물 반도체층(211a, 211b) 위에 제1 산화물 반도체막보다 도전율이 낮은 제2 산화물 반도체막을 형성한다. 제2 산화물 반도체막의 재료 및 제작 방법에 대해서는 실시의 형태 1에 설명되는 산화물 반도체막(103)을 참조할 수 있다.
다음, 제2 산화물 반도체막 위에 레지스트 마스크를 형성한다. 레지스트 마스크를 사용하여 제2 산화물 반도체막의 불필요한 부분을 선택적으로 에칭해서 제거하여, 산화물 반도체층(207)을 형성한다(도 8c 참조). 또한, 이 때, 산화물 반도체층(207)과 중첩되고 있는 영역 이외의 산화물 반도체층(211a, 211b)의 부분도 에칭된다. 제2 산화물 반도체막은 웨트 에칭 또는 드라이 에칭에 의해 에칭될 수 있다.
본 실시의 형태에서는, 산화물 반도체층(211a, 211b)과, 산화물 반도체층(211a, 211b)보다 도전율이 낮은 산화물 반도체층(207)을 구비하는 예를 설명했다. 대안적으로, 산화물 반도체층(207)의 단층만을 형성할 수도 있다.
그 후에, 200도 내지 600도, 전형적으로는 300도 내지 500도의 열처리를 행하면 좋다. 여기서는, 질소 분위기 하에서 350도로 1시간의 열처리를 행한다. 이 열처리에 의해, 섬 형상의 산화물 반도체층(207)과 산화물 반도체층(211a, 211b)에 포함되는 In-Ga-Zn-O계 산화물 반도체의 원자 레벨의 재배열이 행해진다. 이 열처리(포토 어닐링 등도 포함)는 섬 형상의 산화물 반도체층(207) 내의 캐리어의 이동을 저해하는 비틀어짐을 해제할 수 있으므로 중요하다. 또한, 상기 열처리를 행하는 타이밍은, 열처리가 산화물 반도체층(207)과 산화물 반도체층(211a, 211b)의 형성 이후에 행해진다면 특별하게 한정되지 않는다.
배리어막(213)을 형성하기 전에 산화물 반도체층(207)의 표면에 플라즈마 처리를 행하는 것이 바람직하다. 산화물 반도체층(207) 표면의 플라즈마 처리로서, 산소 래디컬에 의한 산소 래디컬 처리 또는 역스퍼터링을 행하면 좋다. 산화물 반도체층(207)의 표면에 행하는 산소 래디컬 처리 또는 역스퍼터링의 방법에 대해서는 실시의 형태 1에 설명되는 산화물 반도체층(107)의 표면에 행하는 산소 래디컬 처리 또는 역스퍼터링의 방법을 참조할 수 있다.
다음, 박막 트랜지스터(250) 위에 배리어막(213)을 형성한다(도 9a 참조). 배리어막(213)은 산화물 반도체층(207)에 접하여 마련하는 것이 바람직하다. 배리어막(213)은 대기 중에 부유하는 유기물 및 금속 등의 불순물, 및 수분, 산소 등의 침입을 막기 위해 형성되므로, 배리어막(213)은 고밀도 막을 이용하여 형성되는 것이 바람직하다. 고밀도 막을 사용하여 형성하는 것에 의해 수분 및 산소 등의 불순물에 대한 장벽 성능이 향상되게 된다. 배리어막(213)은 스퍼터링법 등에 의해, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막 또는 질화산화알루미늄막을 사용하여 단층 또는 적층으로 형성될 수 있다. 배리어막(213)의 제작 방법에 대해서는 실시의 형태 1에 설명되는 배리어막(113)을 참조할 수 있다. 또한, 형성된 배리어막(213)에 대하여 플라즈마 처리 또는 오존수 등의 산화력이 강한 용액에 의한 처리를 행하여, 배리어막 내의 산소 결함을 보상해도 좋다.
산화물 반도체층 위에 수분 및 산소에 대한 장벽이 높은 막을 형성하여 상기 산화물 반도체층을 커버하면, 수분 및 산소가 산화물 반도체층에 혼입하는 것을 방지할 수 있다. 이에 따라, 산화물 반도체층의 산화 환원 반응을 억제하고, 산소 중공 농도의 변동을 억제할 수 있다. 또한, 대기중에 부유하는 유기물 또는 금속 등의 불순물이 산화물 반도체층에 혼입하는 것을 방지할 수 있다. 따라서, 산화물 반도체를 채용한 반도체 장치의 반도체 특성의 변동을 억제할 수 있고, 또한 반도체 장치의 신뢰성을 향상시킬 수 있다.
다음, 배리어막(213) 위에 레지스트 마스크를 형성하고, 배리어막(213)을 선택적으로 에칭하여, 도전층(210b)에 도달하는 컨택트홀을 형성한다. 그 후, 투명 도전층(214)을 형성한다(도 9b 참조). 이 때의 에칭은 염소 가스를 사용하여 드라이 에칭에 의해 행하는 것이 바람직하다. 또한, 이 단계에서의 평면도가 도 7a에 해당한다. 투명 도전층(214)의 재료 및 형성 방법에 대해서는 실시의 형태 1에 설명되는 투명 도전층(114)을 참조할 수 있다.
이상의 공정에 의해, 박막 트랜지스터(250)를 형성할 수 있다. 이러한 방식으로, 박막 트랜지스터(250)를 형성하는 것에 의해, 수분 및 산소 등의 불순물에 대한 장벽 성능이 높은 막을 사용하여 수분 및 산소 등의 불순물이 산화물 반도체에 혼입하는 것을 방지한다. 따라서, 산화물 반도체를 채용한 반도체 장치의 반도체 특성의 변동을 억제할 수 있고, 또한 반도체 장치의 신뢰성을 향상시킬 수 있다.
본 실시의 형태에 설명된 반도체 장치 및 그 제작 공정은 도 7a 및 도 7b, 도 8a 내지 도 8c, 도 9a 및 도 9b에 도시된 것에 한정되지 않는다. 본 실시의 형태의 다른 반도체 장치 및 다른 제작 공정에 대해서 도 10a 내지 도 10c를 참조하여 설명한다. 또한, 도 7a 및 도 7b, 도 8a 내지 도 8c, 도 9a 및 도 9b와 동일한 부분의 설명은 생략하고, 다른 부분에 관하여 설명한다.
도 10a에는, 도 8a 및 도 8b에 도시된 방법에 따라 기판(200) 위에 절연막(230)과, 게이트 전극층(201)과, 게이트 절연막(202)과, 도전층(210a, 210b)과, 산화물 반도체층(211a, 211b)을 형성한다.
다음, 산화물 반도체층(211a, 211b) 위에 산화물 반도체층(211a, 211b)보다 도전율이 낮은 산화물 반도체막(203)을 형성한다. 산화물 반도체막(203)의 재료 및 형성 방법에 대해서는 실시의 형태 1에 설명되는 산화물 반도체막(103)을 참조할 수 있다.
다음, 산화물 반도체막(203) 위에 배리어막(213)을 형성한다(도 10b 참조). 배리어막(213)의 재료 및 형성 방법에 대해서는 실시의 형태 1에 설명되는 배리어막(113)을 참조할 수 있다.
다음, 배리어막(213) 위에 층간 절연막(231)을 형성한다. 층간 절연막(231)은 아크릴 수지, 폴리이미드 수지, 폴리아미드 수지, 페놀 수지, 노보락 수지, 멜라민 수지, 에폭시 수지, 우레탄 수지 등의 유기물로 형성되는 절연막을 사용하여 형성될 수 있다. 또한, 층간 절연막(231)에는, 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 또는 질화산화실리콘막, 또는 실록산(실리콘(Si)과 산소(O)의 결합에 의해 형성되는 골격 구조를 포함) 수지 등의 무기물로 형성되는 절연막을 사용할 수 있고, 또는 이들 유기물로 형성되는 이들 절연막 중 임의의 것과 이들 무기물로 형성되는 이들 절연막 중 임의의 것을 적층해도 좋다.
다음, 층간 절연막(231) 위에 레지스트 마스크를 형성하고, 층간 절연막(231), 배리어막(213), 산화물 반도체막(203) 및 산화물 반도체층(211b)을 선택적으로 에칭하여, 도전층(210b)에 도달하는 컨택트홀을 형성한다. 그 후, 투명 도전층(214)을 형성한다(도 10c 참조).
도 10에 도시된 반도체 장치는 산화물 반도체막(203)을 에칭하지 않고 형성될 수 있다. 따라서, 산화물 반도체막(203)을 에칭하기 위한 마스크를 생략할 수 있으므로, 도 7a 및 도 7b, 도 8a 내지 도 8c, 도 9a 및 도 9b에 도시된 것에 비해 제작 공정을 저감할 수 있다.
본 실시의 형태는 임의의 다른 실시의 형태와 적절하게 조합시켜 구현될 수 있다.
(실시의 형태 3)
본 실시의 형태에서는, 실시의 형태 1 및 2와는 다른 반도체 장치 및 그 제작 공정에 대해서 도 11a 및 도 11b 및 도 12a 내지 도 12d를 참조하여 설명한다. 또한, 본 실시의 형태에서 설명되는 제작 공정의 많은 부분은 실시의 형태 1 및 2에 설명되는 것들과 동일하다. 따라서, 이하에서는, 동일 부분은 생략하고, 다른 부분에 대해서 상세하게 설명한다.
도 11a 및 도 11b는 본 실시의 형태의 박막 트랜지스터를 도시한다. 도 11a는 평면도이며, 도 11b는 도 11a에서의 선 A1-A2로 절단한 단면도이다.
도 11a 및 도 11b는 절연 표면을 구비하는 기판(300) 위에 게이트 전극층(301)이 형성되고, 상기 게이트 전극층(301) 위에는 게이트 절연막(302)이 형성되어 있는 박막 트랜지스터(350)를 도시한다. 게이트 절연막(302) 위에는, 산화물 반도체층(307)과, 산화물 반도체층(307)의 채널 형성 영역과 중첩되는 영역을 커버하는 채널 보호층(315)이 형성되어 있다. 산화물 반도체층(307)을 개재하여 게이트 전극층(301) 위에 서로 대면하도록 도전층(310a, 310b)이 형성되어 있다.
산화물 반도체층(307)은 서로 대면하는 도전층(310a, 310b) 아래에서 게이트 절연막(302)을 산화물 반도체층(307)과 게이트 전극층(301) 사이에 개재하여 게이트 전극층(301)을 커버하도록 마련되어 있다. 즉, 산화물 반도체층(307)은 채널 형성 영역과 중첩하는 영역을 커버하는 채널 보호층(315)의 밑면부와, 게이트 전극층(301)과 중첩하는 게이트 절연막(302)의 윗면부와, 산화물 반도체층(311a 및 311b)의 밑면부와 접하여 마련되어 있다. 여기서, 산화물 반도체층(307) 측으로부터 제2 산화물 반도체층(311a)과 도전층(310a)가 이 순서로 적층되어 있다. 마찬가지로, 산화물 반도체층(307) 측으로부터 산화물 반도체층(311b)과 도전층(310b)이 이 순서로 적층되어 있다. 산화물 반도체층(307)은 In-Ga-Zn-O계 비-단결정막을 사용하여 형성되어 있다. 산화물 반도체층(311a 및 311b)은 산화물 반도체층(307)보다 도전율이 높은 In-Ga-Zn-O계 비-단결정층이며, 소스 영역 및 드레인 영역을 형성한다. 또한, 산화물 반도체층(311a, 311b)을 n+층이라고도 한다. 배리어막(313) 및 투명 도전층(314)이 도 11a 및 도 11b에 도시된 바와 같이 구비되어 있다.
도 11b는 역-스태거드(보텀 게이트형) 트랜지스터의 단면 구조를 도시한 도면이다. 특히, 도 11b에 도시되는 트랜지스터는 채널 보호형(채널 스톱형) 구조를 갖는다.
다음, 반도체 장치의 제작 공정의 일예에 대해서 도 12a 내지 도 12d를 참조하여 설명한다.
우선, 절연 표면을 구비하는 기판(300) 위에 게이트 전극층(301)을 형성한다. 계속해서, 게이트 전극층(301) 위에 게이트 절연막(302)을 형성한다. 기판(300)의 재료, 게이트 전극층(301) 및 게이트 절연막(302)의 재료 및 형성 방법에 대해서는 실시의 형태 1에 설명된 기판(100), 게이트 전극층(101) 및 게이트 절연막(102)을 참조할 수 있다. 또한, 바탕 절연막으로서 기능하는 절연막(330)을 구비해도 된다.
다음, 게이트 전극층(301) 위에 게이트 절연막(302)을 개재하여 제1 산화물 반도체막(303)을 형성한다(도 12a 참조). 제1 산화물 반도체막(303)의 재료 및 형성 방법에 대해서는 실시의 형태 1에 설명되는 산화물 반도체막(103)을 참조할 수 있다.
다음, 제1 산화물 반도체막(303) 위에 절연막을 형성한다. 절연막은 스퍼터링법 등에 의해 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막 또는 질화산화알루미늄막을 사용하여 단층 또는 적층으로 형성될 수 있다. 절연막의 두께는 0보다 크고 5nm 이하로 형성하는 것이 바람직하다. 절연막의 제작 방법은 실시의 형태 1에 도시되는 배리어막(113)을 참조할 수 있다. 절연막 위에 레지스트 마스크를 형성한다. 상기 레지스트 마스크를 사용하여 절연막의 불필요한 부분을 선택적으로 에칭해서 제거하여, 채널 보호층(315)을 형성한다(도 12b 참조). 절연막의 에칭은 웨트 에칭 및 드라이 에칭을 사용하여 행할 수 있다.
채널 보호층(315)은 산화물 반도체층(307)의 채널 형성 영역과 중첩되는 영역에 접해서 마련한다. 채널 보호층(315)을 설치함으로써, 산화물 반도체층(307)의 채널 형성 영역에 대한 제조 공정에서의 손상(예를 들어, 에칭 시의 플라즈마 또는 에칭제에 의한 두께 감소, 또는 산화)을 막을 수 있다. 따라서, 박막 트랜지스터(350)의 신뢰성을 향상시킬 수 있다. 또한, 채널 보호층(315)은 0보다 크고 5nm 이하의 두께로 형성할 수 있다. 따라서, 산화물 반도체층(307)의 에칭에 의한 두께 감소를 억제할 수 있다.
채널 보호층(315)을 형성하기 전에, 산화물 반도체층(307)의 표면에 플라즈마 처리를 행하는 것이 바람직하다. 산화물 반도체층(307) 표면의 플라즈마 처리로서는, 산소 래디컬에 의한 산소 래디컬 처리, 또는 역스퍼터링을 행하면 좋다. 산화물 반도체층(307) 표면에 행하는 산소 래디컬 처리 또는 역스퍼터링의 방법에 대해서는 실시의 형태 1에 설명되는 산화물 반도체층(107)의 표면에 행하는 산소 래디컬 처리 또는 역스퍼터링의 방법을 참조할 수 있다.
다음, 제1 산화물 반도체막 및 채널 보호층(315) 위에 제2 산화물 반도체막을 형성한다. 제2 산화물 반도체막의 재료 및 형성 방법에 대해서는 실시의 형태 1에 도시되는 산화물 반도체막(104)을 참조할 수 있다.
다음, 제2 산화물 반도체막 위에 레지스트 마스크를 형성하고, 제1 산화물 반도체막 및 제2 산화물 반도체막을 선택적으로 에칭하여, 섬 형상의 산화물 반도체층(307) 및 섬 형상의 산화물 반도체층(308)을 형성한다.
본 실시의 형태에서는, 산화물 반도체층(307)과, 산화물 반도체층(307)보다 도전율이 높은 산화물 반도체층(308)을 마련하는 예를 설명한다. 대안적으로, 산화물 반도체층(307)의 단층만을 형성할 수도 있다.
다음, 산화물 반도체층(308) 및 게이트 절연막(302) 위에 도전막(323)을 형성한다(도 12c 참조). 도전막(323)의 재료 및 형성 방법에 대해서는 실시의 형태 1에 도시되는 도전막(123)을 참조할 수 있다.
도전막(323) 위에 레지스트 마스크를 형성하고, 상기 레지스트 마스크를 사용하여 도전막(323)의 불필요한 부분을 선택적으로 에칭해서 제거하여, 도전층(310a, 310b)을 형성한다. 동시에, 섬 형상의 산화물 반도체층(308)을 에칭하여 도전율이 높은 반도체 영역(산화물 반도체층(311a, 311b))을 형성한다(도 12d 참조). 산화물 반도체층(311a, 311b)은 소스 영역 및 드레인 영역으로서 기능한다.
그 후에, 200도 내지 600도, 전형적으로는 300도 내지 500도의 열처리를 행하면 좋다. 여기서는, 질소 분위기 하에서 350도로 1시간의 열처리를 행한다. 이 열처리에 의해, 섬 형상의 산화물 반도체층(307)에 포함되는 In-Ga-Zn-O계 산화물 반도체의 원자 레벨의 재배열이 행해진다. 이 열처리(포토 어닐링 등도 포함)는 섬 형상의 산화물 반도체층(307) 내의 캐리어의 이동을 저해하는 비틀어짐을 해제할 수 있으므로, 상기 열처리는 중요하다. 또한, 상기 열처리를 행하는 타이밍은 열처리가 산화물 반도체층(307)의 형성 후에 행해진다면 특별하게 한정되지 않는다.
다음, 게이트 전극층(301), 산화물 반도체층(307), 산화물 반도체층(311a, 311b), 도전층(310a, 310b) 등을 포함하는 박막 트랜지스터(350)를 커버하도록 배리어막(313)을 형성한다. 배리어막(313)은 채널 보호층(315)에 접해서 마련되는 것이 바람직하다. 배리어막(313)은 대기 중에 부유하는 유기물 및 금속 등의 불순물, 수분, 산소 등의 침입을 막기 위해 형성되므로, 배리어막(313)은 고밀도 막을 이용하여 형성되는 것이 바람직하다. 고밀도 막을 이용하여 형성하는 것에 의해, 수분 및 산소 등의 불순물에 대한 장벽 성능이 향상되게 된다. 배리어막(313)은 스퍼터링법 등에 의해, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막 또는 질화산화알루미늄막을 사용하여 단층 또는 적층으로 형성될 수 있다.
본 실시의 형태에서는, 채널 보호층(315)을 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막 또는 질화산화알루미늄막을 이용하여 단층 또는 적층으로 형성한다. 따라서, 배리어막(313)으로서, 산화실리콘막, 질화실리콘막, 산화질화실리콘막 또는 질화산화실리콘막을 사용해도 된다.
산화물 반도체층(307)의 채널 형성 영역과 중첩하는 영역을 커버하는 채널 보호층(315)을 형성하므로, 수분 및 산소가 산화물 반도체층에 혼입하는 것을 방지할 수 있다. 이에 따라, 산화물 반도체층의 산화 환원 반응을 억제하고, 산소 중공 농도의 변동을 억제할 수 있다.
다음, 배리어막(313) 위에 레지스트 마스크를 형성하고, 배리어막(313)을 선택적으로 에칭하여 도전층(310b)에 도달하는 컨택트홀을 형성한다. 그 후, 투명 도전층(314)을 형성한다(도 12d 참조). 또한, 이 단계에서의 평면도가 도 11a에 해당한다. 투명 도전층(314)의 재료 및 형성 방법에 대해서는 실시의 형태 1에 도시되는 투명 도전층(114)을 참조할 수 있다.
이상의 공정에 의해, 박막 트랜지스터(350)를 형성할 수 있다. 이러한 방식으로, 박막 트랜지스터(350)를 형성하는 것에 의해, 수분 및 산소 등의 불순물에 대한 장벽 성능이 높은 막을 사용하여 수분 및 산소 등의 불순물이 산화물 반도체에 혼입하는 것을 방지할 수 있다. 따라서, 산화물 반도체를 채용한 반도체 장치의 반도체 특성의 변동을 억제할 수 있고, 또한 반도체 장치의 신뢰성을 향상시킬 수 있다.
본 실시의 형태는 임의의 다른 실시의 형태와 적절하게 조합시켜 구현될 수 있다.
(실시의 형태 4)
본 실시의 형태에서는, 표시 장치에서 하나의 기판 위에 적어도 구동 회로의 일부와, 화소부에 배치하는 박막 트랜지스터를 형성하는 예에 대해서 설명할 것이다.
화소부에 배치하는 박막 트랜지스터는 실시의 형태 1에 따라 형성된다. 또한, 실시의 형태 1에 도시되는 박막 트랜지스터는 n채널형 TFT이다. 따라서, 구동 회로 중 n채널형 TFT를 이용하여 형성될 수 있는 구동 회로의 일부를 화소부의 박막 트랜지스터와 동일한 기판 위에 형성한다.
도 14a는 표시 장치의 일예인 액티브 매트릭스형 액정 표시 장치의 블록도의 일예를 도시한다. 도 14a에 도시되는 표시 장치는 기판(5300) 위에, 표시 소자를 각각 구비하는 복수의 화소를 포함하는 화소부(5301)와; 화소를 선택하는 주사선 구동 회로(5302); 선택된 화소에의 비디오 신호의 입력을 제어하는 신호선 구동 회로(5303)를 포함한다.
또한, 실시의 형태 1에 도시되는 박막 트랜지스터는 n채널형 TFT이며, n채널형 TFT를 포함하는 신호선 구동 회로에 대해서 도 15를 참조하여 설명한다.
도 15에 도시되는 신호선 구동 회로는 드라이버 IC(5601), 스위치군(5602_1 내지 5602_M), 제1 배선(5611), 제2 배선(5612), 제3 배선(5613) 및 배선(5621_1 내지 5621_M)을 포함한다. 스위치군(5602_1 내지 5602_M)의 각각은 제1 박막 트랜지스터(5603a), 제2 박막 트랜지스터(5603b) 및 제3 박막 트랜지스터(5603c)를 포함한다.
드라이버 IC(5601)는 제1 배선(5611), 제2 배선(5612), 제3 배선(5613) 및 배선(5621_1 내지 5621_M)에 접속된다. 스위치군(5602_1 내지 5602_M)의 각각은 제1 배선(5611), 제2 배선(5612) 및 제3 배선(5613)에 접속되고, 스위치군(5602_1 내지 5602_M)은 각각 배선(5621_1 내지 5621_M)에 접속된다. 배선(5621_1 내지 5621_M)의 각각은 제1 박막 트랜지스터(5603a), 제2 박막 트랜지스터(5603b) 및 제3 박막 트랜지스터(5603c)를 통해 3개의 신호선(신호선 Sm-2, 신호선 Sm-1 및 신호선 Sm (m=3M))에 접속된다. 예를 들면, J열째의 배선(5621_J)(배선(5621_1 내지 5621_M) 중 임의의 것)은 스위치군(5602_J)에 포함되는 제1 박막 트랜지스터(5603a), 제2 박막 트랜지스터(5603b) 및 제3 박막 트랜지스터(5603c)를 통해 신호선 Sj-2, 신호선 Sj-1 및 신호선 Sj(j=3J)에 접속된다.
제1 배선(5611), 제2 배선(5612), 제3 배선(5613)의 각각에는 신호가 입력된다.
또한, 드라이버 IC(5601)는 단결정 반도체를 사용하여 형성되는 것이 바람직하다. 스위치군(5602_1 내지 5602_M)은 화소부와 동일한 기판 위에 형성되는 것이 바람직하다. 따라서, 드라이버 IC(5601)와 스위치군(5602_1 내지 5602_M)은 FPC 등을 통해 접속되면 좋다. 대안적으로, 화소부와 동일한 기판 위에 본딩 등의 방법에 의해 형성된 단결정 반도체를 사용하여 드라이버 IC(5601)를 형성해도 좋다.
다음, 도 15에 도시된 신호선 구동 회로의 동작에 대해서 도 16의 타이밍 차트를 참조하여 설명한다. 도 16의 타이밍 차트는 i행째의 주사선 Gi가 선택되어 있는 경우를 나타내고 있다. i행째의 주사선 Gi의 선택 기간은 제1 서브 선택 기간 T1, 제2 서브 선택 기간 T2 및 제3 서브 선택 기간 T3로 분할되어 있다. 또한, 도 15의 신호선 구동 회로는 다른 행의 주사선이 선택되는 경우에도 도 16에 도시된 바와 같이 동작한다.
또한, 도 16의 타이밍 차트는 J열째의 배선(5621_J)이 제1 박막 트랜지스터(5603a), 제2 박막 트랜지스터(5603b) 및 제3 박막 트랜지스터(5603c) 각각을 통해 신호선 Sj-2, 신호선 Sj-1, 신호선 Sj에 접속되는 경우에 대해 나타내고 있다.
도 16의 타이밍 차트는 i행째의 주사선 Gi가 선택되는 타이밍, 제1 박막 트랜지스터(5603a)의 온/오프의 타이밍(5703a), 제2 박막 트랜지스터(5603b)의 온/오프의 타이밍(5703b), 제3 박막 트랜지스터(5603c)의 온/오프의 타이밍(5703c) 및 J열째의 배선(5621_J)에 입력되는 신호(5721_J)를 나타내고 있다.
배선(5621_1 내지 5621_M)에는 제1 서브 선택 기간 T1, 제2 서브 선택 기간 T2 및 제3 서브 선택 기간 T3에서, 상이한 비디오 신호가 입력된다. 예를 들면, 제1 서브 선택 기간 T1에서 배선(5621_J)에 입력되는 비디오 신호는 신호선 Sj-2에 입력되고, 제2 서브 선택 기간 T2에서 배선(5621_J)에 입력되는 비디오 신호는 신호선 Sj-1에 입력되고, 제3 서브 선택 기간 T3에서 배선(5621_J)에 입력되는 비디오 신호는 신호선 Sj에 입력된다. 또한, 제1 서브 선택 기간 T1, 제2 서브 선택 기간 T2 및 제3 서브 선택 기간 T3에서, 배선(5621_J)에 입력되는 비디오 신호를 각각 Data_j-2, Data_j-1, Data_j로 표시한다.
도 16에 나타나는 바와 같이, 제1 서브 선택 기간 T1에서, 제1 박막 트랜지스터(5603a)가 온으로 되고, 제2 박막 트랜지스터(5603b) 및 제3 박막 트랜지스터(5603c)가 오프로 된다. 이 때, 배선(5621_J)에 입력되는 Data_j-2가 제1 박막 트랜지스터(5603a)를 통해 신호선 Sj-2에 입력된다. 제2 서브 선택 기간 T2에서, 제2 박막 트랜지스터(5603b)가 온으로 되고, 제1 박막 트랜지스터(5603a) 및 제3 박막 트랜지스터(5603c)가 오프로 된다. 이 때, 배선(5621_J)에 입력되는 Data_j-1이 제2 박막 트랜지스터(5603b)를 통해 신호선 Sj-1에 입력된다. 제3 서브 선택 기간 T3에서는, 제3 박막 트랜지스터(5603c)가 온으로 되고, 제1 박막 트랜지스터(5603a) 및 제2 박막 트랜지스터(5603b)가 오프로 된다. 이 때, 배선(5621_J)에 입력되는 Data_j가 제3 박막 트랜지스터(5603c)를 통해 신호선 Sj에 입력된다.
상술된 바와 같이, 도 15의 신호선 구동 회로에서는, 하나의 게이트 선택 기간을 3개로 분할함으로써, 하나의 게이트 선택 기간에 하나의 배선(5621_J)으로부터 3개의 신호선으로 비디오 신호를 입력할 수 있다. 따라서, 도 15의 신호선 구동 회로에서는, 드라이버 IC(5601)를 구비하는 기판과, 화소부를 구비하는 기판의 접속수를 신호선의 갯수의 대략 1/3로 할 수 있다. 접속수가 신호선의 갯수의 대략 1/3로 감소되므로, 도 15의 신호선 구동 회로의 신뢰성, 수율 등을 향상시킬 수 있다.
또한, 도 16에 도시된 바와 같이, 하나의 게이트 선택 기간을 복수의 서브 선택 기간으로 분할하고, 각각의 서브 선택 기간에서 하나의 배선으로부터 복수의 신호선으로 비디오 신호를 입력한다면, 박막 트랜지스터의 배치, 갯수, 구동 방법 등에 대해서는 특별히 한정되지 않는다.
예를 들면, 3개 이상의 서브 선택 기간 각각에서 하나의 배선으로부터 3개 이상의 신호선 각각으로 비디오 신호를 입력하는 경우에는, 박막 트랜지스터 및 박막 트랜지스터를 제어하기 위한 배선을 추가할 필요가 있다. 다만, 하나의 게이트 선택 기간을 4개 이상의 서브 선택 기간으로 분할하면, 하나의 서브 선택 기간이 짧아진다. 따라서, 하나의 게이트 선택 기간은 2개 또는 3개의 서브 선택 기간으로 분할되는 것이 바람직하다.
다른 예로서, 도 17의 타이밍 차트에 나타나 있는 바와 같이 하나의 선택 기간을 프리차지(precharge) 기간 Tp, 제1 서브 선택 기간 T1, 제2 서브 선택 기간 T2 및 제3 서브 선택 선택 기간 T3로 분할해도 좋다. 도 17의 타이밍 차트는 i행째의 주사선 Gi가 선택되는 타이밍, 제1 박막 트랜지스터(5603a)의 온/오프의 타이밍(5803a), 제2 박막 트랜지스터(5603b)의 온/오프의 타이밍(5803b), 제3 박막 트랜지스터(5603c)의 온/오프의 타이밍(5803c) 및 J열째의 배선(5621_J)에 입력되는 신호(5821_J)를 나타내고 있다. 도 17에 나타나 있는 바와 같이, 프리차지 기간 Tp에서 제1 박막 트랜지스터(5603a), 제2 박막 트랜지스터(5603b) 및 제3 박막 트랜지스터(5603c)가 온으로 된다. 이 때, 배선(5621_J)에 입력되는 프리차지 전압 Vp가 제1 박막 트랜지스터(5603a), 제2 박막 트랜지스터(5603b) 및 제3 박막 트랜지스터(5603c)를 통해 각각 신호선 Sj-2, 신호선 Sj-1, 신호선 Sj에 입력된다. 제1 서브 선택 기간 T1에서, 제1 박막 트랜지스터(5603a)가 온으로 되고, 제2 박막 트랜지스터(5603b) 및 제3 박막 트랜지스터(5603c)가 오프로 된다. 이 때, 배선(5621_J)에 입력되는 Data_j-2가 제1 박막 트랜지스터(5603a)를 통해 신호선 Sj-2에 입력된다. 제2 서브 선택 기간 T2에서는, 제2 박막 트랜지스터(5603b)가 온으로 되고, 제1 박막 트랜지스터(5603a) 및 제3 박막 트랜지스터(5603c)가 오프로 된다. 이 때, 배선(5621_J)에 입력되는 Data_j-1이 제2 박막 트랜지스터(5603b)를 통해 신호선 Sj-1에 입력된다. 제3 서브 선택 기간 T3에서는, 제3 박막 트랜지스터(5603c)가 온으로 되고, 제1 박막 트랜지스터(5603a) 및 제2 박막 트랜지스터(5603b)가 오프로 된다. 이 때, 배선(5621_J)에 입력되는 Data_j가 제3 박막 트랜지스터(5603c)를 통해 신호선 Sj에 입력된다.
상술된 바와 같이, 도 17의 타이밍 차트를 적용한 도 15의 신호선 구동 회로는 서브 선택 기간 이전에 프리차지 선택 기간을 제공함으로써 신호선을 프리차지할 수 있기 때문에 화소에의 비디오 신호의 기입을 고속으로 행할 수 있다. 또한, 도 17에서 도 16과 유사한 부분에 관해서는 공통의 도면 부호를 채용하고, 동일한 부분 및 유사한 기능을 갖는 부분의 상세한 설명은 생략한다.
또한, 주사선 구동 회로의 구성에 관하여 설명한다. 주사선 구동 회로는 시프트 레지스터 및 버퍼를 포함하고 있다. 또한, 경우에 따라서는, 주사선 구동 회로는 레벨 시프터를 포함할 수도 있다. 주사선 구동 회로에서, 시프트 레지스터에 클록 신호(CLK) 및 스타트 펄스 신호(SP)가 입력되면, 선택 신호가 생성된다. 생성된 선택 신호는 버퍼에 의해 버퍼링 및 증폭되고, 그에 따른 신호는 대응하는 주사선에 공급된다. 주사선에는, 1라인의 화소의 트랜지스터의 게이트 전극이 접속되어 있다. 또한, 1라인의 화소의 트랜지스터를 동시에 온으로 해야 하므로, 큰 전류를 공급할 수 있는 버퍼가 사용된다.
주사선 구동 회로의 일부에 채용되는 시프트 레지스터의 하나의 예에 대해서 도 18 및 도 19를 참조하여 설명한다.
도 18은 시프트 레지스터의 회로 구성을 도시한다. 도 18에 도시되는 시프트 레지스터는 플립플롭(5701_1 내지 5701_n)인 복수의 플립플롭을 포함한다. 또한, 시프트 레지스터는 제1 클록 신호, 제2 클록 신호, 스타트 펄스 신호 및 리셋 신호가 입력되어 동작한다.
도 18에 도시된 시프트 레지스터의 접속 관계에 관하여 설명한다. 1번째 단계의 플립플롭(5701_1)은 제1 배선(5711), 제2 배선(5712), 제4 배선(5714), 제5 배선(5715), 제7 배선(5717_1), 및 제7 배선(5717_2)과 접속된다. 2번째 단계의 플립플롭(5701_2)은 제3 배선(5713), 제4 배선(5714), 제5 배선(5715), 제7 배선(5717_1), 제7 배선(5717_2) 및 제7 배선(5717_3)과 접속된다.
유사한 방식으로, i번째 단계의 플립플롭(5701_i)(플립플롭(5701_1 내지 5701_n) 중 임의의 하나)은 제2 배선(5712) 및 제3 배선(5713) 중 하나, 제4 배선(5714), 제5 배선(5715), 제7 배선(5717_i-1), 제7 배선(5717_i) 및 제7 배선(5717_i+1)과 접속된다. 여기서, "i"가 홀수인 경우에는, i번째 단계의 플립플롭(5701_i)은 제2 배선(5712)과 접속되고; "i"가 짝수인 경우에는, i번째 단계의 플립플롭(5701_i)은 제3 배선(5713)과 접속되게 된다.
n번째 단계의 플립플롭(5701_n)은 제2 배선(5712) 및 제3 배선(5713) 중 하나, 제4 배선(5714), 제5 배선(5715), 제7 배선(5717_n-1), 제7 배선(5717_n), 및 제6 배선(5716)과 접속된다.
또한, 제1 배선(5711), 제2 배선(5712), 제3 배선(5713) 및 제6 배선(5716)을 각각 제1 신호선, 제2 신호선, 제3 신호선 및 제4 신호선이라 해도 좋다. 제4 배선(5714) 및 제5 배선(5715)을 각각 제1 전원선, 제2 전원선이라 해도 좋다.
다음, 도 19는 도 18에 도시되는 플립플롭의 상세에 대해서 설명한다. 도 19에 나타내는 플립플롭은 제1 박막 트랜지스터(5571), 제2 박막 트랜지스터(5572), 제3 박막 트랜지스터(5573), 제4 박막 트랜지스터(5574), 제5 박막 트랜지스터(5575), 제6 박막 트랜지스터(5576), 제7 박막 트랜지스터(5577) 및 제8 박막 트랜지스터(5578)를 포함한다. 제1 박막 트랜지스터(5571), 제2 박막 트랜지스터(5572), 제3 박막 트랜지스터(5573), 제4 박막 트랜지스터(5574), 제5 박막 트랜지스터(5575), 제6 박막 트랜지스터(5576), 제7 박막 트랜지스터(5577) 및 제8 박막 트랜지스터(5578) 각각은 n채널형 트랜지스터이며, 게이트 소스 전압(Vgs)이 한계치 전압(Vth)을 초과했을 때 온으로 된다.
또한, 도 19에 나타내는 플립플롭은 제1 배선(5501), 제2 배선(5502), 제3 배선(5503), 제4 배선(5504), 제5 배선(5505) 및 제6 배선(5506)을 포함한다.
또한, 여기서는 모든 박막 트랜지스터를 개선-모드의 n채널형 트랜지스터라 한다; 그러나, 본 발명은 여기에 한정되지 않는다. 예를 들면, 구동 회로는 디프레션(depression)-모드의 n채널형 트랜지스터를 사용하여 구동될 수 있다.
다음, 도 19에 도시되는 플립플롭의 접속 구성에 대해서 이하에 설명한다.
제1 박막 트랜지스터(5571)의 제1 전극(소스 전극 및 드레인 전극 중 하나)이 제4 배선(5504)에 접속된다. 제1 박막 트랜지스터(5571)의 제2 전극(소스 전극 및 드레인 전극 중 다른 하나)이 제3 배선(5503)에 접속된다.
제2 박막 트랜지스터(5572)의 제1 전극이 제6 배선(5506)에 접속되고, 제2 박막 트랜지스터(5572)의 제2 전극이 제3 배선(5503)에 접속된다.
제3 박막 트랜지스터(5573)의 제1 전극 및 게이트 전극이 제5 배선(5505)에 접속되고, 제3 박막 트랜지스터(5573)의 제2 전극이 제2 박막 트랜지스터(5572)의 게이트 전극에 접속된다.
제4 박막 트랜지스터(5574)의 제1 전극이 제6 배선(5506)에 접속되고, 제4 박막 트랜지스터(5574)의 게이트 전극이 제1 박막 트랜지스터(5571)의 게이트 전극에 접속되고, 제4 박막 트랜지스터(5574)의 제2 전극이 제2 박막 트랜지스터(5572)의 게이트 전극에 접속된다.
제5 박막 트랜지스터(5575)의 제1 전극이 제5 배선(5505)에 접속되고, 제5 박막 트랜지스터(5575)의 게이트 전극이 제1 배선(5501)에 접속되고, 제5 박막 트랜지스터(5575)의 제2 전극이 제1 박막 트랜지스터(5571)의 게이트 전극에 접속된다.
제6 박막 트랜지스터(5576)의 제1 전극이 제6 배선(5506)에 접속되고, 제6 박막 트랜지스터(5576)의 게이트 전극이 제2 박막 트랜지스터(5572)의 게이트 전극에 접속되고, 제6 박막 트랜지스터(5576)의 제2 전극이 제1 박막 트랜지스터(5571)의 게이트 전극에 접속된다.
제7 박막 트랜지스터(5577)의 제1 전극이 제6 배선(5506)에 접속되고, 제7 박막 트랜지스터(5577)의 게이트 전극이 제2 배선(5502)에 접속되고, 제7 박막 트랜지스터(5577)의 제2 전극이 제1 박막 트랜지스터(5571)의 게이트 전극에 접속된다.
제8 박막 트랜지스터(5578)의 제1 전극이 제6 배선(5506)에 접속되고, 제8 박막 트랜지스터(5578)의 게이트 전극이 제1 배선(5501)에 접속되고, 제8 박막 트랜지스터(5578)의 제2 전극이 제2 박막 트랜지스터(5572)의 게이트 전극에 접속된다.
또한, 제1 박막 트랜지스터(5571)의 게이트 전극, 제4 박막 트랜지스터(5574)의 게이트 전극, 제5 박막 트랜지스터(5575)의 제2 전극, 제6 박막 트랜지스터(5576)의 제2 전극 및 제7 박막 트랜지스터(5577)의 제2 전극이 접속되는 지점을 노드(5543)라고 한다. 제2 박막 트랜지스터(5572)의 게이트 전극, 제3 박막 트랜지스터(5573)의 제2 전극, 제4 박막 트랜지스터(5574)의 제2 전극, 제6 박막 트랜지스터(5576)의 게이트 전극 및 제8 박막 트랜지스터(5578)의 제2 전극이 접속되는 지점을 노드(5544)라고 한다.
또한, 제1 배선(5501), 제2 배선(5502), 제3 배선(5503) 및 제4 배선(5504)을 각각 제1 신호선, 제2 신호선, 제3 신호선 및 제4 신호선이라고 할 수도 있다. 제5 배선(5505) 및 제6 배선(5506)을 각각 제1 전원선 및 제2 전원선이라고 할 수도 있다.
i번째 단계의 플립플롭(5701_i)에서, 도 19의 제1 배선(5501)은 도 18의 제7 배선(5717_i-1)에 접속된다. 도 19의 제2 배선(5502)은 도 18의 제7 배선(5717_i+1)에 접속된다. 도 19의 제3 배선(5503)은 제7 배선(5717_i)에 접속된다. 도 19의 제6 배선(5506)은 제5 배선(5715)에 접속된다.
"i"가 홀수인 경우, 도 19의 제4 배선(5504)은 도 18의 제2 배선(5712)에 접속된다; "i"가 짝수인 경우, 도 19의 제4 배선(5504)은 도 18의 제3 배선(5713)에 접속된다. 또한, 도 19의 제5 배선(5505)은 도 18의 제4 배선(5714)에 접속된다.
또한, 1번째 단계의 플립플롭(5701_1)에서, 도 19의 제1 배선(5501)은 도 18의 제1 배선(5711)에 접속된다. 또한, n번째 단계의 플립플롭(5701_n)에서, 도 19의 제2 배선(5502)은 도 18의 제6 배선(5716)에 접속된다.
또한, 신호선 구동 회로 및 주사선 구동 회로를 실시의 형태 1에 도시되는 n채널형 TFT만을 사용하여 형성하는 것도 가능하다. 실시의 형태 1에 도시되는 n채널형 TFT는 이동도가 크므로, 구동 회로의 구동 주파수를 높게 할 수 있다. 또한, 실시의 형태 1에 도시되는 n채널형 TFT에서는, In-Ga-Zn-O계 비-단결정막을 사용하여 형성되는 소스 영역 및 드레인 영역에 의해 기생 용량이 저감되므로, 주파수 특성(f 특성이라고 함)이 높다. 예를 들면, 실시의 형태 1에 나타내는 n채널형 TFT를 채용한 주사선 구동 회로는 고속으로 동작될 수 있으므로, 프레임 주파수를 높일 수 있고, 흑화상의 삽입 등을 실현하는 것이 가능하다.
또한, 주사선 구동 회로의 트랜지스터의 채널 폭을 크게 하거나, 또는 복수의 주사선 구동 회로를 제공하면, 더 높은 프레임 주파수를 실현할 수 있다. 복수의 주사선 구동 회로를 제공하는 경우에는, 짝수행의 주사선을 구동하기 위한 주사선 구동 회로를 일 측에 배치하고, 홀수행의 주사선을 구동하기 위한 주사선 구동 회로를 반대 측에 제공하여, 프레임 주파수를 높게 할 수 있다. 또한, 복수의 주사선 구동 회로에 의해 하나의 주사선에 신호를 출력하면, 표시 장치의 대형화에 유리하다.
또한, 표시 장치의 일예인 액티브 매트릭스형 발광 표시 장치를 제작하는 경우, 적어도 하나의 화소에 복수의 트랜지스터를 배치하여, 주사선 구동 회로를 복수 배치하는 것이 바람직하다. 도 14b는 액티브 매트릭스형 발광 표시 장치의 일예를 도시하는 블록도이다.
도 14b에 나타내는 발광 표시 장치는 기판(5400) 위에, 각각이 표시 소자를 구비하는 복수의 화소를 구비하는 화소부(5401)와, 화소를 선택하는 제1 주사선 구동 회로(5402) 및 제2 주사선 구동 회로(5404)와, 선택된 화소에의 비디오 신호의 입력을 제어하는 신호선 구동 회로(5403)를 포함한다.
도 14b에 도시되는 표시 장치의 화소에 입력되는 비디오 신호가 디지털 신호인 경우, 화소는 트랜지스터의 온/오프의 전환에 의해 발광 상태 또는 비발광 상태가 된다. 따라서, 면적 계조법(area ratio grayscale method) 또는 시간 계조법(time ratio grayscale method)을 사용하여 계조의 표시를 행할 수 있다. 면적 계조법은 1화소를 복수의 부화소로 분할하고 각 부화소를 독립적으로 비디오 신호에 기초하여 구동시킴으로써 계조 표시를 행하는 구동법이다. 또한, 시간 계조법은 화소가 발광 상태에 있는 기간을 제어함으로써 계조 표시를 행하는 구동법이다.
발광 소자는 액정 소자 등에 비해 응답 속도가 높으므로, 발광 소자는 액정 소자보다 시간 계조법에 더 적합한다. 시간 계조법으로 표시를 행할 경우, 일 프레임 기간을 복수의 서브 프레임 기간으로 분할한다. 그리고, 비디오 신호에 따라, 각 서브 프레임 기간에서 화소의 발광 소자를 발광 상태 또는 비발광 상태로 설정한다. 하나의 프레임을 복수의 서브 프레임 기간으로 분할함으로써, 일 프레임 기간 동안에 화소가 발광하는 기간의 합계의 길이를 비디오 신호에 의해 제어함으로써 계조를 표시할 수 있다.
도 14b에 도시되는 발광 표시 장치에서는, 하나의 화소에 2개의 스위칭용 TFT를 배치할 경우에, 하나의 스위칭용 TFT의 게이트 배선으로서 기능하는 제1 주사선에 입력되는 신호를 제1 주사선 구동 회로(5402)에 의해 생성하고, 다른 스위칭용 TFT의 게이트 배선으로서 기능하는 제2 주사선에 입력되는 신호를 제2 주사선 구동 회로(5404)에 의해 생성한다; 그러나, 제1 주사선에 입력되는 신호와, 제2 주사선에 입력되는 신호를 하나의 주사선 구동 회로에 의해 생성하도록 해도 좋다. 또한, 예를 들면, 하나의 화소가 포함하는 스위칭용 TFT의 수에 따라, 스위칭 소자의 동작을 제어하기 위해 사용되는 복수의 주사선이 각 화소에 마련되어질 수도 있다. 이 경우, 복수의 주사선에 입력되는 모든 신호를 하나의 주사선 구동 회로에 의해 생성해도 좋고, 또는 복수의 주사선에 입력되는 신호를 복수의 주사선 구동 회로에 의해 생성해도 좋다.
또한, 발광 표시 장치에서도, 구동 회로 중 n채널형 TFT로 형성될 수 있는 구동 회로의 일부를 화소부의 박막 트랜지스터와 동일한 기판 위에 형성할 수 있다. 대안적으로, 신호선 구동 회로 및 주사선 구동 회로를 실시의 형태 1에 도시되는 n채널형 TFT만을 사용하여 형성하는 것도 가능하다.
또한, 상술된 구동 회로는 액정 표시 장치 또는 발광 표시 장치에 적용하는 것에 한정되지 않고, 스위칭 소자와 전기적으로 접속하는 소자를 이용해서 전자 잉크를 구동시키는 전자 페이퍼에 사용해도 된다. 전자 페이퍼는 전기 영동 표시 장치(전기 영동 디스플레이)로도 불리며, 종이와 같은 레벨의 판독성을 갖는 장점을 실현하고, 다른 표시 장치에 비해 소비 전력이 낮고, 박형 및 경량으로 제조될 수 있다.
전기 영동 디스플레이는 다양한 모드를 가질 수 있다. 예를 들면, 전기 영동 디스플레이는 플러스의 전하를 소유하는 제1 입자와, 마이너스의 전하를 소유하는 제2 입자를 각각이 포함하는 복수의 마이크로 캡슐을 용매 또는 용질에 분산하여 포함한다. 이 경우, 마이크로 캡슐에 전계를 인가함으로써, 마이크로 캡슐 중의 입자를 서로 반대 방향으로 이동시켜, 일 측에 집합된 입자의 색만을 표시할 수 있다. 또한, 제1 입자 또는 제2 입자는 각각 염료를 포함하고, 전계가 없는 경우에는 이동하지 않는다. 또한, 제1 입자의 색과 제2 입자의 색은 서로 다르다(무색(colorless or achroma)을 포함).
이와 같이, 전기 영동 디스플레이는 전계 등에 의해 미립자가 이동하는 시스템을 이용하는 디스플레이이다. 전기 영동 디스플레이는 액정 표시 장치에는 필요한 편광판 및 상대 기판이 필요하지 않으므로, 전기 영동 디스플레이의 두께 및 무게를 현저하게 저감할 수 있다.
상술된 마이크로 캡슐을 용매 중에 분산되게 하여 얻어지는 용액을 전자 잉크라고 한다. 이러한 전자 잉크는 유리, 플라스틱, 천, 종이 등의 표면에 인쇄할 수 있다. 또한, 컬러 필터, 또는 색소를 구비하는 입자를 사용함으로써, 컬러 표시도 가능하다.
액티브 매트릭스 기판 위에 복수의 마이크로 캡슐을 배치하고, 액티브 매트릭스 기판 위에 형성된 전극과 다른 전극 사이에 마이크로 캡슐을 개재하면, 액티브 매트릭스형의 표시 장치가 완성된다. 마이크로 캡슐에 전계를 인가함으로써 액티브 매트릭스형의 표시 장치가 표시를 행할 수 있다. 액티브 매트릭스 기판으로서, 예를 들면, 실시의 형태 1에서 얻어진 박막 트랜지스터를 사용한 액티브 매트릭스 기판을 사용할 수 있다.
또한, 마이크로 캡슐 중의 제1 입자 및 제2 입자는 각각 도전체 재료, 절연체 재료, 반도체 재료, 자성 재료, 액정 재료, 강유전성 재료, 일렉트로루미네선트 재료, 일렉트로크로믹 재료, 또는 자기 영동 재료로부터 선택된 단일 재료로 형성되거나 또는 이들 중 임의의 것의 복합 재료로 형성될 수 있다.
이상의 공정에 의해, 반도체 장치로서 신뢰성이 높은 표시 장치를 제작할 수 있다.
본 실시의 형태는 다른 실시의 형태 중 임의의 것과 적절하게 조합하여 구현하는 것이 가능하다.
(실시의 형태 5)
본 실시의 형태에서는, 박막 트랜지스터를 제작하고, 상기 박막 트랜지스터를 화소부 및 또한 구동 회로에 사용하여 표시 기능을 구비하는 반도체 장치(표시 장치라고도 함)를 제작할 수 있다. 또한, 본 발명에 따른 박막 트랜지스터를 사용하여, 구동 회로의 일부 또는 전체를 화소부와 동일한 기판 위에 형성함으로써, 시스템-온-패널을 형성할 수 있다.
표시 장치는 표시 소자를 포함한다. 표시 소자로서, 액정 소자(액정 표시 소자라고도 함) 또는 발광 소자(발광 표시 소자라고도 함)를 사용할 수 있다. 발광 소자는 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주에 포함하고, 구체적으로는 무기 EL(electroluminescent) 소자, 유기 EL 소자 등을 포함한다. 또한, 전자 잉크 등의, 전기적 작용에 의해 콘트라스트가 변화되는 표시 매체도 사용할 수 있다.
또한, 표시 장치는 표시 소자가 실링되어 있는 패널과, 콘트롤러를 포함하는 IC 등을 상기 패널에 설치한 모듈을 포함한다. 표시 장치는 상기 표시 장치의 제작 과정에서의 표시 소자가 완성되기 전의 하나의 예에 상당하는 소자 기판을 포함하고, 상기 소자 기판은 전류를 표시 소자에 공급하기 위한 수단을 복수의 각 화소에 구비한다. 구체적으로, 소자 기판은 표시 소자의 화소 전극만을 구비하는 상태, 화소 전극이 되는 도전막을 성막한 후 도전막을 에칭하여 화소 전극을 형성하기 전의 상태, 또는 다른 임의의 상태일 수도 있다.
또한, 본 명세서에서의 표시 장치는 화상 표시 디바이스, 표시 디바이스, 또는 광원(조명 장치 포함)을 의미한다. 또한, 표시 장치는 이하의 모듈 중 임의의 것을 그 범주에 포함한다: 커넥터, 예를 들면 FPC(flexible printed circuit), TAB(tape automated bonding) 테이프, 또는 TCP(tape carrier package)를 부착하는 모듈; TAB 테이프 또는 TCP를 구비하고 인쇄 배선 기판을 그 단부에 구비하는 모듈; 및 표시 소자에 COG(chip on glass) 방식에 의해 직접 설치된 IC(집적 회로)를 구비하는 모듈.
본 실시의 형태에서는, 반도체 장치의 예로서 액정 표시 장치를 도시한다. 본 발명의 반도체 장치의 하나의 예에 상당하는 액정 표시 패널의 외관 및 단면에 대해서 도 22aa 내지 도 22b를 참조하여 설명한다. 도 22aa 및 도 22ab는 각각이 실시의 형태 1에 설명된 In-Ga-Zn-O계 비-단결정막을 반도체층으로서 포함하고, 배리어막이 구비된 신뢰성이 높은 박막 트랜지스터(4010, 4011), 및 액정 소자(4013)를 제1 기판(4001)과 제2 기판(4006) 사이에 실런트(4005)에 의해 밀봉한 패널의 평면도이다. 도 22b는 도 22aa 및 도 22ab의 선 M-N에서의 단면도이다.
제1 기판(4001) 위에 마련되어진 화소부(4002)와, 주사선 구동 회로(4004)를 둘러싸도록 실런트(4005)가 마련되어져 있다. 화소부(4002)와, 주사선 구동 회로(4004) 위에 제2 기판(4006)이 마련되어져 있다. 따라서, 화소부(4002)와, 주사선 구동 회로(4004)는 제1 기판(4001)과, 실런트(4005)와, 제2 기판(4006)에 의해, 액정층(4008)과 함께 실링되어 있다. 제1 기판(4001) 위의 실런트(4005)에 의해 둘러싸여 있는 영역과 다른 영역에는, 별도 준비된 기판 위에 단결정 반도체막 및 다결정 반도체막을 사용하여 형성된 신호선 구동 회로(4003)가 설치되어 있다.
또한, 별도 형성된 구동 회로의 접속 방법은 특별하게 한정되지 않고, COG 방법, 와이어 본딩 방법, TAB 방법 등을 이용할 수 있다. 도 22aa는 COG 방법에 의해 신호선 구동 회로(4003)를 설치하는 예를 도시하고, 도 22ab는 TAB 방법에 의해 신호선 구동 회로(4003)를 설치하는 예를 도시하고 있다.
제1 기판(4001) 위에 마련되어진 화소부(4002)와 주사선 구동 회로(4004)는 각각 복수의 박막 트랜지스터를 포함한다. 도 22b는 화소부(4002)에 포함되는 박막 트랜지스터(4010)와, 주사선 구동 회로(4004)에 포함되는 박막 트랜지스터(4011)를 예시하고 있다. 박막 트랜지스터(4010, 4011) 위에는 배리어막(4020) 및 절연층(4021)이 마련되어 있다.
박막 트랜지스터(4010, 4011) 각각은 In-Ga-Zn-O계 비-단결정막을 반도체층으로서 포함하는 실시의 형태 1에 도시되는 신뢰성이 높은 박막 트랜지스터에 해당한다. 본 실시의 형태에서, 박막 트랜지스터(4010, 4011)는 n채널형 박막 트랜지스터이다.
액정 소자(4013)에 포함되는 화소 전극층(4030)은 박막 트랜지스터(4010)에 전기적으로 접속되어 있다. 액정 소자(4013)의 상대 전극층(4031)은 제2 기판(4006) 위에 형성되어 있다. 화소 전극층(4030)과, 상대 전극층(4031)과, 액정층(4008)이 서로 중첩되어 있는 부분이 액정 소자(4013)에 해당한다. 또한, 화소 전극층(4030) 및 상대 전극층(4031)에는 각각 배향막으로서 기능하는 절연층(4032) 및 절연층(4033)이 마련되어, 절연층(4032, 4033)을 개재하여 액정층(4008)을 협지하고(sandwich) 있다.
또한, 제1 기판(4001) 및 제2 기판(4006)은 유리, 금속(전형적으로는, 스테인레스강), 세라믹 또는 플라스틱을 이용하여 형성될 수 있다. 플라스틱의 예로서는, FRP(fiberglass-reinforced plastics)판, PVF(폴리비닐 플루오라이드) 필름, 폴리에스테르 필름 또는 아크릴 수지 필름을 이용할 수 있다. 또한, 알루미늄 호일을 PVF 필름 또는 폴리에스테르 필름 사이로 협지한 구조의 시트를 사용할 수 있다.
도면 부호 4035는 절연막을 선택적으로 에칭하는 것에 의해 얻어지는 주상(columnar)의 스페이서이며, 화소 전극층(4030)과 상대 전극층(4031) 사이의 거리[셀 갭(cell gap)]를 제어하기 위해 마련되어 있다. 또한, 구상의(spherical) 스페이서를 사용해도 된다. 또한, 상대 전극층(4031)은 박막 트랜지스터(4010)와 동일한 기판 위에 형성된 공통 전위선에 전기적으로 접속된다. 공통 접속부를 사용하여, 한 쌍의 기판 사이에 배치되는 도전성 입자를 개재하여, 상대 전극층(4031)과 공통 전위선을 전기적으로 서로 접속할 수 있다. 또한, 도전성 입자는 실런트(4005)에 포함된다.
대안적으로, 배향막이 불필요한 블루상(blue phase)을 나타내는 액정을 사용해도 된다. 블루상은 액정상의 하나이며, 콜레스테릭(cholesteric) 액정을 승온하면서 콜레스테릭상을 등방상으로 전이하기 직전에 발현되는 상이다. 블루상은 좁은 온도 범위 내에서만 발현되므로, 온도 범위를 개선하기 위해 5 중량% 이상의 카이럴제(chiral agent)를 혼합시킨 액정 조성물을 사용하여 액정층(4008)으로 채용한다. 블루상을 나타내는 액정과 카이럴제를 포함하는 액정 조성물은 응답 속도가 10μs∼100μs만큼 짧은 특성을 갖고, 상기 액정 조성물은 광학적 등방성이기 때문에 배향 처리가 불필요하며, 시야각 의존성이 작다.
또한, 본 실시의 형태에 설명되는 액정 표시 장치는 투과형 액정 표시 장치의 예이다; 그러나, 본 실시의 형태에 설명되는 액정 표시 장치는 반사형 액정 표시 장치 및 반투과형 액정 표시 장치에 적용될 수도 있다.
본 실시의 형태에서는, 기판의 외측 위치(관찰자측)에 편광판을 마련하고, 기판의 내측 위치에 착색층 및 표시 소자로 채용하는 전극층을 마련하는 액정 표시 장치의 일예를 설명한다; 그러나, 편광판은 기판의 내측 위치에 구비될 수도 있다. 편광판과 착색층의 적층 구조는 본 실시의 형태에 한정되지 않고, 편광판 및 착색층의 재료 또는 제작 공정 조건에 따라 적절하게 설정하면 좋다. 또한, 블랙 매트릭스로서 기능하는 차광막을 구비해도 된다.
본 실시의 형태에서는, 박막 트랜지스터의 표면의 요철을 저감하고 박막 트랜지스터의 신뢰성을 향상시키기 위해, 실시의 형태 1에서 얻어진 박막 트랜지스터를 보호막 또는 평탄화 절연막으로서 기능하는 절연층(배리어막(4020) 및 절연층(4021))으로 커버한다. 배리어막(4020)의 두께는 1nm 이상 200nm 이하인 것이 바람직하다. 또한, 배리어막(4020)은 대기 중에 부유하는 유기물, 금속물 또는 수분 등의 오염 불순물의 침입을 막기 위해 제공되고, 고밀도 막이 바람직하다. 고밀도 막으로 형성하는 것에 의해, 수분 및 산소 등의 불순물에 대한 장벽 성능이 향상되게 된다. 배리어막(4020)은 스퍼터링법에 의해 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 질화산화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 및/또는 질화산화알루미늄막을 사용하여 형성된 단층 또는 적층으로 형성하면 좋다. 본 실시의 형태에서는, 보호막을 스퍼터링법에 의해 형성한다; 그러나, 본 실시의 형태는 여기에 특별하게 한정되지 않는다. 보호막은 다양한 방법 중 임의의 것에 의해 형성하면 좋다.
여기서는, 배리어막(4020)을 산화알루미늄막을 사용하여 형성한다. 산화물 반도체층을 커버하기 위해 수분 및 산소에 대한 장벽성이 높은 막을 형성하면, 수분 및 산소가 산화물 반도체층에 혼입하는 것을 방지할 수 있다. 이에 따라, 산화물 반도체층의 산화 환원 반응을 억제하고, 산소 중공 농도의 변동을 억제할 수 있다. 또한, 대기 중이나 근본재 중에 포함되는 유기물 및 금속 등의 불순물이 산화물 반도체층에 혼입하는 것을 방지할 수 있다. 따라서, 산화물 반도체를 채용한 반도체 장치의 반도체 특성의 변동을 억제할 수 있다. 또한, 반도체 장치의 신뢰성을 향상시킬 수 있다.
또한, 배리어막(4020) 위에, 질화실리콘막, 산화실리콘막, 질화산화실리콘막, 산화질화실리콘막을 형성해도 좋다(도시 생략). 예를 들면, 배리어막(4020) 위에 스퍼터링법에 의해 질화실리콘막을 형성한다. 배리어막(4020) 위에 질화실리콘막을 제공함으로써, 나트륨 등의 가동 이온이 반도체 영역에 침입하여 TFT의 전기 특성을 변화시키는 것을 억제할 수 있다.
또한, 배리어막(4020)을 형성한 후에, 반도체층을 어닐링(300도 내지 400도)할 수 있다.
또한, 배리어막(4020) 위에 절연층(4021)을 형성한다. 절연층(4021)으로서, 폴리이미드, 아크릴, 벤조사이클로부텐, 폴리아미드, 또는 에폭시 등의 내열성을 갖는 유기 재료를 사용할 수 있다. 상기 유기 재료의 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(phosphosilicate glass), BPSG(borophosphosilicate glass) 등을 사용할 수도 있다. 또한, 절연층(4021)은 이들 재료로 형성되는 절연막을 복수 적층시킴으로써 형성되어도 좋다.
또한, 실록산계 수지는 출발 재료인 실록산계 재료로부터 형성된 Si-O-Si의 결합을 포함하는 수지이다. 실록산계 수지는 치환기로서 유기기(organic group)(예를 들면, 알킬기 또는 아릴기) 또는 플루오로기를 포함할 수도 있다. 또한, 유기기는 플루오로기를 포함할 수도 있다.
절연층(4021)의 형성법은 특별하게 한정되지 않고, 절연층(4021)의 재료에 따라 이하의 방법들 중 임의의 것을 채용할 수 있다; 스퍼터링법, SOG법, 스핀 코팅, 디핑(dipping), 스프레이 코팅, 액적 토출법(예를 들어, 잉크젯법, 스크린 프린팅, 오프셋 프린팅 등), 닥터 나이프(doctor knife), 롤 코터(roll coater), 커튼 코터(curtain coater), 나이프 코터(knife coater) 등. 절연층(4021)을 재료액을 사용하여 형성하는 경우, 절연층(4021)의 베이킹 공정과 동시에, 반도체층의 어닐링(300도 내지 400도)을 행해도 된다. 절연층(4021)의 베이킹 공정은 반도체층의 어닐링 공정으로서도 기능하여, 반도체 장치를 효율적으로 제작하는 것이 가능해진다.
화소 전극층(4030) 및 상대 전극층(4031)은 산화텅스텐을 포함하는 인듐 산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티탄을 포함하는 인듐산화물, 산화티탄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO라 함), 인듐아연산화물, 산화규소를 첨가한 인듐주석산화물 등의 투광성 도전성 재료를 이용하여 형성될 수 있다.
또한, 화소 전극층(4030) 및 상대 전극층(4031)을 형성하기 위해, 도전성 고분자(도전성 폴리머라고도 함)를 포함하는 도전성 조성물을 사용할 수 있다. 도전성 조성물로 형성된 화소 전극은 시트 저항이 1.0×104Ω/square 이하, 파장 550nm에서의 투광율이 70% 이상인 것이 바람직하다. 또한, 도전성 조성물에 포함되는 도전성 고분자의 저항율이 0.1Ω·cm 이하인 것이 바람직하다.
도전성 고분자로서, 소위 π 전자 공역(conjugated) 도전성 고분자가 사용될 수 있다. 예를 들면, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 이들의 2종 이상의 공중합체 등을 들 수 있다.
또한, 별도 형성된 신호선 구동 회로(4003)와, 주사선 구동 회로(4004) 및 화소부(4002)에는 FPC(4018)로부터 각종 신호 및 전위가 공급된다.
본 실시의 형태에서는, 접속 단자 전극(4015)이, 액정 소자(4013)에 포함되는 화소 전극층(4030)과 동일한 도전막을 사용하여 형성되고, 단자 전극(4016)은 박막 트랜지스터(4010, 4011)의 소스 전극층 및 드레인 전극층과 동일한 도전막으로 형성되어 있다.
접속 단자 전극(4015)은 FPC(4018)에 포함되는 단자와, 이방성 도전막(4019)을 통해 전기적으로 접속되어 있다.
또한, 도 22aa 내지 도 22b는 신호선 구동 회로(4003)를 별도형 형성하여 제1 기판(4001)에 설치하는 예를 도시하고 있다; 그러나, 본 실시의 형태는 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도로 형성해서 설치해도 좋고, 또는 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부를 별도로 형성해서 설치해도 좋다.
도 23은 반도체 장치의 하나의 예에 상당하는 액정 표시 모듈에 TFT 기판(2600)을 사용하는 일예를 도시하고 있다.
도 23은 액정 표시 모듈의 일예를 도시하며, TFT 기판(2600)과 상대 기판(2601)이 실런트(2602)에 의해 서로 고정되고, TFT 등을 포함하는 화소부(2603), 액정층을 포함하는 표시 소자(2604), 착색층(2605), 및 편광판(2606)이 기판들 사이에 제공되어 표시 영역을 형성하고 있다. 착색층(2605)은 컬러 표시를 행하는데 필요하다. RGB 시스템의 경우에는, 레드, 그린 및 블루의 색에 대응하는 착색층이 각 화소에 대해 제공되어 있다. TFT 기판(2600)과 상대 기판(2601)의 외측에는 편광판(2606, 2607) 및 확산판(2613)이 설치되어 있다. 광원은 냉음극관(2610)과 반사판(2611)을 포함하고, 회로 기판(2612)은 플렉시블 배선 기판(2609)을 통해 TFT 기판(2600)의 배선 회로부(2608)에 접속되고, 제어 회로 또는 전원 회로 등의 외부 회로를 포함한다. 편광판과 액정층은 그 사이에 위상차판을 개재하여 적층해도 좋다.
액정 표시 모듈에는, TN(twisted nematic) 모드, IPS(in-plane-switching) 모드, FFS(fringe field switching) 모드, MVA(multi-domain vertical alignment) 모드, PVA(patterned vertical alignment) 모드, ASM(axially symmetric aligned micro-cell) 모드, OCB(optical compensated birefringence) 모드, FLC(ferroelectric liquid crystal) 모드, AFLC(antiferroelectric liquid crystal) 모드 등이 사용될 수 있다.
이상의 공정에 의해, 반도체 장치로서 신뢰성이 높은 액정 표시 장치를 제작할 수 있다.
본 실시의 형태는 다른 실시의 형태 중 임의의 것과 적절하게 조합하여 구현되는 것이 가능하다.
(실시의 형태 6)
본 실시의 형태에서는, 반도체 장치의 일예로서 전자 페이퍼를 설명한다.
도 13은 반도체 장치의 일예로서 액티브 매트릭스형의 전자 페이퍼를 나타낸다. 반도체 장치에 채용될 수 있는 박막 트랜지스터(581)는 실시의 형태 1 내지 3 중 임의의 것에 설명되는 박막 트랜지스터와 유사한 방식으로 제작될 수 있다. 본 실시의 형태에서 설명하는 반도체 장치는 실시의 형태 1에 설명된 반도체 장치이다.
도 13의 전자 페이퍼는 트위스팅(twisting) 볼 표시 시스템을 사용하는 표시 장치의 일예이다. 트위스팅 볼 표시 방식은 각각 흑색과 백색으로 착색된 구형 입자를 표시 소자에 사용되는 전극층인 제1 전극층과 제2 전극층 사이에 배치하고, 제1 전극층과 제2 전극층 간에 전위차를 발생시켜 구형 입자의 배향을 제어함으로써 표시를 행하는 방법을 언급한다.
도 13은 배리어막을 2층 구조로 형성한 일예에 대해서 설명한다. 기판(580) 위에 형성된 박막 트랜지스터(581)는 보텀 게이트 구조의 박막 트랜지스터이며, 소스 전극층 또는 드레인 전극층이 배리어막(583), 배리어막(584) 및 절연층(585)에 형성된 컨택트홀을 통해 제1 전극층(587)에 전기적으로 접속되어 있다. 제1 전극층(587)과 제2 전극층(588) 사이에는, 흑색 영역(590a) 및 백색 영역(590b)을 각각 구비하고, 액체로 채워진 캐비티(594)에 의해 둘러싸인 구형 입자(589)가 제공되어 있다. 구형 입자(589) 주위의 공간은 수지 등의 충전재(595)로 채워진다(도 13 참조). 도 13에서는, 제1 전극층(587)이 화소 전극에 해당하고, 제2 전극층(588)이 공통 전극에 해당한다. 제2 전극층(588)은 박막 트랜지스터(581)와 동일한 기판 위에 마련되어지는 공통 전위선에 전기적으로 접속된다. 상기 실시의 형태에 설명되는 공통 접속부를 채용하여, 한 쌍의 기판 사이에 배치되는 도전성 입자를 개재하여, 기판(596)에 마련되어진 제2 전극층(588)과 공통 전위 전극을 전기적으로 서로 접속할 수 있다.
또한, 트위스팅 볼 대신에, 전기 영동 소자를 사용하는 것도 가능하다. 그 경우, 투명한 액체와, 양으로 대전된 백색 미립자와, 음으로 대전된 흑색 미립자를 봉입한 지름 10μm 내지 200μｍ 정도의 마이크로 캡슐을 사용한다. 제1 전극층과 제2 전극층 사이에 마련되어지는 마이크로 캡슐에서는, 제1 전극층과 제2 전극층에 의해 전장이 인가되면, 백색 미립자와 흑색 미립자가 반대 방향으로 이동하여, 백색 또는 흑색 표시할 수 있다. 이 원리를 응용한 표시 소자가 전기 영동 표시 소자이며, 일반적으로 전자 페이퍼라 불린다. 전기 영동 표시 소자는 액정 표시 소자에 비해 반사율이 높으므로, 보조광은 불필요하여, 소비 전력이 작고, 어둑어둑한 장소에서도 표시부를 인식하는 것이 가능하다. 또한, 표시부에 전원이 공급되지 않는 경우에도, 한번 표시한 화상을 보유하는 것이 가능하다. 이에 따라, 표시 기능을 구비하는 반도체 장치(단순히 표시 장치 또는 표시 장치를 구비하는 반도체 장치라고도 함)가 전파 소스로부터 이격되어 있는 경우에도, 표시된 화상을 보존할 수 있다.
이러한 공정을 통해, 반도체 장치로서 신뢰성이 높은 전자 페이퍼를 제작할 수 있다.
본 실시의 형태는 다른 실시의 형태에 설명된 구성 중 임의의 것과 적절하게 조합하여 구현되는 것이 가능하다.
(실시의 형태 7)
본 실시의 형태에서는, 반도체 장치의 일예로서 발광 표시 장치를 설명한다. 표시 장치에 포함되는 표시 소자로서, 여기서는 일렉트로루미네선스를 이용하는 발광 소자를 설명한다. 일렉트로루미네선스를 이용하는 발광 소자는 발광 재료가 유기 화합물인지 무기 화합물인지에 따라 구별된다. 일반적으로, 전자는 유기 EL 소자라 하고, 후자는 무기 EL 소자라 한다.
유기 EL 소자에서는, 발광 소자에 전압을 인가하는 것에 의해, 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 층에 주입되어, 전류가 흐른다. 캐리어(전자 및 정공)가 재결합하여, 발광성의 유기 화합물이 여기 상태로 된다. 발광성의 유기 화합물은 여기 상태로부터 기저 상태로 복귀되어, 발광한다. 이러한 메커니즘에 의해, 이 발광 소자는 전류 여기형의 발광 소자라 한다.
무기 EL 소자는 그 소자 구성에 의해 분산형 무기 EL 소자 및 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는 발광 재료의 입자를 바인더(binder) 중에 분산되게 한 발광층을 구비하며, 그 발광 메커니즘은 도너(donor) 준위와 어셉터(accepter) 준위를 이용하는 도너-어셉터 재결합형 발광이다. 박막형 무기 EL소자는 발광층을 유전체층 사이에 끼우고, 또한 전극 사이에 끼운 구조를 가지며, 그 발광 메커니즘은 금속 이온의 내측-쉘(inner-shell) 전자 천이를 이용하는 국부형(localized type) 발광이다. 또한, 여기서는 발광 소자로서 유기 EL 소자를 사용하여 설명한다.
도 20은 반도체 장치의 일예로서, 디지털 시간 계조 구동을 적용 가능한 화소 구성의 일예를 도시한다.
디지털 시간 계조 구동을 적용 가능한 화소의 구성 및 화소의 동작에 관하여 설명한다. 본 예에서는, 하나의 화소가, 각각이 산화물 반도체층(In-Ga-Zn-O계 비-단결정막)을 채널 형성 영역으로서 포함하는 2개의 n채널형의 트랜지스터를 포함한다.
화소(6400)는 스위칭용 트랜지스터(6401), 구동용 트랜지스터(6402), 발광 소자(6404) 및 용량 소자(6403)를 포함하고 있다. 스위칭용 트랜지스터(6401)의 게이트가 주사선(6406)에 접속되고, 스위칭용 트랜지스터(6401)의 제1 전극(소스 전극 및 드레인 전극 중 하나)이 신호선(6405)에 접속되고, 스위칭용 트랜지스터(6401)의 제2 전극(소스 전극 및 드레인 전극 중 다른 하나)이 구동용 트랜지스터(6402)의 게이트에 접속되어 있다. 구동용 트랜지스터(6402)의 게이트는 용량 소자(6403)를 통해 전원선(6407)에 접속되고, 구동용 트랜지스터(6402)의 제1 전극이 전원선(6407)에 접속되고, 구동용 트랜지스터(6402)의 제2 전극이 발광 소자(6404)의 제1 전극(화소 전극)에 접속되어 있다. 발광 소자(6404)의 제2 전극은 공통 전극(6408)에 해당한다. 공통 전극(6408)은 동일 기판 위에 형성되는 공통 전위선에 전기적으로 접속된다.
발광 소자(6404)의 제2 전극(공통 전극(6408))에는 저전원 전위가 설정되어 있다. 또한, 저전원 전위는 전원선(6407)에 설정되는 고전원 전위를 기준으로 "저전원 전위 < 고전원 전위"를 만족시키는 전위이다. 저전원 전위로서는, 예를 들면, GND, 0 V 등이 채용될 수 있다. 고전원 전위와 저전원 전위 간의 전위차를 발광 소자(6404)에 인가하고, 발광 소자(6404)에 전류를 공급하여, 발광 소자(6404)를 발광시킨다. 발광 소자(6404)가 발광하도록 하기 위해, 고전원 전위와 저전원 전위 간의 전위차가 순방향 한계치 전압 이상이 되도록 각각의 전위를 설정한다.
또한, 용량 소자(6403)의 대용으로서, 구동 트랜지스터(6402)의 게이트 용량을 사용하는 것도 가능하므로, 용량 소자(6403)를 생략할 수 있다. 구동용 트랜지스터(6402)의 게이트 용량을 채널 영역과 게이트 전극 사이에 형성할 수 있다.
전압 입력 전압 구동 방식의 경우에는, 구동용 트랜지스터(6402)가 충분히 온되고 오프되는 2개의 상태 중 하나가 되도록 구동용 트랜지스터(6402)의 게이트에 비디오 신호를 입력한다. 즉, 구동용 트랜지스터(6402)는 선형 영역에서 동작한다. 구동용 트랜지스터(6402)는 선형 영역에서 동작하므로, 전원선(6407)의 전압보다 높은 전압을 구동용 트랜지스터(6402)의 게이트에 인가한다. 또한, 신호선(6405)에는 "전원선 전압 + 구동용 트랜지스터(6402)의 Vth" 이상의 전압을 인가한다.
디지털 시간 계조 구동 대신에, 아날로그 계조 구동을 행하는 경우, 신호의 입력을 변경함으로써 도 20과 동일한 화소 구성을 사용할 수 있다.
아날로그 계조 구동을 행하는 경우, 구동용 트랜지스터(6402)의 게이트에 "발광 소자(6404)의 순방향 전압 + 구동용 트랜지스터(6402)의 Vth" 이상의 전압을 인가한다. "발광 소자(6404)의 순방향 전압"은 원하는 휘도가 얻어지는 전압을 나타내고, 적어도 순방향 한계치 전압보다 크다. 구동용 트랜지스터(6402)가 포화 영역에서 동작하게 하는 비디오 신호를 입력함으로써, 발광 소자(6404)에 전류를 공급할 수 있다. 구동용 트랜지스터(6402)를 포화 영역에서 동작시키기 위해, 전원선(6407)의 전위는 구동용 트랜지스터(6402)의 게이트 전위보다 높게 설정된다. 아날로그 비디오 신호를 사용하면, 발광 소자(6404)에 비디오 신호에 따라 전류를 공급하여, 아날로그 계조 구동을 행할 수 있다.
또한, 도 20에 도시되는 화소 구성은 이것에 한정되지 않는다. 예를 들면, 도 20에 도시되는 화소에는, 스위치, 저항 소자, 용량 소자, 트랜지스터, 논리 회로 등을 추가해도 좋다.
다음, 발광 소자의 구성에 대해서 도 21a 내지 도 21c를 참조하여 설명한다. 여기서, n 채널형의 구동용 TFT를 예로 들어 화소의 단면 구조에 관하여 설명한다. 도 21a 내지 도 21c에 도시된 반도체 장치에 사용되는 구동용 TFT(7001, 7011, 7021)는 실시의 형태 1에 설명되는 박막 트랜지스터와 유사한 방식으로 제작될 수 있고, In-Ga-Zn-O계 비-단결정막을 반도체층으로서 각각 포함하는 신뢰성이 높은 박막 트랜지스터이다. 또한, 도 21a 내지 도 21c에서, 배리어막에는 2층 구조가 제공된다.
도 21a에서, 배리어막(7008, 7009)은 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막 또는 질화산화알루미늄막을 사용하여 형성될 수 있다. 또한, 도 21b에서의 배리어막(7018, 7019) 및 배리어막(7028, 7029)도 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막 또는 질화산화알루미늄막을 사용하여 형성될 수 있다.
산화물 반도체층을 커버하도록 수분 및 산소에 대한 장벽성이 높은 막을 형성하면, 수분 및 산소가 산화물 반도체층에 혼입하는 것을 방지할 수 있다. 이에 따라, 산화물 반도체층의 산화 환원 반응을 억제하고, 산소 중공 농도의 변동을 억제할 수 있다. 또한, 대기 중에 부유하거나 또는 근본재 중에 포함되는 유기물 및 금속 등의 불순물이 산화물 반도체층에 혼입하는 것을 방지할 수 있다. 따라서, 산화물 반도체를 채용한 반도체 장치의 반도체 특성의 변동을 억제할 수 있다. 또한, 반도체 장치의 신뢰성을 향상시킬 수 있다.
발광 소자로부터 발광된 광을 취출하기(extract) 위해, 양극 및 음극 중 적어도 하나가 투광성일 것이 요구된다. 기판 위에 박막 트랜지스터 및 발광 소자를 형성한다. 발광 소자는 기판의 반대측 면을 통해 발광을 취출하는 상면 사출 구조; 기판측의 면을 통해 발광을 취출하는 하면 사출 구조; 기판측의 면 및 기판의 반대측 면을 통해 발광을 취출하는 양면 사출 구조를 가질 수 있다. 본 발명의 실시의 형태의 화소 구성은 이들 사출 구조의 임의의 것을 갖는 발광 소자에도 적용될 수 있다.
상면 사출 구조를 갖는 발광 소자에 대해서 도 21a를 참조하여 설명한다.
도 21a는 구동용 TFT(7001)가 n 채널형 TFT이고, 빛이 발광 소자(7002)로부터 양극(7005) 측으로 사출되는 경우의 화소의 단면도이다. 도 21a에서는, 발광 소자(7002)의 음극(7003)이 구동용 TFT(7001)에 전기적으로 접속되고 있고, 음극(7003) 위에 발광층(7004) 및 양극(7005)이 순차적으로 적층되어 있다. 음극(7003)은 일함수가 작고 빛을 반사한다면 다양한 도전막을 사용하여 형성될 수 있다. 예를 들면, Ca, Al, CaF2, MgAg, AlLi 등이 사용되는 것이 바람직하다. 발광층(7004)은 단층을 사용하여 또는 복수의 층이 적층되어 형성될 수 있다. 발광층(7004)이 복수의 층을 사용하여 형성되는 경우, 발광층(7004)은 음극(7003) 위에 전자 주입층, 전자 수송층, 발광층, 홀 수송층 및 홀 주입층의 순차적으로 적층되어 형성된다. 이들 층을 모두 마련할 필요는 없다. 양극(7005)은 투광성 도전성 재료를 이용해서 형성되고, 예를 들면 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티탄을 포함하는 인듐산화물, 산화티탄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO라 함), 인듐아연산화물 또는 산화규소를 첨가한 인듐주석산화물 등이 있다.
발광 소자(7002)는 음극(7003)과 양극(7005) 사이에 발광층(7004)을 끼운 영역에 상당한다. 도 21a에 도시된 화소의 경우, 빛은 발광 소자(7002)로부터 화살표로 도시하는 바와 같이 양극(7005) 측에 사출된다.
다음, 하면 사출 구조를 갖는 발광 소자에 대해서 도 21b를 참조하여 설명한다. 도 21b는 구동용 TFT(7011)가 n채널형 트랜지스터이고 빛이 발광 소자(7012)로부터 음극(7013) 측에 사출되는 경우의 화소의 단면도를 나타낸다. 도 21b에서는, 구동용 TFT(7011)에 전기적으로 접속된 투광성 도전막(7017) 위에 발광 소자(7012)의 음극(7013)이 형성되고, 음극(7013) 위에 발광층(7014) 및 양극(7015)이 순차적으로 적층되어 있다. 양극(7015)이 투광성을 갖는 경우, 양극(7015)을 커버하도록, 빛을 반사 또는 차폐하기 위한 차광막(7016)이 형성되어 있어도 된다. 음극(7013)으로서, 도 21a의 경우와 같이, 도전 재료의 일함수가 작다면 여러 재료를 이용할 수 있다. 음극(7013)은 빛을 투과할 수 있는 두께(바람직하게는, 5nm 내지 30nm 정도)를 갖도록 형성된다. 예를 들면, 20nm의 두께를 갖는 알루미늄막을 음극(7013)으로서 사용할 수 있다. 발광층(7014)은 도 21a의 경우와 같이 단일층 또는 복수의 층이 적층되는 것을 이용하여 형성될 수 있다. 양극(7015)은 빛을 투과할 필요는 없지만, 도 21a와 같이, 투광성 도전성 재료를 이용해서 형성될 수 있다. 차광막(7016)으로서, 예를 들면 빛을 반사하는 금속 등을 사용할 수 있다; 그러나, 이는 금속막에 한정되지 않는다. 예를 들면, 흑의 안료를 첨가한 수지 등을 사용할 수도 있다.
발광 소자(7012)는 음극(7013)과 양극(7015) 사이에 발광층(7014)을 끼운 영역에 상당한다. 도 21b에 도시된 화소의 경우, 빛은 발광 소자(7012)로부터 화살표로 도시하는 바와 같이 음극(7013) 측에 사출된다.
다음, 양면 사출 구조를 갖는 발광 소자에 대해서 도 21c를 참조하여 설명한다. 도 21c에서는, 구동용 TFT(7021)에 전기적으로 접속된 투광성 도전막(7027) 위에 발광 소자(7022)의 음극(7023)이 형성되고, 음극(7023) 위에 발광층(7024) 및 양극(7025)이 순차적으로 적층되어 있다. 음극(7023)은 도 21a의 경우와 같이 일함수가 작다면 여러 도전성 재료를 사용하여 형성될 수 있다. 음극(7023)은 빛을 투과할 수 있는 두께를 갖도록 형성된다. 예를 들면, 20nm의 두께를 갖는 Al의 막을 음극(7023)으로서 사용할 수 있다. 발광층(7024)은 도 21a와 같이 단일층을 사용하여 또는 복수의 층이 적층되는 것에 의해 형성될 수 있다. 양극(7025)은 도 21a의 경우와 같이 투광성 도전성 재료를 이용해서 형성될 수 있다.
발광 소자(7022)는 음극(7023)과, 발광층(7024)과, 양극(7025)이 서로 중첩되는 부분에 해당한다. 도 21c에 도시된 화소의 경우, 빛은 발광 소자(7022)로부터 화살표로 도시하는 바와 같이 양극(7025) 측과 음극(7023) 측 양쪽에 사출된다.
또한, 여기서는 발광 소자로서 유기 EL 소자에 대해서 설명했지만, 발광 소자로서 무기 EL 소자를 마련하는 것도 가능하다.
본 실시의 형태에서는, 발광 소자의 구동을 제어하는 박막 트랜지스터(구동용 TFT)가 발광 소자에 전기적으로 접속되어 있는 예를 설명했다; 그러나, 구동용 TFT와 발광 소자 사이에 전류 제어용 TFT가 접속되어 있는 구성도 채용될 수 있다.
본 실시의 형태에서 설명하는 반도체 장치는 도 21a 내지 도 21c에 도시된 구성에 한정되지 않고, 본 발명에 따른 기술적 사상에 기초하여 다양한 방식으로 변형될 수 있다.
다음, 반도체 장치의 하나의 예인 발광 표시 패널(발광 패널이라고도 함)의 외관 및 단면에 대해서 도 24a 및 도 24b를 참조하여 설명한다. 도 24a는 실시의 형태 1에서 설명된 제1 기판(4501) 위에 형성되고 각각이 In-Ga-Zn-O계 비-단결정막을 반도체층으로서 포함하는 신뢰성이 높은 박막 트랜지스터(4509, 4510) 및 발광 소자(4511)를 제1 기판(4501)과 제2 기판(4506) 사이에 실런트(4505)에 의해 실링한 패널의 평면도이다. 도 24b는 도 24a의 H-I에서의 단면도이다.
제1 기판(4501) 위에 마련되어진 화소부(4502), 신호선 구동 회로(4503a, 4503b) 및 주사선 구동 회로(4504a, 4504b)를 둘러싸도록 실런트(4505)가 마련되어 있다. 또한, 화소부(4502), 신호선 구동 회로(4503a, 4503b) 및 주사선 구동 회로(4504a, 4504b) 위에 제2 기판(4506)이 마련되어 있다. 따라서, 화소부(4502), 신호선 구동 회로(4503a, 4503b) 및 주사선 구동 회로(4504a, 4504b)는 제1 기판(4501)과, 실런트(4505)와, 제2 기판(4506)에 의해 충전재(4507)와 함께 실링되어 있다. 상술된 바와 같이 패널이 외기에 노출되지 않도록 기밀성이 높고 탈가스성(degasification)이 적은 보호 필름(라미네이트(laminate) 필름 또는 자외선 경화 수지 필름 등) 또는 커버 재료에 의해 패키징(실링)되는 것이 바람직하다.
제1 기판(4501) 위에 형성된 화소부(4502), 신호선 구동 회로(4503a, 4503b) 및 주사선 구동 회로(4504a, 4504b)는 각각 복수의 박막 트랜지스터를 포함하고, 도 24b에서 화소부(4502)에 포함되는 박막 트랜지스터(4510)와, 신호선 구동 회로(4503a)에 포함되는 박막 트랜지스터(4509)를 예시하고 있다.
박막 트랜지스터(4509, 4510)의 각각으로서, In-Ga-Zn-O계 비-단결정막을 반도체층으로서 포함하는 신뢰성이 높은 실시의 형태 1에 도시되는 박막 트랜지스터를 사용할 수 있다. 본 실시의 형태에서, 박막 트랜지스터(4509, 4510)는 n채널형 박막 트랜지스터이다.
또한, 도면 부호 4511은 발광 소자를 나타낸다. 발광 소자(4511)에 포함되는 화소 전극인 제1 전극층(4517)은 박막 트랜지스터(4510)의 소스 전극층 또는 드레인 전극층에 전기적으로 접속되어 있다. 또한, 발광 소자(4511)의 구성은 제1 전극층(4517), 전계 발광층(4512) 및 제2 전극층(4513)의 적층 구조이지만, 본 발명은 본 실시의 형태에 설명된 구성에 한정되지 않는다. 발광 소자(4511)로부터 취출하는 빛의 방향 등에 따라 발광 소자(4511)의 구성은 적절하게 변경될 수 있다.
분리벽(4520)은 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 사용하여 형성된다. 특히 분리벽(4520)은 감광성의 재료를 이용하고 형성되고, 제1 전극층(4517) 위에 개구부를 형성하여 그 개구부의 측벽이 연속한 곡률을 갖는 경사면으로서 형성되는 것이 바람직하다.
전계 발광층(4512)은 단일층을 사용하여 또는 복수의 층이 적층되는 것에 의해 형성될 수 있다.
발광 소자(4511)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록 제2 전극층(4513) 및 분리벽(4520) 위에 보호막을 형성해도 좋다. 보호막으로서, 질화실리콘막, 질화산화실리콘막, DLC막 등을 형성할 수 있다.
또한, 신호선 구동 회로(4503a, 4503b), 주사선 구동 회로(4504a, 4504b) 및 화소부(4502)에는 각종 신호 및 전위가 FPC(4518a, 4518b)로부터 공급된다.
본 실시의 형태에서는, 접속 단자 전극(4515)이 발광 소자(4511)에 포함되는 제1 전극층(4517)과 동일한 도전막으로 형성되고, 단자 전극(4516)은 박막 트랜지스터(4509, 4510)에 포함되는 소스 및 드레인 전극층과 동일한 도전막으로 형성되어 있다.
접속 단자 전극(4515)은 FPC(4518a)에 포함되는 단자에 이방성 도전막(4519)을 통해 전기적으로 접속되어 있다.
발광 소자(4511)로부터 빛이 취출되는 방향에 위치하는 제2 기판은 투광성을 가질 필요가 있다. 그 경우에는, 유리판, 플라스틱판, 폴리에스테르 필름 또는 아크릴 필름과 같은 투광성 재료를 사용한다.
충전재(4507)로서는, 질소 또는 아르곤 등의 불활성 가스 이외에, 자외선 경화 수지 또는 열경화 수지를 사용할 수 있다. 예를 들어, PVC(폴리비닐 클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(폴리비닐 부티랄) 또는 EVA(에틸렌비닐 아세테이트)를 사용할 수 있다. 본 실시의 형태에서는, 충전재(4507)로서 질소를 사용했다.
또한, 필요하다면, 발광 소자의 발광면에 편광판, 원 편광판(타원 편광판을 포함), 위상차판(λ/4판 또는 λ/2판), 또는 컬러 필터 등의 광학 필름을 적절하게 구비해도 된다. 또한, 편광판 또는 원 편광판에는 반사 방지막을 제공해도 된다. 예를 들면, 표면의 요철에 의해 반사광을 확산하여 섬광(glare)을 저감할 수 있는 안티-섬광 처리를 실시할 수 있다.
신호선 구동 회로(4503a, 4503b) 및 주사선 구동 회로(4504a, 4504b)는 별도로 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막을 사용하여 형성된 구동 회로로서 제공되어도 된다. 또한, 신호선 구동 회로 또는 그 일부 또는 주사선 구동 회로 또는 그 일부만을 별도로 형성해서 설치해도 된다. 본 실시의 형태는 도 24a 및 도 24b에 도시된 구성에 한정되지 않는다.
이상의 공정에 의해, 반도체 장치로서 신뢰성이 높은 발광 표시 장치(표시 패널)를 제작할 수 있다.
본 실시의 형태는 다른 실시의 형태 중 임의의 것과 적절하게 조합하여 구현되는 것이 가능하다.
(실시의 형태 8)
본 발명에 따른 반도체 장치는 전자 페이퍼로서 적용될 수 있다. 전자 페이퍼는 데이터를 표시할 수 있다면 각종 분야의 전자 기기에 사용되는 것이 가능하다. 예를 들면, 본 발명에 따른 전자 페이퍼를 전자 서적(e-book) 판독기, 포스터(poster), 기차 등의 차내 광고, 크레딧 카드 등의 각종 카드의 표시 등에 적용될 수 있다. 전자 기기의 일예를 도 25a 및 도 25b 및 도 26에 도시한다.
도 25a는 전자 페이퍼를 이용하여 형성된 포스터(2631)를 나타내고 있다. 광고 매체가 종이 인쇄물인 경우에는, 광고의 교환은 노동력에 의해 행해진다; 그러나, 전자 페이퍼를 사용하면, 단시간에 광고의 표시를 변경할 수 있다. 또한, 화상은 비틀어짐 없이 안정되게 표시될 수 있다. 또한, 포스터는 무선으로 데이터를 송수신하도록 구성될 수 있다.
도 25b는 전차 등의 차내 광고(2632)를 나타내고 있다. 광고 매체가 종이 인쇄물인 경우에는, 광고의 교환은 노동력에 의해 행해진다; 그러나, 전자 페이퍼를 사용하면, 많은 노동력 없이 단시간에 광고의 표시를 변경할 수 있다. 또한, 화상은 비틀어짐 없이 안정되게 표시될 수 있다. 또한, 차내 광고는 무선으로 데이터를 송수신하도록 구성될 수 있다.
도 26은 전자 서적 판독기(2700)의 일예를 도시하고 있다. 예를 들면, 전자서적 판독기(2700)는 2개의 하우징인 하우징(2701) 및 하우징(2703)을 포함한다. 하우징(2701) 및 하우징(2703)은 힌지(2711)와 결합되어, 상기 전자 서적 판독기(2700)는 상기 힌지(2711)를 축으로 하여 개폐될 수 있다. 이러한 구성에 의해, 전자 서적 판독기(2700)는 종이 서적과 같이 동작을 행하는 것이 가능해진다.
하우징(2701) 및 하우징(2703)에는 각각 표시부(2705) 및 표시부(2707)가 갖추어져 있다. 표시부(2705) 및 표시부(2707)는 하나의 화상 또는 상이한 화상을 표시하도록 구성될 수 있다. 표시부(2705) 및 표시부(2707)가 상이한 화상을 표시하는 경우에는, 예를 들면 오른쪽의 표시부(도 26에서는 표시부(2705))가 텍스트를 표시하고, 좌측의 표시부(도 26에서는 표시부(2707))가 그래픽을 표시할 수 있다.
도 26은 하우징(2701)에 조작부 등을 제공한 예를 도시하고 있다. 예를 들면, 하우징(2701)에는 전원(2721), 조작 키(2723), 스피커(2725) 등을 제공하고 있다. 조작 키(2723)에 의해, 페이지를 넘길 수 있다. 또한, 하우징에서 표시부가 제공되어 있는 면에 키보드, 포인팅 디바이스 등을 제공할 수 있다. 또한, 하우징의 이면 또는 측면에, 외부 접속용 단자(이어폰 단자, USB 단자, AC 어댑터 및 USB 케이블 등의 각종 케이블에 접속 가능한 단자 등), 기록 매체 삽입부 등을 제공할 수 있다. 또한, 전자 서적 판독부(2700)는 전자 사전으로서의 기능을 가질 수 있다.
전자 서적 판독기(2700)는 무선으로 데이터를 송수신하도록 구성될 수 있다. 무선에 의해 전자 서적 서버로부터 원하는 서적 데이터 등을 구입 및 다운로드하는 구성을 채용할 수 있다.
(실시의 형태 9)
본 발명에 따른 반도체 장치는 각종 전자 기기(오락기(amusement machine)를 포함)에 적용될 수 있다. 전자 기기로서는, 예를 들면, 텔레비전 세트(텔레비전 또는 텔레비전 수신기라고도 함), 컴퓨터 등의 모니터, 디지털 카메라 또는 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화 또는 휴대 전화 장치라고도 함), 휴대형 게임 콘솔, 휴대용 정보 단말기, 음향 재생 장치, 파칭코 기기(pachinko machine) 등의 대형 게임기 등을 포함할 수 있다.
도 27a는 텔레비전 세트(9600)의 일예를 도시하고 있다. 텔레비전 세트(9600)에서는, 하우징(9601)에 표시부(9603)가 갖추어져 있다. 표시부(9603)는 화상을 표시할 수 있다. 또한, 여기서는 스탠드(9605)에 의해 하우징(9601)을 지지한다.
텔레비전 세트(9600)의 조작은 하우징(9601)의 조작 스위치 또는 별도의 리모트 컨트롤 조작기(9610)에 의해 행해질 수 있다. 리모트 컨트롤 조작기(9610)의 조작키(9609)에 의해 채널 및 음량이 조절될 수 있고, 표시부(9603)에 표시되는 화상을 조절할 수 있다. 또한, 리모트 컨트롤 조작기(9610)에는, 리모트 컨트롤 조작기(9610)로부터 출력되는 데이터를 표시하는 표시부(9607)가 구비될 수 있다.
또한, 텔레비전 세트(9600)에는 수신기, 모뎀 등이 구비되어 있다. 수신기에 의해, 일반의 텔레비전 방송의 수신을 행할 수 있다. 또한, 텔레비전 세트(9600)가 모뎀을 통해 유선 또는 무선에 의한 통신 네트워크에 접속되면, 일방향(송신자로부터 수신자로) 또는 쌍방향(송신자와 수신자 간 그리고 수신자 간)의 데이터 통신을 행하는 것도 가능하다.
도 27b는 디지털 포토 프레임(9700)의 일예를 도시하고 있다. 예를 들면, 디지털 포토 프레임(9700)에서는, 하우징(9701)에 표시부(9703)가 갖추어져 있다. 표시부(9703)는 각종 화상을 표시하는 것이 가능하다. 예를 들면, 표시부(9703)는 디지털 카메라 등에 의해 촬영된 화상 데이터를 표시할 수 있고, 일반적인 포토 프레임으로서 기능할 수 있다.
또한, 디지털 포토 프레임(9700)에는 조작부, 외부 접속용 단자(USB 단자, USB 케이블 등의 각종 케이블에 접속 가능한 단자 등), 기록 매체 삽입부 등을 구비할 수 있다. 이들 부품은 표시부가 제공되어 있는 면에 갖추어져 있을지라도, 디지털 포토 프레임(9700)의 디자인을 위해 이들을 측면 또는 이면에 제공하는 것이 바람직하다. 예를 들면, 디지털 포토 프레임의 기록 매체 삽입부에, 디지털 카메라로 촬영된 화상 데이터를 기억한 메모리를 삽입함으로써, 화상 데이터를 전송하여, 표시부(9703)에 표시시킬 수 있다.
디지털 포토 프레임(9700)은 무선으로 정보를 송수신하도록 구성될 수 있다. 무선에 의해 원하는 화상 데이터를 전송하여 표시시키는 구성을 채용할 수도 있다.
도 28a는 휴대형 게임기이며, 하우징(9881) 및 하우징(9891)의 2개의 하우징을 포함하고, 연결부(9893)에 의해 접속되어, 휴대형 게임기는 개방 또는 절첩될 수 있다. 하우징(9881)에는 표시부(9882)가 갖추어져 있고, 하우징(9891)에는 표시부(9883)가 갖추어져 있다. 또한, 도 28a에 나타내는 휴대형 게임기는 스피커부(9884), 기록 매체 삽입부(9886), LED 램프(9890), 입력 수단[조작 키(9885), 접속 단자(9887), 센서(9888)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 빛, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전장, 전류, 전압, 전력, 방사선, 유량, 습도, 경도, 진동, 냄새 또는 적외선을 측정하는 기능을 구비), 및 마이크로폰(9889)] 등을 구비하고 있다. 물론, 휴대형 게임기의 구성은 상술된 것에 한정되지 않는다. 휴대형 게임기는 적어도 반도체 장치를 구비한다면 추가의 부속 설비가 적절하게 마련되어진 구성을 가질 수 있다. 도 28a에 나타내는 휴대형 게임기는 기록 매체에 기록되는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능 및 다른 휴대형 게임기와 무선 통신을 통해 정보를 공유하는 기능을 갖는다. 또한, 도 28a에 도시되는 휴대형 게임기는 상술된 것에 한정되지 않고, 휴대용 게임기는 다양한 기능을 가질 수 있다.
도 28b은 대형 오락기인 슬롯 머신(9900)의 일예를 도시하고 있다. 슬롯 머신(9900)에서는, 하우징(9901)에 표시부(9903)가 갖추어져 있다. 또한, 슬롯 머신(9900)에는 스타트 레버 및 스톱 스위치 등의 조작 수단, 코인 슬롯, 스피커 등이 구비되어 있다. 물론, 슬롯 머신(9900)의 구성은 상술된 구성에 한정되지 않는다. 슬롯 머신은 적어도 본 발명에 따른 반도체 장치를 구비한다면 추가의 부속 설비가 적절하게 마련되어진 구성을 가질 수 있다.
도 29a는 휴대 전화기(1000)의 일예를 도시하고 있다. 휴대 전화기(1000)는 하우징(1001)에 갖추어진 표시부(1002), 조작 버튼(1003), 외부 접속 포트(1004), 스피커(1005), 마이크로폰(1006) 등을 구비하고 있다.
도 29a에 도시되는 휴대 전화기(1000)의 표시부(1002)를 손가락 등으로 접촉하면, 데이터를 휴대 전화기(1000)에 입력할 수 있다. 또한, 전화 걸기 및 문자 메시지 주고 받기 등의 조작은 표시부(1002)를 손가락 등으로 접촉하는 것에 의해 행할 수 있다.
주로 표시부(1002)의 3개의 화면 모드가 있다. 제1 모드는 화상의 표시를 주로 하는 표시 모드이다. 제2 모드는 문자 등의 데이터의 입력을 주로 하는 입력 모드이다. 제3 모드는 표시 모드 및 입력 모드의 조합, 즉, 2개의 모드의 조합인 표시 및 입력 모드이다.
예를 들면, 전화 걸기 및 문자 메시지 주고 받기의 경우에는, 표시부(1002)를 문자의 입력을 주로 하는 문자 입력 모드로 선택하여, 화면에 표시시킨 문자의 입력을 행할 수 있다. 이 경우, 표시부(1002)의 화면의 대부분에 키보드 또는 번호 버튼을 표시시키는 것이 바람직하다.
휴대 전화기(1000) 내부에, 자이로스코프 또는 가속도 센서 등의 경사를 검출하는 센서를 포함하는 검출 장치를 설치하면, 휴대 전화기(1000)의 배향(휴대 전화기(1000)가 전망(landscape) 모드 또는 초상(portrait) 모드에서 수평 또는 수직으로 배치되어 있는지)을 결정함으로써 표시부(1002)의 화면 표시를 자동적으로 변경할 수 있다.
화면 모드는 표시부(1002)를 접촉하거나 또는 하우징(1001)의 조작 버튼(1003)을 사용함으로써 변경될 수 있다. 대안적으로, 화면 모드는 표시부(1002)에 표시되는 화상의 종류에 따라 변경될 수도 있다. 예를 들면, 표시부에 표시되는 화상 신호가 동영상 데이터이면, 화면 모드는 표시 모드로 변경된다. 신호가 텍스트 데이터이면, 화면 모드는 입력 모드로 변경된다.
또한, 입력 모드에서, 표시부(1002)의 광센서에 의해 검출되는 신호를 검지하고, 표시부(1002)의 터치 조작에 의한 입력이 소정 기간 행해지지 않는 경우에는, 화면 모드를 입력 모드로부터 표시 모드로 변경되도록 제어해도 좋다.
표시부(1002)는 이미지 센서로서 기능할 수도 있다. 예를 들면, 표시부(1002)에 손바닥 또는 손가락을 접촉할 때 장문(palm print), 지문 등의 화상을 촬상함으로써, 본인 인증을 행할 수 있다. 또한, 표시부에 근적외광을 발광하는 백라이트 또는 센싱용 광원을 제공함으로써, 손가락 정맥, 손바닥 정맥 등의 화상을 촬상할 수도 있다.
도 29b도 휴대 전화기의 일예를 도시한다. 도 29b의 휴대 전화기는 표시 장치(9410)와 통신 장치(9400)를 포함한다. 표시 장치(9410)는 표시부(9412) 및 조작 버튼(9413)을 포함하는 하우징(9411)을 포함한다. 통신 장치(9400)는 조작 버튼(9402), 외부 입력 단자(9403), 마이크로폰(9404), 스피커(9405) 및 착신 시에 발광하는 발광부(9406)를 포함하는 하우징(9401)을 포함한다. 표시 기능을 구비하는 표시 장치(9410)는 통신 장치(9400)로부터 화살표로 표시된 2방향으로 탈착 가능하다. 따라서, 표시 장치(9410)와, 전화 기능을 구비하는 통신 장치(9400)는 단축을 따라 또는 장축을 따라 서로 부착될 수 있다. 표시 기능만을 필요로 하는 경우, 통신 장치(9400)를 표시 장치(9410)로부터 분리하여, 표시 장치(9410)를 단독으로 사용할 수도 있다. 통신 장치(9400)와 표시 장치(9410)는 각각 무선 통신 또는 유선 통신에 의해 화상 또는 입력 정보를 송수신할 수 있고, 각각 충전 가능한 배터리를 구비한다.
본 출원은 2008년 11월 7일자로 출원된 일본 특허 출원 제2008-286278호를 기초로 하여 우선권을 주장하며, 그 전체 내용은 본 명세서에 참조로서 원용된다.
100: 기판
101: 게이트 전극층
102: 게이트 절연막
103: 산화물 반도체막
104: 산화물 반도체막
106: 레지스트 마스크
107: 산화물 반도체층
108: 산화물 반도체층
109a: 레지스트 마스크
109b: 레지스트 마스크
110a: 도전층
110b: 도전층
111a: 산화물 반도체층
111b: 산화물 반도체층
112: 오목부
113: 배리어막
114: 투명 도전층
114a: 투명 도전층
114b: 투명 도전층
114c: 투명 도전층
120: 용량 배선
121:제1 단자
122: 컨택트홀
123: 도전막
124:제2 단자
125: 접속 전극
126: 컨택트홀
126a: 컨택트홀
126b: 컨택트홀
126c: 컨택트홀
127: 전극
130: 절연막
150: 박막 트랜지스터
200:기판
201: 게이트 전극층
202: 게이트 절연막
203: 산화물 반도체막
207: 산화물 반도체층
210a: 도전층
210b: 도전층
211a: 산화물 반도체층
211b: 산화물 반도체층
213:배리어막
214: 투명 도전층
230: 절연막
250: 박막 트랜지스터
300:기판
301: 게이트 전극층
302: 게이트 절연막
303: 산화물 반도체막
307: 산화물 반도체층
308: 산화물 반도체층
310a: 도전층
310b: 도전층
311a: 산화물 반도체층
311b: 산화물 반도체층
313: 배리어막
314: 투명 도전층
315: 채널 보호층
323: 도전층
330: 절연막
350: 박막 트랜지스터
580: 기판
581: 박막 트랜지스터
583: 배리어막
584: 배리어막
585: 절연층
587: 제1 전극층
588: 제2 전극층
589: 구형 입자
590a: 흑색 영역
590b: 백색 영역
594: 캐비티
595: 충전재
596: 기판
1000: 휴대 전화기
1001: 하우징
1002: 표시부
1003: 조작 버튼
1004: 외부 접속 포트
1005: 스피커
1006: 마이크로폰
2600: TFT 기판
2601: 상대 기판
2602: 실런트
2603: 화소부
2604: 표시 소자
2605: 착색층
2606: 편광판
2607: 편광판
2608: 배선 회로부
2609: 플렉시블 배선 기판
2610: 냉음극관
2611: 반사판
2612: 회로 기판
2613: 확산판
2631: 포스터
2632: 차내 광고
2700: 전자 서적 판독기
2701: 하우징
2703: 하우징
2705: 표시부
2707: 표시부
2711: 축부
2721: 전원
2723: 조작키
2725: 스피커
4001: 제1 기판
4002: 화소부
4003: 신호선 구동 회로
4004: 주사선 구동 회로
4005: 실런트
4006: 제2 기판
4008: 액정층
4010: 박막 트랜지스터
4011: 박막 트랜지스터
4013: 액정 소자
4015: 접속 단자 전극
4016: 단자 전극
4018: FPC
4019: 이방성 도전막
4020: 배리어막
4021: 절연층
4030: 화소 전극층
4031: 상대 전극층
4032: 절연층
4033: 절연막
4035: 주상의 스페이서
4501: 제1 기판
4502: 화소부
4503a: 신호선 구동 회로
4503b: 신호선 구동 회로
4504a: 주사선 구동 회로
4504b: 주사선 구동 회로
4505: 실런트
4506: 제2 기판
4507: 충전재
4509: 박막 트랜지스터
4510: 박막 트랜지스터
4511: 발광 소자
4512: 전계 발광층
4513: 제2 전극층
4515: 접속 단자 전극
4516: 단자 전극
4517: 제1 전극층
4518a: FPC
4518b: FPC
4519: 이방성 도전막
4520: 분리벽
5300: 기판
5301: 화소부
5302: 주사선 구동 회로
5303: 신호선 구동 회로
5400: 기판
5401: 화소부
5402: 제1 주사선 구동 회로
5403: 신호선 구동 회로
5404: 제2 주사선 구동 회로
5501: 제1 배선
5502: 제2 배선
5503: 제3 배선
5504: 제4 배선
5505: 제5 배선
5506: 제6 배선
5543: 노드
5544: 노드
5571: 제1 박막 트랜지스터
5572: 제2 박막 트랜지스터
5573: 제3 박막 트랜지스터
5574: 제4 박막 트랜지스터
5575: 제5 박막 트랜지스터
5576: 제6 박막 트랜지스터
5577: 제7 박막 트랜지스터
5578: 제8 박막 트랜지스터
5601: 드라이버 IC
5602_1 내지 5602_M: 스위치군
5603a: 제1 박막 트랜지스터
5603b: 제2 박막 트랜지스터
5603c: 제3 박막 트랜지스터
5611: 제1 배선
5612: 제2 배선
5613: 제3 배선
5621_1 내지 5621_M: 배선
5701: 플립플롭
5703a: 타이밍
5703b: 타이밍
5703c: 타이밍
5711: 제1 배선
5712: 제2 배선
5713: 제3 배선
5714: 제4 배선
5715: 제5 배선
5716: 제6 배선
5717_1 내지 5717_n: 제7 배선
5721_J: 신호
5803a: 타이밍
5803b: 타이밍
5803c: 타이밍
5821_J: 신호
6400: 화소
6401: 스위칭용 트랜지스터
6402: 구동용 트랜지스터
6403: 용량 소자
6404: 발광 소자
6405: 신호선
6406: 주사선
6407: 전원선
6408: 공통 전극
7001: 구동용 TFT
7002: 발광 소자
7003: 음극
7004: 발광층
7005: 양극
7008: 배리어막
7009: 배리어막
7011: 구동용 TFT
7012: 발광 소자
7013: 음극
7014: 발광층
7015: 양극
7016: 차광막
7017: 도전막
7018: 배리어막
7019: 배리어막
7021: 구동용 TFT
7022: 발광 소자
7023: 음극
7024: 발광층
7025: 양극
7027: 도전막
7028: 배리어막
7029: 배리어막
9400: 통신 장치
9401: 하우징
9402: 조작 버튼
9403: 외부 입력 단자
9404: 마이크로폰
9405: 스피커
9406: 발광부
9410: 표시 장치
9411: 하우징
9412: 표시부
9413: 조작 버튼
9600: 텔레비전 세트
9601: 하우징
9603:표시부
9605: 스탠드
9607: 표시부
9609: 조작키
9610: 리모트 컨트롤 조작기
9700: 디지털 포토 프레임
9701: 하우징
9703:표시부
9881: 하우징
9882: 표시부
9883: 표시부
9884: 스피커부
9885: 조작키
9886: 기록 매체 삽입부
9887: 접속 단자
9888: 센서
9889: 마이크로폰
9890: LED 램프
9891: 하우징
9893: 연결부
9900: 슬롯 머신
9901: 하우징
9903: 표시부

Claims (9)

  1. 반도체 장치의 제작 방법으로서,
    기판 위에 기부 절연막을 형성하는 단계;
    상기 기부 절연막 위에 게이트 전극층을 형성하는 단계;
    상기 게이트 전극층 위에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층을 개재하여 상기 게이트 전극층 위에 산화물 반도체층을 형성하는 단계 - 상기 산화물 반도체층은 채널 형성 영역을 포함함 - ;
    상기 산화물 반도체층 위에 도전막을 형성하는 단계 - 상기 도전막은, 구리 및 망간을 포함하는 합금을 포함함 - ;
    상기 도전막을 형성한 후에 상기 도전막을 가열하는 단계;
    상기 도전막을 에칭하여 제1 도전층 및 제2 도전층을 형성하는 단계; 및
    상기 제1 도전층 및 상기 제2 도전층 위에 절연막을 형성하는 단계 - 상기 절연막은 상기 제1 도전층과 상기 제2 도전층 사이의 상기 산화물 반도체층의 일부와 접함 -
    을 포함하고,
    상기 산화물 반도체층은 5×1019/㎤ 이하의 농도로 나트륨을 포함하고,
    상기 기부 절연막은 질화실리콘막, 산화실리콘막, 질화산화실리콘막, 산화질화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 질화산화알루미늄막 중 적어도 하나를 포함하는, 반도체 장치의 제작 방법.
  2. 반도체 장치의 제작 방법으로서,
    기판 위에 기부 절연막을 형성하는 단계;
    상기 기부 절연막 위에 게이트 전극층을 형성하는 단계;
    상기 게이트 전극층 위에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층을 개재하여 상기 게이트 전극층 위에 산화물 반도체층을 형성하는 단계 - 상기 산화물 반도체층은 채널 형성 영역을 포함함 - ;
    상기 산화물 반도체층 위에 도전막을 형성하는 단계 - 상기 도전막은, 구리 및 망간을 포함하는 합금을 포함함 - ;
    상기 도전막을 형성한 후에 상기 도전막을 가열하는 단계;
    상기 도전막을 에칭하여 제1 도전층 및 제2 도전층을 형성하는 단계;
    상기 산화물 반도체층이 상기 제1 도전층과 상기 제2 도전층 사이의 영역에서 상기 제1 도전층 및 상기 제2 도전층 아래의 영역들보다 더 얇도록, 상기 제1 도전층과 상기 제2 도전층 사이의 상기 산화물 반도체층의 일부를 에칭하는 단계; 및
    상기 제1 도전층 및 상기 제2 도전층 위에 절연막을 형성하는 단계 - 상기 절연막은 상기 제1 도전층과 상기 제2 도전층 사이의 상기 산화물 반도체층의 일부와 접함 -
    을 포함하고,
    상기 산화물 반도체층은 5×1019/㎤ 이하의 농도로 나트륨을 포함하고,
    상기 기부 절연막은 질화실리콘막, 산화실리콘막, 질화산화실리콘막, 산화질화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 질화산화알루미늄막 중 적어도 하나를 포함하는, 반도체 장치의 제작 방법.
  3. 반도체 장치의 제작 방법으로서,
    기판 위에 기부 절연막을 형성하는 단계;
    상기 기부 절연막 위에 게이트 전극층을 형성하는 단계;
    상기 게이트 전극층 위에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층을 개재하여 상기 게이트 전극층 위에 제1 산화물 반도체층을 형성하는 단계 - 상기 제1 산화물 반도체층은 채널 형성 영역을 포함함 - ;
    상기 제1 산화물 반도체층 위에 제2 산화물 반도체층을 형성하는 단계;
    상기 제2 산화물 반도체층 위에 도전막을 형성하는 단계 - 상기 도전막은, 구리 및 망간을 포함하는 합금을 포함함 -
    상기 도전막을 형성한 후에 상기 도전막을 가열하는 단계;
    상기 도전막을 에칭하여 제1 도전층 및 제2 도전층을 형성하는 단계;
    상기 제1 도전층과 상기 제2 도전층 사이의 상기 제2 산화물 반도체층의 일부를 에칭하여 소스 영역 및 드레인 영역을 형성하는 단계; 및
    상기 제1 도전층 및 상기 제2 도전층 위에 절연막을 형성하는 단계 - 상기 절연막은 상기 제1 도전층과 상기 제2 도전층 사이의 상기 제1 산화물 반도체층의 일부와 접함 -
    을 포함하고,
    상기 제1 산화물 반도체층은 5×1019/㎤ 이하의 농도로 나트륨을 포함하고,
    상기 기부 절연막은 질화실리콘막, 산화실리콘막, 질화산화실리콘막, 산화질화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 질화산화알루미늄막 중 적어도 하나를 포함하는, 반도체 장치의 제작 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 절연막은 알루미늄 및 산소를 포함하는, 반도체 장치의 제작 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 절연막은 실리콘 및 산소를 포함하는, 반도체 장치의 제작 방법.
  6. 삭제
  7. 제1항 또는 제2항에 있어서, 상기 산화물 반도체층은 In, Ga 및 Zn을 포함하는, 반도체 장치의 제작 방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 도전층 및 상기 제2 도전층 중 하나에 전기적으로 접속되는 화소 전극을 형성하는 단계를 더 포함하는, 반도체 장치의 제작 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 도전막을 가열하는 단계는 200℃ 내지 600℃에서 행해지는, 반도체 장치의 제작 방법.
KR1020137031848A 2008-11-07 2009-10-26 반도체 장치의 제작 방법 Active KR101711249B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008286278 2008-11-07
JPJP-P-2008-286278 2008-11-07
PCT/JP2009/068735 WO2010053060A1 (en) 2008-11-07 2009-10-26 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020117012855A Division KR20110084523A (ko) 2008-11-07 2009-10-26 반도체 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020177004508A Division KR20170021903A (ko) 2008-11-07 2009-10-26 반도체 장치의 제작 방법

Publications (2)

Publication Number Publication Date
KR20130139379A KR20130139379A (ko) 2013-12-20
KR101711249B1 true KR101711249B1 (ko) 2017-02-28

Family

ID=42152870

Family Applications (7)

Application Number Title Priority Date Filing Date
KR1020177004508A Ceased KR20170021903A (ko) 2008-11-07 2009-10-26 반도체 장치의 제작 방법
KR1020117012855A Ceased KR20110084523A (ko) 2008-11-07 2009-10-26 반도체 장치
KR1020137031848A Active KR101711249B1 (ko) 2008-11-07 2009-10-26 반도체 장치의 제작 방법
KR1020157014314A Active KR101659703B1 (ko) 2008-11-07 2009-10-26 반도체 장치
KR1020187005773A Expired - Fee Related KR101980167B1 (ko) 2008-11-07 2009-10-26 반도체 장치의 제작 방법
KR1020137031846A Ceased KR20130138352A (ko) 2008-11-07 2009-10-26 반도체 장치
KR1020197013785A Expired - Fee Related KR102149626B1 (ko) 2008-11-07 2009-10-26 반도체 장치의 제작 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020177004508A Ceased KR20170021903A (ko) 2008-11-07 2009-10-26 반도체 장치의 제작 방법
KR1020117012855A Ceased KR20110084523A (ko) 2008-11-07 2009-10-26 반도체 장치

Family Applications After (4)

Application Number Title Priority Date Filing Date
KR1020157014314A Active KR101659703B1 (ko) 2008-11-07 2009-10-26 반도체 장치
KR1020187005773A Expired - Fee Related KR101980167B1 (ko) 2008-11-07 2009-10-26 반도체 장치의 제작 방법
KR1020137031846A Ceased KR20130138352A (ko) 2008-11-07 2009-10-26 반도체 장치
KR1020197013785A Expired - Fee Related KR102149626B1 (ko) 2008-11-07 2009-10-26 반도체 장치의 제작 방법

Country Status (6)

Country Link
US (3) US8502216B2 (ko)
JP (5) JP5663157B2 (ko)
KR (7) KR20170021903A (ko)
CN (4) CN102210025A (ko)
TW (4) TWI614904B (ko)
WO (1) WO2010053060A1 (ko)

Families Citing this family (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8047076B2 (en) * 2007-05-30 2011-11-01 Rohm Co., Ltd. Acceleration sensor and method of fabricating it
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR20170021903A (ko) * 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TW202025500A (zh) 2008-11-07 2020-07-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR102096109B1 (ko) 2009-07-03 2020-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105679766A (zh) 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
KR102246529B1 (ko) * 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102443297B1 (ko) 2009-09-24 2022-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2486594B1 (en) 2009-10-08 2017-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device
CN102648524B (zh) 2009-10-08 2015-09-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI467770B (zh) * 2009-10-26 2015-01-01 Prime View Int Co Ltd 顯示器及其薄膜電晶體陣列基板與薄膜電晶體
CN102668096B (zh) 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法
MY163862A (en) 2009-10-30 2017-10-31 Semiconductor Energy Lab Logic circuit and semiconductor device
KR101763126B1 (ko) 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102317763B1 (ko) 2009-11-06 2021-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102393447B1 (ko) 2009-11-13 2022-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN105609509A (zh) 2009-12-04 2016-05-25 株式会社半导体能源研究所 显示装置
KR101396102B1 (ko) 2009-12-04 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101913657B1 (ko) 2010-02-26 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR20130045418A (ko) 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US8895375B2 (en) 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
WO2011155502A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8895978B2 (en) 2010-07-02 2014-11-25 Advanced Interconnect Materials, Llc Semiconductor device
KR102354354B1 (ko) * 2010-07-02 2022-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI556317B (zh) 2010-10-07 2016-11-01 半導體能源研究所股份有限公司 薄膜元件、半導體裝置以及它們的製造方法
TWI476931B (zh) * 2010-10-21 2015-03-11 Au Optronics Corp 薄膜電晶體與具有此薄膜電晶體的畫素結構
JP5647860B2 (ja) 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
JP5668917B2 (ja) 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2012063614A1 (ja) * 2010-11-10 2012-05-18 株式会社日立製作所 半導体装置
DE112011104002B4 (de) 2010-12-03 2023-07-27 Semiconductor Energy Laboratory Co., Ltd. Oxidhalbleiterschicht
JP5912467B2 (ja) * 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 光電変換回路及び表示装置
US8829512B2 (en) 2010-12-28 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8912080B2 (en) * 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
TWI743509B (zh) 2011-05-05 2021-10-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI610464B (zh) * 2011-06-13 2018-01-01 新世紀光電股份有限公司 發光二極體結構
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US9252279B2 (en) * 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
WO2013042562A1 (en) 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102304125B1 (ko) 2011-09-29 2021-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG11201504615UA (en) 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6226518B2 (ja) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
US10026847B2 (en) * 2011-11-18 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing semiconductor element, and semiconductor device including semiconductor element
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2013183001A (ja) 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
US8981370B2 (en) * 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101438039B1 (ko) 2012-05-24 2014-11-03 엘지디스플레이 주식회사 산화물 박막 트랜지스터, 그 제조방법, 이를 구비한 표시장치 및 그 제조방법
CN102723359B (zh) 2012-06-13 2015-04-29 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8900938B2 (en) * 2012-07-02 2014-12-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method of array substrate, array substrate and LCD device
KR102078991B1 (ko) * 2012-08-01 2020-02-19 엘지디스플레이 주식회사 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법
KR102042483B1 (ko) * 2012-09-24 2019-11-12 한국전자통신연구원 박막 트랜지스터 및 그 제조 방법
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
TWI529390B (zh) * 2012-11-21 2016-04-11 茂丞科技股份有限公司 生物感測器模組、組件、製造方法及使用其之電子設備
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) * 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
KR102001057B1 (ko) 2012-10-31 2019-07-18 엘지디스플레이 주식회사 어레이 기판의 제조방법
CN105779940A (zh) 2012-11-08 2016-07-20 株式会社半导体能源研究所 金属氧化物膜及金属氧化物膜的形成方法
TWI661553B (zh) 2012-11-16 2019-06-01 日商半導體能源研究所股份有限公司 半導體裝置
US9385239B2 (en) * 2013-03-15 2016-07-05 Applied Materials, Inc. Buffer layers for metal oxide semiconductors for TFT
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP6028642B2 (ja) * 2013-03-22 2016-11-16 凸版印刷株式会社 薄膜トランジスタアレイ
TWI631711B (zh) * 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
TWI664731B (zh) 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
JP6374221B2 (ja) 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6327548B2 (ja) * 2013-11-26 2018-05-23 国立研究開発法人物質・材料研究機構 薄膜トランジスタ及びその製造方法
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9960280B2 (en) 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6531422B2 (ja) * 2014-03-11 2019-06-19 東京エレクトロン株式会社 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体
JP2015173177A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体発光素子
CN104037233B (zh) * 2014-06-10 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、oled背板和显示装置
CN104377230B (zh) * 2014-11-18 2017-09-19 京东方科技集团股份有限公司 像素结构及其制备方法、阵列基板、显示装置
KR102245730B1 (ko) * 2014-11-19 2021-04-29 삼성디스플레이 주식회사 박막트랜지스터 기판
KR102524983B1 (ko) 2014-11-28 2023-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
KR102260886B1 (ko) * 2014-12-10 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
CN105161494A (zh) * 2015-06-19 2015-12-16 深圳市华星光电技术有限公司 一种阵列基板及其制成方法、显示面板
CN104992951A (zh) * 2015-06-19 2015-10-21 深圳市华星光电技术有限公司 一种阵列基板及其制成方法、显示面板
CN104966739A (zh) * 2015-07-02 2015-10-07 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
KR20250054131A (ko) * 2016-02-12 2025-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
CN105870201B (zh) * 2016-06-08 2019-01-22 深圳市华星光电技术有限公司 Tft器件结构及其制作方法
JP6802653B2 (ja) * 2016-07-15 2020-12-16 株式会社ジャパンディスプレイ 表示装置
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP6756560B2 (ja) * 2016-09-27 2020-09-16 株式会社ジャパンディスプレイ 表示装置
DE112018001295T5 (de) * 2017-03-13 2020-01-02 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
US11257722B2 (en) 2017-07-31 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide containing gallium indium and zinc
CN107579079B (zh) * 2017-09-20 2020-07-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及显示装置
KR102263122B1 (ko) 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
TW202038326A (zh) 2019-01-11 2020-10-16 日商索尼半導體解決方案公司 氧化物半導體膜之蝕刻方法
JP7356815B2 (ja) * 2019-05-14 2023-10-05 トライベイル テクノロジーズ， エルエルシー 薄膜トランジスタ基板及び表示装置
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
JP7704505B2 (ja) * 2021-07-01 2025-07-08 東京エレクトロン株式会社 半導体デバイスの製造方法
KR102743089B1 (ko) * 2023-08-10 2024-12-16 경북대학교 산학협력단 캐리어 농도가 수직적으로 제어된 전자소자 및 그 제조방법
CN117585988A (zh) * 2023-11-17 2024-02-23 江苏师范大学 一种高热导高力学性能多层复合结构陶瓷及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006506682A (ja) * 2002-11-19 2006-02-23 サムスン エレクトロニクス カンパニー リミテッド Ｌｃｄのｔｆｔ基板及びその製造方法
JP2007017926A (ja) 2005-06-07 2007-01-25 Kobe Steel Ltd 表示デバイス
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JPH05175503A (ja) 1991-10-23 1993-07-13 Kyocera Corp 薄膜トランジスタおよびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0682830A (ja) * 1992-08-31 1994-03-25 Dainippon Printing Co Ltd アクティブマトリックス液晶表示装置およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001007342A (ja) 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW556357B (en) 1999-06-28 2003-10-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
JP4877675B2 (ja) 1999-06-28 2012-02-15 株式会社半導体エネルギー研究所 電気光学装置の作製方法
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001308009A (ja) 2000-02-15 2001-11-02 Matsushita Electric Ind Co Ltd 非単結晶膜、非単結晶膜付き基板、その製造方法及びその製造装置並びにその検査方法及びその検査装置並びにそれを用いた薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置
CN1397089A (zh) 2000-02-15 2003-02-12 松下电器产业株式会社 非单晶薄膜、带非单晶薄膜的衬底、其制造方法及其制造装置、以及其检查方法及其检查装置、以及利用该非单晶薄膜的薄膜晶体管、薄膜晶体管阵列及图像显示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
WO2006025347A1 (ja) 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003342653A (ja) * 2002-05-17 2003-12-03 Idemitsu Kosan Co Ltd 配線材料及びそれを用いた配線基板
SG152056A1 (en) 2002-05-17 2009-05-29 Idemitsu Kousan Co Ltd Wiring material and wiring board using the same
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6909145B2 (en) 2002-09-23 2005-06-21 International Business Machines Corporation Metal spacer gate for CMOS FET
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP3923458B2 (ja) * 2003-09-10 2007-05-30 株式会社半導体エネルギー研究所 半導体装置
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2226847B1 (en) * 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
CN100565806C (zh) * 2004-07-30 2009-12-02 株式会社半导体能源研究所 激光辐照装置和激光辐照方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
JP5118811B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2455975B1 (en) * 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US7598518B2 (en) * 2005-03-07 2009-10-06 Ricoh Company, Ltd. Organic transistor with light emission, organic transistor unit and display device incorporating the organic transistor
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
US7982215B2 (en) 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
TWI279920B (en) 2005-10-24 2007-04-21 Chunghwa Picture Tubes Ltd Thin film transistor array substrate and liquid crystal display panel
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP5200322B2 (ja) 2005-12-07 2013-06-05 凸版印刷株式会社 半導体デバイスおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8629490B2 (en) * 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
TWI429028B (zh) * 2006-03-31 2014-03-01 Semiconductor Energy Lab 非揮發性半導體記憶體裝置及其製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5250944B2 (ja) * 2006-04-28 2013-07-31 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
US7785938B2 (en) 2006-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
JP5227536B2 (ja) * 2006-04-28 2013-07-03 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
KR20070115235A (ko) * 2006-06-01 2007-12-05 삼성전자주식회사 개구율이 향상된 표시 장치 및 그 제조 방법
JP2008013848A (ja) 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JPWO2007148601A1 (ja) 2006-06-19 2009-11-19 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
US7541213B2 (en) 2006-07-21 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
CN100557805C (zh) 2006-10-19 2009-11-04 中华映管股份有限公司 像素结构
CN101179029A (zh) * 2006-11-09 2008-05-14 中华映管股份有限公司 薄膜晶体管及其制造方法
KR101425635B1 (ko) * 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4785721B2 (ja) 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080066338A (ko) 2007-01-12 2008-07-16 엘지전자 주식회사 박막 트랜지스터 및 이를 이용한 평판 디스플레이 장치
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP2008252068A (ja) 2007-03-08 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US8173487B2 (en) 2007-04-06 2012-05-08 Sharp Kabushiki Kaisha Semiconductor element, method for manufacturing same, and electronic device including same
US7633164B2 (en) 2007-04-10 2009-12-15 Tohoku University Liquid crystal display device and manufacturing method therefor
CN101285165A (zh) 2007-04-11 2008-10-15 北京京东方光电科技有限公司 Tft lcd电极薄膜制备所用的靶材及靶材和电极薄膜制备方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5196467B2 (ja) 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2009016782A (ja) 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI569454B (zh) * 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2421030B1 (en) * 2008-09-19 2020-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20170021903A (ko) 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101757443B1 (ko) 2010-12-08 2017-07-13 엘지디스플레이 주식회사 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006506682A (ja) * 2002-11-19 2006-02-23 サムスン エレクトロニクス カンパニー リミテッド Ｌｃｄのｔｆｔ基板及びその製造方法
JP2007017926A (ja) 2005-06-07 2007-01-25 Kobe Steel Ltd 表示デバイス
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
TW201635557A (zh) 2016-10-01
CN105552129A (zh) 2016-05-04
JP5716074B2 (ja) 2015-05-13
TWI524535B (zh) 2016-03-01
KR102149626B1 (ko) 2020-08-28
US10158005B2 (en) 2018-12-18
CN103700704A (zh) 2014-04-02
KR20170021903A (ko) 2017-02-28
KR20130139379A (ko) 2013-12-20
US8502216B2 (en) 2013-08-06
KR101659703B1 (ko) 2016-09-26
JP2014068026A (ja) 2014-04-17
KR20150064253A (ko) 2015-06-10
CN105552129B (zh) 2019-05-28
TWI614904B (zh) 2018-02-11
CN103730509A (zh) 2014-04-16
KR20110084523A (ko) 2011-07-25
TW201034201A (en) 2010-09-16
JP5848409B2 (ja) 2016-01-27
CN102210025A (zh) 2011-10-05
WO2010053060A1 (en) 2010-05-14
KR20130138352A (ko) 2013-12-18
JP2014078721A (ja) 2014-05-01
CN103730509B (zh) 2018-03-30
KR20190054185A (ko) 2019-05-21
TW201415643A (zh) 2014-04-16
US20130299824A1 (en) 2013-11-14
JP2015133500A (ja) 2015-07-23
JP5663157B2 (ja) 2015-02-04
US20100117075A1 (en) 2010-05-13
JP5716073B2 (ja) 2015-05-13
TWI553876B (zh) 2016-10-11
US20140087517A1 (en) 2014-03-27
JP5947933B2 (ja) 2016-07-06
CN103700704B (zh) 2017-07-11
TW201415642A (zh) 2014-04-16
TWI552356B (zh) 2016-10-01
KR101980167B1 (ko) 2019-08-29
JP2014199950A (ja) 2014-10-23
KR20180024035A (ko) 2018-03-07
JP2010135770A (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
KR101711249B1 (ko) 반도체 장치의 제작 방법
KR101652693B1 (ko) 표시 장치
KR101961632B1 (ko) 표시장치
KR101609557B1 (ko) 반도체장치
KR101911386B1 (ko) 표시장치
KR20150002560A (ko) 반도체 장치의 제작 방법
JP2010123923A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20131129

Application number text: 1020117012855

Filing date: 20110603

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140828

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20150226

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20140828

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20150528

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20150226

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20160315

Appeal identifier: 2015101002998

Request date: 20150528

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150528

Effective date: 20160315

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20160315

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20150528

Decision date: 20160315

Appeal identifier: 2015101002998

PS0901 Examination by remand of revocation
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160401

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20160727

Patent event code: PE09021S02D

GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

Patent event date: 20161122

Patent event code: PS07012S01D

Comment text: Decision to Grant Registration

Patent event date: 20160315

Patent event code: PS07011S01I

Comment text: Notice of Trial Decision (Remand of Revocation)

A107 Divisional application of patent
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20170217

Application number text: 1020117012855

Filing date: 20110603

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170222

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20200129

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210127

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220118

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20230117

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20240109

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20250106

Start annual number: 9

End annual number: 9