[go: up one dir, main page]

JP2008252068A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP2008252068A
JP2008252068A JP2008022286A JP2008022286A JP2008252068A JP 2008252068 A JP2008252068 A JP 2008252068A JP 2008022286 A JP2008022286 A JP 2008022286A JP 2008022286 A JP2008022286 A JP 2008022286A JP 2008252068 A JP2008252068 A JP 2008252068A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
insulating
semiconductor device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008022286A
Other languages
English (en)
Other versions
JP2008252068A5 (ja
Inventor
Hideto Onuma
英人 大沼
Atsuo Isobe
敦生 磯部
Hiromitsu Goto
宏充 郷戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008022286A priority Critical patent/JP2008252068A/ja
Publication of JP2008252068A publication Critical patent/JP2008252068A/ja
Publication of JP2008252068A5 publication Critical patent/JP2008252068A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0227—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using structural arrangements to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】Ｓ値が小さくオン電流の低下が抑えられた応答性のよい半導体装置の構成及び作製方法を提案する。
【解決手段】ソース領域又はドレイン領域の膜厚がチャネル形成領域の膜厚より厚く形成されている。このような半導体装置の作製方法としては、まず基板上に設けられた絶縁層により形成される凹凸上に非晶質半導体層を形成し、非晶質半導体層にレーザビームを照射して非晶質半導体を溶融することにより膜厚の異なる結晶質半導体層を形成する。そして、結晶質半導体層の膜厚の厚い部分に不純物を添加することによりソース領域又はドレイン領域を形成し、不純物が添加されない領域をチャネル形成領域とし、ソース領域又はドレイン領域と電気的に接続する導電層を形成することにより作製することができる。
【選択図】図１

Description

本発明は、半導体装置およびその作製方法に関する。
近年、ガラス等の絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴともいう）を形成し、薄膜トランジスタをスイッチング素子等として利用する半導体装置の作製が盛んに行われている。また、薄膜トランジスタとして、絶縁表面を有する基板上にＣＶＤ法、フォトリソグラフィ法等を用いて島状の半導体層を形成し、島状の半導体層の一部をトランジスタのチャネル形成領域として利用する構成が提案されている。
そのような中、薄膜トランジスタの特性を向上させるために、半導体層の膜厚を薄くすることによりＳ値（ここでＳ値とは、ドレイン電圧一定にてドレイン電流を１ケタ変化させるサブスレッシュホールド領域でのゲート電圧値をいう）を小さくした薄膜トランジスタを作製する方法が提案されている。しかしながら、半導体層の膜厚を薄くすることにより、ソース領域及びドレイン領域の抵抗及びコンタクト抵抗が増大し、オン電流の低下を招くといった問題があった。
そこで、これらの問題を解消するために、ソース領域又はドレイン領域の膜厚に比べてチャネル形成領域の膜厚を薄く形成した半導体層を用いた薄膜トランジスタが提案されている（例えば、特許文献１〜２、非特許文献１）。例えば、特許文献１には、平坦な絶縁基板表面に半導体層を形成し、選択的なエッチングによりチャネル形成領域の膜厚を局所的に薄くした薄膜トランジスタを作製する方法が開示されている。また、特許文献２には、チャネル形成領域に対応する箇所に突起が形成された絶縁基板上に半導体層を形成し、突起上に形成された半導体層の上面をエッチングすることにより半導体層を平坦化してチャネル形成領域の膜厚を薄くする方法が開示されている。また、非特許文献１には、ｐ−Ｓｉ膜上にｎ＋Ｓｉ膜を堆積した後にｎ＋Ｓｉ膜を部分的にドライエッチングし、エッチングされたｎ＋Ｓｉ膜の下のｐ−Ｓｉ膜をチャネル形成領域として用い、ｐ−Ｓｉ膜とｎ＋Ｓｉ膜とが積層した部分をソース領域又はドレイン領域として用いる薄膜トランジスタの作製方法が開示されている。
特開昭６１−４８９７５ 特開平５−１１００９９ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ Ｐｒｏｃｅｅｄｉｎｇｓ Ｖｏｌｕｍｅ９８−２２、ＰＰ．２０４−２２０
しかしながら、特許文献１に示すように膜厚の異なる半導体層を平坦な絶縁基板表面に形成するには、所定の膜厚のチャネル形成領域を形成するために半導体層を選択的にエッチングする必要があり工程が不安定であるという問題がある。また、特許文献２に示す方法では、半導体層の表面を平坦化するためにエッチング処理を行うため、工程数が増加し、また半導体層の表面が平坦になるように選択的にエッチング処理を行う必要があり工程が不安定であるという問題がある。また、非特許文献１に示す方法では、Ｓｉ膜を２回堆積した後にエッチングする必要があり、工程数が増加する。特に、Ｎチャネル型トランジスタとＰチャネル型トランジスタとを形成する場合、Ｓｉ膜の堆積回数及びエッチング回数が更に増加する。またＳｉ膜のエッチング処理を制御する必要があり工程が不安定であるという問題がある。また、チャネル形成領域を５０ｎｍ以下の膜厚で形成する場合、膜厚の制御が困難であるという問題がある。
本願発明はこのような課題を解決するための技術を提供するものであり、Ｓ値が小さく且つオン電流の低下を抑えた応答性のよい半導体装置を複雑な工程を経ることなく作製する方法を提案することを目的とする。
本発明の半導体装置では、ソース領域又はドレイン領域の膜厚がチャネル形成領域の膜厚より厚く形成されている。このような半導体装置の作製方法としては、まず基板上に設けられた絶縁層により形成される凹凸上に非晶質半導体層を形成し、非晶質半導体層にレーザビームを照射して結晶質半導体層を形成することにより膜厚の異なる結晶質半導体層を形成する。そして、結晶質半導体層の膜厚の厚い部分に不純物を添加することによりソース領域又はドレイン領域を形成し、不純物が添加されない領域をチャネル形成領域とする。ソース領域又はドレイン領域と電気的に接続する配線を形成することにより本発明の半導体装置を作製することができる。
本発明の半導体装置は、基板上に形成された少なくともチャネル形成領域に対応する箇所に凸部を有する第１の絶縁層と、前記第１の絶縁層上に設けられた非晶質半導体層を溶融することにより形成された結晶質半導体層と、前記結晶質半導体層上に形成された第２の絶縁層と、前記第２の絶縁層上に形成されたゲート電極と、前記ゲート電極上に形成された第３の絶縁層と、前記第３の絶縁層に形成されたコンタクトホールを介して前記ソース領域又はドレイン領域と電気的に接続する配線と、を有し、前記第１の絶縁層の凸部上にチャネル形成領域が形成され、前記第１の絶縁層の凹部上に前記ソース領域又はドレイン領域が形成されている。
本発明の半導体装置は、少なくともチャネル形成領域に対応する箇所に凸部を有する第１の絶縁層を形成し、前記第１の絶縁層上に非晶質半導体層を形成し、前記非晶質半導体層にレーザビームを照射して結晶質半導体層を形成し、前記第１の絶縁層の凹部上に形成された前記結晶質半導体層に不純物を添加してソース領域又はドレイン領域を形成し、前記結晶質半導体層上に第２の絶縁層を形成し、前記凸部上に形成された結晶質半導体層上に前記第２の絶縁層を介してゲート電極を形成し、前記ゲート電極及び前記ソース領域又はドレイン領域上に第３の絶縁層を形成し、前記第３の絶縁層に前記ソース領域又はドレイン領域を露出するコンタクトホールを形成し、前記第３の絶縁層上に前記ソース領域又はドレイン領域と接続する導電層を形成することにより作製することができる。なお、基板上のチャネル形成領域に対応する箇所にのみ第１の絶縁層を形成してもよい。この場合、基板と第１の絶縁層とにより凹凸が形成され、膜厚の異なる半導体層が形成される。
本発明の半導体装置では、凹凸が設けられた絶縁層上に形成された半導体層を溶融して、半導体層の表面を平坦化することにより、ソース領域又はドレイン領域の膜厚をチャネル形成領域の膜厚より厚くするため、Ｓ値が小さく且つオン電流の低下が抑えられた半導体装置を作製することができる。また、半導体層を溶融して平坦化するため、プロセスを増加させることなく容易に半導体装置を作製することが可能である。
従って、本発明において、Ｓ値が小さく且つオン電流の低下が抑えられた応答性のよい半導体装置を容易に作製することが可能である。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
（実施の形態１）
本実施の形態では、ソース領域又はドレイン領域の膜厚をチャネル形成領域の膜厚より厚く形成した半導体層を用いた半導体装置の構造及び作製方法について説明する。
図１は本発明に係る半導体装置の構成を説明するための上面図及び断面図である。図１（Ａ）は、薄膜トランジスタを利用した半導体装置の上面図を示し、図１（Ｂ）は図１（Ａ）の点Ａ１と点Ｂ１とを結ぶ破線における断面図を示し、図１（Ｃ）は図１（Ａ）の点Ａ２と点Ｂ２とを結ぶ破線における断面図を示している。
本実施の形態に示す半導体装置は、基板３０上に凹凸が形成されるように設けられた絶縁層３１と、基板３０及び絶縁層３１上に島状に設けられた半導体層３２と、半導体層３２上に形成されたゲート絶縁層３３と、半導体層３２の上方にゲート絶縁層３３を介して設けられたゲート電極として機能する導電層３４と、を含む薄膜トランジスタ２０５と、ゲート絶縁層３３及び導電層３４を覆って設けられた絶縁層２０３と、絶縁層２０３上に設けられたソース電極又はドレイン電極として機能する導電層２０４とを有している（図１（Ａ）〜（Ｃ））。なお、半導体層３２は、チャネル形成領域３２ａとソース領域又はドレイン領域として機能する不純物領域３２ｂ、３２ｃとを有している。なお、チャネル形成領域３２ａ中に、不純物領域３２ｂ、３２ｃに添加した不純物と同じ不純物、又は不純物領域３２ｂ、３２ｃの導電型とは逆の導電型を与える不純物が添加されていてもよい。なお、基板３０と絶縁層３１との間に更に絶縁層が形成されていてもよい。
図１に示す半導体装置においては、基板３０と絶縁層３１とで段差を設けることにより凹凸を形成し、その上に形成される半導体層３２の膜厚を変化させている。本実施の形態では、基板３０上の絶縁層３１によって形成された凹凸上に形成された半導体層を溶融して平坦化することにより、チャネル形成領域３２ａの膜厚に比べてソース領域又はドレイン領域として機能する不純物領域３２ｂ、３２ｃの膜厚が大きい半導体層を形成している。ソース領域又はドレイン領域の膜厚がチャネル形成領域の膜厚と比較して大きいため、イオンドープ法等による不純物元素の添加後に行われる、不純物元素の熱活性化のための熱処理における結晶性回復に有利である。結晶性回復が効果的に行われることにより、ソース領域又はドレイン領域の高抵抗化を抑制することができる。また、ソース領域又はドレイン領域の膜厚と比較してチャネル形成領域の膜厚が小さいためＳ値を小さくでき、オン電流の低下を抑制することができる。また、半導体層を溶融して平坦化するため、プロセスを増加させることなく容易に半導体装置を作製することが可能である。従って、Ｓ値が小さく且つオン電流の低下が抑えられた応答性のよい半導体装置を容易に作製することが可能である。
以下に、図１に示す半導体装置の作製方法の一例について説明する。図２〜図４に本実施の形態の半導体装置の作製工程を斜めから見た模式図を示す。
まず、基板１００上に第１の絶縁層１０１を形成し、第１の絶縁層１０１上に第２の絶縁層１０２を形成する（図２（Ａ））。次に、第２の絶縁層１０２をエッチングして、第１の絶縁層１０１上に第２の絶縁層１０３〜１０５を直線状のストライプパターンに形成する（図２（Ｂ））。第２の絶縁層１０２のエッチングは、例えば緩衝フッ酸を用いたエッチング、又はＣＨＦ３を用いたドライエッチングにより行うことができる。なお、図２（Ｂ）では第２の絶縁層１０２から形成される直線状のストライプパターンが３本示されているが、勿論その数に限定されることはない。
ここで、基板１００としては、ガラス基板、石英基板、金属基板（例えばステンレス基板など）、セラミック基板、Ｓｉ基板等の半導体基板などを用いることができる。また、他にもプラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルポリマーなどで作製された基板を選択することもできる。なお、サブミクロンのデザインルールで直線状のストライプパターンを形成するには、基板表面の凹凸、基板のうねり又はねじれを露光装置（特にステッパ）の焦点深度以下にしておくことが望ましい。具体的には、基板のうねり又はねじれが、露光装置による１回の光照射領域内において１μｍ以下、好ましくは０．５μｍ以下とする。
また、第２の絶縁層１０３〜１０５の形状は規則的な周期パターンである必要はなく、後に形成される半導体層の形状に合わせて適宜形成すればよい。従って、第２の絶縁層１０３〜１０５の幅及び長さには特に数値的な限定はなく、少なくとも後に形成されるＴＦＴのチャネル形成領域に対応する位置に第２の絶縁層１０３〜１０５が形成されていればよい。また、第１の絶縁層１０１と第２の絶縁層１０３〜１０５で形成される凹部の側面部の角度は５〜１２０度、好ましくは６０〜９０度の範囲で適宜設定すれば良い。また、第２の絶縁層１０３〜１０５の角部や第１の絶縁層１０１と第２の絶縁層１０３〜１０５とで形成される段差部は必ずしも直線で形成された形状でなくてもよく、丸みを帯びていてもよい。図１６に、本実施の形態の半導体装置の構成における、第１の絶縁層１０１と第２の絶縁層１０３〜１０５の形状の一例を示す。図１６（Ａ）〜（Ｄ）に示すように、第１の絶縁層１０１と第２の絶縁層１０３〜１０５は様々な形状をとることが可能である。
ここで、第１の絶縁層１０１は、第２の絶縁層１０２とのエッチングの選択比が確保できる材料で形成すれば良い。第１の絶縁層１０１よりも第２の絶縁層１０２のエッチング速度が相対的に早くなるように材料及び成膜条件を適宜調整することが望ましい。例えば、第１の絶縁層１０１として、窒化珪素、酸化珪素、酸素含有量が窒素含有量よりも大きな酸窒化珪素（ＳｉＯｘＮｙと示す）、窒素含有量が酸素含有量よりも大きな窒酸化珪素（ＳｉＮｘＯｙと示す）、窒化アルミニウム（ＡｌｘＮｙと示す）、酸素含有量が窒素含有量よりも大きな酸窒化アルミニウム（ＡｌＯｘＮｙと示す）、窒素含有量が酸素含有量よりも大きな窒酸化アルミニウム（ＡｌＮｘＯｙと示す）または酸化アルミニウムから選ばれた材料を用いることができる。その場合、第１の絶縁層１０１を３０〜３００ｎｍの厚さで形成すればよい。特に、第１の絶縁層１０１として酸化アルミニウム膜を用いると、ナトリウム（Ｎａ）に対するブロッキング効果が得られるため、ガラス基板からの汚染対策として有効である。なお、第１の絶縁層１０１は必ずしも設ける必要はなく、必要に応じて適宜設ければよい。また、必ずしも第１の絶縁層１０１と第２の絶縁層１０２とを異なる材料で形成する必要はなく、同じ材料で形成してもよい。また、第１の絶縁層１０１又は第２の絶縁層１０２は、それぞれ単層でなくてもよく、複数の層を積層した構造としてもよい。
なお、酸窒化珪素（ＳｉＯｘＮｙ）膜としては、Ｓｉが２５〜３５原子％、酸素が５５〜６５原子％、窒素が１〜２０原子％、水素が０．１〜１０原子％で含まれるものを用いれば良い。また、窒酸化珪素（ＳｉＮｘＯｙ）膜としては、Ｓｉが２５〜３５原子％、酸素が１５〜３０原子％、窒素が２０〜３５原子％、水素が１５〜２５原子％で含まれるものを用いれば良い。また、酸窒化アルミニウム（ＡｌＯｘＮｙ）膜としては、Ａｌが３０〜４０原子％、酸素が５０〜７０原子％、窒素が１〜２０原子％で含まれるものを用いれば良い。また、窒酸化アルミニウム（ＡｌＮｘＯｙ）膜としては、Ａｌが３０〜５０原子％、酸素が０．０１〜２０原子％、窒素が３０〜５０原子％で含まれるものを用いれば良い。
また、第２の絶縁層１０２は、酸化珪素、窒酸化珪素または酸窒化珪素等を用い、１０〜３０００ｎｍ、好ましくは１０〜２００ｎｍ、より好ましくは２０〜１００ｎｍの厚さで形成することができる。酸化珪素膜はオルトケイ酸テトラエチル（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ：ＴＥＯＳ）とＯ２とを混合しプラズマＣＶＤ法で形成することができる。また、窒酸化珪素膜はＳｉＨ４、ＮＨ３、Ｎ２Ｏを原料として用い、酸窒化珪素膜はＳｉＨ４、Ｎ２Ｏを原料として用い、それぞれプラズマＣＶＤ法で形成することができる。なお、第２の絶縁層１０２としては、ＣＶＤ法（代表的には、プラズマＣＶＤ法もしくは熱ＣＶＤ法）やＰＶＤ法（代表的には、スパッタ法もしくは蒸着法）によって形成された絶縁膜を用いることが好ましい。これは、非晶質半導体層を結晶化する際、結晶化に伴う応力を緩和しうる程度の柔らかさを絶縁層が持つことが、良好な結晶性を得るにあたって重要な役割を果たしていると考えられるからである。
次に、図３（Ａ）で示すように、第２の絶縁層１０３〜１０５の表面及び第１の絶縁層１０１と第２の絶縁層１０３〜１０５から成る凹部を覆う非晶質半導体層１０６を形成する。つまり、非晶質半導体層１０６は図示するように、下地の第１の絶縁層１０１と第２の絶縁層１０３〜１０５とで形成される凹凸部を覆うように形成する。なお、非晶質半導体層１０６の膜厚は、第１の絶縁層１０１と第２の絶縁層１０３〜１０５とで形成される凹部の深さと同程度かそれ以上の厚さとすることが望ましい。非晶質半導体層１０６は珪素、珪素とゲルマニウムの化合物（ＳｉｘＧｅ１−ｘ）、珪素と炭素の化合物等を用いることができる。例えば、非晶質半導体層１０６として、膜厚０．０１〜３μｍ（好ましくは０．１〜１μｍ）の非晶質珪素膜を用いることができる。
また、第１の絶縁層１０１及び第２の絶縁層１０３〜１０５の表面に付着した硼素などによる化学汚染の影響を排除し、しかもその絶縁表面と非晶質半導体層が直接接しないように、非晶質半導体層１０６を形成する直前に第３の絶縁層（図示せず）として酸窒化珪素膜を非晶質半導体層と同一の成膜装置内で大気に触れさせることなく連続的に成膜すると良い。この第３の絶縁層は、前述の化学汚染の影響の排除と、第１の絶縁層及び第２の絶縁層と非晶質半導体層との密着性の向上を狙うものであり、膜厚が小さいものでも十分に効果がある。第３の絶縁層の膜厚は、典型的には５〜５０ｎｍ（化学汚染のブロッキング効果を高めるには２０ｎｍ以上が好ましい）とすれば良い。
次に、図３（Ｂ）中に矢印で示すように、非晶質半導体層１０６上に線状ビームを照射する。非晶質半導体層１０６に線状ビームを照射することにより結晶質半導体層１０７を形成することができる。ここで、図３（Ｂ）において、領域３０１は線状ビームの照射領域を示す。線状ビームは、領域３０１の長辺方向（図中、Ｘ軸方向）と第２の絶縁層１０３〜１０５の各々が延在する方向とが交差するように照射する。そして領域３０１の短辺方向（図中、Ｙ軸方向）に線状ビームを走査する。なお、線状ビームとは、被照射面における形状が線状であるレーザビームのことである。ここでいう「線状」とは、厳密な意味で「線」を意味しているのではなく、アスペクト比が大きい矩形（例えば、アスペクト比が１０以上（好ましくは１００以上））を意味する。なお、線状とするのは、被照射体に対して十分なアニールを行うためのエネルギー密度を確保するためであり、矩形状や楕円状であっても被照射体に対して十分なアニールを行うことができればよい。
本実施の形態において、線状ビームは直線状のストライプパターンが延在する方向と平行な方向に走査され、溶融した非晶質半導体は表面張力が働いて凹部に流れ込み凝固する。従って、図３（Ｂ）で示すように表面がほぼ平坦な結晶質半導体層１０７が形成される。なお、溶融して平坦な表面が形成された半導体層と気相との界面は平衡状態に達している。
なお、レーザ結晶化法で結晶質半導体層を形成する場合、気体レーザ又は固体レーザを用いることができる。気体レーザと固体レーザは、連続発振又はパルス発振のどちらでもよい。例えば、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されたレーザビームを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。連続発振のレーザから発振するレーザビーム若しくは１０ＭＨｚ以上の周波数で発振するレーザビームを照射することで、結晶化された半導体層の表面を平坦なものとすることができる。それにより、後の工程で形成するゲート絶縁層を薄膜化することが可能であり、より薄型の半導体装置を作製することができる。また、表面が平坦な結晶質半導体層を形成することで、ゲート絶縁層の耐圧の向上に寄与することができる。
また、連続発振のレーザビームの波長は、非晶質半導体層の光吸収係数を考慮して２００〜７００ｎｍであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波の第２高調波、第３高調波を取り出すことで得られる。波長変換素子としてはＡＤＰ（リン酸二水素化アンモニウム）、Ｂａ２ＮａＮｂ５Ｏ１５（ニオブ酸バリウムナトリウム）、ＣｄＳｅ（セレンカドミウム）、ＫＤＰ（リン酸二水素カリウム）、ＬｉＮｂＯ３（ニオブ酸リチウム）、Ｓｅ、Ｔｅ、ＬＢＯ、ＢＢＯ、ＫＢ５などが適用される。特にＬＢＯを用いることが望ましい。また、レーザからレーザビームをＴＥＭ００（シングル横モード）で発振して射出すると、被照射面において得られる線状のビームスポットのエネルギーの均一性を上げることができるので好ましい。なお、本実施の形態では非晶質半導体層上で線状ビームを走査することにより結晶質半導体層を形成しているが、レーザ等の電磁波の照射時に被照射物が移動しない露光方法を用いてもよい。例えば、一括露光やステップ露光等の露光方法を用いてもよい。
その後、好ましくは５００〜６００℃の加熱処理を行い、結晶質半導体層に蓄積された歪みを除去すると良い。この歪みは、結晶化によって起こる半導体の体積収縮、下地との熱応力や格子不整合などにより発生するものである。この加熱処理は、通常の熱処理装置を用いて行えば良いが、例えばガス加熱方式の瞬間熱アニール（ＲＴＡ）法を用いて１〜１０分の処理を行えば良い。ＲＴＡ法を用いる場合、より高温での熱処理が可能である。例えば、５００〜７００℃程度の熱処理を行ってもよい。尚、この工程は本発明において必須な要件ではなく、適宜選択して行えばよい。
その後、結晶質半導体層１０７をドライエッチングして薄膜トランジスタの島状の半導体層３２を形成する（図４）。なお、ドライエッチングのときのエッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３、ＣＦ４等のフッ素系のガス、又は該フッ素系ガスにＯ２ガス、Ｈ２ガス、不活性ガスであるＨｅやＡｒ等を適宜加えた混合ガス等を用いることができる。好ましくは、ＣＦ４とＯ２との混合ガス、ＳＦ６とＯ２との混合ガス、ＣＨＦ３とＨｅとの混合ガス、又はＣＦ４とＨ２との混合ガスを用いるとよい。また、エッチングはドライエッチングに限られずウエットエッチングで行ってもよい。その場合、結晶質半導体層１０７に対してＴＭＡＨ（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ、テトラメチルアンモニウムヒドロキシド）に代表される有機塩基を含むアルカリ性溶液を用いたウエットエッチングを行うことにより半導体層３２を形成することができる。なお、エッチング液としてＴＭＡＨ等の溶液を用いた場合、結晶質半導体層１０７のみが選択的にエッチングされるため、下地の絶縁層にダメージを与えずにエッチングすることができる。
上記の工程により、凸部を有する絶縁表面上に島状の半導体層を形成することができる。なお、本実施の形態において、凸部上に形成された部分の半導体層は、１０ｎｍ〜２００ｎｍ、好ましくは１０ｎｍ〜５０ｎｍ程度、更に好ましくは１０ｎｍ〜３０ｎｍ程度の膜厚である。なお、５０ｎｍ以下の半導体層は、５０ｎｍ以上の膜厚の半導体層をドライエッチング処理によって薄膜化することにより形成してもよい。このときのエッチングの際のエッチングガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４等の塩素系のガス、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３、ＣＦ４等のフッ素系のガス、又はフッ素系ガスにＯ２ガス、Ｈ２ガス、ＨｅやＡｒ等の不活性ガスを適宜加えた混合ガス等を用いることができる。なお、ドライエッチングの前に、半導体層表面を希フッ酸処理して半導体表面に形成される自然酸化層を除去し、その後半導体表面をオゾン水などで処理して半導体表面に酸化層を形成しておいてもよい。
ここで、ＴＦＴのしきい値電圧を制御するためにチャネル形成領域への不純物元素のドープ量を増加させた場合でも、凸部上に形成された部分の半導体層を５０ｎｍ以下程度の薄膜で形成することにより、完全空乏型のＴＦＴを作製しやすくなるため、良好なＳ値でしきい値電圧が制御されたＴＦＴを作製することができる。
次に、半導体層３２を利用してＴＦＴを作製する工程を図５を用いて説明する。なお、図４の点Ａと点Ｂとを結ぶ破線における断面図を図５（Ａ）〜（Ｄ）に示し、点Ｃと点Ｄとを結ぶ破線における断面図を図５（Ｅ）〜（Ｈ）に示す。
次に、半導体層３２上にゲート絶縁層３３を形成する（図５（Ａ）、（Ｅ））。ゲート絶縁層３３は、酸化シリコン（ＳｉＯ）膜、窒化シリコン（ＳｉＮ）膜、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）膜、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）膜、Ｈｆ系酸化膜等を単層又は積層した膜を用いて形成することができる。このような絶縁層は、気相成長法やスパッタリング法で形成することができる。なお、気相成長法やスパッタリング法で形成されたゲート絶縁層表面をプラズマ処理してもよい。
また、半導体層３２を形成した後に、酸素を含む雰囲気又は窒素を含む雰囲気下で半導体層表面をプラズマ処理することにより、半導体層表面に形成された酸化シリコン（ＳｉＯ）膜、窒化シリコン（ＳｉＮ）膜、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）膜、又は窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）膜をゲート絶縁層として用いることもできる。
次に、ゲート絶縁層３３上にゲート電極として機能する導電層３４を形成する（図５（Ｂ）、（Ｆ））。ここでは、導電層３４は単層で形成した例を示しているが、もちろん導電性材料を２層又は３層以上の積層で設けた構造としてもよい。なお、ここでは図示しないが、導電層３４は、ゲート絶縁層３３上を覆って形成された導電層を選択的にエッチングすることにより形成することができる。なお、ゲート電極下以外のゲート絶縁層３３をエッチングにより除去してもよい。
また、導電層３４は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金若しくは化合物で形成することができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。例えば、導電層３４を第１の導電膜と第２の導電膜との積層構造とする場合、第１の導電膜として窒化タンタルを用い、第２の導電膜としてタングステンを用いて形成するとよい。なお、この組み合わせに限られず、導電層３４を積層して形成する場合には、上記材料を自由に組み合わせて設けることができる。
続いて、導電層３４をマスクとして半導体層３２に不純物元素１２１を導入することによって、不純物領域３２ｂ、３２ｃ及び不純物元素１２１が導入されないチャネル形成領域３２ａを形成する（図５（Ｃ）、（Ｇ））。なお、ここでは、導電層３４を島状の半導体層３２を横断するように形成した後に不純物元素を導入するため、導電層３４に覆われていない領域に不純物が導入されて不純物領域３２ｂ、３２ｃが形成され、導電層３４に覆われた領域には不純物元素１２１が導入されないチャネル形成領域３２ａが形成される。
ここで、不純物元素１２１としては、ｎ型の導電性を付与する不純物元素又はｐ型の導電性を付与する不純物元素を用いることができる。ｎ型の導電性を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の導電性を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。例えば、不純物元素１２１として、リン（Ｐ）を１×１０１８〜１×１０２１／ｃｍ３の濃度で含まれるように半導体層３２に導入し、ｎ型を示す不純物領域３２ｂ、３２ｃを形成すればよい。なお、チャネル形成領域３２ａとソース領域又はドレイン領域との間に、ソース領域又はドレイン領域より低濃度に不純物が添加された低濃度不純物領域（ＬＤＤ領域ともいう）を形成してもよい。
また、チャネル形成領域３２ａ中に、不純物領域３２ｂ、３２ｃに添加した不純物と同じ又は逆の導電型を有する不純物元素を添加してもよい。チャネル形成領域３２ａ中に同じ又は逆の導電型の不純物を添加することにより、ＴＦＴのしきい値電圧を制御することができる。なお、この不純物元素はゲート電極を介してドープすることによって添加してもよいし、ゲート電極形成前に予め添加しておいてもよい。
次に、導電層３４、ゲート絶縁層３３、絶縁層１０３〜１０５等を覆うように絶縁層２０３を形成する（図５（Ｄ）、（Ｈ））。その後、ゲート絶縁層３３及び絶縁層２０３にコンタクトホールを形成し、絶縁層２０３上にソース電極又はドレイン電極として機能する導電層２０４を選択的に形成する（図５（Ｄ）、（Ｈ））。ここで、導電層２０４は、半導体層３２のソース領域又はドレイン領域として機能する不純物領域３２ｂ、３２ｃと電気的に接続されるように設ける。
ここで、絶縁層２０３は、ＣＶＤ法やスパッタリング法等で形成した、酸化シリコン膜、酸化窒化シリコン（ＳｉＯｘＮｙ）膜（ｘ＞ｙ＞０）、窒化酸化シリコン膜（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）などを用いることができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンポリマー、アクリルポリマー、エポキシ等の有機材料、またはシロキサン樹脂等のシロキサン材料、オキサゾール樹脂などからなる膜を単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。オキサゾール樹脂は、例えば、感光性ポリベンゾオキサゾール等である。感光性ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（昇温５℃／ｍｉｎの条件における示差熱熱重量同時測定（ＴＧ／ＤＴＡ：Ｔｈｅｒｍｏｇｒａｖｉｍｅｔｒｙ−Ｄｉｆｆｅｒｅｎｔｉａｌ Ｔｈｅｒｍａｌ Ａｎａｌｙｓｉｓ）で熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３％）材料である。オキサゾール樹脂は、ポリイミド等の比誘電率（３．２〜３．４程度）と比較すると、比誘電率が低いため（２．９程度）、寄生容量の発生を抑制し、ＴＦＴの高速動作を行うことができる。ここでは、絶縁層２０３は、ＣＶＤ法で形成した酸化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）又は窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）からなる膜を単層又は積層して形成する。また、さらに、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンポリマー、アクリルポリマー、エポキシポリマー等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂からなる膜を積層して形成してもよい。
また、導電層２０４は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、ネオジムから選ばれた一種の元素または当該元素を複数含む合金からなる膜を用いて単層構造または積層構造を用いることができる。例えば、当該元素を複数含む合金からなる導電膜として、チタンを含有したアルミニウム合金、ネオジムを含有したアルミニウム合金などで形成することができる。また、積層構造で設ける場合、例えば、アルミニウム層若しくは前記したようなアルミニウム合金層を、チタン層で挟んで積層させた構造としても良い。
以上の工程により、薄膜トランジスタ２０５を含む半導体装置を作製することができる。
本実施の形態に示す半導体装置では、第１の絶縁層１０１及び第２の絶縁層１０３〜１０５によって形成された凹凸を有する絶縁表面上に形成された半導体層を溶融して平坦化することにより、ソース領域又はドレイン領域の膜厚がチャネル形成領域の膜厚より大きい半導体層を形成している。この特徴は、イオンドープ法等による不純物元素の添加後に行われる、不純物元素の熱活性化のための熱処理における結晶性回復に有利であり、ソース領域又はドレイン領域の高抵抗化を抑制することができる。また、チャネル形成領域の膜厚がソース領域又はドレイン領域の膜厚と比較して小さいためＳ値を小さくでき、オン電流の低下を抑制することができる。また、半導体層を溶融して平坦化するため、プロセスを増加させることなく容易に半導体装置を作製することが可能である。従って、Ｓ値が小さく且つオン電流の低下が抑えられた応答性のよい半導体装置を容易に作製することが可能である。
なお、薄膜トランジスタの形状は図１に示すものに限られるものではなく、例えばゲート電極として機能する導電層３４の側壁に接する絶縁物からなるサイドウォール２０６を形成してもよいし、ソース領域又はドレイン領域として機能する不純物領域３２ｂ、３２ｃとチャネル形成領域３２ａとの間に、不純物領域３２ｂ、３２ｃより低濃度に不純物が添加された低濃度不純物領域３２ｄ、３２ｅ（ＬＤＤ領域ともいう）が形成されていてもよい（図６（Ａ））。また、薄膜トランジスタの構造として上述した構造に限られず、チャネル形成領域が１つ形成されるシングルゲート構造でもよいし、２つ形成されるダブルゲート構造または３つ形成されるトリプルゲート構造等のマルチゲート構造を用いることができる。また、ゲート電極を積層構造で設けてもよい。例えば、ゲート電極を第１の導電層３４ａと第１の導電層３４ａ上に形成される第２の導電層３４ｂとの２層構造とし、第１の導電層をテーパー状で形成し、第１の導電層にのみ重なるように低濃度不純物領域３２ｄ、３２ｅを設ける構造（図６（Ｂ））としてもよい。また、ゲート電極を第１の導電層３４ａと第１の導電層３４ａ上に形成される第２の導電層３４ｂで設け、第２の導電層３４ｂの側壁に接し且つ導電層３４ａの上方に形成されるようにサイドウォール２０６を設ける構造（図６（Ｃ））としてもよい。また、ソース領域またはドレイン領域として機能する不純物領域３２ｂ、３２ｃをＮｉ、Ｃｏ、Ｗ等のシリサイドで形成することも可能である。
（実施の形態２）
本実施の形態では、薄膜トランジスタ、記憶素子およびアンテナを含む本発明の半導体装置の作製方法について、図面を参照して説明する。
本実施の形態で示す半導体装置の構成を説明する上面図および断面図を図７に示す。なお、図７（Ａ）は本実施の形態で示す半導体装置の上面構造の一例を示し、図７（Ａ）の断面構造の一部を図７（Ｂ）に示している。
本実施の形態において、半導体装置２００は集積回路部２０１、メモリ部２０２、アンテナ３０３を有している（図７（Ａ））。なお、図７（Ｂ）において、領域３０４は図７（Ａ）の集積回路部２０１の断面構造の一部に対応し、領域３０５は図７（Ａ）のメモリ部２０２の断面構造の一部に対応し、領域３０６は図７（Ａ）のアンテナ３０３の断面構造の一部に対応している。
本実施の形態の半導体装置は、図７（Ｂ）に示すように第１の基体７７５上に絶縁層７０３を介して設けられた薄膜トランジスタ７４４〜７４８（ＴＦＴ）と、薄膜トランジスタ７４４〜７４８上に設けられた絶縁層７５０と、当該絶縁層７５０上に設けられたソース電極又はドレイン電極として機能する導電層７５２〜７６１とを有する。また、絶縁層７５０上に設けられた絶縁層７５１と、絶縁層７５１及び導電層７５２〜７６１上に設けられた絶縁層７６２と、絶縁層７６２上に設けられた導電層７６３〜７６５と、絶縁層７６２及び導電層７６３〜７６５の一部を覆うように設けられた絶縁層７６６と、導電層７６３、７６４上に設けられた記憶素子７８９、７９０と、導電層７６５上に設けられたアンテナとして機能する導電層７８６と、絶縁層７６６、記憶素子に含まれる導電層７７１及びアンテナとして機能する導電層７８６を覆うように設けられた絶縁層７７２と、絶縁層７７２上に設けられた第２の基体７７６を有している。なお、第１の基体７７５及び第２の基体７７６によって、半導体装置の集積回路部２０１、メモリ部２０２、アンテナ３０３は封止されている。
次に、図７に示す半導体装置の作製工程の一例について図８〜図１１を用いて説明する。
まず、基板７０１の一表面に、剥離層７０２を形成する（図８（Ａ））。基板７０１は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成した基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板７０１であれば、その面積や形状に大きな制限はない。そのため、基板７０１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような点において、円形のシリコン基板を用いる場合と比較して、非常に優位である。なお、本工程では、剥離層７０２を基板７０１の全面に設けているが、必要に応じて、基板７０１の全面に剥離層となる層を形成した後に、フォトリソグラフィ法を用いて選択的に剥離層を設けてもよい。また、基板７０１に接するように剥離層７０２を形成しているが、必要に応じて、基板７０１と剥離層７０２との間に下地となる絶縁層を形成してもよい。
剥離層７０２は、スパッタリング法やプラズマＣＶＤ法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、鉛（Ｐｂ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素または前記元素を主成分とする合金若しくは化合物からなる層を、単層又は積層して形成する。珪素を含む層は、非晶質、微結晶、多結晶のいずれの構造を有していてもよい。
剥離層７０２が単層構造の場合、例えば、タングステンを含む層、モリブデンを含む層またはタングステンとモリブデンの混合物を含む層を形成する。あるいは、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層またはタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。また、タングステンの酸化物は、酸化タングステンと表記することがある。
剥離層７０２が積層構造の場合、１層目としてタングステンを含む層、モリブデンを含む層またはタングステンとモリブデンの混合物を含む層を形成し、２層目としてタングステン、モリブデンまたはタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を含む層を形成する。
なお、剥離層７０２として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上に酸化珪素を含む層を形成することで、タングステンを含む層と酸化珪素を含む層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。この構造は、タングステンを含む層と、タングステンの窒化物、酸化窒化物または窒化酸化物を含む層との積層構造を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素を含む層、酸化窒化珪素を含む層、窒化酸化珪素を含む層を形成するとよい。また、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３であり、Ｘが２の場合（ＷＯ２）、Ｘが２．５の場合（Ｗ２Ｏ５）、Ｘが２．７５の場合（Ｗ４Ｏ１１）、Ｘが３の場合（ＷＯ３）などがある。タングステンの酸化物を含む層を形成するにあたり、上記に挙げたＸの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。なお、エッチングレートとして最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層（ＷＯｘ、０＜Ｘ＜３）である。従って、作製時間を短縮する場合には、剥離層として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。また、剥離層７０２として、金属層と金属酸化物を含む層の積層構造で設ける場合、金属層を形成後、当該金属層にプラズマ処理を行うことによって金属層上に金属酸化物を含む層として金属酸化膜を形成してもよい。プラズマ処理を行う場合、酸素雰囲気下や窒素雰囲気下またはＮ２Ｏ雰囲気下等で行うことによって、金属層上に金属酸化物を含む層として金属酸化膜や金属酸窒化膜等を形成することができる。
次に、剥離層７０２を覆うように、下地となる絶縁層７０３を形成する。絶縁層７０３は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物とは、珪素（Ｓｉ）と窒素（Ｎ）を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。例えば、下地となる絶縁層が２層構造の場合、１層目として窒化酸化珪素層を形成し、２層目として酸化窒化珪素層を形成するとよい。下地となる絶縁層が３層構造の場合、１層目の絶縁層として酸化珪素層を形成し、２層目の絶縁層として窒化酸化珪素層を形成し、３層目の絶縁層として酸化窒化珪素層を形成するとよい。または、１層目の絶縁層として酸化窒化珪素層を形成し、２層目の絶縁層として窒化酸化珪素層を形成し、３層目の絶縁層として酸化窒化珪素層を形成するとよい。下地となる絶縁層は、基板７０１からの不純物の侵入を防止するブロッキング膜として機能する。
次に、絶縁層７０３上に絶縁層８０１〜８０５を形成する。なお、絶縁層８０１〜８０５は、後に形成される薄膜トランジスタ７４４〜７４８のチャネル形成領域に対応する位置に配置されるように形成する。
次に、絶縁層７０３及び絶縁層８０１〜８０５上に、非晶質半導体層７０４（例えば非晶質珪素を含む層）を形成する。その後、実施の形態１と同様な方法を用いて非晶質半導体層７０４を結晶化して得られた結晶質半導体層を所望の形状にエッチングして、結晶質半導体層７０６〜７１０を形成する（図８（Ｂ））。
次に、結晶質半導体層７０６〜７１０を覆うゲート絶縁層７０５を形成する。ゲート絶縁層７０５は、プラズマＣＶＤ法やスパッタ法により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。具体的には、酸化珪素を含む層、酸化窒化珪素を含む層、窒化酸化珪素を含む層を、単層又は積層して形成する。
次に、ゲート絶縁層７０５上に、第１の導電層と第２の導電層を積層して形成する。第１の導電層は、プラズマＣＶＤ法やスパッタリング法により、２０〜１００ｎｍの厚さで形成する。第２の導電層は、１００〜４００ｎｍの厚さで形成する。第１の導電層と第２の導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金若しくは化合物で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電層と第２の導電層の組み合わせの例を挙げると、窒化タンタル層とタングステン層、窒化タングステン層とタングステン層、窒化モリブデン層とモリブデン層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、当該材料で第１の導電層と第２の導電層を形成した後に、不純物元素の熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電層７１６〜７２５（ゲート電極層とよぶことがある）を形成する。
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、結晶質半導体層７０６、７０８〜７１０に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、Ｎ型不純物領域７１１、７１３〜７１５とチャネル形成領域７８０、７８２〜７８４を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
次に、フォトリソグラフィ法によりレジストからなるマスクを形成して、結晶質半導体層７０７に、Ｐ型を付与する不純物元素を添加して、Ｐ型不純物領域７１２とチャネル形成領域７８１を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。
次に、ゲート絶縁層７０５と導電層７１６〜７２５を覆うように、絶縁層を形成する。絶縁層は、プラズマＣＶＤ法やスパッタ法により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層や、有機樹脂などの有機材料を含む層を、単層又は積層して形成する。次に、絶縁層を、基板表面に対して垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層７１６〜７２５の側面に接する絶縁層７３９〜７４３（サイドウォールともよばれる）を形成する（図８（Ｃ））。また、絶縁層７３９〜７４３の作製と同時に、絶縁層７０５がエッチングされ絶縁層７３４〜７３８を形成する。絶縁層７３９〜７４３は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
次に、フォトリソグラフィ法を用いて形成したレジストからなるマスクと、絶縁層７３９〜７４３をマスクとして用いて、結晶質半導体層７０６、７０８〜７１０にＮ型を付与する不純物元素を添加して、第１のＮ型不純物領域７２７、７２９、７３１、７３３（ＬＤＤ領域ともいう）と、第２のＮ型不純物領域７２６、７２８、７３０、７３２（ソース領域又はドレイン領域ともいう）とを形成する。第１のＮ型不純物領域７２７、７２９、７３１、７３３が含む不純物元素の濃度は、第２のＮ型不純物領域７２６、７２８、７３０、７３２の不純物元素の濃度よりも低い。上記工程を経て、Ｎ型の薄膜トランジスタ７４４、７４６〜７４８と、Ｐ型の薄膜トランジスタ７４５が完成する。
なお、ＬＤＤ領域を形成するためにサイドウォールの絶縁層をマスクとして用いる手法は、ＬＤＤ領域の幅の制御が容易であり、また、ＬＤＤ領域を確実に形成することができる。
続いて、薄膜トランジスタ７４４〜７４８を覆うように、絶縁層を単層又は積層して形成する（図９（Ａ））。薄膜トランジスタ７４４〜７４８を覆う絶縁層は、ＳＯＧ法、液滴吐出法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテンポリマー、アクリルポリマー、エポキシポリマー、シロキサンポリマー等の有機材料等により、単層又は積層で形成する。例えば、薄膜トランジスタ７４４〜７４８を覆う絶縁層が３層構造の場合、１層目の絶縁層７４９として酸化珪素を含む層を形成し、２層目の絶縁層７５０として樹脂を含む層を形成し、３層目の絶縁層７５１として窒化珪素を含む層を形成するとよい。
なお、絶縁層７４９〜７５１を形成する前、又は絶縁層７４９〜７５１のうちの１つ又は複数の薄膜を形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール法、レーザアニール法又はＲＴＡ法などを適用するとよい。
次に、フォトリソグラフィ法を用いて絶縁層７４９〜７５１をエッチングして、第２のＮ型不純物領域７２６、７２８、７３０、７３２、Ｐ型不純物領域７１２を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成し、当該導電層をパターン加工して、ソース電極又はドレイン電極として機能する導電層７５２〜７６１を形成する。
導電層７５２〜７６１は、プラズマＣＶＤ法やスパッタリング法により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジム（Ｎｄ）から選択された元素、又はこれらの元素を主成分とする合金若しくは化合物で、単層又は積層で形成する。アルミニウムを主成分とする合金とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金に相当する。導電層７５２〜７６１は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層７５２〜７６１を形成する材料として最適である。また、積層構造の上層と下層にバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、チタンを含むバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、結晶質半導体層と導電層の間に良好なコンタクトを取ることができる。これは、還元性の高い元素であるチタンがこの自然酸化膜を容易に還元することができるからである。
次に、導電層７５２〜７６１を覆うように、絶縁層７６２を形成する（図９（Ｂ））。絶縁層７６２は、ＳＯＧ法、液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層７６２は、好適には、０．７５μｍ〜３μｍの厚さで形成する。
続いて、フォトリソグラフィ法を用いて絶縁層７６２をエッチングして、導電層７５７、７５９、７６１を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成する。導電層は、プラズマＣＶＤ法やスパッタリング法を用いて、導電性材料により形成する。次に、導電層をパターン加工して、導電層７６３〜７６５を形成する。なお、導電層７６３、７６４は、記憶素子が含む一対の導電層のうちの一方の導電層となる。従って、好適には、導電層７６３〜７６５は、チタン、又はチタンを主成分とする合金若しくは化合物により、単層又は積層で形成するとよい。チタンは、抵抗値が低いため、記憶素子のサイズを縮小することができ、高集積化を実現することができる。また、導電層７６３〜７６５を形成するためのエッチング工程においては、下層の薄膜トランジスタ７４４〜７４８にダメージを与えないために、ウエットエッチング加工を行うとよく、エッチング剤にはフッ化水素酸（ＨＦ）又はアンモニアと過酸化水素の水溶液を用いるとよい。
次に、導電層７６３〜７６５を覆うように、絶縁層７６６を形成する。絶縁層７６６は、ＳＯＧ法、液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層７６６は、好適には、０．７５μｍ〜３μｍの厚さで形成する。続いて、フォトリソグラフィ法を用いて、絶縁層７６６をエッチングして、導電層７６３〜７６５を露出させるコンタクトホール７６７〜７６９を形成する。
次に、導電層７６５に接するようにアンテナとして機能する導電層７８６を形成する（図１０（Ａ））。導電層７８６は、プラズマＣＶＤ法、スパッタリング法、印刷法、液滴吐出法等を用いて、導電性材料により形成する。好ましくは、導電層７８６は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電層７８６は、スクリーン印刷法により、銀を含むペーストを用いて膜を形成し、その後、５０〜３５０度の加熱処理を行って形成する。又は、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。アルミニウム層のパターン加工は、ウエットエッチングによる加工を用いるとよく、ウエットエッチングによる加工後は２００〜３００度の加熱処理を行うとよい。
次に、導電層７６３、７６４に接するように有機化合物層７８７を形成する（図１０（Ｂ））。有機化合物層７８７は、蒸着法、液滴吐出法、スピンコート法、スクリーン印刷法等により形成する。続いて、有機化合物層７８７に接するように、導電層７７１を形成する。導電層７７１は、スパッタリング法や蒸着法等により形成する。
以上の工程を経て、導電層７６３、有機化合物層７８７および導電層７７１の積層体からなる記憶素子７８９と、導電層７６４、有機化合物層７８７および導電層７７１の積層体からなる記憶素子７９０が完成する。
なお、上記の作製工程では、有機化合物層７８７の耐熱性が強くないため、アンテナとして機能する導電層７８６を形成する工程の後に、有機化合物層７８７を形成する工程を行うことを特徴とする。
次に、記憶素子７８９、７９０、アンテナとして機能する導電層７８６を覆うように、ＳＯＧ法、液滴吐出法等により、保護層として機能する絶縁層７７２を形成する。絶縁層７７２は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層、有機材料により形成した層、好ましくはエポキシ樹脂により形成した層を用いる。
次に、薄膜集積回路７９１を基板７０１から剥離する。ここでは、レーザビーム（例えばＵＶ領域の波長のレーザ光）を照射することによって開口部７７３、７７４を形成後（図１１（Ａ））、物理的な力を用いて基板７０１から薄膜集積回路７９１を剥離することができる。また、開口部７７３、７７４を形成後、基板７０１から薄膜集積回路７９１を剥離する前に、開口部７７３、７７４にエッチング剤を導入して、剥離層７０２を除去した後（図１１（Ｂ））に剥離してもよい。エッチング剤は、フッ化ハロゲンまたはハロゲン化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ３）を使用する。このエッチングプロセスによって剥離層７０２を除去することにより、薄膜集積回路７９１は、基板７０１から剥離された状態となる。なお、剥離層７０２は、全て除去せず一部分を残存させてもよい。こうすることによって、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。また、剥離層７０２の一部を残存させることで、剥離層７０２の除去プロセス後でも、基板７０１上に薄膜集積回路７９１を保持しておくことが可能となる。
薄膜集積回路７９１が剥離された基板７０１は、製造コストの削減のために、再利用するとよい。また、絶縁層７７２は、剥離層７０２を除去した後に、薄膜集積回路７９１が飛散しないように形成したものである。薄膜集積回路７９１は小さく薄く軽いために、剥離層７０２を除去した後は、基板７０１に密着していないために飛散しやすい。しかしながら、薄膜集積回路７９１上に絶縁層７７２を形成することで、薄膜集積回路７９１に絶縁層７７２の重みが付くため、基板７０１からの飛散を防止することができる。また、薄膜集積回路７９１単体では薄くて軽いが、絶縁層７７２を形成することで、巻かれた形状になることがなく、ある程度の強度を確保することができる。
次に、薄膜集積回路７９１の一方の面を、第２の基体７７６に接着させて、基板７０１から完全に剥離する。続いて、薄膜集積回路７９１の他方の面を、第１の基体７７５に接着させ、その後加熱処理と加圧処理の一方又は両方を行って、薄膜集積回路７９１を、第１の基体７７５と第２の基体７７６により封止する。これにより、図７（Ｂ）に示す半導体装置を作製することができる。第１の基体７７５と第２の基体７７６は、ポリプロピレン、ポリエステル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどを用いることができる。フィルムは、熱圧着により被処理体（すなわち、薄膜集積回路７９１）と接着される。加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により被処理体に接着する。また、第１の基体７７５と第２の基体７７６の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層を用いることができる。
以上の工程により、記憶素子およびアンテナを有する非接触でデータの入出力が可能な半導体装置を作製することができる。
本実施の形態に示す半導体装置では、凸部が設けられた絶縁層上に形成された半導体層を溶融して平坦化することにより、ソース領域又はドレイン領域の膜厚をチャネル形成領域の膜厚より厚く形成する。ソース領域又はドレイン領域の膜厚がチャネル形成領域の膜厚と比較して大きいためイオンドープ法等による不純物元素の添加後に行われる、不純物元素の熱活性化のための熱処理における結晶性回復に有利であり、ソース領域又はドレイン領域の高抵抗化を抑制することができる。また、チャネル形成領域の膜厚がソース領域又はドレイン領域の膜厚と比較して小さいためＳ値を小さくでき、オン電流の低下を抑制することができる。また、半導体層を溶融して平坦化するため、プロセスを増加させることなく容易に半導体装置を作製することが可能である。従って、Ｓ値が小さく且つオン電流の低下が抑えられた応答性のよい半導体装置を容易に作製することが可能である。
（実施の形態３）
本実施の形態では、非接触でデータの入出力が可能である半導体装置のブロック図の一例について説明する。なお、非接触でデータの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。
図１２に非接触でデータの入出力が可能である半導体装置の構成を説明するブロック図を示す。非接触でデータの入出力が可能である半導体装置８００は、非接触でリーダ／ライタとデータを交信する機能を有し、高周波回路８１０、電源回路８２０、リセット回路８３０、クロック発生回路８４０、データ復調回路８５０、データ変調回路８６０、他の回路の制御を行う制御回路８７０、記憶回路８８０およびアンテナ８９０を有している。なお、図１２に示す記憶回路８８０は図７に示すメモリ部２０２に相当し、図１２に示す高周波回路８１０、電源回路８２０、リセット回路８３０、クロック発生回路８４０、データ復調回路８５０、データ変調回路８６０、及び制御回路８７０は図７に示す集積回路部２０１に相当し、図１２に示すアンテナ８９０は図７に示すアンテナ３０３に相当する。
高周波回路８１０はアンテナ８９０より信号を受信して、データ変調回路８６０より受信した信号をアンテナ８９０から出力する回路であり、電源回路８２０は受信信号から電源電位を生成する回路であり、リセット回路８３０は受信信号からリセット信号を生成する回路であり、クロック発生回路８４０はアンテナ８９０から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路８５０は受信信号を復調して制御回路８７０に出力する回路であり、データ変調回路８６０は制御回路８７０から受信した信号を変調する回路である。また、制御回路８７０としては、例えばコード抽出回路９１０、コード判定回路９２０、ＣＲＣ判定回路９３０および出力ユニット回路９４０が設けられている。なお、コード抽出回路９１０は制御回路８７０に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２０は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路９３０は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９０により無線信号が受信される。無線信号は高周波回路８１０を介して電源回路８２０に送られ、高電源電位（以下、ＶＤＤと記す。）が生成される。ＶＤＤは半導体装置８００が有する各回路に供給される。また、高周波回路８１０を介してデータ復調回路８５０に送られた信号は復調される（以下、復調信号と記す）。さらに、高周波回路８１０を介してリセット回路８３０およびクロック発生回路８４０を通った信号及び復調信号は制御回路８７０に送られる。制御回路８７０に送られた信号は、コード抽出回路９１０、コード判定回路９２０およびＣＲＣ判定回路９３０等によって解析される。そして、解析された信号にしたがって、記憶回路８８０内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４０を通って符号化される。さらに、符号化された半導体装置８００の情報はデータ変調回路８６０を通って、アンテナ８９０により無線信号に載せて送信される。なお、半導体装置８００を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通であり、ＶＳＳはＧＮＤとすることができる。また、上記した薄膜トランジスタに代表される半導体素子を用いて高周波回路８１０、電源回路８２０、リセット回路８３０、クロック発生回路８４０、データ復調回路８５０、データ変調回路８６０、他の回路の制御を行う制御回路８７０、記憶回路８８０等を形成することができる。
このように、リーダ／ライタから半導体装置８００に信号を送り、当該半導体装置８００から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
また、半導体装置８００は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
次に、非接触でデータの入出力が可能な半導体装置の利用形態の一例について図１３を用いて説明する。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図１３（Ａ））。品物３２２０に含まれる半導体装置３２３０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、リーダ／ライタ３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図１３（Ｂ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、種々の品物の高機能化と高付加価値化を実現する。
本実施の形態の半導体装置は、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体等、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して、本発明の半導体装置の利用形態を図１４、図１５を用いて説明する。
図１４（Ａ）は、本発明に係るＩＤラベルの完成品の状態の一例である。ラベル台紙（セパレート紙）１１８上に、ＩＣチップ１１０を内蔵した複数のＩＤラベル２０（ＩＤシール）が形成されている。ＩＤラベル２０は、ボックス１１９内に収納されている。また、ＩＤラベル２０上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）が記されており、一方、内蔵されているＩＣチップ１１０には、その商品（又は商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、ＩＣチップ１１０内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができ、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスすることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、消去等ができない仕組みになっている。
図１４（Ｂ）は、本発明に係るＩＣチップを内蔵したＩＤタグ１２０を示している。ＩＤタグを商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、ＩＤタグを備えることにより、所謂トレーサビリティ（ｔｒａｃｅａｂｌｉｔｙ；複雑化した製造、流通の各段階で問題が生じた場合に、経路を遡ることによって、その原因を迅速に把握できる態勢を整えること。）に優れた商品を流通させることができる。
図１４（Ｃ）は、本発明に係るＩＤカード４１の完成品の状態の一例である。上記ＩＤカードとしては、キャッシュカード、クレジットカード、プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆるカード類が含まれる。
図１４（Ｄ）は、本発明に係るＩＣチップ１１０を内蔵した無記名債券１２２の完成品の状態の一例である。上記無記名債券類としては、切手、切符、チケット、入場券、商品券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論これらに限定されるものではない。また、無記名債権に限らず小切手、証券、約束手形等の有価証券類、運転免許証、住民票等の証書類等にＩＣチップを設けることもできる。
図１４（Ｅ）は、ＩＣチップ１１０を内蔵した商品を包装するための包装用フィルム類１２７を示している。包装用フィルム類１２７は、例えば、下層フィルム上に、ＩＣチップを任意にばらまき、上層フィルムで覆うことによって作製することができる。包装用フィルム類１２７は、ボックス１２９に収納されており、所望の量だけカッター１２８で切り離して利用することができる。なお、包装用フィルム類１２７としての素材は特に制限されない。例えば、薄膜樹脂、アルミ箔、紙等を用いることができる。
図１５は本発明に係るＩＤラベル２０を貼付した書籍１２３、図１５（Ｂ）は本発明に係るＩＣチップ１１０を内蔵したＩＤラベル２０を貼付したペットボトル１２４を示している。なお、ＩＤラベルを設ける物品はこれらに限定されない。お弁当等の包装紙等の包装用容器類、ＤＶＤソフト、ビデオテープ等の記録媒体、自転車等の車両、船舶等の乗物類、鞄、眼鏡等の身の回り品、食料品、飲料等の食品類、衣服、履物等の衣類、医療器具、健康器具等の保健用品類、家具、照明器具等の生活用品類、医薬品、農薬等の薬品類、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等の電子機器等様々な物品にＩＤラベルを設けることができる。本発明に用いられるＩＤラベル２０は非常に薄いため、上記書籍等の物品にＩＤラベル２０を搭載しても、機能、デザイン性を損ねることがない。更に、本発明に係るＩＣチップ１１０が非接触でデータの入出力が可能である場合、アンテナを薄膜集積回路の一部として一体形成でき、曲面を有する商品に直接転写することが容易になる。
図１５（Ｃ）は、果物類１３１の生鮮食品に、直接ＩＤラベル２０を貼り付けた状態を示している。また、図１５（Ｄ）は、ＩＣチップ１１０を内蔵した包装用フィルム類１２７によって、野菜類１３０等の生鮮食品を包装した一例を示している。なお、ＩＤラベルを商品に貼り付けた場合、剥がされる可能性があるが、包装用フィルム類によって商品をくるんだ場合、包装用フィルム類を剥がすのは困難であるため防犯対策上のメリットがある。
紙幣、硬貨、有価証券類、証書類、無記名債券類等にＲＦＩＤタグを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦＩＤタグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等にＲＦＩＤタグを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。ＲＦＩＤタグは、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージならば当該有機樹脂に埋め込んだりするとよい。
このように、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦＩＤタグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類、保健用品類、薬品類等にＲＦＩＤタグを設けることにより、偽造や盗難を防止することができる。また、本発明の半導体装置は薄いため、動物等の生き物に容易に埋め込むことが可能であり、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にＲＦＩＤタグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
以上のように、本実施の形態の半導体装置は物品あればどのようなものにでも設けて使用することができる。
本発明の半導体装置の構成を説明する上面図及び断面図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の薄膜トランジスタの作製工程を説明する図。 本発明の薄膜トランジスタの構成を説明する図。 本発明の半導体装置の構成を説明する上面図及び断面図。 本発明の半導体装置の作製工程を説明する断面図。 本発明の半導体装置の作製工程を説明する断面図。 本発明の半導体装置の作製工程を説明する断面図。 本発明の半導体装置の作製工程を説明する断面図。 本発明の半導体装置の構成を説明するブロック図。 本発明の半導体装置の利用形態を説明する図。 本発明の半導体装置の利用形態を説明する図。 本発明の半導体装置の利用形態を説明する図。 本発明の半導体装置の構成を説明する図。
符号の説明
３０ 基板
３１ 絶縁層
３２ 半導体層
３３ ゲート絶縁層
３４ 導電層
２０３ 絶縁層
２０４ 導電層
２０５ 薄膜トランジスタ
３２ａ チャネル形成領域
３２ｂ 不純物領域
３２ｃ 不純物領域

Claims (18)

  1. 絶縁基板上に設けられた第１の絶縁層と、
    前記第１の絶縁層上に設けられた複数の第２の絶縁層と、
    前記第１の絶縁層及び前記複数の第２の絶縁層上に設けられた結晶質半導体層と、を有し、
    前記第１の絶縁層と前記複数の第２の絶縁層によって凹部と凸部が設けられ、
    前記結晶質半導体層は、前記凸部上にチャネル形成領域と、前記凹部上にソース領域又はドレイン領域とを有し、
    前記結晶質半導体層は、非晶質半導体層を溶融することにより形成されることを特徴とする半導体装置。
  2. 請求項１において、
    前記複数の第２の絶縁層の形状は、ストライプパターンであることを特徴とする半導体装置。
  3. 絶縁基板上に設けられた第１の絶縁層と、
    前記第１の絶縁層上に設けられた第２の絶縁層と、
    前記第２の絶縁層上にチャネル形成領域と、前記第１の絶縁層上であって前記第２の絶縁層が設けられない部分にソース領域又はドレイン領域とを有する結晶質半導体層と、を有し、
    前記結晶質半導体層は、非晶質半導体層を溶融することにより形成されることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記結晶質半導体層上に設けられた第３の絶縁層と、
    前記第３の絶縁層を介して前記チャネル形成領域上に設けられた導電層と、を有することを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記チャネル形成領域の膜厚は１０ｎｍ以上５０ｎｍ以下であることを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記ソース領域又は前記ドレイン領域の膜厚が、前記チャネル形成領域の膜厚よりも厚いことを特徴とする半導体装置。
  7. 絶縁基板上に第１の絶縁層を形成し、
    前記第１の絶縁層上に複数の第２の絶縁層を形成し、
    前記第１の絶縁層と前記複数の第２の絶縁層によって設けられる凹部及び凸部上に非晶質半導体層を形成し、
    前記非晶質半導体層にレーザビームを照射して結晶質半導体層を形成し、
    前記結晶質半導体層の一部に不純物元素を添加することによって、前記凹部上の前記結晶質半導体層に前記不純物元素が添加されたソース領域又はドレイン領域と、前記凸部上の前記結晶質半導体層に前記不純物元素が添加されないチャネル形成領域とを形成することを特徴とする半導体装置の作製方法。
  8. 請求項７において、
    前記複数の第２の絶縁層は、前記第１の絶縁層上に層を設け、当該層をエッチングすることによりストライプパターンに形成することを特徴とする半導体装置の作製方法。
  9. 請求項７において、
    前記複数の第２の絶縁層は、前記第１の絶縁層上に層を設け、当該層をエッチングすることによりストライプパターンに形成し、
    前記レーザビームは線状ビームであり、
    前記ストライプパターンが延在する方向と平行な方向に前記レーザビームを走査することを特徴とする半導体装置の作製方法。
  10. 請求項７乃至請求項９のいずれか一項において、
    前記結晶質半導体層上に第３の絶縁層を形成し、
    前記第３の絶縁層を介して前記凸部上に導電層を形成し、
    前記導電層をマスクとして、前記結晶質半導体層の一部に前記不純物元素を添加することを特徴とする半導体装置の作製方法。
  11. 絶縁基板上に第１の絶縁層を形成し、
    前記第１の絶縁層上に第２の絶縁層を形成し、
    前記第１の絶縁層及び前記第２の絶縁層上に非晶質半導体層を形成し、
    前記非晶質半導体層にレーザビームを照射して結晶質半導体層を形成し、
    前記結晶質半導体層の一部に不純物元素を添加することによって、前記第１の絶縁層上であって前記第２の絶縁層が設けられない部分に形成された結晶質半導体層に前記不純物元素が添加されたソース領域又はドレイン領域と、前記第２の絶縁層上の前記結晶質半導体層に前記不純物元素が添加されないチャネル形成領域とを形成することを特徴とする半導体装置の作製方法。
  12. 請求項１１において、
    前記第２の絶縁層は、前記第１の絶縁層上に層を設け、当該層をエッチングすることによりストライプパターンに形成することを特徴とする半導体装置の作製方法。
  13. 請求項１１において、
    前記第２の絶縁層は、前記第１の絶縁層上に層を設け、当該層をエッチングすることによりストライプパターンに形成し、
    前記レーザビームは線状ビームであり、
    前記ストライプパターンが延在する方向と平行な方向に前記レーザビームを走査することを特徴とする半導体装置の作製方法。
  14. 請求項１１乃至請求項１３のいずれか一項において、
    前記結晶質半導体層上に第３の絶縁層を形成し、
    前記第３の絶縁層を介して前記第２の絶縁層上に導電層を形成し、
    前記導電層をマスクとして、前記結晶質半導体層の一部に前記不純物元素を添加することを特徴とする半導体装置の作製方法。
  15. 請求項７乃至請求項１４のいずれか一項において、
    前記非晶質半導体層に前記レーザビームを照射することによって、前記非晶質半導体層が溶融されることを特徴とする半導体装置の作製方法。
  16. 請求項７乃至請求項１５のいずれか一項において、
    前記レーザビームは、連続発振のレーザから発振するレーザビーム又は１０ＭＨｚ以上の周波数で発振するレーザビームであることを特徴とする半導体装置の作製方法。
  17. 請求項７乃至請求項１６のいずれか一項において、
    前記チャネル形成領域の膜厚は１０ｎｍ以上５０ｎｍ以下であることを特徴とする半導体装置の作製方法。
  18. 請求項７乃至請求項１７のいずれか一項において、
    前記ソース領域又は前記ドレイン領域の膜厚が、前記チャネル形成領域の膜厚よりも厚いことを特徴とする半導体装置の作製方法。
JP2008022286A 2007-03-08 2008-02-01 半導体装置及びその作製方法 Withdrawn JP2008252068A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008022286A JP2008252068A (ja) 2007-03-08 2008-02-01 半導体装置及びその作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007058582 2007-03-08
JP2008022286A JP2008252068A (ja) 2007-03-08 2008-02-01 半導体装置及びその作製方法

Publications (2)

Publication Number Publication Date
JP2008252068A true JP2008252068A (ja) 2008-10-16
JP2008252068A5 JP2008252068A5 (ja) 2011-03-03

Family

ID=39537447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008022286A Withdrawn JP2008252068A (ja) 2007-03-08 2008-02-01 半導体装置及びその作製方法

Country Status (4)

Country Link
US (2) US8143118B2 (ja)
EP (1) EP1968111A3 (ja)
JP (1) JP2008252068A (ja)
KR (1) KR101447020B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014199950A (ja) * 2008-11-07 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
JP2015198176A (ja) * 2014-04-01 2015-11-09 東洋紡株式会社 フレキシブル電子デバイスの製造方法
JP2019525478A (ja) * 2016-08-11 2019-09-05 クアルコム，インコーポレイテッド 裏面半導体成長

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
USD602922S1 (en) * 2008-05-09 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Contactless data carrier
USD605642S1 (en) * 2008-09-10 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Contactless data carrier
JP5917035B2 (ja) * 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置
JP2014043437A (ja) 2012-08-03 2014-03-13 Semiconductor Energy Lab Co Ltd 有機化合物、発光素子、発光装置、電子機器、及び照明装置
KR20150006685A (ko) * 2013-07-09 2015-01-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US20200352028A1 (en) * 2017-04-13 2020-11-05 Nitride Solutions Inc. Device for thermal conduction and electrical isolation
KR102623558B1 (ko) 2018-11-14 2024-01-10 삼성디스플레이 주식회사 표시 장치
WO2021026283A1 (en) * 2019-08-07 2021-02-11 Applied Materials, Inc. Modified stacks for 3d nand

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299278A (ja) * 1987-05-29 1988-12-06 Agency Of Ind Science & Technol 薄膜半導体装置の製造方法
JPH0423473A (ja) * 1990-05-18 1992-01-27 Sharp Corp 極薄膜再結晶化シリコン基板の形成方法
JPH08316487A (ja) * 1995-05-17 1996-11-29 Sanyo Electric Co Ltd 薄膜半導体装置の製造方法
JP2003257864A (ja) * 2001-12-28 2003-09-12 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の生産システム

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6148975A (ja) 1984-08-16 1986-03-10 Seiko Epson Corp 薄膜トランジスタ
JPH0276264A (ja) 1988-09-12 1990-03-15 Sony Corp Ｓｏｉ型半導体装置
JPH0513762A (ja) 1991-07-05 1993-01-22 Sharp Corp 薄膜トランジスタにおけるコンタクトホールの形成方法
JPH05110099A (ja) 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH05198594A (ja) 1992-01-21 1993-08-06 Fujitsu Ltd 半導体装置及びその製造方法
US5498904A (en) * 1994-02-22 1996-03-12 Sanyo Electric Co., Ltd. Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same
JP3229750B2 (ja) * 1994-02-22 2001-11-19 三洋電機株式会社 多結晶半導体膜、それを用いた半導体装置及び太陽電池
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JPH0936376A (ja) 1995-07-19 1997-02-07 Sony Corp 薄膜半導体装置の製造方法
JPH11111998A (ja) * 1997-10-06 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
US6599788B1 (en) * 1999-08-18 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3645755B2 (ja) 1999-09-17 2005-05-11 日本電気株式会社 薄膜トランジスタおよびその製造方法
JP4776773B2 (ja) * 1999-12-10 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100352022C (zh) * 1999-12-10 2007-11-28 株式会社半导体能源研究所 半导体器件及其制造方法
GB2358081B (en) * 2000-01-07 2004-02-18 Seiko Epson Corp A thin-film transistor and a method for maufacturing thereof
US6420218B1 (en) * 2000-04-24 2002-07-16 Advanced Micro Devices, Inc. Ultra-thin-body SOI MOS transistors having recessed source and drain regions
US7189997B2 (en) * 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR100425167B1 (ko) * 2001-07-10 2004-03-30 엘지.필립스 엘시디 주식회사 평판형 표시장치의 결합구조
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP4030759B2 (ja) 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 表示装置の作製方法
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TW200302511A (en) * 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
CN100350617C (zh) * 2002-03-05 2007-11-21 株式会社半导体能源研究所 半导体元件和使用半导体元件的半导体装置
US6841434B2 (en) * 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
JP4522660B2 (ja) * 2003-03-14 2010-08-11 シャープ株式会社 薄膜トランジスタ基板の製造方法
TWI241637B (en) * 2004-07-08 2005-10-11 Au Optronics Corp Method for manufacturing polysilicon layer
US7829394B2 (en) * 2005-05-26 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2007058582A (ja) 2005-08-24 2007-03-08 Fujitsu Ltd 電子機器および基板アセンブリ
US8048749B2 (en) * 2007-07-26 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299278A (ja) * 1987-05-29 1988-12-06 Agency Of Ind Science & Technol 薄膜半導体装置の製造方法
JPH0423473A (ja) * 1990-05-18 1992-01-27 Sharp Corp 極薄膜再結晶化シリコン基板の形成方法
JPH08316487A (ja) * 1995-05-17 1996-11-29 Sanyo Electric Co Ltd 薄膜半導体装置の製造方法
JP2003257864A (ja) * 2001-12-28 2003-09-12 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の生産システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014199950A (ja) * 2008-11-07 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US10158005B2 (en) 2008-11-07 2018-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015198176A (ja) * 2014-04-01 2015-11-09 東洋紡株式会社 フレキシブル電子デバイスの製造方法
JP2019525478A (ja) * 2016-08-11 2019-09-05 クアルコム，インコーポレイテッド 裏面半導体成長
JP7158373B2 (ja) 2016-08-11 2022-10-21 クアルコム，インコーポレイテッド 裏面半導体成長

Also Published As

Publication number Publication date
US20120146144A1 (en) 2012-06-14
US20080220570A1 (en) 2008-09-11
KR20080082478A (ko) 2008-09-11
US9130051B2 (en) 2015-09-08
EP1968111A3 (en) 2014-12-03
KR101447020B1 (ko) 2014-10-06
US8143118B2 (en) 2012-03-27
EP1968111A2 (en) 2008-09-10

Similar Documents

Publication Publication Date Title
JP2008252068A (ja) 半導体装置及びその作製方法
US8716834B2 (en) Semiconductor device including antenna
JP5461788B2 (ja) 半導体装置及びその作製方法
JP4942998B2 (ja) 半導体装置及び半導体装置の作製方法
US7767516B2 (en) Semiconductor device, manufacturing method thereof, and manufacturing method of antenna
JP5523593B2 (ja) 半導体装置
CN101111938B (zh) 半导体器件和制造它的方法
JP2008217776A (ja) 半導体装置
JP5322408B2 (ja) 半導体装置及びその作製方法
JP2008147640A (ja) 半導体装置および半導体装置の作製方法
JP5100012B2 (ja) 半導体装置及びその作製方法
JP5411456B2 (ja) 半導体装置
US7745827B2 (en) Memory device
JP5657069B2 (ja) 半導体装置
JP5089037B2 (ja) 半導体装置の作製方法
JP5027470B2 (ja) 記憶装置
JP5105915B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110118

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130422