[go: up one dir, main page]

JP2008013848A - 成膜装置及び成膜方法 - Google Patents

成膜装置及び成膜方法 Download PDF

Info

Publication number
JP2008013848A
JP2008013848A JP2007148856A JP2007148856A JP2008013848A JP 2008013848 A JP2008013848 A JP 2008013848A JP 2007148856 A JP2007148856 A JP 2007148856A JP 2007148856 A JP2007148856 A JP 2007148856A JP 2008013848 A JP2008013848 A JP 2008013848A
Authority
JP
Japan
Prior art keywords
film
gas
film forming
source gas
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007148856A
Other languages
English (en)
Other versions
JP2008013848A5 (ja
Inventor
Kenji Matsumoto
賢治 松本
Junichi Koike
淳一 小池
Koji Neishi
浩司 根石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Tokyo Electron Ltd
Original Assignee
Tohoku University NUC
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Tokyo Electron Ltd filed Critical Tohoku University NUC
Priority to JP2007148856A priority Critical patent/JP2008013848A/ja
Priority to PCT/JP2007/061637 priority patent/WO2007142329A1/ja
Priority to KR1020087029964A priority patent/KR20090009962A/ko
Priority to US12/303,831 priority patent/US20100233876A1/en
Publication of JP2008013848A publication Critical patent/JP2008013848A/ja
Publication of JP2008013848A5 publication Critical patent/JP2008013848A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】例えばＣｕＭｎ合金膜やＭｎ膜等を、ＣＶＤ等の熱処理によって形成することにより、微細な凹部でも、高いステップカバレッジで埋め込むことができ、しかも、同一の処理装置で連続的な処理を行うようにして装置コストを大幅に低減化することができる成膜方法を提供する。
【解決手段】真空引き可能になされた処理容器１４内で、銅を含む銅含有原料ガスと遷移金属を含む遷移金属含有原料ガスと還元ガスとにより被処理体の表面に、熱処理により薄膜を形成する。これにより、例えばＣｕＭｎ合金膜やＭｎ膜等を、ＣＶＤ等の熱処理によって形成することにより、微細な凹部でも、高いステップカバレッジで埋め込むことができる。
【選択図】図２

Description

本発明は、半導体ウエハ等の被処理体の表面に、例えばシード膜として銅マンガン（ＣｕＭｎ）合金膜やマンガン（Ｍｎ）膜を形成するための成膜装置及び成膜方法に関する。
一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理やパターンエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、半導体デバイスの更なる高集積化及び高微細化の要請より、線幅やホール径が益々微細化されている。そして、配線材料や、トレンチ、ホールなどの凹部内への埋め込み材料としては、各種寸法の微細化により、より電気抵抗を小さくする必要から電気抵抗が非常に小さくて且つ安価である銅を用いる傾向にある（特許文献１）。そして、この配線材料や埋め込み材料として銅を用いる場合には、その下層への銅の拡散バリヤ性等を考慮して、一般的にはタンタル金属（Ｔａ）やタンタル窒化膜（ＴａＮ）等がバリヤ層として用いられる。
そして、上記凹部内を埋め込むには、まずプラズマスパッタ装置内にて、この凹部内の壁面全体を含むウエハ表面全面に銅膜よりなる薄いシード膜を形成し、次にウエハ表面全体に銅メッキ処理を施すことにより、凹部内を完全に埋め込むようになっている。その後、ウエハ表面の余分な銅薄膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理等により研磨処理して取り除くようになっている。
この点については図７を参照して説明する。図７は半導体ウエハの凹部の従来の埋め込み工程を示す図である。この半導体ウエハＷに形成された、例えば層間絶縁膜などの絶縁層１の表面には、ビアホールやスルーホールや溝（トレンチやＤｕａｌ Ｄａｍａｓｃｅｎｅ構造）等に対応する凹部２が形成されており、この凹部２の底部には、例えば銅よりなる下層の配線層３が露出状態で形成されている。上記凹部２は設計ルールの微細化に伴ってその幅、或いは内径は例えば１２０ｎｍ程度と非常に小さくなっており、アスペクト比は例えば２〜４程度になっている。なお、拡散防止膜およびエッチングストップ膜等については、図示を省略し形状を単純化して記載している。
この半導体ウエハＷの表面には上記凹部２内の内面も含めて略均一に例えばＴａＮ膜及びＴａ膜の積層構造よりなるバリヤ層４がプラズマスパッタ装置にて予め形成されている（図７（Ａ）参照）。そして、プラズマスパッタ装置にて上記凹部２内の表面を含むウエハ表面全体に亘って金属膜として薄い銅膜よりなるシード膜６を形成する（図７（Ｂ）参照）。このシード膜６をプラズマスパッタ装置内で形成する際、半導体ウエハ側に高周波のバイアス電力を印加して、銅の金属イオンの引き込みを効率良く行うようになっている。更に、上記ウエハ表面に銅メッキ処理を施すことにより上記凹部２内を例えば銅膜よりなる金属膜８で埋め込むようになっている（図７（Ｃ）参照）。その後は、上記ウエハ表面の余分な金属膜８、シード膜６及びバリヤ層４を上記したＣＭＰ処理等を用いて研磨処理して取り除くことになる。
ところで、最近にあっては、上記バリヤ層の更なる信頼性の向上を目標として種々の開発がなされており、中でも上記Ｔａ膜やＴａＮ膜に代えてＭｎ膜やＣｕＭｎ合金膜を用いた自己形成バリヤ層が注目されている（特許文献２）。このＭｎ膜やＣｕＭｎ合金膜は、スパッタリングにより成膜されて、更にこのＭｎ膜やＣｕＭｎ合金膜自体がシード膜となるので、この上方にＣｕメッキ層を直接形成でき成膜後にアニールを施すことで自己整合的に下層の絶縁膜であるＳｉＯ２ 層と反応して、このＳｉＯ２ 層とＭｎ膜やＣｕＭｎ合金膜との境界部分にＭｎＳｉｘＯｙ（ｘ、ｙ：任意の整数）膜というバリヤ膜が形成されるため、製造工程数も削減できる、という利点を有する。
更には、このＭｎ膜やＣｕＭｎ合金膜中のＭｎは、例えばＣｕ膜をＣＶＤ法により成膜した際にＣｕ膜中に取り込まれたハロゲン元素と優先的に結合してこのハロゲン元素をＣｕ膜中からトラップし、Ｃｕ膜配線の膜質を改良して配線の信頼性を向上させることができる、という利点も有する。
特開２００４−１０７７４７号公報 特開２００５−２７７３９０号公報
ところで、現状の実用レベルでは上記ＣｕＭｎ合金はスパッタリング法でしか形成することができないが、将来的に予想される極微細パターン、例えば線幅や穴径が３２ｎｍ以下のトレンチやホールに対しては、スパッタリング法では十分に対応することができず、ステップカバレッジ（段差被覆性）が劣る結果、凹部の埋め込みが不十分になる恐れが高い。
また上述したように、シード膜６の形成工程、メッキ処理工程及びアニール工程では、それぞれ各工程に対応した異なる装置、例えばスパッタ装置、電解メッキ処理及びアニール装置を用いなければならず、装置コスト（設備コスト）の増大を余儀なくされる、という問題があった。
更には、上記シード膜６の形成工程と埋め込み工程はｉｎ−ｓｉｔｕで行うことができないため、すなわちシード膜６の形成後に、半導体ウエハを埋め込み装置へ搬送する際に、半導体ウエハは清浄空気よりなる大気中を搬送されるので、反応性の高いＣｕＭｎ合金膜が酸化されてしまい、この結果、銅の埋め込み成膜を阻害したり、或いはシード膜中のＭｎ成分が酸化して形成されるＭｎ酸化物がコンタクト抵抗を高めてしまう、といった問題があった。
また、スパッタによる成膜では、凹部の底部には、その側壁よりも厚くシード膜が形成されるので、アニール処理によって凹部の側壁に十分に薄いＭｎＳｉｘＯｙ膜が生じても、底部の部分では銅に比べて抵抗値が高いマンガンやその酸化物が大量に残存してしまい、この点よりもコンタクト抵抗が一層高くなってしまう、といった問題があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、例えばＣｕＭｎ合金膜やＭｎ膜等を、ＣＶＤ等の熱処理によって形成することにより、微細な凹部でも、高いステップカバレッジで埋め込むことができ、しかも、同一の処理装置で連続的な処理を行うようにして装置コストを大幅に低減化することができる成膜方法及び成膜装置を提供することにある。
請求項１に係る発明は、真空引き可能になされた処理容器内で、銅を含む銅含有原料ガスと遷移金属を含む遷移金属含有原料ガスと還元ガスとにより被処理体の表面に、熱処理により薄膜を形成するようにしたことを特徴とする成膜方法である。
このように、真空引き可能になされた処理容器内で、銅を含む銅含有原料ガスと遷移金属を含む遷移金属含有原料ガスと還元ガスとにより被処理体の表面に、熱処理により薄膜を形成するようにしたので、微細な凹部でも、高いステップカバレッジで埋め込むことができ、しかも、同一の処理装置で連続的な処理を行うようにして装置コストを大幅に低減化することができる。
請求項２に係る発明は、真空引き可能になされた処理容器内で、遷移金属を含む遷移金属含有原料ガスと還元ガスとにより被処理体の表面に、熱処理により薄膜を形成するようにしたことを特徴とする成膜方法である。
このように、真空引き可能になされた処理容器内で、遷移金属を含む遷移金属含有原料ガスと還元ガスとにより被処理体の表面に、熱処理により薄膜を形成するようにしたので、微細な凹部でも、高いステップカバレッジで埋め込むことができ、しかも、同一の処理装置で連続的な処理を行うようにして装置コストを大幅に低減化することができる。
この場合、例えば請求項３に規定するように、前記熱処理は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法である。
また例えば請求項４に規定するように、前記熱処理は、前記原料ガスと前記還元ガスとを交互に繰り返し供給して成膜を行うＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法である。
また例えば請求項５に規定するように、前記熱処理は、前記２つの原料ガスを間欠期間を挟んで交互に繰り返し供給すると共に、前記間欠期間の時に前記還元ガスを供給する。
また例えば請求項６に規定するように、前記薄膜が形成された被処理体上に、ＣＶＤ法により銅膜を堆積して前記被処理体の凹部の埋め込み処理を行うようにする。
また例えば請求項７に規定するように、前記埋め込み処理は、前記薄膜を形成した処理容器内で行う。
これによれば、同一の装置内で、すなわちｉｎ−ｓｉｔｕで連続処理を行うことができるので、不要な金属酸化膜が形成されることを抑制でき、この結果、埋め込み性を改善できると共に、コンタクト抵抗が大きくなることを防止することができる。
また例えば請求項８に規定するように、前記被処理体は、前記埋め込み処理の後の工程でアニール処理が施される。
また例えば請求項９に規定するように、前記アニール処理は、前記薄膜を形成した処理容器内で行う。
また例えば請求項１０に規定するように、前記薄膜が形成された被処理体上に、メッキ法により銅膜を堆積して前記被処理体の凹部の埋め込み処理を行うようにする。
また例えば請求項１１に規定するように、前記被処理体は、前記埋め込み処理の後の工程でアニール処理が施される。
また例えば請求項１２に規定するように、前記薄膜中の銅と遷移金属との組成比を前記薄膜の膜厚方向で変化させるために前記銅含有原料ガス及び／又は前記遷移金属含有原料ガスの供給量を前記熱処理の途中で変化させるようにしている。
また例えば請求項１３に規定するように、前記薄膜中の前記遷移金属の組成比が、前記薄膜内の下層側は大きく、上層側へ行くに従って小さくなるように前記各原料ガスの供給量が制御される。
また例えば請求項１４に規定するように、前記薄膜中に含まれる前記遷移金属の量は、前記遷移金属の純金属の膜厚に換算して０．７〜２．６ｎｍの範囲内である。
また例えば請求項１５に規定するように、前記薄膜の下地膜は、ＳｉＯ２ 膜とＳｉＯＣ膜とＳｉＣＯＨ膜とＳｉＣＮ膜とポーラスシリカ膜とポーラスメチルシルセスキオキサン膜とポリアリレン膜とＳｉＬＫ（登録商標）膜とフロロカーボン膜とよりなる群から選択される１つ以上の膜よりなる。
また例えば請求項１６に規定するように、前記遷移金属含有原料は、有機金属材料、或いは金属錯体材料よりなる。
また例えば請求項１７に規定するように、前記有機金属材料は、Ｍ（Ｒ−Ｃｐ）ｘ（ｘは自然数）である。ただし、Ｍは遷移金属を示し、Ｒはアルキル基を示してＨ、ＣＨ３ 、Ｃ２ Ｈ５ 、Ｃ３ Ｈ７ 、Ｃ４ Ｈ９ よりなる群より選択される１つであり、Ｃｐはシクロペンタンジエニル基（Ｃ５ Ｈ４ ）である。
また例えば請求項１８に規定するように、前記有機金属材料は、Ｍ（Ｒ−Ｃｐ）ｘ（ＣＯ）ｙ（ｘ、ｙは自然数）である。ただし、Ｍは遷移金属を示し、Ｒはアルキル基を示してＨ、ＣＨ３ 、Ｃ２ Ｈ５ 、Ｃ３ Ｈ７ 、Ｃ４ Ｈ９ よりなる群より選択される１つであり、Ｃｐはシクロペンタンジエニル基（Ｃ５ Ｈ４ ）、ＣＯはカルボニル基である。
また例えば請求項１９に規定するように、前記有機金属材料は、遷移金属とＣとＨとからなる。
また例えば請求項２０に規定するように、前記遷移金属は、Ｍｎ、Ｎｂ、Ｚｒ、Ｃｒ、Ｖ、Ｙ、Ｐｄ、Ｎｉ、Ｐｔ、Ｒｈ、Ｔｃ、Ａｌ、Ｍｇ、Ｓｎ、Ｇｅ、Ｔｉ、Ｒｅよりなる群から選択される１以上の金属である。
また例えば請求項２１に規定するように、前記遷移金属はマンガン（Ｍｎ）よりなり、該マンガンを含む有機金属材料は、Ｃｐ２ Ｍｎ［＝Ｍｎ（Ｃ５ Ｈ５ ）２ ］、（ＭｅＣｐ）２ Ｍｎ［＝Ｍｎ（ＣＨ３ Ｃ５ Ｈ４ ）２ ］、（ＥｔＣｐ）２ Ｍｎ［＝Ｍｎ（Ｃ２ Ｈ５ Ｃ５ Ｈ４ ）２ ］、（ｉ−ＰｒＣｐ）２ Ｍｎ［＝Ｍｎ（Ｃ３ Ｈ７ Ｃ５ Ｈ４ ）２ ］、ＭｅＣｐＭｎ（ＣＯ）３ ［＝（ＣＨ３Ｃ５Ｈ４）Ｍｎ（ＣＯ）３ ］、（ｔ−ＢｕＣｐ）２ Ｍｎ［＝Ｍｎ（Ｃ４ Ｈ９ Ｃ５ Ｈ４ ）２ ］、ＣＨ３ Ｍｎ（ＣＯ）５ 、Ｍｎ（ＤＰＭ）３ ［＝Ｍｎ（Ｃ１１Ｈ１９Ｏ２ ）３ ］、Ｍｎ（ＤＭＰＤ）（ＥｔＣｐ）［＝Ｍｎ（Ｃ７ Ｈ１１Ｃ２ Ｈ５ Ｃ５ Ｈ４ ）］、Ｍｎ（ａｃａｃ）２ ［＝Ｍｎ（Ｃ５ Ｈ７ Ｏ２ ）２ ］、Ｍｎ（ＤＰＭ）２［＝Ｍｎ（Ｃ１１Ｈ１９Ｏ２）２ ］、Ｍｎ（ａｃａｃ）３［＝Ｍｎ（Ｃ５Ｈ７Ｏ２）３］、Ｍｎ（ｈｆａｃ）２［＝Ｍｎ（Ｃ５ＨＦ６Ｏ２）３］よりなる群から選択される１以上の材料である。
また例えば請求項２２に規定するように、前記熱処理ではプラズマが併用される。
また例えば請求項２３に規定するように、前記原料ガスと還元ガスとは前記処理容器内で初めて混合される。
また例えば請求項２４に規定するように、前記還元ガスはＨ２ ガスである。
請求項２５に係る発明は、被処理体の表面に、熱処理によって遷移金属を含む薄膜を形成する成膜装置において、真空引き可能になされた処理容器と、前記処理容器内に設けられて前記被処理体を載置するための載置台構造と、前記被処理体を加熱する加熱手段と、前記処理容器内へガスを導入するガス導入手段と、前記ガス導入手段へ原料ガスを供給する原料ガス供給手段と、前記ガス導入手段へ還元ガスを供給する還元ガス供給手段と、を備えたことを特徴とする成膜装置である。
この場合、例えば請求項２６に規定するように、前記原料ガスの種類は複数存在し、前記原料ガス毎に異なる原料ガス流路を有し、該原料ガス流路は途中で合流されている。
また、例えば請求項２７に規定するように、前記原料ガスの種類は複数存在し、前記原料ガス毎に異なる原料ガス流路を有し、該原料ガス流路は途中で合流されることなく前記ガス導入手段のガス入口にそれぞれ共通に接続されている。
また、例えば請求項２８に規定するように、前記原料ガス流路には、該原料ガス流路に流れる前記原料ガスの液化を防止するために加熱するための流路加熱手段が設けられている。
また例えば請求項２９に規定するように、前記原料ガスは、銅を含む銅含有原料ガスと遷移金属を含む遷移金属含有原料ガスとを含む。
また例えば請求項３０に規定するように、前記原料ガスは遷移金属を含む遷移金属含有原料ガスである。
また例えば請求項３１に規定するように、前記還元ガスはＨ２ ガスである。
請求項３２に係る発明は、成膜装置に用いられ、コンピュータ上で動作するコンピュータプログラムを格納した記憶媒体であって、前記コンピュータプログラムは、請求項１乃至２４のいずれか１つに記載の成膜方法を実施するようにステップが組まれていることを特徴とする記憶媒体である。
請求項３３に係る発明は、真空引き可能になされた処理容器と、前記処理容器内に設けられて被処理体を載置するための載置台構造と、前記被処理体を加熱する加熱手段と、前記処理容器内へガスを導入するガス導入手段と、前記ガス導入手段へ原料ガスを供給する原料ガス供給手段と、前記ガス導入手段へ還元ガスを供給する還元ガス供給手段と、装置全体を制御する制御手段とを有する成膜装置を用いて前記被処理体の表面に熱処理によって遷移金属を含む薄膜を形成するに際して、請求項１乃至２４のいずれかに記載した成膜方法を実行するように前記成膜装置を制御するコンピュータ読み取り可能なプログラムを記憶する記憶媒体である。
この場合、例えば請求項３４に記載するように、前記原料ガスは、銅を含む銅含有原料ガスと遷移金属を含む遷移金属含有原料ガスとを含む。
以上説明したように、本発明に係る成膜方法及び成膜装置によれば、次のように優れた作用効果を発揮することができる。
真空引き可能になされた処理容器内で、銅を含む銅含有原料ガスと遷移金属を含む遷移金属含有原料ガスと還元ガスとにより被処理体の表面に、熱処理により薄膜を形成するようにしたので、微細な凹部でも、高いステップカバレッジで埋め込むことができ、しかも、同一の処理装置で連続的な処理を行うようにして装置コストを大幅に低減化することができる。
また、真空引き可能になされた処理容器内で、遷移金属を含む遷移金属含有原料ガスと還元ガスとにより被処理体の表面に、熱処理により薄膜を形成するようにしたので、微細な凹部でも、高いステップカバレッジで埋め込むことができ、しかも、同一の処理装置で連続的な処理を行うようにして装置コストを大幅に低減化することができる。
特に、請求項７に係る発明によれば、同一の装置内で、すなわちｉｎ−ｓｉｔｕで連続処理を行うことができるので、不要な金属酸化膜が形成されることを抑制でき、この結果、埋め込み性を改善できると共に、コンタクト抵抗が大きくなることを防止することができ、ひいては半導体装置の信頼性向上、歩留まりの改善を図ることができる。
特に請求項１２及び１３に係る発明によれば、薄膜中の銅と遷移金属との組成比を薄膜の膜厚方向で変化させるように各原料ガスの供給量を熱処理の途中で変化させるようにしたので、下地膜との密着性を向上させることができる。
更に請求項１４に係る発明によれば、薄膜中に含まれる遷移金属の量を最適化しているので、過剰な量の遷移金属による銅配線の膜質特性の劣化を防止することができる。
以下に、本発明に係る成膜方法と成膜装置の一実施例を添付図面に基づいて詳述する。
図１は本発明に係る成膜装置の一例を示す構成図である。図示するように本発明に係る成膜装置１２は、例えば断面の内部が略円形状になされたアルミニウム製の処理容器１４を有している。この処理容器１４の側壁には、これを加熱するためのヒータ棒等の図示しない容器加熱手段が設けられる。この処理容器１４内の天井部には必要な処理ガス、例えば成膜ガス等を導入するためにガス導入手段であるシャワーヘッド部１６が設けられており、この下面のガス噴射面１８に設けた多数のガス噴射孔２０Ａ、２０Ｂから処理空間Ｓに向けて処理ガスを噴射するようになっている。
このシャワーヘッド部１６内には、中空状の２つに区画されたガス拡散室２２Ａ、２２Ｂが形成されており、ここに導入された処理ガスを平面方向へ拡散した後、各ガス拡散室２２Ａ、２２Ｂにそれぞれ連通された各ガス噴射孔２０Ａ、２０Ｂより吹き出すようになっている。すなわち、ガス噴射孔２０Ａ、２０Ｂはマトリクス状に配置されており、各ガスの噴射孔２０Ａ、２０Ｂより噴射された各ガスを処理空間Ｓで混合するようになっている。
尚、このようなガス供給形態をポストミックスと称す。このシャワーヘッド部１６の全体は、例えばニッケルやハステロイ（登録商標）等のニッケル合金、アルミニウム、或いはアルミニウム合金により形成されている。尚、後述するＡＬＤ法で成膜を行う場合には、シャワーヘッド部１６としてガス拡散室が１つの場合でもよい。そして、このシャワーヘッド部１６と処理容器１４の上端開口部との接合部には、例えばＯリング等よりなるシール部材２４が介在されており、処理容器１４内の気密性を維持するようになっている。
また、処理容器１４の側壁には、この処理容器１４内に対して被処理体としての半導体ウエハＷを搬入搬出するための搬出入口２６が設けられると共に、この搬出入口２６には気密に開閉可能になされたゲートバルブ２８が設けられている。
そして、この処理容器１４の底部３０に排気空間３２が形成されている。具体的には、この容器底部３０の中央部には大きな開口３４が形成されており、この開口３４に、その下方へ延びる有底円筒体状の円筒区画壁３６を連結してその内部に上記排気空間３２を形成している。そして、この排気空間３２を区画する円筒区画壁３６の底部３８には、これより起立させて載置台構造４０が設けられている。この載置台構造４０は、上記底部３８から起立された円筒体状の支柱４２と、この支柱４２の上端部に固定されて上面に被処理体である半導体ウエハＷを載置する載置台４４とにより主に構成されている。
また、上記載置台４４は、例えばセラミック材や石英ガラスよりなり、この載置台４４内には、加熱手段として通電により熱を発生する例えばカーボンワイヤヒータ等よりなる抵抗加熱ヒータ４６が収容されて、この載置台４４の上面に載置された半導体ウエハＷを加熱し得るようになっている。
上記載置台４４には、この上下方向に貫通して複数、例えば３本のピン挿通孔４８が形成されており（図１においては２つのみ示す）、上記各ピン挿通孔４８に上下移動可能に遊嵌状態で挿通させた押し上げピン５０を配置している。この押し上げピン５０の下端には、円形リング形状に形成された例えばアルミナのようなセラミックス製の押し上げリング５２が配置されており、この押し上げリング５２に、上記各押し上げピン５０の下端を固定されない状態にて支持させている。この押し上げリング５２から延びるアーム部５４は、容器底部３０を貫通して設けられる出没ロッド５６に連結されており、この出没ロッド５６はアクチュエータ５８により昇降可能になされている。これにより、上記各押し上げピン５０をウエハＷの受け渡し時に各ピン挿通孔４８の上端から上方へ出没させるようになっている。また、アクチュエータ５８の出没ロッド５６の容器底部の貫通部には、伸縮可能なベローズ６０が介設されており、上記出没ロッド５６が処理容器１４内の気密性を維持しつつ昇降できるようになっている。
そして、上記排気空間３２の入口側の開口３４は、載置台４４の直径よりも小さく設定されており、上記載置台４４の周縁部の外側を流下する処理ガスが載置台４４の下方に回り込んで開口３４へ流入するようになっている。そして、上記円筒区画壁３６の下部側壁には、この排気空間３２に臨ませて排気口６２が形成されており、この排気口６２には、真空排気系６４が接続される。この真空排気系６４は、上記排気口６２に接続された排気通路６６を有し、この排気通路６６には、圧力調整弁６８や真空ポンプ７０等が順次介設され、上記処理容器１４内及び排気空間３２の雰囲気を圧力制御しつつ真空引きして排気できるようになっている。
そして、上記シャワーヘッド部１６には、これに所定のガスを供給するために、原料ガスを供給する原料ガス供給手段７２と還元ガスを供給するための還元ガス供給手段７４とが接続されている。具体的には、上記原料ガス供給手段７２は、上記２つのガス拡散室の内の一方のガス拡散室２２Ａのガス入口７６に接続された原料ガス流路７８を有している。この原料ガス流路７８は、ここでは２つに分岐されて、一方の分岐路８０は、途中に開閉弁８２及びマスフローコントローラのような流量制御器８４を順次介設して第１の原料を収容する第１の原料源８６に接続されている。
この第１の原料としては、遷移金属を含む遷移金属含有原料が用いられ、例えば流量制御されたＡｒガス等の不活性ガスでバブリングすることにより、上記原料をガス化して遷移金属含有原料ガスを不活性ガスに随伴させて供給できるようになっている。ここで、上記原料の蒸気圧が低い場合には、原料の蒸気圧を上げるために上記第１の原料源８６は図示しないヒータ等で加熱される。上記遷移金属含有原料としては、例えばマンガンを含む（ＭｅＣｐ）２ Ｍｎ（プリカーサ）を用いることができる。また原料ガスの供給は、バブリング方式のみならず、液体原料気化方式や溶液原料気化方式を用いてもよい。ここで液体原料気化方式とは、室温で液体である原料を気化器で気化させる方式を指し、溶液原料気化方式とは、室温で固体または液体である原料を溶媒に溶かして液体とし、その溶液を気化器で気化させる方式を指す。このような方式は、Ｍｎ原料ガスの供給だけでなく、Ｃｕ原料ガスの供給にも適用することができる。
また、他方の分岐路８８は、途中に開閉弁９０及びマスフローコントローラのような流量制御器９２を順次介設して第２の原料を収容する第２の原料源９４に接続されている。この第２の原料としては銅を含む銅含有原料が用いられ、例えば流量制御されたＡｒガス等の不活性ガスでバブリングすることにより、上記原料をガス化して銅含有原料ガスを不活性ガスに随伴させて供給できるようになっている。ここで、上記原料の蒸気圧が低い場合には、原料の蒸気圧を上げるために上記第２の原料源９４は図示しないヒータ等で加熱される。上記銅含有原料としては、例えばＣｕを含むＣｕ（ｈｆａｃ）ＴＭＶＳ、Ｃｕ（ｈｆａｃ）２、Ｃ ｕ（ｄｉｂｍ ）２等（プリカーサ）を用いることができる。
尚、バブリング用の上記不活性ガスとしてＡｒガスに代えて、Ｈｅ、Ｎｅ等も用いることができる。
そして、上記各分岐路８０、８８、これらに介設される開閉弁８２、９０、流量制御器８４、９２及び原料ガス流路７８には、原料ガスが再液化することを防止するために例えばテープヒータよりなる流路加熱手段９６が巻回して設けられており、これらを加熱するようになっている。尚、使用する原料に応じて原料ガス供給手段を複数設置してもよいのは勿論である。
また上記還元ガス供給手段７４は、他方のガス拡散室２２Ｂのガス入口９８に接続された還元ガス流路１００を有している。この還元ガス流路１００は、途中に開閉弁１０２及びマスフローコントローラのような流量制御器１０４を順次介設して還元ガスを収容する還元ガス源１０６に接続されている。上記還元ガスとしては、ここではＨ２ ガスを用いているが、他にＨ２Ｏや気化させた有機溶剤等 を用いることができる。
ここで原料ガスはシャワーヘッド部１６の上方に位置するガス拡散室２２Aに 接続され、還元ガスは下方に位置するガス拡散室２２Ｂに接続されている。こ れはシャワーヘッド部１６は載置台４４と対向し近接していることから、ガス噴射面１８の温度が上昇する傾向にあり、このため原料ガスを下方のガス拡散室２２Ｂに導入すると、ガスが分解する恐れがあるためである。
また図示されないが、パージ用の不活性ガス供給手段が上記シャワーヘッド部１６に接続されており、必要に応じてパージガスを供給するようになっている。このパージ用ガスとしては、Ｎ２ ガス、Ａｒガス、Ｈｅガス、Ｎｅガス等の不活性ガスを用いることができる。
そして、このような装置全体の動作を制御するために、例えばコンピュータ等よりなる制御手段１０８を有しており、上記各ガスの供給の開始と停止の制御、供給量の制御、処理容器１４内の圧力制御、ウエハＷの温度制御等を行うようになっている。そして、上記制御手段１０８は、上記した制御を行うためのコンピュータプログラムを記憶するための記憶媒体１１０を有している。上記記憶媒体１１０としては、例えばフレキシブルディスク、フラッシュメモリ、ハードディスク、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）等を用いることができる。
次に、以上のように構成された成膜装置の動作について説明する。
まず、未処理の半導体ウエハＷは、図示しない搬送アームに保持されて開状態となったゲートバルブ２８、搬出入口２６を介して処理容器１４内へ搬入され、このウエハＷは、上昇された押し上げピン５０に受け渡された後に、この押し上げピン５０を降下させることにより、ウエハＷを載置台４４の上面に載置してこれを支持する。
次に、原料ガス供給手段７２や還元ガス供給手段７４を動作させて、シャワーヘッド部１６へ処理ガスとして成膜ガス等の所定の各ガスをそれぞれ流量制御しつつ供給して、このガスをガス噴射孔２０Ａ、２０Ｂより吹き出して噴射し、処理空間Ｓへ導入する。この各ガスの供給態様については後述するように種々存在する。そして真空排気系６４に設けた真空ポンプ７０の駆動を継続することにより、処理容器１４内や排気空間３２内の雰囲気を真空引きし、そして、圧力調整弁６８の弁開度を調整して処理空間Ｓの雰囲気を所定のプロセス圧力に維持する。この時、ウエハＷの温度は、載置台４４内に設けた抵抗加熱ヒータ４６により加熱されて所定のプロセス温度に維持されている。これにより、半導体ウエハＷの表面に所望の薄膜が熱ＣＶＤ法等の熱処理により形成されることになる。
上記Ｃｕ含有原料ガスやＭｎ含有原料ガスを流す場合、流路加熱手段９６により原料ガス流路７８及び両分岐路８０、８８を加熱してこれに流れる原料ガスが液化することを防止するが、この時の加熱温度は使用する原料ガスにより異なり、原料ガスとしてＣｕ（ｈｆａｃ）ＴＭＶＳ及び（ＭｅＣｐ）２ Ｍｎを用いた場合には両ガスが液化せず、且つ熱分解しない温度、例えば５５〜９０℃程度に加熱される。また、シャワーヘッド部１６及び処理容器１４自体は６０〜８０℃程度に加熱されている。
次に、図２乃至図４も参照して本発明方法による成膜方法を具体的に説明する。
図２は半導体ウエハの凹部を中心とした各工程における薄膜の堆積状況を示す図、図３は本発明の成膜方法の各工程を示すフローチャートであり、図３（Ａ）は第１実施例を示し、図３（Ｂ）は第２実施例を示す。図４はシード膜を形成する時のＡＬＤ法による各ガスの供給状態を説明するタイミングチャートである。
本発明方法の目的の１つは、各成膜処理及びアニール処理を１つの成膜装置内（ｉｎ−ｓｉｔｕ）で連続的に行うことである。例えば上記成膜装置１２内へウエハＷが搬入される時には、図２（Ａ）に示すように、ウエハＷに形成された、例えば層間絶縁膜などの絶縁層１の表面には、トレンチやホールのような凹部２が形成されており、この凹部２の底部に銅等よりなる下層の配線層３が露出している。下地膜となる上記絶縁層１は、シリコンを含む酸化物、例えばＳｉＯ２ よりなる。
さて、本発明方法では、このような状態の半導体ウエハＷの表面に、まず図２（Ｂ）に示すようにシード膜形成工程でシード膜６を形成する。この場合、上記シード膜６は、ＣｕＭｎ合金膜（図３（Ａ）のＳ１）であってもよいし、Ｍｎ膜（図３（Ｂ）のＳ１−１）であってもよい。また、このシード膜６の形成は、ＣＶＤ法でもよいし、ＡＬＤ法でもよい。ここで、ＡＬＤ法とは、異なる成膜用ガスを交互に供給して原子レベル或いは分子レベルの薄膜を１層ずつ繰り返し形成する成膜方法をいう。
次に、図２（Ｃ）に示すように、埋め込み工程で金属膜としてＣｕ膜８を形成して上記凹部２内を埋め込む（図３（Ａ）のＳ２及び図３（Ｂ）のＳ２）。この埋め込み工程はＣＶＤ法でもよいし、ＡＬＤ法でもよいし、更には従来方法と同様にＰＶＤ法（スパッタや蒸着）やメッキ法を用いてもよい。更に、必要な場合には、バリヤ膜の形成を確実にするために、ウエハＷを高温に晒してアニール処理を行って、図２（Ｄ）に示すようにシード膜６と、この下地層であるＳｉＯ２ 膜よりなる絶縁層１との境界部分で自己整合的に反応させてＭｎＳｉｘＯｙ（ｘ、ｙ：任意の整数）膜よりなるバリヤ層１１２を確実に形成する（図３（Ａ）のＳ３及び図３（Ｂ）のＳ３）。尚、このアニール処理は、高温処理を伴う前工程ですでにバリヤ層１１２が形成されている場合には行わなくてもよいが、バリヤ層１１２を十分に形成するためには、このアニール処理を行うのが好ましい。
ここで各工程について詳しく説明する。
まず、シード膜６としてＣｕＭｎ合金膜（図３（Ａ）のＳ１）を形成する場合には、３種類の成膜方法がある。その１つ目の成膜方法は、Ｃｕ含有原料ガスとＭｎ含有原料ガスと還元ガスであるＨ２ ガスとを全て同時に流し、ＣＶＤ法によりＣｕＭｎ合金膜を形成する方法である。
２つ目の成膜方法は、図４（Ａ）に示すようにＡＬＤ法を採用し、Ｃｕ含有原料ガスとＭｎ含有原料ガスとを同期させて供給し、且つこれらの両ガスとＨ２ ガスとを交互に間欠的に繰り返し流す。上記両ガスとＨ２ ガスとの間の間欠期間Ｔ１はパージ期間であり、処理容器１４内の残留ガスを真空引きだけで排除するようにしてもよいし、Ｎ２ ガス等の不活性ガスを導入しつつ真空引きして排除するようにしてもよい。このパージの方法は、以下に説明する方法でも同様に適用される。
このＡＬＤ法では、例えばあるＭｎ含有原料ガスの供給から次のＭｎ含有原料ガスの供給までの間が１サイクルとなり、これで一層の非常に薄い、例えば０．４〜０．６ｎｍ程度のＣｕＭｎ合金膜が形成される。ここで必要なシード膜６の厚さは、ＣｕＭｎ膜中のＭｎ純金属の膜厚に換算して例えば２ｎｍ程度であり、上記成膜処理を、例えば１０〜１００サイクル程度行うことになる。すなわち、ＡＬＤ法による成膜を行えば、膜厚の制御性を高くすることができＣＶＤ法に比べてより薄い膜を制御性よく成膜することが可能である。
この時のプロセス条件は（ＣＶＤ処理の場合も含む）、プロセス温度が７０〜４５０℃程度、プロセス圧力が１Ｐａ〜１３ｋＰａ程度である。また、Ｍｎ含有原料ガスの流量は０．１〜１０ｓｃｃｍ程度、Ｃｕ含有原料ガスの流量は１〜１００ｓｃｃｍ程度であり、いずれにしても、Ｍｎに対してＣｕが１０倍程度多くなるようにして、ＣｕＭｎ合金膜の成分がＣｕリッチの状態とする。またＨ２ ガスの流量は５〜５００ｓｃｃｍ程度である。ただし、ＣｕはＳｉＯ２等の絶縁膜 に対する密着性が弱いため、成膜の初期においてはＣｕ含有原料ガスに対する Ｍｎ含有原料ガスの流量比率を高め、得られる合金膜の成分がＭｎリッチになるようにしてもよい。
更に、Ｍｎ含有原料ガスの供給期間ｔ１は１０〜１５ｓｅｃ程度、Ｃｕ含有原料ガスの供給期間ｔ２は１０ｓｅｃ程度、Ｈ２ ガスの供給期間ｔ３は１０ｓｅｃ程度、間欠期間Ｔ１は２０〜１２０ｓｅｃ程度である。ここで上述のように、ＣｕはＳｉＯ２ 等の絶縁膜に対して密着性が弱いため、成膜の初期においてはＣｕ含有原料ガスの供給期間ｔ２に対するＭｎ含有原料ガスの供給期間ｔ１を長め、例えば１５ｓｅｃ（図４（Ａ）中で点線１２１で示す）にしておいてもよい。すなわちＭｎ含有原料ガスとＣｕ含有原料ガスの供給比率を、成膜時間の推移にともない、あるいは堆積膜厚に応じて順次変更するようにプロセスレシピを組むことができる。これによりＣｕＭｎ合金膜中の成分をＭｎリッチな状態からＣｕリッチな状態に次第に変化させることも可能である。これにより絶縁層１とシード膜６、シード膜とＣｕ膜８との間の密着性を高くすることができ、成膜中の膜剥がれ等を防止することができる。
図４（Ａ）に示す場合には、Ｍｎ含有原料ガスとＣｕ含有原料ガスとを同期させて同時に給排するようにしたが、３つ目の成膜方法は、図４（Ｂ）に示すようなＡＬＤ法であり、上記両ガスを互いに間欠期間を挟んで交互に繰り返し供給すると共に、上記間欠期間の時に、Ｈ２ ガスを供給する。この場合には、１サイクルの期間が上記図４（Ａ）に示す場合よりも２倍に長くなる。そして、膜厚が０．２〜０．３ｎｍ程度の非常に薄いＭｎ膜と膜厚が０．２〜０．３ｎｍ程度の非常に薄いＣｕ膜とが交互に積層された合金状態のシード膜６となる。このとき図４（Ｂ）に示すように、最初のステップではシード膜６と絶縁層１との間の密着性及びバリヤ性を考慮してＣｕ含有原料ガスの供給に先立って、Ｍｎ含有原料ガスが供給されるようにステップを組むことが望ましい。尚、両膜は共に非常に薄いのでＭｎとＣｕが互いに拡散して合金状態となる。
このようなＡＬＤ法による成膜は、ＣＶＤ法による成膜よりも、微細な凹部の内壁にも十分に膜が付着することになるので、ステップカバレッジを更に向上させることができ、特に、凹部の寸法がより微細になる程、このＡＬＤ法は有効である。
次に、図２（Ｃ）及び図３（Ａ）のＳ２に示す金属膜８としてＣｕ膜を形成する場合には、Ｃｕ含有原料ガスとＨ２ ガスとを同時に流し、ＣＶＤ法によりＣｕ膜よりなる金属膜８を形成するようにしてもよいし、Ｃｕ含有原料ガスとＨ２ ガスとを、図４（Ａ）及び図４（Ｂ）に示したと同様に交互に繰り返し流すようにしてもよい。或いはＨ２ ガスは流さずに、単なる熱分解反応によりＣｕ膜よりなる金属膜８を形成してもよい。
この時のプロセス条件は（ＣＶＤ処理の場合も含む）、プロセス温度が７０〜４５０℃程度、プロセス圧力が１Ｐａ〜１３ｋＰａ程度である。またＣｕ含有原料ガスの流量は１〜１００ｓｃｃｍ程度、Ｈ２ ガスの流量は５〜５００ｓｃｃｍ程度である。
また、上記ＣＶＤ法やＡＬＤ法に代えて、従来方法であるＰＶＤ法（スパッタや蒸着）やメッキ法を用いて、上記Ｃｕ膜よりなる金属膜８を形成して埋め込みを行うようにしてもよい。
特に、ＣＶＤ法やＡＬＤ法の場合には、メッキ法よりも微細な凹部の内壁に薄膜が堆積し易くなるので、凹部が更に微細化しても、内部にボイド等を生ぜしめることなく凹部の埋め込みを行うことができる。
次に、図２（Ｄ）及び図３（Ａ）のＳ３に示すアニール処理を行う場合には、上記埋め込み処理が完了したウエハＷを、所定のプロセス温度、例えば１００〜４５０℃程度に加熱し、これにより、シード膜６と下地膜となるＳｉＯ２ 膜よりなる絶縁層１との境界部分に、自己整合的にＭｎＳｉｘＯｙ膜よりなるバリヤ層１１２を確実に形成する。なおアニール処理時には、処理容器内に酸素を供給（酸素供給手段は図示せず）し、酸素分圧をコントロール可能な構成としてもよい。
このアニール処理は、上記バリヤ層１１２を確実に形成することを目的としており、従って、前工程であるシード膜形成工程やＣｕ膜形成工程が十分に高い温度、例えば１５０℃以上の高温のプロセス温度で行われていれば、上記バリヤ層１１２はすでに十分な厚さで形成された状態となっているので、上記アニール処理を不要とすることができる。尚、図３（Ａ）のＳ２でメッキ処理を行った場合には、上記アニール処理を行うのは勿論である。
ここで上記シード膜形成工程、ＣＶＤ法やＡＬＤ法によるＣｕ膜形成工程及びアニール処理は全て同一の処理装置１２内で連続的に行うことができる。
このように、真空引き可能になされた処理容器１４内で、銅を含むＣｕ含有原料ガスと遷移金属であるマンガンを含むＭｎ含有原料ガスと還元ガスであるＨ２ ガスとによりウエハＷの表面に、熱処理により薄膜を形成するようにしたので、微細な凹部２でも、高いステップカバレッジで埋め込むことができ、しかも、同一の処理装置１２で連続的な処理を行うようにして装置コストを大幅に低減化することができる。
また、同一の装置１２内で、すなわちｉｎ−ｓｉｔｕで連続処理を行うことができるので、不要な金属酸化膜が形成されることを抑制でき、この結果、埋め込み性を改善できると共に、コンタクト抵抗が大きくなることを防止することができ、ひいては半導体装置の信頼性向上、歩留まりの改善を図ることができる。
また従来必要とされたＴａ膜やＴａＮ膜等よりなるバリヤ層を形成する工程が不要となり、その分、スループットを向上させることができる。
更には、シード膜６としてＣｕＭｎ合金膜を用いた場合には、埋め込み材料であるＣｕが一部に含まれるので、この上層の金属膜８との密着性を高めることができる。
ここで前述したＣｕＭｎ膜中のＣｕとＭｎの成分の比率、すなわちこれらの元素の組成比を変化させる点について更に詳しく説明する。
図５は成膜時間（熱処理）の推移に伴うＭｎ含有原料ガスとＣｕ含有原料ガスの供給量の変化の一例を示すグラフである。尚、グラフでは供給量の変化の傾向を示すだけであり、供給量の絶対値を示すものではない。
ここでは前述したように、上記薄膜中の銅Ｃｕと遷移金属である例えばＭｎとの組成比を上記薄膜の膜厚方向で変化させるために上記銅含有原料ガス及び／又は上記遷移金属含有原料ガスの供給量を上記熱処理の途中で変化させるようにしている。具体的には、薄膜であるＣｕＭｎ膜の薄膜中の上記遷移金属の組成比が、上記薄膜内の下層側は大きく、上層側へ行くに従って小さくなるように上記各原料ガスの供給量が制御される。すなわち図５（Ａ）に示すように、成膜初期ではＭｎ含有原料ガスは多い流量で流し、暫く経過した後に、成膜時間の経過に従って順次、例えば直線的に流量を減少させた後に、最後に流量を略ゼロにしている。
これに対して、Ｃｕ含有原料ガスは成膜初期では、暫くの間はほとんど流さずに、純Ｍｎ金属膜を成膜しており、そして、Ｍｎ含有原料ガスの減少に対応させてＣｕ含有原料ガスの流量を成膜時間の経過に従って、例えば直線的に増加させており、最後にＭｎ含有原料ガスの供給量をゼロに維持したままＣｕ含有原料ガスの流量を最大にして暫く成膜し、ここで純Ｃｕ金属膜を形成している。
この場合の薄膜は、成膜の初期では純Ｍｎ金属膜となり、その後は、ＣｕＭｎ合金になってＭｎリッチの状態が続き、途中からＣｕリッチの状態に逆転し、最後は純Ｃｕ金属膜となっている。
図５（Ｂ）においては、成膜の開始からＭｎ原料ガスは一定の供給量から次第に減少させ、逆にＣｕ含有原料ガスは供給量ゼロから次第に増加させている。この場合、薄膜の厚さ方向の全体がＣｕＭｎ膜になっており、図５（Ａ）に示すような純Ｍｎ金属膜や純Ｃｕ金属膜を形成していない。尚、図５（Ａ）及び図５（Ｂ）においては直線状の増加特性、或いは減少特性となっているが、これに代えて曲線状の増加特性、或いは減少特性となるように各原料ガスの供給量を調整するようにしてもよい。
上記図５（Ａ）及び図５（Ｂ）の場合には、ＣｕＭｎ合金膜の部分ではＣｕとＭｎの組成比は膜厚の下から上方向に向けてＭｎリッチの状態からＣｕリッチの状態へ連続的に変化することになる。図５（Ｃ）に示す場合には、Ｍｎ含有原料ガスをステップ（階段状）に減少させ、これに対してＣｕ含有原料ガスをステップ状（階段状）に増加させている場合を示している。この場合には、ＣｕＭｎ合金膜中のＣｕとＭｎの組成比はステップ状に変化することになる。尚、このステップの数は特に限定されないのは勿論である。
上記図５（Ａ）〜図５（Ｃ）に示す場合には、膜中の下層では純Ｍｎ金属膜、或いはＭｎリッチなＣｕＭｎ合金になって、上層では純Ｃｕ金属膜或いはＣｕリッチなＣｕＭｎ合金になっているので、前述したように下地膜ＳｉＯ２ とＣｕ膜８との密着性を一層向上させることができる。
また上記実施例ではシード膜６としてＣｕＭｎ合金膜を形成した場合を例にとって説明したが（図３（Ａ）のＳ１）、前述したようにシード膜６としてＭｎ膜（図３（Ｂ）のＳ１−１）を形成するようにしてもよい。このＭｎ膜を形成する場合には、Ｍｎ含有原料ガスと還元ガスであるＨ２ ガスとを同時に流してＣＶＤ法により形成する方法と、上記Ｍｎ含有原料ガスとＨ２ ガスとを図４（Ｃ）に示すように、交互に繰り返し流し、ＡＬＤ法により形成する方法のいずれかを用いることができる。この場合のプロセス条件、例えばプロセス圧力、プロセス温度、各ガスの流量等は、図４（Ａ）及び図４（Ｂ）にて説明した場合と同様である。また図３（Ｂ）中のＳ２及びＳ３は図３（Ａ）中のＳ２及びＳ３とそれぞれ同じ内容の工程であり、この場合にも前工程でバリヤ層１１２が十分に形成されていれば、図３（Ｂ）中のＳ３のアニール処理を省略することができる。更にはＭｎ膜上にＣｕ膜を堆積する場合でも、これらの膜をｉｎ−ｓｉｔｕで処理することで、これら金属同志の密着性を高めることができる。
またシード膜６としてＭｎ膜を形成した場合には、上層のＣｕ配線層８は凹部２の底部において、Ｃｕ膜よりも抵抗値が大きなＭｎ膜を介して下層のＣｕ配線層３に接続されることになる。しかしこのシード膜は、従来のスパッタリングによるＭｎ膜に比べて非常に薄いので、アニール処理等によりＭｎ元素の大部分はＣｕ配線層３、およびＣｕ配線層８中に拡散することにより、Ｍｎの層としては存在しなくなるので、この部分のコンタクト抵抗が高くなることはない。
また、上記薄膜であるＣｕＭｎ膜中（純Ｍｎ金属膜や純Ｃｕ金属膜を有する場合も含む）やＭｎ膜中におけるＭｎ金属の量は最適値があり、その値はＭｎの純金属の膜厚の換算にして０．７〜２．６ｎｍの範囲内であり、上記Ｍｎ金属膜の換算値の範囲内に納まるように上記薄膜を形成するのがよい。すなわち、アニール工程において、前述したようにＭｎは化合してＭｎＳｉｘＯｙ膜になり、また余剰のＭｎはある程度は拡散によってＣｕ膜内を拡散して表面に排出されるが、Ｍｎ量が過剰に膜中に含まれると排出し切れなかったＭｎ成分が凹部を埋め込んだＣｕ膜中に残留することになり、この残留するＭｎ成分がＣｕ配線の抵抗値の上昇を招くなどの配線の信頼性を低下させてしまう。
この場合、薄膜中のＭｎ含有量を上述したようなＭｎの純金属の膜厚の換算にして０．７〜２．６ｎｍの範囲内に設定することにより必要十分な量のＭｎ量をＣｕ配線と絶縁層との界面となるバリヤ層に保持させることができる。上記Ｍｎ量が厚さ０．７ｎｍよりも小さい場合には、特性が良好なバリヤ層を作成することができなくなり、また、２．６ｎｍよりも大きい場合には、上述したように過剰分のＭｎ成分がＣｕ配線中に残存し、この膜質特性を劣化させてしまう。
尚、図１に示す装置例では原料ガス供給手段７２の２つの原料ガスの流路は途中で合流されていたが、これに限らず、これらを別々に分離するようにしてもよい。図６はこのように構成された成膜装置の原料ガス供給手段の変形例を示す部分構成図である。図６に示す場合には、シャワーヘッド部１６とこれに接続される原料ガス供給手段７２が示されており、図１に示す構成部分と同一構成部分については同一参照符号が付してある。
ここでは、Ｍｎを含む第１の原料源８６及びＣｕを含む第２の原料源９４からは、それぞれ原料ガス流路１２０、１２２が延びている。そして、この各原料ガス流路１２０、１２２は途中で合流されることなくそのまま各先端が、シャワーヘッド部１６の共通のガス入口７６に接続されており、原料ガスの搬送途中で両者が互いに混ざり合うことなくシャワーヘッド部１６内へ導入されるようになっている。
この場合にも、上記各原料ガス流路１２０、１２２には、例えばテープヒータよりなる流路加熱手段９６ａ、９６ｂが巻回するようにして設けられており、これに流れる各原料ガスが液化しないように加熱している。この場合には、流れる原料ガスに対応した最適な温度で上記各原料ガス流路１２０、１２２をそれぞれ加熱し、維持することができる。具体的には、原料として（ＭｅＣｐ）２ Ｍｎを用いた場合には原料ガス流路９６ａは例えば７０〜９０℃の範囲に加熱し、原料としてＣｕ（ｈｆａｃ）ＴＭＶＳを用いた場合には原料ガス流路９６ｂは例えば５５〜７０℃の範囲に設定する。この場合には、先に説明した場合と同様な作用効果を発揮することができる。
また、上記有機金属材料としては、先に説明したものに限定されず、遷移金属とＣ（炭素）とＨ（水素）とからなるものならどのようなものを用いてもよい。或いは、有機金属材料としては、Ｍ（Ｒ−Ｃｐ）ｘ（ｘは自然数）を用いることができ、又は、Ｍ（Ｒ−Ｃｐ）ｘ（ＣＯ）ｙ（ｘ、ｙは自然数）を用いることができる。ただし、Ｍは遷移金属を示し、Ｒはアルキル基を示してＨ、ＣＨ３ 、Ｃ２ Ｈ５ 、Ｃ３ Ｈ７ 、Ｃ４ Ｈ９ よりなる群より選択される１つであり、Ｃｐはシクロペンタンジエニル基（Ｃ５ Ｈ４ ）、ＣＯはカルボニル基である。
また、上記Ｍｎ含有原料を用いた有機金属材料としては、Ｃｐ２ Ｍｎ［＝Ｍｎ（Ｃ５ Ｈ５ ）２ ］、（ＭｅＣｐ）２ Ｍｎ［＝Ｍｎ（ＣＨ３ Ｃ５ Ｈ４ ）２ ］、（ＥｔＣｐ）２ Ｍｎ［＝Ｍｎ（Ｃ２ Ｈ５ Ｃ５ Ｈ４ ）２ ］、（ｉ−ＰｒＣｐ）２ Ｍｎ［＝Ｍｎ（Ｃ３ Ｈ７ Ｃ５ Ｈ４ ）２ ］、ＭｅＣｐＭｎ（ＣＯ）３ ［＝（ＣＨ３Ｃ５Ｈ ４）Ｍｎ（ＣＯ）３ ］、（ｔ−ＢｕＣｐ）２ Ｍｎ［＝Ｍｎ（Ｃ４ Ｈ９ Ｃ５ Ｈ４ ） ２ ］、ＣＨ３ Ｍｎ（ＣＯ）５ 、Ｍｎ（ＤＰＭ）３ ［＝Ｍｎ（Ｃ１１Ｈ１９Ｏ２ ）３ ］、Ｍｎ（ＤＭＰＤ）（ＥｔＣｐ）［＝Ｍｎ（Ｃ７ Ｈ１１Ｃ２ Ｈ５ Ｃ５ Ｈ４ ）］、Ｍｎ（ａｃａｃ）２ ［＝Ｍｎ（Ｃ５ Ｈ７ Ｏ２ ）２ ］、Ｍｎ（ＤＰＭ）２［＝Ｍｎ（ Ｃ１１Ｈ１９Ｏ２）２ ］、Ｍｎ（ａｃａｃ）３［＝Ｍｎ（Ｃ５Ｈ７Ｏ２）３］、Ｍｎ（ｈｆａｃ）２［＝Ｍｎ（Ｃ５ＨＦ６Ｏ２）３］よりなる群から選択される１以上の材料を用いることができる。また有機金属材料の他にも、金属錯体材料を用いることができる。
また、ここでは下地膜である絶縁層１としてＳｉＯ２ を用いた場合を例にとって説明したが、これに限定されず、層間絶縁層として用いられるＬｏｗ−ｋ（低比誘電率）材料であるＳｉＯＣ膜、ＳｉＣＯＨ膜等を用いるようにしてもよく、具体的には、上記下地膜は、ＳｉＯ２ 膜（熱酸化膜とプラズマＴＥＯＳ膜を含む）とＳｉＯＣ膜とＳｉＣＯＨ膜とＳｉＣＮ膜とポーラスシリカ膜とポーラスメチルシルセスキオキサン膜とポリアリレン膜とＳｉＬＫ（登録商標）膜とフロロカーボン膜とよりなる群から選択される１つの或いはこれらの積層膜を用いることができる。
また、ここでは還元ガスとしてＨ２ ガスを用いたが、他にＨ２ Ｏや気化させた有機溶剤、例えばエタノール、イソプロピルアルコール、アセトン、ヘキサン、オクタン、酢酸ブチル等も用いることができる。
更には、ここでは遷移金属としてＭｎを用いた場合を例にとって説明したが、これに限定されず、例えばＭｎ、Ｎｂ、Ｚｒ、Ｃｒ、Ｖ、Ｙ、Ｐｄ、Ｎｉ、Ｐｔ、Ｒｈ、Ｔｃ、Ａｌ、Ｍｇ、Ｓｎ、Ｇｅ、Ｔｉ、Ｒｅよりなる群から選択される１以上の金属を用いることができる。
また、ここで説明した成膜装置は単に一例を示したに過ぎず、例えば加熱手段として抵抗加熱ヒータに代えてハロゲンランプ等の加熱ランプを用いるようにしてもよいし、処理装置は枚葉式のみならずバッチ式のものであってもよい。
更には、熱処理による成膜に限定されず、例えばシャワーヘッド部１６を上部電極とし、載置台４４を下部電極として両電極間に高周波電力を必要に応じて印加してプラズマを立てるようにし、成膜時にプラズマによるアシストを加えるようにしてもよい。
更に、ここでは被処理体として半導体ウエハを例にとって説明したが、これに限定されず、ガラス基板、ＬＣＤ基板、セラミック基板等にも本発明を適用することができる。
本発明に係る成膜装置の一例を示す構成図である。 半導体ウエハの凹部を中心とした各工程における薄膜の堆積状況を示す図である。 本発明の成膜方法の各工程を示すフローチャートである。 シード膜を形成する時のＡＬＤ法による各ガスの供給状態を説明するタイミングチャートである。 成膜時間（熱処理）の推移に伴うＭｎ含有原料ガスとＣｕ含有原料ガスの供給量の変化の一例を示すグラフである。 成膜装置の原料ガス供給手段の変形例を示す部分構成図である。 半導体ウエハの凹部の従来の埋め込み工程を示す図である。
符号の説明
１ 絶縁層
２ 凹部
３ 配線層
６ シード膜
８ 金属膜
１２ 成膜装置
１４ 処理容器
１６ シャワーヘッド部（ガス導入手段）
４０ 載置台構造
４４ 載置台
４６ 抵抗加熱ヒータ（加熱手段）
６４ 真空排気系
７０ 真空ポンプ
７２ 原料ガス供給手段
７４ 還元ガス供給手段
７８ 原料ガス流路
８６ 第１の原料源
９４ 第２の原料源
９６，９６ａ，９６ｂ 流路加熱手段
１００ 還元ガス流路
１１２ バリヤ層
１２０，１２２ 原料ガス流路
Ｗ 半導体ウエハ（被処理体）

Claims (34)

  1. 真空引き可能になされた処理容器内で、銅を含む銅含有原料ガスと遷移金属を含む遷移金属含有原料ガスと還元ガスとにより被処理体の表面に、熱処理により薄膜を形成するようにしたことを特徴とする成膜方法。
  2. 真空引き可能になされた処理容器内で、遷移金属を含む遷移金属含有原料ガスと還元ガスとにより被処理体の表面に、熱処理により薄膜を形成するようにしたことを特徴とする成膜方法。
  3. 前記熱処理は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法であることを特徴とする請求項１又は２記載の成膜方法。
  4. 前記熱処理は、前記原料ガスと前記還元ガスとを交互に繰り返し供給して成膜を行うＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法であることを特徴とする請求項１又は２記載の成膜方法。
  5. 前記熱処理は、前記２つの原料ガスを間欠期間を挟んで交互に繰り返し供給すると共に、前記間欠期間の時に前記還元ガスを供給するようにしたことを特徴とする請求項１記載の成膜方法。
  6. 前記薄膜が形成された被処理体上に、ＣＶＤ法により銅膜を堆積して前記被処理体の凹部の埋め込み処理を行うようにしたことを特徴とする請求項１乃至５のいずれかに記載の成膜方法。
  7. 前記埋め込み処理は、前記薄膜を形成した処理容器内で行うことを特徴とする請求項６記載の成膜方法。
  8. 前記被処理体は、前記埋め込み処理の後の工程でアニール処理が施されることを特徴とする請求項６又は７のいずれかに記載の成膜方法。
  9. 前記アニール処理は、前記薄膜を形成した処理容器内で行うことを特徴とする請求項８記載の成膜方法。
  10. 前記薄膜が形成された被処理体上に、メッキ法により銅膜を堆積して前記被処理体の凹部の埋め込み処理を行うようにしたことを特徴とする請求項１乃至５のいずれかに記載の成膜方法。
  11. 前記被処理体は、前記埋め込み処理の後の工程でアニール処理が施されることを特徴とする請求項１０記載の成膜方法。
  12. 前記薄膜中の銅と遷移金属との組成比を前記薄膜の膜厚方向で変化させるために前記銅含有原料ガス及び／又は前記遷移金属含有原料ガスの供給量を前記熱処理の途中で変化させるようにしたことを特徴とする請求項１乃至１１のいずれかに記載の成膜方法。
  13. 前記薄膜中の前記遷移金属の組成比が、前記薄膜内の下層側は大きく、上層側へ行くに従って小さくなるように前記各原料ガスの供給量が制御されることを特徴とする請求項１２記載の成膜方法。
  14. 前記薄膜中に含まれる前記遷移金属の量は、前記遷移金属の純金属の膜厚に換算して０．７〜２．６ｎｍの範囲内であることを特徴とする請求項１乃至１３のいずれかに記載の成膜方法。
  15. 前記薄膜の下地膜は、ＳｉＯ２ 膜とＳｉＯＣ膜とＳｉＣＯＨ膜とＳｉＣＮ膜とポーラスシリカ膜とポーラスメチルシルセスキオキサン膜とポリアリレン膜とＳｉＬＫ（登録商標）膜とフロロカーボン膜とよりなる群から選択される１つ以上の膜よりなることを特徴とする請求項１乃至１４のいずれかに記載の成膜方法。
  16. 前記遷移金属含有原料は、有機金属材料、或いは金属錯体材料よりなることを特徴とする請求項１乃至１５のいずれかに記載の成膜方法。
  17. 前記有機金属材料は、Ｍ（Ｒ−Ｃｐ）ｘ（ｘは自然数）であることを特徴とする請求項１乃至１６のいずれかに記載の成膜方法。ただし、Ｍは遷移金属を示し、Ｒはアルキル基を示してＨ、ＣＨ３ 、Ｃ２ Ｈ５ 、Ｃ３ Ｈ７ 、Ｃ４ Ｈ９ よりなる群より選択される１つであり、Ｃｐはシクロペンタンジエニル基（Ｃ５ Ｈ４ ）である。
  18. 前記有機金属材料は、Ｍ（Ｒ−Ｃｐ）ｘ（ＣＯ）ｙ（ｘ、ｙは自然数）であることを特徴とする請求項１乃至１６のいずれかに記載の成膜方法。ただし、Ｍは遷移金属を示し、Ｒはアルキル基を示してＨ、ＣＨ３ 、Ｃ２ Ｈ５ 、Ｃ３ Ｈ７ 、Ｃ４ Ｈ９ よりなる群より選択される１つであり、Ｃｐはシクロペンタンジエニル基（Ｃ５ Ｈ４ ）、ＣＯはカルボニル基である。
  19. 前記有機金属材料は、遷移金属とＣとＨとからなることを特徴とする請求項１乃至１６のいずれかに記載の成膜方法。
  20. 前記遷移金属は、Ｍｎ、Ｎｂ、Ｚｒ、Ｃｒ、Ｖ、Ｙ、Ｐｄ、Ｎｉ、Ｐｔ、Ｒｈ、Ｔｃ、Ａｌ、Ｍｇ、Ｓｎ、Ｇｅ、Ｔｉ、Ｒｅよりなる群から選択される１以上の金属であることを特徴とする請求項１乃至１９のいずれかに記載の成膜方法。
  21. 前記遷移金属はマンガン（Ｍｎ）よりなり、該マンガンを含む有機金属材料は、Ｃｐ２ Ｍｎ［＝Ｍｎ（Ｃ５ Ｈ５ ）２ ］、（ＭｅＣｐ）２ Ｍｎ［＝Ｍｎ（ＣＨ３ Ｃ５ Ｈ４ ）２ ］、（ＥｔＣｐ）２ Ｍｎ［＝Ｍｎ（Ｃ２ Ｈ５ Ｃ５ Ｈ４ ）２ ］、（ｉ−ＰｒＣｐ）２ Ｍｎ［＝Ｍｎ（Ｃ３ Ｈ７ Ｃ５ Ｈ４ ）２ ］、ＭｅＣｐＭｎ（ＣＯ）３ ［＝（ＣＨ３Ｃ５Ｈ４）Ｍｎ（ＣＯ）３ ］、（ｔ−ＢｕＣｐ）２ Ｍｎ［＝Ｍｎ（Ｃ４ Ｈ９ Ｃ５ Ｈ４ ）２ ］、ＣＨ３ Ｍｎ（ＣＯ）５ 、Ｍｎ（ＤＰＭ）３ ［＝Ｍｎ（Ｃ１１Ｈ１９Ｏ２ ）３ ］、Ｍｎ（ＤＭＰＤ）（ＥｔＣｐ）［＝Ｍｎ（Ｃ７ Ｈ１１Ｃ２ Ｈ５ Ｃ５ Ｈ４ ）］、Ｍｎ（ａｃａｃ）２ ［＝Ｍｎ（Ｃ５ Ｈ７ Ｏ２ ）２ ］、Ｍｎ（ＤＰＭ）２［＝Ｍｎ（Ｃ１１Ｈ１９Ｏ２）２ ］、Ｍｎ（ａｃａｃ）３［＝Ｍｎ（Ｃ５Ｈ７Ｏ２）３］、Ｍｎ（ｈｆａｃ）２［＝Ｍｎ（Ｃ５ＨＦ６Ｏ２）３］よりなる 群から選択される１以上の材料であることを特徴とする請求項１乃至１９のいずれかに記載の成膜方法。
  22. 前記熱処理ではプラズマが併用されることを特徴とする請求項１乃至２１のいずれかに記載の成膜方法。
  23. 前記原料ガスと還元ガスとは前記処理容器内で初めて混合されることを特徴とする請求項１乃至２２のいずれかに記載の成膜方法。
  24. 前記還元ガスはＨ２ ガスであることを特徴とする請求項１乃至２３のいずれかに記載の成膜方法。
  25. 被処理体の表面に、熱処理によって遷移金属を含む薄膜を形成する成膜装置において、
    真空引き可能になされた処理容器と、
    前記処理容器内に設けられて前記被処理体を載置するための載置台構造と、
    前記被処理体を加熱する加熱手段と、
    前記処理容器内へガスを導入するガス導入手段と、
    前記ガス導入手段へ原料ガスを供給する原料ガス供給手段と、
    前記ガス導入手段へ還元ガスを供給する還元ガス供給手段と、
    を備えたことを特徴とする成膜装置。
  26. 前記原料ガスの種類は複数存在し、前記原料ガス毎に異なる原料ガス流路を有し、該原料ガス流路は途中で合流されていることを特徴とする請求項２５記載の成膜装置。
  27. 前記原料ガスの種類は複数存在し、前記原料ガス毎に異なる原料ガス流路を有し、該原料ガス流路は途中で合流されることなく前記ガス導入手段のガス入口にそれぞれ共通に接続されていることを特徴とする請求項２５記載の成膜装置。
  28. 前記原料ガス流路には、該原料ガス流路に流れる前記原料ガスの液化を防止するために加熱するための流路加熱手段が設けられていることを特徴とする請求項２６又は２７記載の成膜装置。
  29. 前記原料ガスは、銅を含む銅含有原料ガスと遷移金属を含む遷移金属含有原料ガスとを含むことを特徴とする請求項２５乃至２８のいずれかに記載の成膜装置。
  30. 前記原料ガスは遷移金属を含む遷移金属含有原料ガスであることを特徴とする請求項２５記載の成膜装置。
  31. 前記還元ガスはＨ２ ガスであることを特徴とする請求項２５乃至３０のいずれかに記載の成膜装置。
  32. 成膜装置に用いられ、コンピュータ上で動作するコンピュータプログラムを格納した記憶媒体であって、
    前記コンピュータプログラムは、請求項１乃至２４のいずれか１つに記載の成膜方法を実施するようにステップが組まれていることを特徴とする記憶媒体。
  33. 真空引き可能になされた処理容器と、
    前記処理容器内に設けられて被処理体を載置するための載置台構造と、
    前記被処理体を加熱する加熱手段と、
    前記処理容器内へガスを導入するガス導入手段と、
    前記ガス導入手段へ原料ガスを供給する原料ガス供給手段と、
    前記ガス導入手段へ還元ガスを供給する還元ガス供給手段と、
    装置全体を制御する制御手段とを有する成膜装置を用いて前記被処理体の表面に熱処理によって遷移金属を含む薄膜を形成するに際して、
    請求項１乃至２４のいずれかに記載した成膜方法を実行するように前記成膜装置を制御するコンピュータ読み取り可能なプログラムを記憶する記憶媒体。
  34. 前記原料ガスは、銅を含む銅含有原料ガスと遷移金属を含む遷移金属含有原料ガスとを含むことを特徴とする請求項３３記載の記憶媒体。
JP2007148856A 2006-06-08 2007-06-05 成膜装置及び成膜方法 Withdrawn JP2008013848A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007148856A JP2008013848A (ja) 2006-06-08 2007-06-05 成膜装置及び成膜方法
PCT/JP2007/061637 WO2007142329A1 (ja) 2006-06-08 2007-06-08 成膜装置、成膜方法、コンピュータプログラムおよび記憶媒体
KR1020087029964A KR20090009962A (ko) 2006-06-08 2007-06-08 성막 장치, 성막 방법, 컴퓨터 프로그램 및 기억 매체
US12/303,831 US20100233876A1 (en) 2006-06-08 2007-06-08 Film forming apparatus, film forming method, computer program and storage medium

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006159942 2006-06-08
JP2007148856A JP2008013848A (ja) 2006-06-08 2007-06-05 成膜装置及び成膜方法

Publications (2)

Publication Number Publication Date
JP2008013848A true JP2008013848A (ja) 2008-01-24
JP2008013848A5 JP2008013848A5 (ja) 2010-03-25

Family

ID=38801573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007148856A Withdrawn JP2008013848A (ja) 2006-06-08 2007-06-05 成膜装置及び成膜方法

Country Status (4)

Country Link
US (1) US20100233876A1 (ja)
JP (1) JP2008013848A (ja)
KR (1) KR20090009962A (ja)
WO (1) WO2007142329A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124275A (ja) * 2006-11-13 2008-05-29 Fujitsu Ltd 半導体装置の製造方法
WO2009110330A1 (ja) * 2008-03-03 2009-09-11 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2010050359A (ja) * 2008-08-22 2010-03-04 Rohm Co Ltd 半導体装置の製造方法
JP2010073736A (ja) * 2008-09-16 2010-04-02 Rohm Co Ltd 半導体装置の製造方法
JP2010098196A (ja) * 2008-10-17 2010-04-30 Hitachi Cable Ltd 配線構造及び配線構造の製造方法
JP2010212497A (ja) * 2009-03-11 2010-09-24 Tokyo Electron Ltd 半導体装置の製造方法
WO2010147140A1 (ja) * 2009-06-16 2010-12-23 東京エレクトロン株式会社 バリヤ層、成膜方法及び処理システム
WO2010147141A1 (ja) * 2009-06-16 2010-12-23 東京エレクトロン株式会社 成膜方法、前処理装置及び処理システム
US20110095427A1 (en) * 2008-05-13 2011-04-28 Micron Technology, Inc. Low-resistance interconnects and methods of making same
CN102132398A (zh) * 2008-03-21 2011-07-20 哈佛学院院长等 用于互连的自对准阻挡层
JP2012184449A (ja) * 2011-03-03 2012-09-27 Taiyo Nippon Sanso Corp 金属薄膜の製膜方法、金属薄膜、および金属薄膜の製膜装置
KR101318506B1 (ko) 2009-07-14 2013-10-16 도쿄엘렉트론가부시키가이샤 성막 방법
US9266146B2 (en) 2010-06-28 2016-02-23 Tokyo Electron Limited Film forming method and processing system

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5196467B2 (ja) * 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
US8102051B2 (en) * 2007-06-22 2012-01-24 Rohm Co., Ltd. Semiconductor device having an electrode and method for manufacturing the same
JP5366235B2 (ja) * 2008-01-28 2013-12-11 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
KR101980167B1 (ko) 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8168528B2 (en) * 2009-06-18 2012-05-01 Kabushiki Kaisha Toshiba Restoration method using metal for better CD controllability and Cu filing
JP5466890B2 (ja) * 2009-06-18 2014-04-09 東京エレクトロン株式会社 基板処理方法、基板処理装置及びコンピュータ読み取り可能な記憶媒体
AU2010310750B2 (en) 2009-10-23 2015-02-26 President And Fellows Of Harvard College Self-aligned barrier and capping layers for interconnects
KR101761097B1 (ko) 2009-11-13 2017-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US9768016B2 (en) 2013-07-02 2017-09-19 Ultratech, Inc. Formation of heteroepitaxial layers with rapid thermal processing to remove lattice dislocations
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10825724B2 (en) 2014-04-25 2020-11-03 Taiwan Semiconductor Manufacturing Company Metal contact structure and method of forming the same in a semiconductor device
US9613906B2 (en) * 2014-06-23 2017-04-04 GlobalFoundries, Inc. Integrated circuits including modified liners and methods for fabricating the same
US9613856B1 (en) 2015-09-18 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection
JP6242933B2 (ja) * 2016-03-31 2017-12-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US10727118B2 (en) * 2017-11-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device and pre-clean apparatus for semiconductor device
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
US11004736B2 (en) * 2019-07-19 2021-05-11 International Business Machines Corporation Integrated circuit having a single damascene wiring network
KR20210063493A (ko) 2019-11-21 2021-06-02 삼성전자주식회사 반도체 장치의 제조방법 및 반도체 장치의 제조 설비

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3840650B2 (ja) * 1998-01-21 2006-11-01 株式会社トリケミカル研究所 配線用銅合金膜形成材料および配線用銅合金膜形成方法
JP3449960B2 (ja) * 2000-02-25 2003-09-22 沖電気工業株式会社 半導体装置の製造方法
US6491978B1 (en) * 2000-07-10 2002-12-10 Applied Materials, Inc. Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP4651955B2 (ja) * 2004-03-03 2011-03-16 東京エレクトロン株式会社 成膜方法
JP5068925B2 (ja) * 2004-09-03 2012-11-07 Ｊｘ日鉱日石金属株式会社 スパッタリングターゲット
JP2006128288A (ja) * 2004-10-27 2006-05-18 Tokyo Electron Ltd 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体
CN101115864B (zh) * 2005-02-10 2010-10-13 东京毅力科创株式会社 薄膜的叠层结构、其形成方法、成膜装置和存储介质
JP4236201B2 (ja) * 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US20070264816A1 (en) * 2006-05-12 2007-11-15 Lavoie Adrien R Copper alloy layer for integrated circuit interconnects
US20080026576A1 (en) * 2006-07-31 2008-01-31 Rohm And Haas Electronic Materials Llc Organometallic compounds
US20080223287A1 (en) * 2007-03-15 2008-09-18 Lavoie Adrien R Plasma enhanced ALD process for copper alloy seed layers

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124275A (ja) * 2006-11-13 2008-05-29 Fujitsu Ltd 半導体装置の製造方法
WO2009110330A1 (ja) * 2008-03-03 2009-09-11 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2009212232A (ja) * 2008-03-03 2009-09-17 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
US8349725B2 (en) 2008-03-03 2013-01-08 Tokyo Electron Limited Method of manufacturing semiconductor device, semiconductor manufacturing apparatus, and storage medium
KR101649714B1 (ko) 2008-03-21 2016-08-30 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층
CN102132398A (zh) * 2008-03-21 2011-07-20 哈佛学院院长等 用于互连的自对准阻挡层
KR20120020035A (ko) * 2008-03-21 2012-03-07 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층
KR101803221B1 (ko) 2008-03-21 2017-11-29 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층
US9202786B2 (en) * 2008-05-13 2015-12-01 Micron Technology, Inc. Low-resistance interconnects and methods of making same
US20110095427A1 (en) * 2008-05-13 2011-04-28 Micron Technology, Inc. Low-resistance interconnects and methods of making same
JP2010050359A (ja) * 2008-08-22 2010-03-04 Rohm Co Ltd 半導体装置の製造方法
JP2010073736A (ja) * 2008-09-16 2010-04-02 Rohm Co Ltd 半導体装置の製造方法
JP2010098196A (ja) * 2008-10-17 2010-04-30 Hitachi Cable Ltd 配線構造及び配線構造の製造方法
JP2010212497A (ja) * 2009-03-11 2010-09-24 Tokyo Electron Ltd 半導体装置の製造方法
JP2011003569A (ja) * 2009-06-16 2011-01-06 Tohoku Univ 成膜方法、前処理装置及び処理システム
KR101275679B1 (ko) * 2009-06-16 2013-06-17 도쿄엘렉트론가부시키가이샤 배리어층, 성막 방법 및 처리 시스템
US8653665B2 (en) 2009-06-16 2014-02-18 Tokyo Electron Limited Barrier layer, film forming method, and processing system
KR101399814B1 (ko) * 2009-06-16 2014-05-27 도쿄엘렉트론가부시키가이샤 성막 방법, 전처리 장치 및 처리 시스템
US8865590B2 (en) 2009-06-16 2014-10-21 Tokyo Electron Limited Film forming method, pretreatment device, and processing system
JP2011001568A (ja) * 2009-06-16 2011-01-06 Tokyo Electron Ltd バリヤ層、成膜方法及び処理システム
WO2010147141A1 (ja) * 2009-06-16 2010-12-23 東京エレクトロン株式会社 成膜方法、前処理装置及び処理システム
WO2010147140A1 (ja) * 2009-06-16 2010-12-23 東京エレクトロン株式会社 バリヤ層、成膜方法及び処理システム
KR101318506B1 (ko) 2009-07-14 2013-10-16 도쿄엘렉트론가부시키가이샤 성막 방법
US9293417B2 (en) 2009-07-14 2016-03-22 Tokyo Electron Limited Method for forming barrier film on wiring line
US9266146B2 (en) 2010-06-28 2016-02-23 Tokyo Electron Limited Film forming method and processing system
JP2012184449A (ja) * 2011-03-03 2012-09-27 Taiyo Nippon Sanso Corp 金属薄膜の製膜方法、金属薄膜、および金属薄膜の製膜装置

Also Published As

Publication number Publication date
US20100233876A1 (en) 2010-09-16
KR20090009962A (ko) 2009-01-23
WO2007142329A1 (ja) 2007-12-13

Similar Documents

Publication Publication Date Title
JP2008013848A (ja) 成膜装置及び成膜方法
JP5683038B2 (ja) 成膜方法
US8440563B2 (en) Film forming method and processing system
US8653665B2 (en) Barrier layer, film forming method, and processing system
US8008184B2 (en) Semiconductor device manufacturing method, semiconductor manufacturing apparatus and storage medium
US8207061B2 (en) Semiconductor device manufacturing method using valve metal and nitride of valve metal
WO2011010660A1 (ja) 成膜装置及び成膜方法
US10490443B2 (en) Selective film forming method and method of manufacturing semiconductor device
US9779950B2 (en) Ruthenium film forming method, film forming apparatus, and semiconductor device manufacturing method
US8133811B2 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer program and storage medium
US20150240344A1 (en) Ruthenium film forming method, ruthenium film forming apparatus, and semiconductor device manufacturing method
CN101466864A (zh) 成膜装置、成膜方法、计算机程序和存储介质
US8129271B2 (en) Film forming method, film forming apparatus and storage medium
US7846839B2 (en) Film forming method, semiconductor device manufacturing method, semiconductor device, program and recording medium

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110915