CN103681659B - 一种阵列基板、制备方法以及显示装置 - Google Patents
一种阵列基板、制备方法以及显示装置 Download PDFInfo
- Publication number
- CN103681659B CN103681659B CN201310606817.9A CN201310606817A CN103681659B CN 103681659 B CN103681659 B CN 103681659B CN 201310606817 A CN201310606817 A CN 201310606817A CN 103681659 B CN103681659 B CN 103681659B
- Authority
- CN
- China
- Prior art keywords
- electrode
- pole plate
- layer
- film
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 103
- 238000000034 method Methods 0.000 claims abstract description 88
- 238000000059 patterning Methods 0.000 claims abstract description 60
- 238000003860 storage Methods 0.000 claims abstract description 50
- 239000010409 thin film Substances 0.000 claims abstract description 46
- 239000007769 metal material Substances 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 220
- 239000010408 film Substances 0.000 claims description 90
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- 238000002161 passivation Methods 0.000 claims description 47
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 229920005591 polysilicon Polymers 0.000 claims description 32
- 239000011229 interlayer Substances 0.000 claims description 25
- 229920005989 resin Polymers 0.000 claims description 24
- 239000011347 resin Substances 0.000 claims description 24
- 239000012044 organic layer Substances 0.000 claims description 23
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000011787 zinc oxide Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 239000002356 single layer Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 229920001940 conductive polymer Polymers 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 238000002425 crystallisation Methods 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910001257 Nb alloy Inorganic materials 0.000 claims description 5
- 229910000583 Nd alloy Inorganic materials 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 claims description 5
- 229910003437 indium oxide Inorganic materials 0.000 claims description 5
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 4
- 230000008025 crystallization Effects 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 239000005011 phenolic resin Substances 0.000 claims description 4
- 229920001568 phenolic resin Polymers 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229920000767 polyaniline Polymers 0.000 claims description 4
- 229920002554 vinyl polymer Polymers 0.000 claims description 4
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 claims description 3
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 9
- 238000010276 construction Methods 0.000 claims 3
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 claims 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims 1
- VVTQWTOTJWCYQT-UHFFFAOYSA-N alumane;neodymium Chemical compound [AlH3].[Nd] VVTQWTOTJWCYQT-UHFFFAOYSA-N 0.000 claims 1
- 239000004411 aluminium Substances 0.000 claims 1
- 150000002466 imines Chemical class 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 claims 1
- 229910052725 zinc Inorganic materials 0.000 claims 1
- 239000011701 zinc Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 46
- 238000005516 engineering process Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052738 indium Inorganic materials 0.000 description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910001887 tin oxide Inorganic materials 0.000 description 4
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000007715 excimer laser crystallization Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 229920000144 PEDOT:PSS Polymers 0.000 description 1
- BATBOVZTQBLKIL-UHFFFAOYSA-N [1-(5,8-dihydroxy-1,4-dioxonaphthalen-2-yl)-4-methylpent-3-enyl] 3-methylbut-2-enoate Chemical compound C1=CC(O)=C2C(=O)C(C(OC(=O)C=C(C)C)CC=C(C)C)=CC(=O)C2=C1O BATBOVZTQBLKIL-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
- H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明属于显示技术领域，涉及一种阵列基板、制备方法以及显示装置。一种阵列基板，包括基板以及设置于所述基板上的薄膜晶体管和存储电容，所述薄膜晶体管包括栅极、源极、漏极以及设置于所述源极、所述漏极与所述栅极之间的栅绝缘层，所述存储电容包括第一极板、第二极板以及设置于所述第一极板与所述第二极板之间的电介质层，其中，所述第一极板与所述第二极板均采用金属材料形成，所述电介质层与所述栅绝缘层采用相同的材料形成。该阵列基板相比现有技术中阵列基板的制备方法，减少了两次构图工艺和一次离子注入工艺，简化了阵列基板的制作流程；同时，能提高阵列基板中存储电容CS的充电速度，同时提高显示装置的显示质量。
Description
技术领域
本发明属于显示技术领域，涉及一种阵列基板、制备方法以及显示装置。
背景技术
随着显示技术的发展，人们对显示画质的需求日益增长，高画质、高分辨率的平板显示装置的需求越来越普遍，也越来越得到显示面板厂家的重视。
薄膜晶体管（ThinFilmTransistor，简称TFT）是平板显示面板的主要驱动器件，直接关系到高性能平板显示装置的发展方向。薄膜晶体管具有多种结构，制备相应结构的薄膜晶体管的材料也具有多种，例如：非晶硅和多晶硅都是目前常用的薄膜晶体管制备材料。然而，非晶硅本身存在很多无法避免的缺点，比如：低迁移率、低稳定性等；与此相比，低温多晶硅（LowTemperaturePoly-Silicon，简称LTPS）具有较高的迁移率及稳定性，其迁移率可达非晶硅的几十甚至几百倍。因此，采用低温多晶硅材料形成薄膜晶体管的技术得到了迅速发展，由LTPS衍生的新一代液晶显示装置（LiquidCrystalDisplay：简称LCD）或有机电致发光显示装置（OrganicLight-EmittingDiode:简称OLED）成为重要的显示技术，尤其是OLED显示装置，由于OLED具有超薄、低功耗、同时自身发光等特点，备受用户的青睐。
虽然低温多晶硅薄膜晶体管具有上述优点，但是，在低温多晶硅薄膜晶体管（LTPSTFT）阵列基板中为了实现持续的驱动能力，还需要同时设置存储电容（StoringCapacity：简称Cs），尤其是高分辨率显示面板中，通常需要为低温多晶硅薄膜晶体管配备能较快充电的存储电容，才能满足驱动需要。
图1为现有技术中LTPSTFT阵列基板的一种结构剖视图。其中，该阵列基板包括依次设置于基板1上方的缓冲层2、有源层3、第一绝缘层4′、栅极5、第二绝缘层6′、源极71、漏极72、第三绝缘层8′、平坦层9和显示电极10。目前，该结构的阵列基板需要采用八张掩模板进行八次构图工艺才能制备完成，这八次构图工艺分别是：
利用有源层掩模板(a-SiMask)，通过第一次构图工艺形成包括有源层3的图形；
利用存储电容掩模板(CSMask)，将第一绝缘层4′通过第二次构图工艺进行部分p-Si掺杂以形成包括存储电容CS的第一极板11的图形。在该步骤中，即通过第一次离子注入掺杂形成存储电容CS的第一极板，采用离子注入方法形成了第一极板的存储电容，存在充放电速度较慢的缺点；
利用栅极掩模板(GateMask)，通过第三次构图工艺形成包括栅极5及存储电容CS的第二极板12的图形。在该步骤中，即采用栅金属作为存储电容CS的第二极板；
利用接触孔掩模板(ContactMask)，在第二绝缘层6′中，通过第四次构图工艺形成包括用于连接源极71、漏极72与有源层3的接触孔的图形；
利用源漏极掩模板(S/DMask)，通过第五次构图工艺形成包括源极71、漏极72的图形；
利用过孔掩模板(VIAHoleMask)，在第三绝缘层8′中，通过第六次构图工艺形成包括显示电极10与漏极72之间的桥接过孔的图形；
利用平坦层掩模板(PLNMask)，在平坦层9中，通过第七次构图工艺形成包括显示电极10与漏极72之间的桥接过孔的图形，并使阵列基板平坦化，以便在平坦的基板上沉积电极层；
利用像素电极掩模板(ITOMask)，通过第八次构图工艺形成显示电极10的图形。
可见，现有技术制作LTPSTFT和CS的阵列基板工艺复杂、流程较多，造成了较高的生产成本；同时，由于存储电容与栅极或源极/漏极采用掺杂方式形成，导致存储电容的充电速度受影响，降低了LTPSTFT阵列基板的竞争优势。
发明内容
本发明所要解决的技术问题是针对现有技术中存在的上述不足，提供一种阵列基板、制备方法以及显示装置，该阵列基板制备工艺简化，且其中的存储电容具有较快的充电速度。
解决本发明技术问题所采用的技术方案是该阵列基板，包括基板以及设置于所述基板上的薄膜晶体管和存储电容，所述薄膜晶体管包括栅极、源极、漏极以及设置于所述源极、所述漏极与所述栅极之间的栅绝缘层，所述存储电容包括第一极板、第二极板以及设置于所述第一极板与所述第二极板之间的电介质层，其中，所述第一极板与所述第二极板均采用金属材料形成，所述电介质层与所述栅绝缘层采用相同的材料形成。
优选的是，所述源极与所述漏极设置于所述基板上，所述源极与所述漏极的上方设置有缓冲层，所述缓冲层局部覆盖所述源极且开设有源极过孔、还局部覆盖所述漏极且开设有漏极过孔，所述缓冲层的上方设置有有源层，所述有源层通过所述源极过孔与所述源极连接、通过所述漏极过孔与所述漏极连接，所述有源层的上方设置有所述栅绝缘层，所述栅绝缘层的上方设置有所述栅极；所述第一极板与所述源极、所述漏极同层设置于所述基板上，所述栅绝缘层延伸至所述第一极板的上方形成所述电介质层，所述电介质层完全覆盖所述第一极板，所述电介质层对应着所述第一极板的上方设置有所述第二极板。
优选的是，所述源极、所述漏极、所述栅极与所述第一极板、所述第二极板均采用钼、钼铌合金、铝、铝钕合金、钛或铜中的至少一种形成；所述有源层采用低温多晶硅材料形成。
优选的是，所述缓冲层为单层结构或多个子层的叠层结构，所述缓冲层采用硅氧化物或硅氮化物形成。
优选的是，所述栅极和所述第二极板的上方还设置有层间绝缘层和显示电极，所述层间绝缘层在对应着所述漏极的区域开设有过孔，所述显示电极通过所述过孔与所述漏极电连接。
优选的是，所述层间绝缘层包括钝化层和有机层，所述钝化层为单层结构或多个子层的叠层结构，采用硅氧化物、硅氮化物、铪氧化物或铝氧化物形成；所述有机层采用有机树脂形成，所述有机树脂包括丙烯酸类成膜树脂、酚醛树脂类成膜树脂、乙烯基聚合物成膜树脂或聚亚胺成膜树脂；
所述显示电极为OLED器件的金属阳极，所述金属阳极采用具有导电性能及高功函数值的无机金属氧化物、有机导电聚合物或金属材料形成，所述无机金属氧化物包括氧化铟锡或氧化锌，所述有机导电聚合物包括PEDOT:SS、PANI，所述金属材料包括金、铜、银或铂。
优选的是，所述层间绝缘层包括钝化层，所述钝化层为单层结构或多个子层的叠层结构，采用硅氧化物、硅氮化物、铪氧化物或铝氧化物形成；
所述显示电极为像素电极，所述像素电极采用氧化铟镓锌、氧化铟、氧化锌、氧化铟锌、氧化铟锡、氧化铟镓锡或氧化铟锡锌中的至少一种材料形成。
一种显示装置，包括上述的阵列基板。
一种阵列基板的制备方法，包括在基板上形成薄膜晶体管和存储电容的步骤，形成所述薄膜晶体管的步骤包括形成源极、漏极、栅极的步骤以及在所述源极、所述漏极与所述栅极之间形成栅绝缘层的步骤，形成所述存储电容的步骤包括形成第一极板、第二极板以及在所述第一极板与所述第二极板之间形成电介质层的步骤，其中，所述第一极板与所述源极和所述漏极采用同一构图工艺形成，所述第二极板与所述栅极采用同一构图工艺形成，所述电介质层与所述栅绝缘层采用同一工艺形成。
优选的是，该制备方法具体包括如下步骤：
步骤S1）：在所述基板上形成源漏金属电极膜和缓冲膜，采用一次构图工艺，形成包括所述源极、所述漏极和所述第一极板的图形，以及在所述源极、所述漏极上方形成包括缓冲层的图形；
步骤S2）：在完成步骤S1）的所述基板上，形成非晶硅膜，对所述非晶硅膜进行晶化以形成多晶硅膜，并对所述多晶硅膜进行掺杂，采用一次构图工艺，形成包括有源层的图形；
步骤S3）：在完成步骤S2）的所述基板上，形成所述栅绝缘层和栅金属电极膜，所述栅绝缘层还同时延伸至完全覆盖所述第一极板的区域以形成所述存储电容的所述电介质层，采用一次构图工艺，形成包括所述栅极和所述第二极板的图形，所述第二极板与所述第一极板对应设置。
优选的是，该制备方法还进一步包括：采用离子注入法，将所述有源层对应着所述源极和所述漏极的区域进行掺杂，以增强所述有源层与所述源极和所述漏极的欧姆接触。
优选的是，该制备方法还进一步包括：在所述栅极和所述第二极板的上方形成包括层间绝缘层以及显示电极的图形，所述层间绝缘层对应着所述漏极的区域形成过孔，所述漏极与所述显示电极通过所述过孔电连接。
优选的是，形成包括所述层间绝缘层以及所述显示电极的图形具体包括：
步骤S4）：在完成步骤S3）的所述基板上，形成钝化膜，采用一次构图工艺，形成包括钝化层的图形，并在对应着所述漏极的区域形成钝化层过孔；
步骤S5）：在完成步骤S4）的所述基板上，形成有机膜，采用一次构图工艺，形成包括有机层的图形，并在对应着所述漏极的区域形成有机层过孔；
步骤S6）：在完成步骤S5）的所述基板上，形成导电金属膜，采用一次构图工艺，形成包括OLED器件的金属阳极的图形，所述金属阳极通过所述有机层过孔和所述钝化层过孔与所述漏极电连接。
或者，优选的是，形成包括所述层间绝缘层以及所述显示电极的图形具体包括：
步骤S4）：在完成步骤S3）的所述基板上，形成钝化膜，采用一次构图工艺，形成包括钝化层的图形，并在对应着所述漏极的区域形成钝化层过孔；
步骤S5）：在完成步骤S4）的所述基板上，形成透明导电金属膜，采用一次构图工艺，形成包括像素电极的图形，所述像素电极通过所述钝化层过孔与所述漏极电连接。
本发明的有益效果是：该低温多晶硅薄膜晶体管（LTPSTFT）阵列基板的结构和相应的制备方法，相比现有技术中低温多晶硅薄膜晶体管阵列基板的制备方法，减少了两次构图工艺和一次离子注入工艺，简化了阵列基板的制作流程；同时，相比现有技术中低温多晶硅薄膜晶体管阵列基板的结构，由于采用金属材料形成的极板的面电阻较小，能提高阵列基板中存储电容CS的充电速度，同时提高显示装置的显示质量，为高分辨率显示装置的制备提供了保证。
附图说明
图1为现有技术中阵列基板的剖视图；
图2为本发明实施例1中阵列基板的剖视图；
图3A-图3M为图2中阵列基板在制备过程中的各步骤的剖视图；
其中：
图3A为形成源漏金属电极膜和缓冲膜的剖视图；
图3B为形成包括源极、漏极、缓冲层和第一极板的图形的剖视图；
图3C为形成有源膜的剖视图；
图3D为形成包括有源层的图形的剖视图；
图3E为形成栅绝缘层的剖视图；
图3F为形成栅金属电极膜的图形的剖视图；
图3G为形成包括栅极和第二极板的图形的剖视图；
图3H为形成钝化膜的剖视图；
图3I为形成包括钝化层和钝化层过孔的图形的剖视图；
图3J为形成有机膜的剖视图；
图3K为形成包括有机层和有机层过孔的图形的剖视图；
图3L为形成导电金属膜的剖视图；
图3M为形成显示电极的图形的剖视图；
图中：1－基板；2－缓冲层；20-缓冲膜；3-有源层；30-非晶硅膜；4-栅绝缘层；4′-第一绝缘层；5-栅极；50-栅金属电极膜；6-钝化层；60-钝化膜；6′-第二绝缘层；70-源漏金属电极膜；71-源极；72-漏极；8-有机层；80-有机膜；8′-第三绝缘层；9-平坦层；10-显示电极；100-导电金属膜；11-第一极板；12-第二极板；13-电介质层。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明阵列基板、制备方法以及显示装置作进一步详细描述。
一种阵列基板，包括基板以及设置于所述基板上的薄膜晶体管和存储电容，所述薄膜晶体管包括栅极、源极、漏极以及设置于所述源极、所述漏极与所述栅极之间的栅绝缘层，所述存储电容包括第一极板、第二极板以及设置于所述第一极板与所述第二极板之间的电介质层，其中，所述第一极板与所述第二极板均采用金属材料形成，所述电介质层与所述栅绝缘层采用相同的材料形成。
一种显示装置，包括上述的阵列基板。
一种阵列基板的制备方法，包括在基板上形成薄膜晶体管和存储电容的步骤，形成所述薄膜晶体管的步骤包括形成源极、漏极、栅极的步骤以及在所述源极、所述漏极与所述栅极之间形成栅绝缘层的步骤，形成所述存储电容的步骤包括形成第一极板、第二极板以及在所述第一极板与所述第二极板之间形成电介质层的步骤，其中，所述第一极板与所述源极和所述漏极采用同一构图工艺形成，所述第二极板与所述栅极采用同一构图工艺形成，所述电介质层与所述栅绝缘层采用同一工艺形成。
实施例1：
本实施例提供一种阵列基板，该阵列基板适用于OLED显示装置。
如图2所示，一种阵列基板，包括基板1、形成在基板1上的薄膜晶体管TFT和存储电容CS，薄膜晶体管TFT包括栅极5、源极71、漏极72以及设置于源极71、漏极72与栅极5之间的栅绝缘层4；存储电容CS包括第一极板11、第二极板12以及设置于第一极板11与第二极板12之间的电介质层13，第一极板11与第二极板12均采用金属材料形成，电介质层13与栅绝缘层4采用相同的材料形成。
其中，源极71与漏极72设置于基板1上，源极71与漏极72的上方设置有缓冲层2，缓冲层2局部覆盖源极71且开设有源极过孔（本发明结构中涉及的过孔在图中均未具体标识）、还局部覆盖漏极72且开设有漏极过孔，缓冲层2的上方设置有有源层3，有源层3通过源极过孔与源极71连接、通过漏极过孔与漏极72连接，有源层3的上方设置有栅绝缘层4，栅绝缘层4的上方设置有栅极5；第一极板11与源极71、漏极72同层设置于基板1上，栅绝缘层4延伸至第一极板11的上方形成电介质层13，电介质层13完全覆盖第一极板11，电介质层13对应着第一极板11的上方设置有第二极板12。
在本实施例中，源极71、漏极72与第一极板11采用钼、钼铌合金、铝、铝钕合金、钛或铜中的至少一种形成。
缓冲层2为单层结构或多个子层的叠层结构，缓冲层2采用硅氧化物或硅氮化物形成。与现有技术相比，缓冲层2设置于源极71与漏极72的上方，使得后续的薄膜晶体管TFT中的栅绝缘层4与存储电容CS中的电介质层13能在同一构图工艺中形成，而不必采用掺杂方式形成。缓冲层2设置于源极71与漏极72的上方的结构，既便于在同一构图工艺中形成源极71、漏极72及缓冲层2，又可以利用源漏金属电极、栅绝缘层4及栅金属电极形成存储电容CS，避免了现有技术中采用掺杂方式形成存储电容的极板的步骤，也改善了存储电容的充放电性能。
同时，栅极5与第二极板12采用钼、钼铌合金、铝、铝钕合金、钛或铜中的至少一种形成。
为利用薄膜晶体管TFT实现对图像显示的控制，栅极5和第二极板12的上方还设置有层间绝缘层和显示电极10，层间绝缘层在对应着漏极的区域开设有过孔，显示电极10通过过孔与漏极72电连接。从图2中可见，层间绝缘层包括钝化层6和有机层8，钝化层6为单层结构或多个子层的叠层结构，采用硅氧化物、硅氮化物、铪氧化物或铝氧化物形成；有机层8采用有机树脂形成，有机树脂包括丙烯酸类成膜树脂、酚醛树脂类成膜树脂、乙烯基聚合物成膜树脂或聚亚胺成膜树脂。在本实施例中，显示电极10为OLED器件的金属阳极，金属阳极采用具有导电性能及高功函数值的无机金属氧化物、有机导电聚合物或金属材料形成，无机金属氧化物包括氧化铟锡或氧化锌，有机导电聚合物包括PEDOT：PSS、PANI，金属材料包括金、铜、银或铂。
相应的，本实施例中阵列基板的制备方法，包括在基板1上形成薄膜晶体管TFT和存储电容CS的步骤，形成薄膜晶体管TFT的步骤包括形成源极71、漏极72、栅极5的步骤以及在源极71、漏极72与栅极5之间形成栅绝缘层4的步骤，形成存储电容CS的步骤包括形成第一极板11、第二极板12以及在第一极板11与第二极板12之间形成电介质层13的步骤，其中，第一极板11与源极71和漏极72采用同一构图工艺形成，第二极板12与栅极5采用同一构图工艺形成，电介质层13与栅绝缘层4采用同一工艺形成。
在本发明中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
上述阵列基板的制备方法具体包括如下步骤：
步骤S1）：在基板1上形成源漏金属电极膜70和缓冲膜20，采用一次构图工艺，形成包括源极71、漏极72和第一极板11的图形，以及在源极71、漏极72上方形成包括缓冲层2的图形。
在该步骤中，基板1采用玻璃等透明材料制成、且经过预先清洗。具体的，在基板1上采用溅射方式、热蒸发方式、等离子体增强化学气相沉积（PlasmaEnhanced：简称PECVD）方式、低压化学气相沉积（LowPressureChemicalVaporDeposition：简称LPCVD）方式、大气压化学气相沉积（AtmosphericPressureChemicalVaporDeposition：简称APCVD）方式或电子回旋谐振化学气相沉积（ElectronCyclotronResonanceChemicalVaporDeposition:简称ECR-CVD）方式形成源漏金属电极膜70，然后采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式形成缓冲膜20，如图3A所示。
然后，通过采用半色调掩模(HalfToneMask，简称HTM)或灰色调掩模(GrayToneMask，简称GTM)，通过第一次构图工艺（成膜、曝光、显影、湿法刻蚀或干法刻蚀），同时形成包括源极71、漏极72和第一极板11的图形，以及在源极71、漏极72上方形成包括缓冲层2的图形，如图3B所示。源极71、漏极72和第一极板11采用金属、金属合金，如：钼、钼铌合金、铝、铝钕合金、钛或铜等导电材料形成。
其中，缓冲层2可以选择与Si的晶格结构相近的材料制作，以便于在缓冲层2的上方形成a-Si薄膜（即下一步骤中的非晶硅膜30），使得在后续的薄膜晶体管TFT中的栅绝缘层4的形成过程中，只需将a-Si薄膜与存储电容的极板重叠区域以外的部分刻蚀掉即可形成存储电容CS中的电介质层13，从而不必采用掺杂方式形成存储电容CS的极板。
本实施例中，通过半色调掩模板或灰色调掩模板，采用一次构图工艺完成源极71、漏极72和缓冲层2的制备，减少了利用掩模板曝光的次数。
步骤S2）：在完成步骤S1）的基板上，形成非晶硅膜30，对非晶硅膜30进行晶化以形成多晶硅膜，并对多晶硅膜进行掺杂，采用一次构图工艺，形成包括有源层3的图形。
在该步骤中，首先，通过沉积方式在缓冲层2上形成非晶硅膜30（a-Si），沉积方式包括等离子体增强化学气相沉积方式、低压化学气相沉积方式，如图3C所示。
接着，对非晶硅膜30进行晶化，晶化方式包括采用准分子激光晶化方式、金属诱导晶化方式或固相晶化方式，将非晶硅膜30转变为多晶硅膜（p-Si），然后，对多晶硅膜（p-Si）进行掺杂（P型掺杂或者N型掺杂），以决定薄膜晶体管TFT的沟道区导电类型。其中，准分子激光晶化方式、金属诱导晶化方式为两种低温多晶硅的方法，是较为常用的把非晶硅转变为多晶硅的方法。然而，本发明将非晶硅转变为多晶硅的方法，并不限制于采用低温多晶硅的方法，只要能够将有源层30转变为所需的多晶硅薄膜就可以。
最后，采用第二次构图工艺，形成包括有源层3的图形，如图3D所示。即在多晶硅膜上形成一层光刻胶，对光刻胶进行曝光和显影，然后对多晶硅膜30进行干法刻蚀，以形成包括有源层3的图形。
步骤S3）：在完成步骤S2）的基板上，形成栅绝缘层4和栅金属电极膜50，栅绝缘层4还同时延伸至完全覆盖第一极板11的区域以形成存储电容CS的电介质层13，采用一次构图工艺，形成包括栅极5和第二极板12的图形，第二极板12与第一极板11对应设置。
在该步骤中，首先，采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式在有源层3和第一极板11的上方形成栅绝缘层4和电介质层13，如图3E所示；接着，采用溅射方式、热蒸发方式、等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式形成栅金属电极膜50，如图3F所示。最后，采用第三次构图工艺，形成包括栅极5和第二极板12的图形，第二极板12与第一极板11对应设置，如图3G所示。
在该步骤中，还进一步包括：采用离子注入法，将有源层3（p-Si）对应着源极71和漏极72的区域进行掺杂，以增强有源层3与源极71和漏极72的欧姆接触，保证P-Si与源极71、漏极72形成良好的欧姆接触；而在对应着栅极5的区域不需进行掺杂，因为，此次掺杂是在栅极5的图形刻蚀完成后进行的，因为有栅极5的阻挡作用，对与栅极5对应的区域的有源层3的部分P-Si无法进行掺杂；同时，因为这部分P-Si是作为沟道存在的，也无需进行掺杂。其中，离子注入方式包括具有质量分析仪的离子注入方式、不具有质量分析仪的离子云式注入方式、等离子注入方式或固态扩散式注入方式。即本实施例中，由低温多晶硅材料经晶化、掺杂、离子注入等多个步骤，最终形成具有良好半导体性质的有源层3。
至此，薄膜晶体管TFT和存储电容CS即制备完成。为对薄膜晶体管TFT和存储电容CS进行绝缘保护，且便于利用薄膜晶体管TFT实现对图像显示的控制，该制备方法还进一步包括：在栅极5和第二极板12的上方形成包括层间绝缘层以及显示电极10的图形，层间绝缘层对应着漏极72的区域形成过孔，漏极72与显示电极10通过过孔电连接。在本实施例中，层间绝缘层包括钝化层6和有机层8，显示电极10为OLED器件的金属阳极。
形成包括层间绝缘层以及显示电极的图形具体包括：
步骤S4）：在完成步骤S3）的基板上，形成钝化膜60，采用一次构图工艺，形成包括钝化层6的图形，并在对应着漏极72的区域形成钝化层过孔。
在该步骤中，如图3H所示，在薄膜晶体管TFT与存储电容CS的上方沉积钝化膜60。与沉积栅绝缘层4的方式相同，钝化膜60可采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式沉积形成，钝化膜60可采用单层的氧化硅材料或者氧化硅材料、氮化硅材料形成多个子层的叠层。然后，通过第四次构图工艺，形成包括钝化层6的图形，并在对应着漏极72的区域形成钝化层过孔，如图3I所示。
步骤S5）：在完成步骤S4）的基板上，形成有机膜80，采用一次构图工艺，形成包括有机层8的图形，并在对应着漏极72的区域形成有机层过孔。
在该步骤中，采用涂覆（包括旋涂）方法，在钝化层6的上方形成有机膜80，如图3J所示。有机膜80采用有机树脂形成，有机树脂包括丙烯酸类成膜树脂、酚醛树脂类成膜树脂、乙烯基聚合物成膜树脂或聚亚胺成膜树脂。然后，通过第五次构图工艺，形成包括有机层8的图形，并在对应着漏极72的区域形成有机层过孔，如图3K所示。
步骤S6）：在完成步骤S5）的基板1上，形成导电金属膜100，采用一次构图工艺，形成包括金属阳极的图形，金属阳极通过有机层过孔和钝化层过孔与漏极72电连接。
在该步骤中，在有机层8的上方采用溅射方式、热蒸发方式或等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式沉积导电金属膜100。其中，导电金属膜100具有高反射率并且满足一定的金属功函数要求，常采用双层膜或三层膜结构：比如ITO（氧化铟锡）/Ag（银）/ITO（氧化铟锡）或者Ag（银）/ITO（氧化铟锡）结构；或者，把上述结构中的ITO换成IZO（氧化铟锌）、IGZO（氧化铟镓锌）或InGaSnO（氧化铟镓锡）。当然，也可以采用具有导电性能及高功函数值的无机金属氧化物、有机导电聚合物或金属材料形成，无机金属氧化物包括氧化铟锡或氧化锌，有机导电聚合物包括PEDOT:SS、PANI，金属材料包括金、铜、银或铂。
然后，通过第六次构图工艺，形成包括显示电极10的图形，显示电极10通过有机层过孔和钝化层过孔与漏极72电连接，如图3L所示。
在上述阵列基板的结构基础上，进一步制备像素限定层（PixelDefineLayer，简称PDL），接着蒸镀或者涂覆发光层（EmittingLayer：简称EL），最后溅射或蒸镀形成金属阴极层，经封装即可形成带有OLED器件的阵列基板。
在本实施例中，存储电容CS的两个极板中，其中一个极板采用与薄膜晶体管TFT的源极和漏极相同的金属材料形成，另一个极板采用与薄膜晶体管的栅极相同的金属材料形成，而两个极板之间的电介质层采用与栅绝缘层相同的材料形成，减少了一次单独采用构图工艺形成存储电容的步骤，还减少了一次离子注入工艺，简化了阵列基板的制备工艺；同时，由于采用金属材料形成的极板的面电阻较小，相对现有技术中采用掺杂方式形成的极板的存储电容CS的充电速度较快，即能提高阵列基板中存储电容CS的充电速度，同时还能获得具有稳定的驱动能力的薄膜晶体管，能提高OLED显示装置的显示质量，为高分辨率LTPSTFT-OLED显示装置的制备提供了保证。
实施例2：
本实施例提供一种阵列基板，该阵列基板适用于TN模式、VA模式或ADS模式的液晶显示装置。
本实施例中阵列基板的结构，在层间绝缘层以及显示电极以下的结构均与实施例1相同，这里不再赘述。
在本实施例的阵列基板中，层间绝缘层包括钝化层，钝化层为单层结构或多个子层的叠层结构，采用硅氧化物、硅氮化物、铪氧化物或铝氧化物形成；显示电极为像素电极，像素电极采用氧化铟镓锌、氧化铟、氧化锌、氧化铟锌、氧化铟锡、氧化铟镓锡或氧化铟锡锌中的至少一种材料形成。
本实施例中阵列基板的制备方法包括：
步骤S1）：在基板上形成源漏金属电极膜和缓冲膜，采用一次构图工艺，形成包括源极、漏极和第一极板的图形，以及在源极、漏极上方形成包括缓冲层的图形。
步骤S2）：在完成步骤S1）的基板上，形成非晶硅膜，对非晶硅膜进行晶化以形成多晶硅膜，并对多晶硅膜进行掺杂，采用一次构图工艺，形成包括有源层的图形。
步骤S3）：在完成步骤S2）的基板上，形成栅绝缘层和栅金属电极膜，栅绝缘层还同时延伸至完全覆盖第一极板的区域以形成存储电容CS的电介质层，采用一次构图工艺，形成包括栅极和第二极板的图形，第二极板与第一极板对应设置。
步骤S4）：在完成步骤S3）的基板上，形成钝化膜，采用一次构图工艺，形成包括钝化层的图形，并在对应着漏极的区域形成钝化层过孔。
步骤S5）：在完成步骤S4）的基板上，形成透明导电金属膜，采用一次构图工艺，形成包括像素电极的图形，像素电极通过钝化层过孔与漏极电连接。其中，透明导电金属采用氧化铟镓锌（IGZO）、氧化铟锌（IZO）、氧化铟锡（ITO）或氧化铟镓锡（InGaSnO）等透明导电材料中的至少一种。
本实施例中上述的阵列基板适用于TN（TwistedNematic，扭曲向列）模式、VA（VerticalAlignment，垂直取向）模式的液晶显示装置中。
进一步的，在上述阵列基板的上方形成一层绝缘层和公共电极，可以形成适用于ADS（ADvancedSuperDimensionSwitch，高级超维场转换技术）模式的液晶显示装置中的阵列基板。其中，ADS模式为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（pushMura）等优点。
实施例3：
本实施例提供一种显示装置，包括实施例1或2中的阵列基板。
其中，显示装置可以为液晶显示装置或者电致发光显示装置，例如液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例中的显示装置具有较好的显示质量。
本发明公开了一种低温多晶硅薄膜晶体管（LTPSTFT）阵列基板的结构和相应的制备方法，该阵列基板相比现有技术中低温多晶硅薄膜晶体管阵列基板的制备方法，减少了两次构图工艺和一次离子注入工艺，简化了阵列基板的制作流程；同时，相比现有技术中低温多晶硅薄膜晶体管阵列基板的结构，由于采用金属材料形成的极板的面电阻较小，能提高阵列基板中存储电容CS的充电速度，同时提高显示装置的显示质量，为高分辨率显示装置的制备提供了保证，尤其适用于TFT-OLED显示装置中使用。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (14)
1.一种阵列基板，包括基板以及设置于所述基板上的薄膜晶体管和存储电容，所述薄膜晶体管包括栅极、源极、漏极以及设置于所述源极、所述漏极与所述栅极之间的栅绝缘层，所述存储电容包括第一极板、第二极板以及设置于所述第一极板与所述第二极板之间的电介质层，其特征在于，所述第一极板与所述第二极板均采用金属材料形成，所述电介质层与所述栅绝缘层采用相同的材料形成，所述源极与所述漏极设置于所述基板上，所述源极与所述漏极的上方设置有缓冲层，所述缓冲层局部覆盖所述源极且开设有源极过孔、还局部覆盖所述漏极且开设有漏极过孔。
2.根据权利要求1所述的阵列基板，其特征在于，所述缓冲层的上方设置有有源层，所述有源层通过所述源极过孔与所述源极连接、通过所述漏极过孔与所述漏极连接，所述有源层的上方设置有所述栅绝缘层，所述栅绝缘层的上方设置有所述栅极；所述第一极板与所述源极、所述漏极同层设置于所述基板上，所述栅绝缘层延伸至所述第一极板的上方形成所述电介质层，所述电介质层完全覆盖所述第一极板，所述电介质层对应着所述第一极板的上方设置有所述第二极板。
3.根据权利要求2所述的阵列基板，其特征在于，所述源极、所述漏极、所述栅极与所述第一极板、所述第二极板均采用钼、钼铌合金、铝、铝钕合金、钛或铜中的至少一种形成；所述有源层采用低温多晶硅材料形成。
4.根据权利要求3所述的阵列基板，其特征在于，所述缓冲层为单层结构或多个子层的叠层结构，所述缓冲层采用硅氧化物或硅氮化物形成。
5.根据权利要求4所述的阵列基板，其特征在于，所述栅极和所述第二极板的上方还设置有层间绝缘层和显示电极，所述层间绝缘层在对应着所述漏极的区域开设有过孔，所述显示电极通过所述过孔与所述漏极电连接。
6.根据权利要求5所述的阵列基板，其特征在于，所述层间绝缘层包括钝化层和有机层，所述钝化层为单层结构或多个子层的叠层结构，采用硅氧化物、硅氮化物、铪氧化物或铝氧化物形成；所述有机层采用有机树脂形成，所述有机树脂包括丙烯酸类成膜树脂、酚醛树脂类成膜树脂、乙烯基聚合物成膜树脂或聚亚胺成膜树脂；
所述显示电极为OLED器件的金属阳极，所述金属阳极采用具有导电性能及高功函数值的无机金属氧化物、有机导电聚合物或金属材料形成，所述无机金属氧化物包括氧化铟锡或氧化锌，所述有机导电聚合物包括PEDOT:SS、PANI，所述金属材料包括金、铜、银或铂。
7.根据权利要求5所述的阵列基板，其特征在于，所述层间绝缘层包括钝化层，所述钝化层为单层结构或多个子层的叠层结构，采用硅氧化物、硅氮化物、铪氧化物或铝氧化物形成；
所述显示电极为像素电极，所述像素电极采用氧化铟镓锌、氧化铟、氧化锌、氧化铟锌、氧化铟锡、氧化铟镓锡或氧化铟锡锌中的至少一种材料形成。
8.一种显示装置，其特征在于，包括权利要求1-7任一项所述的阵列基板。
9.一种阵列基板的制备方法，包括在基板上形成薄膜晶体管和存储电容的步骤，形成所述薄膜晶体管的步骤包括形成源极、漏极、栅极的步骤以及在所述源极、所述漏极与所述栅极之间形成栅绝缘层的步骤，形成所述存储电容的步骤包括形成第一极板、第二极板以及在所述第一极板与所述第二极板之间形成电介质层的步骤，其特征在于，所述第一极板与所述源极和所述漏极采用同一构图工艺形成，所述第二极板与所述栅极采用同一构图工艺形成，所述电介质层与所述栅绝缘层采用同一工艺形成，在所述基板上形成源漏金属电极膜和缓冲膜，采用一次构图工艺，形成包括所述源极、所述漏极和所述第一极板的图形，以及在所述源极、所述漏极上方形成包括缓冲层的图形。
10.根据权利要求9所述的制备方法，其特征在于，该制备方法具体包括如下步骤：
步骤S1)：在形成源漏金属电极膜和缓冲膜的所述基板上，形成非晶硅膜，对所述非晶硅膜进行晶化以形成多晶硅膜，并对所述多晶硅膜进行掺杂，采用一次构图工艺，形成包括有源层的图形；
步骤S2)：在完成步骤S1)的所述基板上，形成所述栅绝缘层和栅金属电极膜，所述栅绝缘层还同时延伸至完全覆盖所述第一极板的区域以形成所述存储电容的所述电介质层，采用一次构图工艺，形成包括所述栅极和所述第二极板的图形，所述第二极板与所述第一极板对应设置。
11.根据权利要求10所述的制备方法，其特征在于，该制备方法还进一步包括：采用离子注入法，将所述有源层对应着所述源极和所述漏极的区域进行掺杂，以增强所述有源层与所述源极和所述漏极的欧姆接触。
12.根据权利要求10所述的制备方法，其特征在于，该制备方法还进一步包括：在所述栅极和所述第二极板的上方形成包括层间绝缘层以及显示电极的图形，所述层间绝缘层对应着所述漏极的区域形成过孔，所述漏极与所述显示电极通过所述过孔电连接。
13.根据权利要求12所述的制备方法，其特征在于，形成包括所述层间绝缘层以及所述显示电极的图形具体包括：
步骤S3)：在完成步骤S2)的所述基板上，形成钝化膜，采用一次构图工艺，形成包括钝化层的图形，并在对应着所述漏极的区域形成钝化层过孔；
步骤S4)：在完成步骤S3)的所述基板上，形成有机膜，采用一次构图工艺，形成包括有机层的图形，并在对应着所述漏极的区域形成有机层过孔；
步骤S5)：在完成步骤S4)的所述基板上，形成导电金属膜，采用一次构图工艺，形成包括OLED器件的金属阳极的图形，所述金属阳极通过所述有机层过孔和所述钝化层过孔与所述漏极电连接。
14.根据权利要求12所述的制备方法，其特征在于，形成包括所述层间绝缘层以及所述显示电极的图形具体包括：
步骤S3)：在完成步骤S2)的所述基板上，形成钝化膜，采用一次构图工艺，形成包括钝化层的图形，并在对应着所述漏极的区域形成钝化层过孔；
步骤S4)：在完成步骤S3)的所述基板上，形成透明导电金属膜，采用一次构图工艺，形成包括像素电极的图形，所述像素电极通过所述钝化层过孔与所述漏极电连接。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310606817.9A CN103681659B (zh) | 2013-11-25 | 2013-11-25 | 一种阵列基板、制备方法以及显示装置 |
| PCT/CN2014/081196 WO2015074420A1 (zh) | 2013-11-25 | 2014-06-30 | 阵列基板及其制备方法和显示装置 |
| US14/422,343 US9524991B2 (en) | 2013-11-25 | 2014-06-30 | Array substrate and manufacturing method thereof and display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310606817.9A CN103681659B (zh) | 2013-11-25 | 2013-11-25 | 一种阵列基板、制备方法以及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681659A CN103681659A (zh) | 2014-03-26 |
| CN103681659B true CN103681659B (zh) | 2016-03-02 |
Family
ID=50318702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310606817.9A Active CN103681659B (zh) | 2013-11-25 | 2013-11-25 | 一种阵列基板、制备方法以及显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9524991B2 (zh) |
| CN (1) | CN103681659B (zh) |
| WO (1) | WO2015074420A1 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681659B (zh) * | 2013-11-25 | 2016-03-02 | 京东方科技集团股份有限公司 | 一种阵列基板、制备方法以及显示装置 |
| CN104466020B (zh) * | 2014-12-12 | 2017-12-15 | 深圳市华星光电技术有限公司 | 一种ltps像素单元及其制造方法 |
| CN105047677B (zh) * | 2015-09-09 | 2017-12-12 | 京东方科技集团股份有限公司 | 显示基板及其制作方法和显示装置 |
| KR20170100198A (ko) * | 2016-02-25 | 2017-09-04 | 삼성전기주식회사 | 단층 박막 커패시터 및 이의 제조 방법 |
| CN107068725B (zh) * | 2017-04-26 | 2019-09-24 | 京东方科技集团股份有限公司 | 有源矩阵有机发光二极管背板及其制造方法 |
| KR102475450B1 (ko) * | 2017-12-11 | 2022-12-08 | 주식회사 디비하이텍 | 유기 발광 다이오드 소자용 애노드 구조물, 이를 포함하는 유기 발광 다이오드 소자용 애노드 셀 어레이 유닛 및 이를 포함하는 유기 발광 다이오드 소자 |
| CN108598090A (zh) * | 2018-05-03 | 2018-09-28 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及制备方法 |
| CN108962948B (zh) * | 2018-07-04 | 2021-04-02 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法 |
| KR20200050266A (ko) * | 2018-11-01 | 2020-05-11 | 엘지디스플레이 주식회사 | 패널, 전자장치 및 트랜지스터 |
| CN109261234B (zh) * | 2018-11-23 | 2021-03-23 | 京东方科技集团股份有限公司 | 微流控芯片和分析装置 |
| CN110085635A (zh) * | 2019-04-08 | 2019-08-02 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
| CN110600381A (zh) * | 2019-08-26 | 2019-12-20 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板和阵列基板的制备方法 |
| CN110676269B (zh) * | 2019-10-14 | 2022-03-22 | 昆山国显光电有限公司 | 阵列基板以及显示母板 |
| CN113437236B (zh) * | 2021-06-23 | 2023-09-01 | 合肥鑫晟光电科技有限公司 | 显示面板及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1508614A (zh) * | 2002-12-17 | 2004-06-30 | Lg.飞利浦Lcd有限公司 | Lcd的阵列基板及其制造方法 |
| CN102208406A (zh) * | 2010-03-30 | 2011-10-05 | 元太科技工业股份有限公司 | 一种像素的结构及其制程方法 |
| CN102487043A (zh) * | 2010-12-03 | 2012-06-06 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和电子纸显示器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070117079A (ko) * | 2006-06-07 | 2007-12-12 | 삼성전자주식회사 | 액정 표시 패널 및 그 제조 방법 |
| KR101189709B1 (ko) * | 2006-10-09 | 2012-10-10 | 삼성디스플레이 주식회사 | 표시 기판, 이의 제조 방법 및 이를 구비하는 표시 장치 |
| KR101412761B1 (ko) * | 2008-01-18 | 2014-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| WO2011077967A1 (en) * | 2009-12-25 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101930845B1 (ko) * | 2011-08-09 | 2018-12-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
| KR20130050712A (ko) * | 2011-11-08 | 2013-05-16 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
| TWI566405B (zh) * | 2013-11-08 | 2017-01-11 | 元太科技工業股份有限公司 | 有機無機混合型電晶體 |
| CN103681659B (zh) * | 2013-11-25 | 2016-03-02 | 京东方科技集团股份有限公司 | 一种阵列基板、制备方法以及显示装置 |
-
2013
- 2013-11-25 CN CN201310606817.9A patent/CN103681659B/zh active Active
-
2014
- 2014-06-30 WO PCT/CN2014/081196 patent/WO2015074420A1/zh active Application Filing
- 2014-06-30 US US14/422,343 patent/US9524991B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1508614A (zh) * | 2002-12-17 | 2004-06-30 | Lg.飞利浦Lcd有限公司 | Lcd的阵列基板及其制造方法 |
| CN102208406A (zh) * | 2010-03-30 | 2011-10-05 | 元太科技工业股份有限公司 | 一种像素的结构及其制程方法 |
| CN102487043A (zh) * | 2010-12-03 | 2012-06-06 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和电子纸显示器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9524991B2 (en) | 2016-12-20 |
| CN103681659A (zh) | 2014-03-26 |
| US20160027813A1 (en) | 2016-01-28 |
| WO2015074420A9 (zh) | 2016-11-24 |
| WO2015074420A1 (zh) | 2015-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103681659B (zh) | 一种阵列基板、制备方法以及显示装置 | |
| CN105514116B (zh) | Tft背板结构及其制作方法 | |
| CN103489826B (zh) | 阵列基板、制备方法以及显示装置 | |
| US9748280B2 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
| CN102955312B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US9324735B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
| CN107331669A (zh) | Tft驱动背板的制作方法 | |
| WO2015100898A1 (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
| CN103094205B (zh) | 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 | |
| EP3101693B1 (en) | Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device | |
| WO2015085703A1 (zh) | Oled阵列基板及其制备方法、显示面板及显示装置 | |
| CN103296034A (zh) | 一种阵列基板、制备方法以及显示装置 | |
| CN106910748A (zh) | 一种阵列基板、显示装置及其制作方法 | |
| US9876038B2 (en) | Array substrate and manufacturing method thereof and display device | |
| CN103367248A (zh) | 阵列基板、制备方法以及显示装置 | |
| CN104752344A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN104752345B (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| US9684217B2 (en) | Array substrate, method for manufacturing the same and liquid crystal display device | |
| CN103489920A (zh) | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| TW201737482A (zh) | Ｏｌｅｄ顯示面板以及ｏｌｅｄ顯示面板的製造方法 | |
| CN106449655A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN108447874B (zh) | 阵列基板及其制造方法、显示面板、电子装置 | |
| CN103531639B (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN104377230B (zh) | 像素结构及其制备方法、阵列基板、显示装置 | |
| CN106992189A (zh) | 氧化物半导体tft基板结构及氧化物半导体tft基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |