[go: up one dir, main page]

CN104752344A - 薄膜晶体管阵列基板及其制作方法 - Google Patents

薄膜晶体管阵列基板及其制作方法 Download PDF

Info

Publication number
CN104752344A
CN104752344A CN201510206100.4A CN201510206100A CN104752344A CN 104752344 A CN104752344 A CN 104752344A CN 201510206100 A CN201510206100 A CN 201510206100A CN 104752344 A CN104752344 A CN 104752344A
Authority
CN
China
Prior art keywords
layer
grid
pole plate
film transistor
gate insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510206100.4A
Other languages
English (en)
Inventor
吕晓文
苏智昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510206100.4A priority Critical patent/CN104752344A/zh
Priority to US14/762,813 priority patent/US9876037B2/en
Priority to PCT/CN2015/079668 priority patent/WO2016173027A1/zh
Publication of CN104752344A publication Critical patent/CN104752344A/zh
Priority to US15/834,077 priority patent/US10373989B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

本发明提供一种薄膜晶体管阵列基板及其制作方法。本发明的薄膜晶体管阵列基板，存储电容的两电极板之间的栅极绝缘层的厚度小于其他部分的栅极绝缘层的厚度，存储电容间绝缘层厚度较薄，电容相对面积较小，具有较高的开口率。本发明的薄膜晶体管阵列基板的制作方法，采用半色调掩膜工艺，通过两次蚀刻，将存储电容处的栅极绝缘层打薄，减小存储电容间绝缘层的厚度，在需要同样电容大小的条件下，可以减小存储电容两电极板的金属相对面积，从而提高开口率。

Description

薄膜晶体管阵列基板及其制作方法
技术领域
本发明涉及平面显示器领域，尤其涉及一种薄膜晶体管阵列基板及其制作方法。
背景技术
主动矩阵平面显示器具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有市场上的平面显示器装置包括液晶显示装置(Liquid CrystalDisplay，LCD)和有机发光二极管(Organic Light-Emitting Diode，OLED)。
LCD包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，通过玻璃基板通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
OLED具备自发光、高亮度、宽视角、高对比度、可挠曲、低能耗等特性，因此受到广泛的关注，并作为新一代的显示方式，已开始逐渐取代传统液晶显示器，被广泛应用在手机屏幕、电脑显示器、全彩电视等。OLED显示技术与传统的液晶显示技术不同，无需背光灯，采用非常薄的有机材料涂层和玻璃基板，当有电流通过时，这些有机材料就会发光。
薄膜晶体管阵列基板(Thin Film Transistor Array substrate)在LCD和OLED中被广泛应用，一般包括玻璃基板及形成于玻璃基板上的薄膜晶体管及存储电容。
存储电容在薄膜晶体管阵列基板中扮演着保持电位，降低耦合电容分压等重要作用，一般而言，我们希望电容大点比较好。电容大小的计算公式为C＝εS/D其中S代表面积，D代表绝缘层厚度，改变存储电容的大小，一般有以下几种方法，1.选用介电常数较大的绝缘材料。2.增大面积。3.降低绝缘层厚度。
一般来说，增大两金属板的相对面积会增大电容，但是由于存储电容一般以金属夹置绝缘层制成，金属电极是不透光的，存储电容越大，开口率就越低。而降低绝缘层厚度，既能增大存储电容大小，同时在此基础上，可以适当减小金属板相对面积，是较好的增加存储电容，提高开口率的方法。
请参阅图1，为一种现有薄膜晶体管阵列基板的剖面结构示意图，包括基板100、及设于所述基板100上的薄膜晶体管和存储电容，存储电容的第一极板310与第二极板320中间夹置有栅极绝缘层300和蚀刻阻挡层500，因为栅极绝缘层300和蚀刻阻挡层500都有一定的厚度，就使得绝缘层比较厚，需要较大的相对面积才能得到设定的电容值，造成器件开口率降低。
发明内容
本发明的目的在于提供一种薄膜晶体管阵列基板，具有较大存储电容的同时，具有较高开口率。
本发明的目的在于提供一种薄膜晶体管阵列基板的制作方法，可以增大存储电容的同时，提高开口率。
为实现上述目的，本发明提供一种薄膜晶体管阵列基板，包括基板、及形成于所述基板上的薄膜晶体管和存储电容；
所述存储电容由设于所述基板上的第一极板、位于所述第一极板上方的第二极板、位于所述第一极板与第二极板之间设于所述第一极板上的栅极绝缘层、及位于所述第一极板与第二极板之间设于所述栅极绝缘层上的蚀刻阻挡层构成；
所述栅极绝缘层对应所述第一极板上的部分的厚度小于所述栅极绝缘层的其他部分的厚度。
所述的薄膜晶体管阵列基板，包括基板、设于所述基板上的第一栅极、第二栅极、及位于所述第二栅极远离第一栅极一侧的第一极板、设于所述第一栅极、第二栅极、第一极板、及基板上的栅极绝缘层、分别位于所述第一栅极与第二栅极上方设于所述栅极绝缘层上的第一氧化物半导体层与第二氧化物半导体层、设于所述第一氧化物半导体层、第二氧化物半导体层、及栅极绝缘层上的蚀刻阻挡层、分别位于所述第一栅极、第二栅极上方设于蚀刻阻挡层上的第一源极、第一漏极、第二源极、第二漏极、位于所述第一极板上方设于所述蚀刻阻挡层上的第二极板、设于所述第一源极、第一漏极、第二源极、第二漏极、及第二极板上方覆盖所述蚀刻阻挡层的钝化层、设于所述钝化层上的平坦层、设于所述平坦层上的像素电极层、设于所述平坦层与像素电极层上的像素定义层、及设于所述像素定义层上的光阻间隙物；
所述栅极绝缘层对应所述第二栅极靠近第一栅极一侧的上方设有第一过孔，所述钝化层与平坦层对应所述第二源极上方设有第二过孔，所述像素定义层上对应所述像素电极层上方设有第三过孔；所述第一源极、第一漏极与所述第一氧化物半导体层相接触，所述第二源极、及第二漏极与所述第二氧化物半导体层相接触，所述第一源极经由所述第一过孔与所述第二栅极相接触，所述像素电极层经由所述第二过孔与所述第二源极相接触，所述第三过孔暴露出部分像素电极层；
所述第一栅极、第二栅极、栅极绝缘层、第一氧化物半导体层、第二氧化物半导体层、蚀刻阻挡层、第一源极、第一漏极、第二源极、及第二漏极构成薄膜晶体管；
所述第一极板、第二极板、及位于所述第一极板与第二极板之间的栅极绝缘层和蚀刻阻挡层构成存储电容。
所述栅极绝缘层的材料为氧化铝、氮化硅、及氧化硅中的一种或其组合。
本发明还提供一种薄膜晶体管阵列基板的制作方法，包括以下步骤：
步骤1、提供一基板，在所述基板上沉积第一金属层，并对所述第一金属层进行图案化处理，得到第一栅极、第二栅极、及位于所述第二栅极远离第一栅极一侧的第一极板；
步骤2、在所述第一金属层上沉积栅极绝缘层；
步骤3、在所述栅极绝缘层上涂布光阻层，利用半色调掩膜板对所述光阻层进行曝光、显影，对应所述第一栅极与第二栅极之间、及第二栅极靠近第一栅极一侧的上方得到全曝光区域，对应所述第一极板的上方得到半曝光区域；
步骤4、以所述光阻层为遮蔽层，对所述全曝光区域下方的栅极绝缘层进行第一次刻蚀，得到第一过孔，并除去所述半曝光区域处的光阻层；
步骤5、以所述光阻层为遮蔽层，对所述第一极板上方的栅极绝缘层进行第二次刻蚀，使所述栅极绝缘层对应所述第一极板上的部分的厚度小于所述栅极绝缘层其他部分的厚度；
步骤6、剥离所述光阻层，依次在所述栅极绝缘层上形成第一氧化物半导体层、第二氧化物半导体层、蚀刻阻挡层、第一源极、第一漏极、第二源极、第二漏极、第二极板、钝化层、平坦层、像素电极层、像素定义层、及光阻间隙物。
所述步骤2中，通过化学气相沉积法沉积所述栅极绝缘层。
所述步骤4中，所述第一次刻蚀采用干法刻蚀工艺，并通过氧气灰化制程除去所述半曝光区域处的光阻层。
所述步骤5中，所述第二次刻蚀采用干法刻蚀工艺。
所述步骤5中，根据所述第二次刻蚀的速率控制所述栅极绝缘层上对应所述第一极板上的部分的厚度。
所述栅极绝缘层的材料为氧化铝、氮化硅、及氧化硅中的一种或其组合。
所述第一源极、及第一漏极与所述第一氧化物半导体层的两侧区域相接触，所述第二源极、及第二漏极与所述第二氧化物半导体层的两侧区域相接触，所述第一源极经由所述第一过孔与所述第二栅极相接触；所述钝化层与平坦层对应所述第二源极上方形成有第二过孔，所述像素定义层上对应所述像素电极层上方形成有第三过孔；所述像素电极层经由所述第二过孔与所述第二源极相接触，所述第三过孔暴露出部分像素电极层。
本发明的有益效果：本发明提供的一种薄膜晶体管阵列基板，存储电容的两电极板之间的栅极绝缘层的厚度小于其他部分的栅极绝缘层的厚度，存储电容间绝缘层厚度较薄，电容相对面积较小，具有较高的开口率。本发明的薄膜晶体管阵列基板的制作方法，利用半色调掩膜工艺，通过两次刻蚀，将位于存储电容的第一极板上方的栅极绝缘层部分蚀刻掉，减小其厚度，从而降低了存储电容间绝缘层厚度，在需要同样电容大小的条件下，可以减小需要的电容电极板的相对面积，提高了开口率。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为一种现有薄膜晶体管阵列基板的剖面结构示意图；
图2为本发明薄膜晶体管阵列基板的剖面结构示意图；
图3为本发明薄膜晶体管阵列基板制作方法的流程图；
图4为本发明薄膜晶体管阵列基板制作方法的步骤1的示意图；
图5为本发明薄膜晶体管阵列基板制作方法的步骤2的示意图；
图6为本发明薄膜晶体管阵列基板制作方法的步骤3的示意图；
图7为本发明薄膜晶体管阵列基板制作方法的步骤4的示意图；
图8为本发明薄膜晶体管阵列基板制作方法的步骤5的示意图；
图9为本发明薄膜晶体管阵列基板制作方法的步骤6的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图2，本发明提供一种薄膜晶体管阵列基板，包括基板1、及形成于所述基板1上的薄膜晶体管和存储电容。
所述存储电容由设于所述基板1上的第一极板31、位于所述第一极板31上方的第二极板32、位于所述第一极板31与第二极板32之间设于所述第一极板31上的栅极绝缘层3、及位于所述第一极板31与第二极板32之间设于所述栅极绝缘层3上的蚀刻阻挡层5构成。
所述栅极绝缘层3对应所述第一极板31上的部分3’的厚度小于所述栅极绝缘层3的其他部分3”的厚度。
具体地，如图2所示，为本发明的薄膜晶体管阵列基板的一具体实施例，即刻蚀阻挡型(Etch Stopper，ES)结构的薄膜晶体管阵列基板的剖面结构示意图。包括基板1、设于所述基板1上的第一栅极21、第二栅极22、及位于所述第二栅极22远离第一栅极21一侧的第一极板31、设于所述第一栅极21、第二栅极22、第一极板31、及基板1上的栅极绝缘层3、分别位于所述第一栅极21与第二栅极22上方设于所述栅极绝缘层3上的第一氧化物半导体层41与第二氧化物半导体层42、设于所述第一氧化物半导体层41、第二氧化物半导体层42、及栅极绝缘层3上的蚀刻阻挡层5、分别位于所述第一栅极21、第二栅极22上方设于蚀刻阻挡层5上的第一源极61、第一漏极62、第二源极63、第二漏极64、位于所述第一极板31上方设于所述蚀刻阻挡层5上的第二极板32、设于所述第一源极61、第一漏极62、第二源极63、第二漏极64、及第二极板32上方覆盖所述蚀刻阻挡层5的钝化层71、设于所述钝化层71上的平坦层72、设于所述平坦层72上的像素电极层81、设于所述平坦层72与像素电极层81上的像素定义层9、及设于所述像素定义层9上的光阻间隙物91。
所述栅极绝缘层3对应所述第二栅极22靠近第一栅极21一侧的上方设有第一过孔51，所述钝化层71与平坦层72对应所述第二源极63上方设有第二过孔52，所述像素定义层9上对应所述像素电极层81上方设有第三过孔53；所述第一源极61、第一漏极62与所述第一氧化物半导体层41相接触，所述第二源极63、及第二漏极64与所述第二氧化物半导体层42相接触，所述第一源极61经由所述第一过孔51与所述第二栅极22相接触，所述像素电极层81经由所述第二过孔52与所述第二源极63相接触，所述第三过孔53暴露出部分像素电极层81。
其中，所述第一栅极21、第二栅极22、栅极绝缘层3、第一氧化物半导体层41、第二氧化物半导体层42、蚀刻阻挡层5、第一源极61、第一漏极62、第二源极63、及第二漏极64构成薄膜晶体管。
所述第一极板31、第二极板32、及位于所述第一极板31与第二极板32之间的栅极绝缘层3和蚀刻阻挡层5构成存储电容，由于所述栅极绝缘层3对应所述第一极板31上的部分3’的厚度小于所述栅极绝缘层3的其他部分3”的厚度，存储电容间绝缘层厚度较薄，电容相对面积较小，具有较高的开口率。
具体地，所述栅极绝缘层3的材料可以是氧化铝(Al2O3)、氮化硅(SiNx)、及氧化硅(SiOx)中的一种或其组合。
值得一提的是，除上述刻蚀阻挡型(Etch Stopper，ES)结构之外，本发明的薄膜晶体管阵列基板也同样适用于背沟道刻蚀型(Back Channel Etched，BCE)、及沟道保护型(Channel Protected，CP)的结构。
上述薄膜晶体管阵列基板，存储电容的两电极板之间的栅极绝缘层的厚度小于其他部分的栅极绝缘层的厚度，存储电容间绝缘层厚度较薄，电容相对面积较小，具有较高的开口率。
请参阅图3，本发明提供一种薄膜晶体管阵列基板的制作方法，包括以下步骤：
步骤1、如图4所示，提供一基板1，在所述基板1上沉积第一金属层，并对所述第一金属层进行图案化处理，得到第一栅极21、第二栅极22、及位于所述第二栅极22远离第一栅极21一侧的第一极板31。
步骤2、如图5所示，在所述第一金属层上沉积栅极绝缘层3。
具体地，通过化学气相沉积法(CVD)沉积所述栅极绝缘层3；所述栅极绝缘层3的材料可以是氧化铝、氮化硅、及氧化硅中的一种或其组合。
步骤3、如图6所示，在所述栅极绝缘层3上涂布光阻层30，利用半色调掩膜板(Half Tone)对所述光阻层30进行曝光、显影，对应所述第一栅极21与第二栅极22之间、及第二栅极22靠近第一栅极21一侧的上方得到全曝光区域301，对应所述第一极板31的上方得到半曝光区域302。
步骤4、如图7所示，以所述光阻层30为遮蔽层，对所述全曝光区域301下方的栅极绝缘层3进行第一次刻蚀，得到第一过孔51，并除去所述半曝光区域302处的光阻层30。
具体地，所述第一次刻蚀采用干法刻蚀工艺，并通过氧气灰化(O2Ashing)制程除去所述半曝光区域302处的光阻层30。
步骤5、如图8所示，以所述光阻层30为遮蔽层，对所述第一极板31上方的栅极绝缘层3进行第二次刻蚀，使所述栅极绝缘层3对应所述第一极板31上的部分3’的厚度小于所述栅极绝缘层3其他部分3”的厚度。
具体地，所述第二次刻蚀采用干法刻蚀工艺，可以根据所述第二次刻蚀的速率控制所述栅极绝缘层3上对应所述第一极板31上的部分3’的厚度。
步骤6、如图9所示，剥离所述光阻层30，依次在所述栅极绝缘层3上形成第一氧化物半导体层41、第二氧化物半导体层42、蚀刻阻挡层5、第一源极61、第一漏极62、第二源极63、第二漏极64、第二极板32、钝化层71、平坦层72、像素电极层81、像素定义层9、及光阻间隙物91。
具体地，所述步骤6可以采用现有技术实现；所述第一源极61、及第一漏极62与所述第一氧化物半导体层41的两侧区域相接触，所述第二源极63、及第二漏极64与所述第二氧化物半导体层42的两侧区域相接触，所述第一源极61经由所述第一过孔51与所述第二栅极22相接触；所述钝化层71与平坦层72对应所述第二源极63上方形成有第二过孔52，所述像素定义层9上对应所述像素电极层81上方形成有第三过孔53；所述像素电极层81经由所述第二过孔52与所述第二源极63相接触，所述第三过孔53暴露出部分像素电极层81。
其中，所述第一栅极21、第二栅极22、栅极绝缘层3、第一氧化物半导体层41、第二氧化物半导体层42、蚀刻阻挡层5、第一源极61、第一漏极62、第二源极63、及第二漏极64构成薄膜晶体管。
所述第一极板31、第二极板32、及位于所述第一极板31与第二极板32之间的栅极绝缘层3和蚀刻阻挡层5构成存储电容，所述栅极绝缘层3对应所述第一极板31上的部分3’的厚度小于所述栅极绝缘层3的其他部分3”的厚度，存储电容间绝缘层厚度较薄，电容相对面积较小，具有较高的开口率。
上述薄膜晶体管阵列基板的制作方法，利用半色调掩膜工艺，通过两次刻蚀，将位于存储电容的第一极板上方的栅极绝缘层部分蚀刻掉，减小其厚度，从而降低了存储电容间绝缘层厚度，在需要同样电容大小的条件下，可以减小需要的电容电极板的相对面积，提高了开口率。
综上所述，本发明提供的一种薄膜晶体管阵列基板，存储电容的两电极板之间的栅极绝缘层的厚度小于其他部分的栅极绝缘层的厚度，存储电容间绝缘层厚度较薄，电容相对面积较小，具有较高的开口率。本发明的薄膜晶体管阵列基板的制作方法，利用半色调掩膜工艺，通过两次刻蚀，将位于存储电容的第一极板上方的栅极绝缘层部分蚀刻掉，减小其厚度，从而降低了存储电容间绝缘层厚度，在需要同样电容大小的条件下，可以减小需要的电容电极板的相对面积，提高了开口率。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种薄膜晶体管阵列基板，其特征在于，包括基板(1)、及形成于所述基板(1)上的薄膜晶体管和存储电容；
所述存储电容由设于所述基板(1)上的第一极板(31)、位于所述第一极板(31)上方的第二极板(32)、位于所述第一极板(31)与第二极板(32)之间设于所述第一极板(31)上的栅极绝缘层(3)、及位于所述第一极板(31)与第二极板(32)之间设于所述栅极绝缘层(3)上的蚀刻阻挡层(5)构成；
所述栅极绝缘层(3)对应所述第一极板(31)上的部分(3’)的厚度小于所述栅极绝缘层(3)的其他部分(3”)的厚度。
2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，包括基板(1)、设于所述基板(1)上的第一栅极(21)、第二栅极(22)、及位于所述第二栅极(22)远离第一栅极(21)一侧的第一极板(31)、设于所述第一栅极(21)、第二栅极(22)、第一极板(31)、及基板(1)上的栅极绝缘层(3)、分别位于所述第一栅极(21)与第二栅极(22)上方设于所述栅极绝缘层(3)上的第一氧化物半导体层(41)与第二氧化物半导体层(42)、设于所述第一氧化物半导体层(41)、第二氧化物半导体层(42)、及栅极绝缘层(3)上的蚀刻阻挡层(5)、分别位于所述第一栅极(21)、第二栅极(22)上方设于蚀刻阻挡层(5)上的第一源极(61)、第一漏极(62)、第二源极(63)、第二漏极(64)、位于所述第一极板(31)上方设于所述蚀刻阻挡层(5)上的第二极板(32)、设于所述第一源极(61)、第一漏极(62)、第二源极(63)、第二漏极(64)、及第二极板(32)上方覆盖所述蚀刻阻挡层(5)的钝化层(71)、设于所述钝化层(71)上的平坦层(72)、设于所述平坦层(72)上的像素电极层(81)、设于所述平坦层(72)与像素电极层(81)上的像素定义层(9)、及设于所述像素定义层(9)上的光阻间隙物(91)；
所述栅极绝缘层(3)对应所述第二栅极(22)靠近第一栅极(21)一侧的上方设有第一过孔(51)，所述钝化层(71)与平坦层(72)对应所述第二源极(63)上方设有第二过孔(52)，所述像素定义层(9)上对应所述像素电极层(81)上方设有第三过孔(53)；所述第一源极(61)、第一漏极(62)与所述第一氧化物半导体层(41)相接触，所述第二源极(63)、及第二漏极(64)与所述第二氧化物半导体层(42)相接触，所述第一源极(61)经由所述第一过孔(51)与所述第二栅极(22)相接触，所述像素电极层(81)经由所述第二过孔(52)与所述第二源极(63)相接触，所述第三过孔(53)暴露出部分像素电极层(81)；
所述第一栅极(21)、第二栅极(22)、栅极绝缘层(3)、第一氧化物半导体层(41)、第二氧化物半导体层(42)、蚀刻阻挡层(5)、第一源极(61)、第一漏极(62)、第二源极(63)、及第二漏极(64)构成薄膜晶体管；
所述第一极板(31)、第二极板(32)、及位于所述第一极板(31)与第二极板(32)之间的栅极绝缘层(3)和蚀刻阻挡层(5)构成存储电容。
3.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述栅极绝缘层(3)的材料为氧化铝、氮化硅、及氧化硅中的一种或其组合。
4.一种薄膜晶体管阵列基板的制作方法，其特征在于，包括以下步骤：
步骤1、提供一基板(1)，在所述基板(1)上沉积第一金属层，并对所述第一金属层进行图案化处理，得到第一栅极(21)、第二栅极(22)、及位于所述第二栅极(22)远离第一栅极(21)一侧的第一极板(31)；
步骤2、在所述第一金属层上沉积栅极绝缘层(3)；
步骤3、在所述栅极绝缘层(3)上涂布光阻层(30)，利用半色调掩膜板对所述光阻层(30)进行曝光、显影，对应所述第一栅极(21)与第二栅极(22)之间、及第二栅极(22)靠近第一栅极(21)一侧的上方得到全曝光区域(301)，对应所述第一极板(31)的上方得到半曝光区域(302)；
步骤4、以所述光阻层(30)为遮蔽层，对所述全曝光区域(301)下方的栅极绝缘层(3)进行第一次刻蚀，得到第一过孔(51)，并除去所述半曝光区域(302)处的光阻层(30)；
步骤5、以所述光阻层(30)为遮蔽层，对所述第一极板(31)上方的栅极绝缘层(3)进行第二次刻蚀，使所述栅极绝缘层(3)对应所述第一极板(31)上的部分(3’)的厚度小于所述栅极绝缘层(3)其他部分(3”)的厚度；
步骤6、剥离所述光阻层(30)，依次在所述栅极绝缘层(3)上形成第一氧化物半导体层(41)、第二氧化物半导体层(42)、蚀刻阻挡层(5)、第一源极(61)、第一漏极(62)、第二源极(63)、第二漏极(64)、第二极板(32)、钝化层(71)、平坦层(72)、像素电极层(81)、像素定义层(9)、及光阻间隙物(91)。
5.如权利要求4所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述步骤2中，通过化学气相沉积法沉积所述栅极绝缘层(3)。
6.如权利要求4所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述步骤4中，所述第一次刻蚀采用干法刻蚀工艺，并通过氧气灰化制程除去所述半曝光区域(302)处的光阻层(30)。
7.如权利要求4所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述步骤5中，所述第二次刻蚀采用干法刻蚀工艺。
8.如权利要求7所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述步骤5中，根据所述第二次刻蚀的速率控制所述栅极绝缘层(3)上对应所述第一极板(31)上的部分(3’)的厚度。
9.如权利要求4所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述栅极绝缘层(3)的材料为氧化铝、氮化硅、及氧化硅中的一种或其组合。
10.如权利要求4所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述第一源极(61)、及第一漏极(62)与所述第一氧化物半导体层(41)的两侧区域相接触，所述第二源极(63)、及第二漏极(64)与所述第二氧化物半导体层(42)的两侧区域相接触，所述第一源极(61)经由所述第一过孔(51)与所述第二栅极(22)相接触；所述钝化层(71)与平坦层(72)对应所述第二源极(63)上方形成有第二过孔(52)，所述像素定义层(9)上对应所述像素电极层(81)上方形成有第三过孔(53)；所述像素电极层(81)经由所述第二过孔(52)与所述第二源极(63)相接触，所述第三过孔(53)暴露出部分像素电极层(81)。
CN201510206100.4A 2015-04-27 2015-04-27 薄膜晶体管阵列基板及其制作方法 Pending CN104752344A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510206100.4A CN104752344A (zh) 2015-04-27 2015-04-27 薄膜晶体管阵列基板及其制作方法
US14/762,813 US9876037B2 (en) 2015-04-27 2015-05-25 Thin-film transistor array substrate and manufacturing method thereof
PCT/CN2015/079668 WO2016173027A1 (zh) 2015-04-27 2015-05-25 薄膜晶体管阵列基板及其制作方法
US15/834,077 US10373989B2 (en) 2015-04-27 2017-12-07 Thin-film transistor array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510206100.4A CN104752344A (zh) 2015-04-27 2015-04-27 薄膜晶体管阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN104752344A true CN104752344A (zh) 2015-07-01

Family

ID=53591822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510206100.4A Pending CN104752344A (zh) 2015-04-27 2015-04-27 薄膜晶体管阵列基板及其制作方法

Country Status (3)

Country Link
US (2) US9876037B2 (zh)
CN (1) CN104752344A (zh)
WO (1) WO2016173027A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931995A (zh) * 2016-04-29 2016-09-07 京东方科技集团股份有限公司 阵列基板及其制作方法
CN108064414A (zh) * 2016-11-23 2018-05-22 深圳市柔宇科技有限公司 阵列基板的制造方法
CN108493216A (zh) * 2018-03-21 2018-09-04 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN108538851A (zh) * 2018-03-05 2018-09-14 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管背板及其制作方法
CN108806572A (zh) * 2017-05-05 2018-11-13 元太科技工业股份有限公司 像素结构
CN108807471A (zh) * 2018-05-30 2018-11-13 武汉华星光电半导体显示技术有限公司 一种有源矩阵有机发光二极管显示器
WO2019080223A1 (zh) * 2017-10-23 2019-05-02 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
US10475825B2 (en) 2018-03-05 2019-11-12 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. TFT backplane and manufacturing method thereof
CN110600507A (zh) * 2019-08-21 2019-12-20 福建华佳彩有限公司 一种oled面板及制作方法
WO2020006716A1 (zh) * 2018-07-04 2020-01-09 深圳市柔宇科技有限公司 阵列基板及其制造方法、显示装置
WO2020006717A1 (zh) * 2018-07-04 2020-01-09 深圳市柔宇科技有限公司 阵列基板及其制造方法、显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106094366B (zh) * 2016-08-23 2019-02-01 深圳市华星光电技术有限公司 Ips型阵列基板的制作方法及ips型阵列基板
CN106229297B (zh) * 2016-09-18 2019-04-02 深圳市华星光电技术有限公司 Amoled像素驱动电路的制作方法
CN111640703A (zh) * 2019-07-02 2020-09-08 福建省晋华集成电路有限公司 半导体结构及其形成方法
KR20230164482A (ko) * 2022-05-25 2023-12-04 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1905199A (zh) * 2005-07-29 2007-01-31 三星电子株式会社 具有提高孔径比的阵列基板及其制造方法、以及显示装置
KR20070115235A (ko) * 2006-06-01 2007-12-05 삼성전자주식회사 개구율이 향상된 표시 장치 및 그 제조 방법
CN101562154A (zh) * 2009-03-24 2009-10-21 福州华映视讯有限公司 薄膜晶体管的制造方法
US20100171107A1 (en) * 2009-01-07 2010-07-08 Samsung Mobile Display Co., Ltd. Organic light emitting diode display
CN103022080A (zh) * 2012-12-12 2013-04-03 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
CN103943628A (zh) * 2013-10-14 2014-07-23 上海天马微电子有限公司 Tft阵列基板、制造方法及其显示面板
CN104037129A (zh) * 2014-06-20 2014-09-10 深圳市华星光电技术有限公司 Tft背板的制造方法及tft背板结构
CN104091785A (zh) * 2014-07-22 2014-10-08 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
KR100869736B1 (ko) * 2001-12-29 2008-11-21 엘지디스플레이 주식회사 액정표시소자 및 그의 제조방법
KR100886241B1 (ko) * 2002-09-10 2009-02-27 엘지디스플레이 주식회사 액정표시소자의 제조방법
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100600878B1 (ko) * 2004-06-29 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법
KR101108369B1 (ko) * 2004-12-31 2012-01-30 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
CN102270604B (zh) * 2010-06-03 2013-11-20 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
CN103928470B (zh) * 2013-06-24 2017-06-13 上海天马微电子有限公司 一种氧化物半导体tft阵列基板及其制造方法
CN104392991B (zh) * 2014-12-04 2018-09-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1905199A (zh) * 2005-07-29 2007-01-31 三星电子株式会社 具有提高孔径比的阵列基板及其制造方法、以及显示装置
KR20070115235A (ko) * 2006-06-01 2007-12-05 삼성전자주식회사 개구율이 향상된 표시 장치 및 그 제조 방법
US20100171107A1 (en) * 2009-01-07 2010-07-08 Samsung Mobile Display Co., Ltd. Organic light emitting diode display
CN101562154A (zh) * 2009-03-24 2009-10-21 福州华映视讯有限公司 薄膜晶体管的制造方法
CN103022080A (zh) * 2012-12-12 2013-04-03 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
CN103943628A (zh) * 2013-10-14 2014-07-23 上海天马微电子有限公司 Tft阵列基板、制造方法及其显示面板
CN104037129A (zh) * 2014-06-20 2014-09-10 深圳市华星光电技术有限公司 Tft背板的制造方法及tft背板结构
CN104091785A (zh) * 2014-07-22 2014-10-08 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板结构

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017185877A1 (zh) * 2016-04-29 2017-11-02 京东方科技集团股份有限公司 阵列基板及其制作方法
CN105931995A (zh) * 2016-04-29 2016-09-07 京东方科技集团股份有限公司 阵列基板及其制作方法
US10332807B2 (en) 2016-04-29 2019-06-25 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof
CN105931995B (zh) * 2016-04-29 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法
CN108064414A (zh) * 2016-11-23 2018-05-22 深圳市柔宇科技有限公司 阵列基板的制造方法
CN108806572A (zh) * 2017-05-05 2018-11-13 元太科技工业股份有限公司 像素结构
WO2019080223A1 (zh) * 2017-10-23 2019-05-02 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
US10608068B2 (en) 2017-10-23 2020-03-31 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED panel with a thin passivation layer below light emitting structure
WO2019169737A1 (zh) * 2018-03-05 2019-09-12 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管背板及其制作方法
CN108538851A (zh) * 2018-03-05 2018-09-14 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管背板及其制作方法
US10475825B2 (en) 2018-03-05 2019-11-12 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. TFT backplane and manufacturing method thereof
CN108493216A (zh) * 2018-03-21 2018-09-04 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN113192980B (zh) * 2018-03-21 2023-06-16 福建华佳彩有限公司 一种阵列基板结构、显示装置及阵列基板结构的制备方法
CN113192980A (zh) * 2018-03-21 2021-07-30 福建华佳彩有限公司 一种阵列基板结构、显示装置及阵列基板结构的制备方法
CN108493216B (zh) * 2018-03-21 2021-04-27 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
US10770534B2 (en) 2018-05-30 2020-09-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Active matrix organic light-emitting diode display panel
CN108807471A (zh) * 2018-05-30 2018-11-13 武汉华星光电半导体显示技术有限公司 一种有源矩阵有机发光二极管显示器
WO2019227818A1 (zh) * 2018-05-30 2019-12-05 武汉华星光电半导体显示技术有限公司 一种有源矩阵有机发光二极管显示器
CN108807471B (zh) * 2018-05-30 2019-11-26 武汉华星光电半导体显示技术有限公司 一种有源矩阵有机发光二极管显示器
WO2020006717A1 (zh) * 2018-07-04 2020-01-09 深圳市柔宇科技有限公司 阵列基板及其制造方法、显示装置
WO2020006716A1 (zh) * 2018-07-04 2020-01-09 深圳市柔宇科技有限公司 阵列基板及其制造方法、显示装置
CN110600507A (zh) * 2019-08-21 2019-12-20 福建华佳彩有限公司 一种oled面板及制作方法
CN110600507B (zh) * 2019-08-21 2024-04-16 福建华佳彩有限公司 一种oled面板及制作方法

Also Published As

Publication number Publication date
US20180097020A1 (en) 2018-04-05
US9876037B2 (en) 2018-01-23
WO2016173027A1 (zh) 2016-11-03
US10373989B2 (en) 2019-08-06
US20160315105A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
CN104752344A (zh) 薄膜晶体管阵列基板及其制作方法
CN105514116B (zh) Tft背板结构及其制作方法
CN109378326B (zh) 显示面板及其制作方法
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
CN104752420B (zh) 显示设备的抗静电装置及其制造方法
US9741752B1 (en) Method for manufacturing TFT substrate
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
CN104503127B (zh) 阵列基板及其制作方法
CN103681659B (zh) 一种阵列基板、制备方法以及显示装置
CN104966696B (zh) Tft基板的制作方法及其结构
CN106783737B (zh) 阵列基板及其制造方法、显示面板、显示装置
CN104752345B (zh) 薄膜晶体管阵列基板及其制作方法
CN104064688A (zh) 具有存储电容的tft基板的制作方法及该tft基板
US20150214253A1 (en) Array substrate, manufacturing method thereof and display device
WO2019061813A1 (zh) Esl型tft基板及其制作方法
KR102318054B1 (ko) Tft 기판 및 이의 제조 방법
CN103745954B (zh) 显示装置、阵列基板及其制造方法
US9142653B2 (en) Method for manufacturing thin-film transistor array substrate
US9748397B2 (en) Thin film transistor substrate and display device comprising the same
CN102723365B (zh) 一种薄膜晶体管及其制造方法、阵列基板和显示装置
CN104465670A (zh) 一种阵列基板及其制作方法、显示装置
WO2016179877A1 (zh) 共平面型氧化物半导体tft基板结构及其制作方法
CN106992189A (zh) 氧化物半导体tft基板结构及氧化物半导体tft基板的制作方法
CN204116761U (zh) 一种coa基板和显示装置
CN108922892B (zh) 阵列基板及其制作方法、显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150701

RJ01 Rejection of invention patent application after publication