[go: up one dir, main page]

CN100444005C - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN100444005C
CN100444005C CNB2004100703499A CN200410070349A CN100444005C CN 100444005 C CN100444005 C CN 100444005C CN B2004100703499 A CNB2004100703499 A CN B2004100703499A CN 200410070349 A CN200410070349 A CN 200410070349A CN 100444005 C CN100444005 C CN 100444005C
Authority
CN
China
Prior art keywords
film transistor
thin
display panel
thin film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100703499A
Other languages
English (en)
Other versions
CN1577025A (zh
Inventor
金聖万
宋荣九
孔香植
奇桐贤
李成荣
尹珠爱
张钟雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030052250A external-priority patent/KR100973809B1/ko
Priority claimed from KR1020030062202A external-priority patent/KR100935673B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1577025A publication Critical patent/CN1577025A/zh
Application granted granted Critical
Publication of CN100444005C publication Critical patent/CN100444005C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管阵列面板，包括：多条信号线，含有用于与外部装置连接的连接部件；多个薄膜晶体管，与信号线连接；绝缘层，在信号线和薄膜晶体管上形成；以及多个像素电极，在绝缘层上形成且与薄膜晶体管连接，其中绝缘层包括设置在信号线的连接部件上且具有比其它部分厚度小的连接部，而绝缘层的连接部包括具有小于约45°倾角的倾斜部。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明是涉及一种薄膜晶体管阵列面板及其制造方法。
背景技术
通常，将薄膜晶体管用于诸如液晶显示器(LCDs)和有机发光显示器(OLED)这样的显示器。
液晶显示器(LCD)是使用最广泛的平板显示器之一，其是一种由形成电极的两个面板和注入其间的液晶层组成，并通过在电极上施加电压使液晶层的液晶分子重新排列来调整透射光量的显示装置。目前，在显示器中主要使用的是，在两个面板上分别形成电极并具有控制向电极施加电压的薄膜晶体管的液晶显示器。通常薄膜晶体管在两个面板中的一个面板上形成。
为了提高这种液晶显示器的显示特性，优选要确保像素纵横比。为此将像素电极增加到最大，使栅极线及数据线重叠，为了通过布线传送的信号干涉变得最小，在它们之间以3微米厚度形成由低介电常数的有机材料组成的钝化层。
然而，当使用这样厚的钝化层时，在与外部驱动电路输出端连接的信号线连接部上发生钝化层的严重层差。即，连接部中要除去钝化层露出部分信号线，当比钝化层厚度露出的信号线接触孔带有严重的层差。当利用包括导电性粒子的各向异性导电层，电连接驱动集成电路与信号线时，这些可能引发接触不良，从而降低接触的可靠性。
发明内容
本发明的目的在于提供一种能确保信号线和驱动集成电路接触可靠性的薄膜晶体管阵列面板及其制造方法。
本发明提供了一种薄膜晶体管阵列面板，其包括：多条信号线，含有用于与外部装置接触的连接部件；多个薄膜晶体管，与信号线连接；绝缘层，在信号线和薄膜晶体管上形成；以及多个像素电极，在绝缘层上形成且与薄膜晶体管连接，其中绝缘层包括设置在信号线的连接部件上且具有比其它部分厚度小的连接部，而绝缘层的连接部包括具有小于约45°倾角的倾斜部。
该倾斜部的倾角可以在5-10°的范围内，而倾斜部可以具有约10-40微米范围内的宽度。
像素电极可以与信号线重叠。
绝缘层可以由有机绝缘体组成。
绝缘层可以具有露出信号线的连接部的多个接触孔，而薄膜晶体管阵列面板还可以包括多个接触辅助件，与像素电极设置在同一层且通过接触孔与信号线的连接部件连接。
接触孔可以露出信号线的连接部的边缘。
信号线可以包括相互交叉的栅极线和数据线。
薄膜晶体管阵列面板可以包括设置在栅极线上的栅极、设置在数据线上的源极、与像素电极连接的漏极、以及设置在源极和漏极之间的半导元件。
半导体元件可以沿着数据线延伸，此外，除了源极和漏极之间的部分之外，半导体元件与所述数据线和漏极可以具有基本相同的平面形状。
像素电极可以由ITO或IZO组成。
本发明提供一种薄膜晶体管阵列面板的制造方法，其包括以下工序：在基片上形成栅极导体；在栅极导体上形成栅极绝缘层；在栅极绝缘层上形成半导体层；至少在半导体层上形成数据导体；在半导体层上形成钝化层，该钝化层包括在栅极导体或数据导体之一上具有用于与外部装置连接的接触孔的第一部分、比第一部分厚的第二部分、以及设置在第一部分和第二部分之间且具有小于约45°倾角的第三部分；以及形成与漏极连接的像素电极。
第三部分的倾角可以在约5-10°的范围内。
钝化层的形成可以包括以下工序：利用掩膜的曝光，该掩膜包括面对钝化层的第一部分和第三部分且部分透射光的第一区域、面对接触孔且基本上完全透射光的第二区域、以及面对第二部分且基本上完全遮光的第三区域。
第一区域可以包括多个狭缝或多个晶格(点阵)。
随着靠近第三区域，狭缝和晶格之间的距离可以逐渐增加或狭缝和晶格的宽度可以逐渐减少。
狭缝可以包括面对第一区域的多个第一狭缝及面对第三区域的多个第二狭缝，第一狭缝之间的距离基本不变，而第二狭缝之间的距离随着靠近第三区域逐渐增加。
钝化层可以由有机绝缘体组成，而像素电极可以由ITO或IZO组成。
附图说明
本发明将通过参考附图详细地描述其实施例而变得更加显而易见，其中：
图1是根据本发明实施例的薄膜晶体管阵列面板典型布局图；
图2是沿着图1所示的线II-II′的薄膜晶体管阵列面板截面图；
图3是图1所示的薄膜晶体管阵列面板的周边区域的布局图；
图4是沿着图3所示的线IV-IV′的接触区域截面图；
图5、图7、图9及图11是根据本发明实施例的如图1-4所示的在薄膜晶体管阵列面板制造方法的中间工序中的薄膜晶体管阵列面板的布局图；
图6、图8、图10及图12是分别沿着如图5、图7、图9及图11所示的线VI-VI′、VIII-VIII′、X-X′、及XII-XII′的薄膜晶体管阵列面板截面图；
图13是根据本发明实施例的制造方法的中间工序中的薄膜晶体管阵列面板的接触区域截面图；
图14A及图14B是在如图1-4所示的薄膜晶体管阵列面板中的接触区域和中间区域实施例的示意性布局图；
图15是根据本发明另一实施例的用于液晶显示器的薄膜晶体管阵列面板的布局图；
图16A是沿着如图15所示的线XVIA-XVIA′的薄膜晶体管阵列面板截面图；以及
图16B是沿着如图15所示的线XVIB-XVIB′的薄膜晶体管阵列面板截面图。
具体实施方式
为了使本领域技术人员能够实施本发明，现参照附图详细说明本发明的优选实施例。但是，本发明可表现为不同形式，它不局限于在此说明的实施例。
在附图中，为了清楚起见夸大了各层的厚度及区域。在全篇说明书中对相同元件附上相同的符号，应当理解的是当提到层、区域、基片、和基片等元件在别的部分“之上”时，指其直接位于别的元件之上，或者也可能有别的元件介于其间。相反，当某个元件被提到“直接”位于别的部分之上时，指并无别的元件介于其间。
现在，参照附图详细说明根据本发明实施例的薄膜晶体管阵列面板及其制造方法。
参照图1-4、图14A、及图14B详细说明用于液晶显示器的薄膜晶体管阵列面板。
图1是根据本发明实施例的薄膜晶体管阵列面板典型布局图，图2是沿着图1所示的线II-II′的薄膜晶体管阵列面板截面图，图3是图1所示的薄膜晶体管阵列面板的周边区域的布局图，而图4是沿着图3所示的线IV-IV′的接触区域截面图。图14A及图14B是在如图1-4所示的薄膜晶体管阵列面板中的接触区域和中间区域实施例的示意性布局图。
在绝缘基片110上形成用于传送栅极信号的多条栅极线121。各栅极线121基本上沿横向延伸且其包括形成多个栅极124的多个部分以及向下突出的多个突出部127。栅极线121可以延伸以与集成在基片110上的驱动电路(未示出)连接，其可以包括具有用于与另一层的大区域的端部(未示出)或设置在基片110或诸如可以与基片110连接的柔性印刷电路板膜(未示出)这样的另外的装置上的外部驱动电路。
栅极线121包括物理性质不同的两个层，即包括下部层211和上部层212。优选地，上部层212由低电阻金属组成，例如铝或铝合金等铝系列金属，减少栅极信号延迟或电压下降。与此不同，下部层211由其它的材料组成，尤其是与IZO或ITO物理、化学、电接触性良好的材料组成，例如铬、钼、钼合金(如钼-钨合金)、钽、及钛等。下部层211和上部层212组合的例子为铬/铝-钕合金。在图2中，栅极124的下部层和上部层分别用241、242表示，突出部127的下部层和上部层分别用271、272表示。
下部层211和上部层212的侧面各自倾斜，且与基片110表面的倾角约为30-80°之间。
优选地，在栅极线121上形成由氮化硅(SiNx)类组成的绝缘层140。
在栅极绝缘层140上形成由氢化非晶硅(缩写为“a-Si”)等材料组成的多个条状半导体151。条状半导体151基本上沿纵向延伸，且具有向栅极124延伸的多个突出部154。条状半导体151在与栅极线121相会的附近其宽度变宽，覆盖栅极线121的较大面积。
在条状半导体151的上部形成由硅化物或重掺杂n型杂质的n+氢化非晶硅类材料组成的多个条状及岛状欧姆连接部件161、165。条状连接部件161具有多个突出部163，该突出部163与岛状连接部件165成对且位于条状半导体151的突出部154上。
条状半导体151与欧姆连接部件161、165的侧面倾斜30-80°。
在欧姆连接部件161、165及栅极绝缘层140上分别形成多条数据线171和多个漏极175及多个存储电容器导电体177。
多个各数据线171的支路，其向漏极175突出，形成多个源极173。每对源极173和漏极175相分离并位于栅极124的两侧。栅极124、源极173及漏极175与半导体151的突出部154一起组成薄膜晶体管，薄膜晶体管的信道形成在源极173与漏极175之间的突出部154上。
存储电容器导电体177与栅极线121的突出部127重叠。
优选地，数据线171、漏极175及存储电容器导电体177由钼、钼合金组成，而双重层或三重层结构时可以由铝系列导电层组成。优选地，当双重层时，铝系列导电层位于钼系列导电层下部，当三重层时位于中间层。
数据线171、漏极175及存储电容器导电体177如同栅极线，其侧面以30-80°的倾角倾斜。
欧姆连接部件161、165只在其下部半导体151和其上部数据线171及漏极175之间存在，并具有降低接触电阻的作用。条状半导体151上具有包括源极173和漏极175之间部分的未被数据线171及漏极175覆盖而露出的部分，在大部分处条状半导体151的宽度比数据线171小，但如上所述，与栅极线121相遇的部分其宽度变宽，强化栅极线121与数据线171之间的绝缘。
在数据线171、漏极175及存储电容器导电体177和露出的半导体151部分上形成由平坦化特性良好并具有感光性的有机材料或等离子增强化学汽相沉积(PECVD)形成的a-Si:C:O、a-Si:O:F等低电容率绝缘材料组成的钝化层180。
为了防止数据线171和漏极175之间的半导体151露出部分与钝化层180的有机材料相接，钝化层180在有机层下部可以追设由氮化硅或氧化硅组成的绝缘层。
在钝化层180上形成分别露出漏极175、存储电容器导电体177及数据线171的末端179的多个接触孔185、187、182。像这样，钝化层180具有露出数据线171的末端179的接触孔182的实施例是为了利用各向异性导电层连接外部数据驱动电路与数据线171，数据线171具有连接部的结构。连接数据驱动电路的连接部400(参照图3)中，数据线171的末端179如图3所示聚集在一起。根据需要，数据线171的末端179宽度比数据线171的宽度宽。
另外，栅极线的末端也像数据线的末端具有连接部，但在这种实施例中，钝化层180与栅极绝缘层140一起具有露出栅极线121两个末端的多个接触孔。与此不同，在基片110的上部可以直接形成栅极驱动电路，在这种实施例中，栅极线121的末端与栅极驱动电路输出端连接。
接触孔185、187、182露出漏极175、存储电容器导电体177及数据线171的末端179，在接触孔181、185、187、182中为了确保与以后形成的导电层的接触特性，优选地，不露出铝系列的导电层，当露出时，优选地，通过全面蚀刻来除去。这时，在露出数据线末端179的接触孔182中露出数据线171的未端179的边界线，在接触孔187、185上也可露出漏极175及存储电容器导电体177的边界线。
在钝化层180上形成由IZO或ITO组成的多个像素电极190及多个接触辅助部件82。
像素电极190通过接触孔185、187与漏极175及存储电容器导电体177物理、电连接，从漏极175接收数据电压并向导电体177传送数据电压。
接收数据电压的像素电极190与接收共同电压的其它显示面板(未示处)的共同电极(未示出)一起产生电场，从而重新排列液晶层的液晶分子。
如上所述，像素电极190和共同电极组成液晶电容器，其存储薄膜晶体管断开后施加的电压。为了强化电压存储能力，设置与液晶电容器并列的另外电容器，将其称之为“存储电容器”。存储电容器由像素电极190及与其相邻的栅极线121(称为“前端栅极线”)的重叠形成，为增加存储电容器的容量，即为了增加存储电容，设置扩大栅极线121的突出部127使重叠面积增大，另外在钝化层180下面设置与像素电极190连接并与突出部127重叠的存储电容器导电体177，使两者之间的距离变小。
像素电极190与相邻的栅极线121及漏极线171重叠提高纵横比(aperture ratio)，但也可以不重叠。
接触辅助部件82通过接触孔182分别与数据线的末端179连接。接触辅助部件82补充像数据线171的各末端179和驱动集成电路的外部装置的粘合性并保护它们，但其起到该作用并不是必需的，而是适用与否是有选择性的。当然，栅极线121的末端也像数据线末端，通过钝化层的接触孔与接触辅助部件连接。
如图3及图4所示，利用从外部包括导电性粒子的各向异性导电层，在连接数据驱动电路的连接部400上聚集数据线171的未端179的连接部，连接部400中数据线171的末端179上部的钝化层184厚度比包括像素区域的其它部分188厚度薄。因此，在连接部400由于钝化层180的层差小，所以当利用包括导电性粒子的各向异性导电层连接数据驱动电路时，可以防止往上翘起来的现象，以确保接触可靠性。这时，优选地，在连接部400上钝化层184的厚度为4,000-
Figure C20041007034900151
而且，连接部400的周边区域、钝化层180的厚度越靠近连接部400，其厚度越薄的部分186具有锥形结构，组成连接部400的边界，倾斜面S的倾角θ对基片110面形成45°以下角度，优选在5-10°之间。因为，进行制造工序时连接部400边界线变薄的部分186的倾角大，则形成接触辅助部件82时，连接部400的边界线上残留ITO或IZO，所以当连接驱动电路时产生接触不良现象。在本发明实施例中，钝化层180厚度变薄部分186倾斜面S对基片110面形成5-10°的倾角θ，以防止在连部400上残留ITO层或IZO层，从而防止连接部400上发生接触不良现象。这时，优选地，变薄的部分186的宽度D在10-40μm之间。
根据本发明另一实施例，作为像素电极190材料使用透明导电性聚合物，而反射型液晶显示器时也可使用不透明反射性金属。这时，接触辅助部件81、82由与像素电极190不同材料制成，特别由IZO或ITO制成。
那么，参照图5至图13及图1和图4详细说明根据本发明实施例制造图1至图4所示的用于液晶显示器的薄膜晶体管阵列面板的方法。
图5、图7、图9及图11是根据本发明实施例制作图1至图4示出的薄膜晶体管阵列面板方法的中间工序中的薄膜晶体管阵列面板布局图，它依次排列，而图6、图8、图10及图12是分别沿着如图5、图7、图9及图11所示的线VI-VI′、VIII-VIII′、X-X′、及XII-XII′的薄膜晶体管阵列面板截面图。图13是根据本发明实施例的制造方法的中间工序中的薄膜晶体管阵列面板的接触区域截面图。
首先，在用透明玻璃制成的绝缘基片110上沉积两层金属层，即用溅射类方法依次沉积下部金属层和上部金属层。下部金属层由与IZO或ITO接触性良好的金属组成，例如，钼、钼合金或铬等，优选具有
Figure C20041007034900161
厚度。上部金属层由铝系列金属组成，优选具有
Figure C20041007034900162
厚度。
接着，如图5及图6所示，利用感光层图案的光蚀刻工序依次对上部金属层212和下部金属层211进行制作布线图案，形成包括多个栅极124和多个突出部127的栅极线121。
制作铝系列金属的上部层212的布线图案制作使用对钼和铝都具有侧面倾斜的同时可以蚀刻的铝蚀刻液CH3COOH(8-15％)/HNO3(5-8％)/H3PO4(50-60％)/H2O(余量)的湿蚀刻进行。
如图7及图8所示，连续沉积栅极绝缘层140、本征非晶硅层、非本征非晶硅层三层膜，对非本征非晶硅层和本征非晶硅层进行光蚀刻，形成分别包括多个条状非本征非晶硅半导体164和多个突出部154的条状本征半导体151。优选地，作为栅极绝缘层140的材料用氮化硅，其沉积温度为250-500℃，厚度约为2,000-
Figure C20041007034900171
参照图9及图10，包括铝或铝合金或钙或钼或钼合金的导电层沉积成单一膜或多层膜，在其上部形成感光层，用掩膜蚀刻对导电层进行制作布线图案，形成分别包括多个源极173的多个数据线171、多个漏极175及多个存储电容器导电体177。
接着，在除去或原封不动地放置数据线171及漏极175的上部感光层的状态下，除去未被数据线171、漏极175及存储电容器导电体177覆盖而露出的非本征半导体164，以完成分别包括多个突出部163的数个条状欧姆连接部件161和多个岛状欧姆连接部件165，同时露出其下方的本征半导体151部分。这时，当除去感光层后，除去用掩膜蚀刻露出数据线171及漏极175的非本征半导体164时，为了防止组成数据线171及漏极175的钼系列导电层，利用CF4+HCl气体蚀刻非本征半导体164。
接着，为了稳定半导体151的露出表面，优选地，可以接着进行氧等离子处理。
参照图11及图12，涂布具有感光性有机绝缘材料，形成钝化层180，用光蚀刻工序进行干蚀刻，形成多个接触孔185、187、182。接触孔182、185、187露出漏极175、存储电容器导电体177及数据线171的末端179的连接部。这时，当露出栅极线121的末端或露出与栅极线121同一层组成的其它薄膜时，对栅极绝缘层140也一起进行制作布线图案。
形成接触孔182、185、187后，通过接触孔182、185、187露出由铝组成的导电层时，优选除去通过全面蚀刻露出的铝导电层。这时，铝导电层蚀刻到钝化层180的下部，发生底切，其可以轻微地诱导将后序形成的其它薄膜剖面，但在连接部通过接触孔露出数据线171的末端179边界线，使至少一部分不发生底切，可以良好地诱导后序要形成的薄膜剖面，通过它可以使连接部的接触电阻变得最低。
另外，如上所述，在连接部400(参照图3及图4)，为了确保连接部的接触可靠性并良好地连接驱动电路，形成数据线171的末端179的连接部聚集的连接部400的钝化层184时使其比其它部分188薄。因此，钝化层180包括位于数据线171末端179的上部组成连接部400的第一部分184、比第一部分184厚的第二部分188及第一部分184至第二部分188之间渐渐变厚的第三部分186。其目的是为了形成钝化层180，如图13所示，在曝光掩膜40上不仅设置遮光区域A1、半透明区域(狭缝区域)A2、和多个透明区域(光透射区域)A3。
同时，如图13所示，为了将位于厚度变薄的连接部400边界线的钝化层180的第三部分186形成带有缓慢倾斜面S的锥形结构，越靠近遮光区域越减少半透明区域A2的光透射率。而且，将半透明区域(狭缝区域)A2分成具有不同狭缝排列的两个分区A21和A23。面对钝化层180的连接部184的分区A23具有狭缝之间的均匀距离，同时面对钝化层180的倾斜部186的分区A21具有不同狭缝距离。分区A21的狭缝距离随着靠近遮光区域A1而增加，而优选地狭缝之间距离和狭缝的宽度小于曝光机的分辨率。
例如，狭缝的宽度等于约1.3微米，而分区A23种狭缝距离等于约1.3微米。分区21具有四个狭缝距离约为1.3微米的狭缝、四个狭缝距离约为1.8微米的狭缝、以及四个狭缝距离约为2.3微米的狭缝，将其从分区A23至遮光区域A1依次排列。根据试验，通过利用曝光膜40可获得约为5-6°的倾角θ。
倾斜部186还可以通过改变狭缝的宽度获得。
曝光膜40可设置晶格区域(未示出)来替代狭缝区域A2或在那些遮光区域A1和光透射区域A3之间具有中间透射比或中间厚度的薄膜。当使用晶格区域时，倾斜部186可以通过改变晶格区域的晶格间距或宽度获得。
在利用仅设置有遮光区域和光透射区域的曝光掩膜进行曝光和显像感光层后，钝化层180的梯状剖面还可以通过回流感光材料(光致抗蚀剂)获得。
参照图1-4，将IZO或ITO层溅射沉积并利用感光层图案的光蚀刻工序制作布线图案，形成多个像素电极190和多个接触辅助部件82。这时，在光蚀刻工序中IZO层或ITO层上涂布感光层，曝光显像形成感光层图案后，将其当作掩膜蚀刻IZO层或ITO层。这时，连接部的边界线上有急速倾斜面时在连接部的边界线上因层差形成比其它部分厚的感光层，厚的部分在光蚀刻工序时未充分曝光，即使显像感光层，在连接部的边界线上也会残留感光层的一部分。因此，由于残留的感光层，连接部的边界线上会留下IZO层或ITO层。这样残留下的导电层会成为利用各向异性导电层在连接部连接驱动电路时相邻信号线断开的原因。在本发明的实施例中形成缓慢的连接部400的倾斜面S，可以防止连接部的边界线上涂布厚的感光层，使ITO或IZO导电层无法残留，防止连接部中的断开现象，确保连接部的接触可靠性。
因为在光蚀刻工序中感光层在连接部边界的角落部分形成得特别厚，所以优选地，连接部400的边界上不设置角落。对此，参照附图详细说明。
图14A及图14B是在如图1-4所示的薄膜晶体管阵列面板中的接触区域和中间区域实施例的示意性布局图。
如图14A及图14B所示，在根据本发明实施例的薄膜晶体管显示板的连接部400中形成锥形结构，组成倾斜面S的连接部400的边界可以是无角形或是缓慢的扇形。
还有，在前面结合本发明实施例说明了利用不同掩膜的光蚀刻工序制造半导体层和数据线，但在本发明的制造方法在为了将成本降到最低，对半导体层和数据线利用一个感光层图案的光蚀刻工序形成用于液晶显示器的薄膜晶体管阵列面板的制造方法中同样适用。对此，参照附图详细说明。
参照图15、图16A及图16B详细说明根据本发明第二实施例的用于液晶显示器的薄膜晶体管阵列面板的单位像素结构。
图15是根据本发明另一实施例的用于液晶显示器的薄膜晶体管阵列面板的布局图，图16A是沿着如图15所示的线XVIA-XVIA′的薄膜晶体管阵列面板截面图，而图16B是沿着如图15所示的线XVIB-XVIB′的薄膜晶体管阵列面板截面图。
如图15至图16B所示，根据本实施例的液晶显示器薄膜晶体管阵列面板的层状结构基本上与图1及图2所示的用于液晶显示器的薄膜晶体管阵列面板的层状结构相同。即，在基片110上形成包括多个栅极124的多个栅极线121，在其上依次形成栅极绝缘层140、包括多个突出部154的多个条状半导体151、分别包括多个突出部的多个条状欧姆连接部件161及多个岛状欧姆连接部件165。在欧姆连接部件161、165及栅极绝缘层140上形成包括多个源极153的多个数据线171、多个漏极175、多个存储电容器导电体177，在其上形成钝化层180。在钝化层180和/或栅极绝缘层140上形成多个接触孔182、185、187、181，在钝化层180上形成多个像素电极190和多个接触辅助部件81、82。
然而，与图1及图2所示的薄膜晶体管阵列面板不同，根据本实施例的薄膜晶体管阵列面板替代栅极线121上的突出部，在栅极线121同一个层上设置与栅极线121电分离的多个存储电极线131，并使之与漏极175重叠制造存储电容器。存储电极线131从外部接收像共同电压的预定电压，当像素电极190和栅极线121重叠产生的存储电容充足时，可以省略存储电极线131，有时为了将纵横比最大化，可以设置在像素区域的边缘。
半导体151若除去薄膜晶体管所在的突出部，基本上与数据线171、漏极175及其下部的欧姆连接部件161、165具有相同的平面形态。具体地说，条状半导体151上除去数据线171及漏极175和其下部欧姆连接部件161、165下方存在的部分，还具有源极173和漏极175之间未覆盖的露出部分。
还有，栅极线121的末端具有与驱动电路连接的连接部，连接部栅极线121的末端129通过栅极绝缘层140及钝化层180上形成的接触孔181露出，并通过在钝化层180上形成的接触辅助部件81与接触孔181连接。
根据本发明第二实施例的用于液晶显示器的薄膜晶体管阵列面板的连接部结构与图3及图4相同，因此未在图上示出。
综上所述，在本发明中与外部驱动电路连接的连接部形成薄的钝化层，防止因连接部的层差产生的接触不良。还有，连接部的边界由带有缓慢的倾角的锥形结构形成，防止导电层的残留，避免连接驱动电路时发生的断开现象，确保了连接部的接触可靠性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种薄膜晶体管阵列面板，包括：
多条信号线，含有用于与外部装置连接的连接部件；
多个薄膜晶体管，与所述信号线连接；
绝缘层，在所述信号线和所述薄膜晶体管上形成；以及
多个像素电极，在所述绝缘层上形成且与所述薄膜晶体管连接，
其中所述绝缘层包括设置在所述信号线的连接部件上且具有比其它部分厚度小的连接部，而所述绝缘层的所述连接部包括具有在5-10°范围内的倾角的倾斜部。
2.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，所述倾斜部具有10-40微米范围内的宽度。
3.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，所述像素电极与所述信号线重叠。
4.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，所述绝缘层由有机绝缘体组成。
5.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，所述绝缘层具有露出所述信号线的所述连接部件的多个接触孔。
6.根据权利要求5所述的薄膜晶体管阵列面板，其特征在于，还包括多个接触辅助件，与所述像素电极设置在同一层且通过所述接触孔与所述信号线的所述连接部件连接。
7.根据权利要求5所述的薄膜晶体管阵列面板，其特征在于，所述接触孔露出所述信号线的所述连接部件的边缘。
8.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，所述信号线包括相互交叉的栅极线和数据线。
9.根据权利要求8所述的薄膜晶体管阵列面板，其特征在于，所述薄膜晶体管包括设置在所述栅极线上的栅极、设置在所述数据线上的源极、与所述像素电极连接的漏极、以及设置在所述源极和所述漏极之间的半导体元件。
10.根据权利要求9所述的薄膜晶体管阵列面板，其特征在于，所述半导体元件沿着所述数据线延伸。
11.根据权利要求10所述的薄膜晶体管阵列面板，其特征在于，除了所述源极和所述漏极之间的部分之外，所述半导体元件与所述数据线和所述漏极具有相同的平面形状。
12.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，所述像素电极由ITO或IZO组成。
13.一种薄膜晶体管阵列面板的制造方法，所述方法包括以下工序：
在基片上形成栅极导体；
在所述栅极导体上形成栅极绝缘层；
在所述栅极绝缘层上形成半导体层；
至少在所述半导体层上形成数据导体；
在所述半导体层上形成钝化层，所述钝化层包括在所述
栅极导体或所述数据导体之一上具有用于与外部装置连接的接触孔的第一部分、比所述第一部分厚的第二部分、以及设置在所述第一部分和所述第二部分之间且具有小于45°倾角的第三部分；以及
形成与所述漏极连接的像素电极。
14.根据权利要求13所述的方法，其特征在于，所述第三部分的所述倾角在5-10°的范围内。
15.根据权利要求13所述的方法，其特征在于，所述钝化层的形成包括以下工序：利用掩膜的曝光，所述掩膜包括面对所述钝化层的所述第一部分和所述第三部分且部分透射光的第一区域、面对所述接触孔且基本上完全透射光的第二区域、以及面对所述第二部分且基本上完全遮光的第三区域。
16.根据权利要求15所述的方法，其特征在于，所述第一区域包括多个狭缝或多个晶格。
17.根据权利要求16所述的方法，其特征在于，相邻所述狭缝或相邻所述晶格之间的距离随着靠近所述第三区域，相邻所述狭缝或相邻所述晶格之间的距离逐渐增加，或者所述狭缝或所述晶格的宽度逐渐减少。
18.根据权利要求16所述的方法，其特征在于，所述狭缝包括面对所述第一区域的多个第一狭缝及面对所述第三区域的多个第二狭缝，所述第一狭缝之间的距离不变，而所述第二狭缝之间的距离随着靠近所述第三区域，所述第二狭缝之间的距离逐渐增加。
19.根据权利要求13所述的方法，其特征在于，所述钝化层由有机绝缘体组成。
20.根据权利要求13所述的方法，其特征在于，所述像素电极由ITO或IZO组成。
CNB2004100703499A 2003-07-29 2004-07-29 薄膜晶体管阵列面板及其制造方法 Expired - Lifetime CN100444005C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020030052250 2003-07-29
KR1020030052250A KR100973809B1 (ko) 2003-07-29 2003-07-29 박막 트랜지스터 표시판 및 그의 제조 방법
KR1020030062202 2003-09-05
KR1020030062202A KR100935673B1 (ko) 2003-09-05 2003-09-05 박막 트랜지스터 표시판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
CN1577025A CN1577025A (zh) 2005-02-09
CN100444005C true CN100444005C (zh) 2008-12-17

Family

ID=34277790

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100703499A Expired - Lifetime CN100444005C (zh) 2003-07-29 2004-07-29 薄膜晶体管阵列面板及其制造方法

Country Status (4)

Country Link
US (3) US7411216B2 (zh)
JP (1) JP4481759B2 (zh)
CN (1) CN100444005C (zh)
TW (1) TW200531284A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993609A (zh) * 2019-11-15 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647775B1 (ko) * 2004-12-01 2006-11-23 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판 및 제조 방법
KR100709255B1 (ko) * 2005-08-11 2007-04-19 삼성에스디아이 주식회사 평판 표시 장치 및 그 제조 방법
JP4921997B2 (ja) * 2006-02-07 2012-04-25 三星電子株式会社 薄膜トランジスタ表示パネル及びその製造方法
KR20080008562A (ko) 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
KR101409286B1 (ko) * 2007-05-21 2014-06-25 엘지디스플레이 주식회사 표시장치
CN100452412C (zh) * 2007-05-31 2009-01-14 友达光电股份有限公司 像素结构与制造方法及含像素结构的光电装置与制造方法
JP4485559B2 (ja) 2007-09-26 2010-06-23 株式会社 日立ディスプレイズ 液晶表示装置
CN101504499B (zh) * 2008-02-04 2011-08-31 北京京东方光电科技有限公司 Tft-lcd的数据线引线区的结构及其制作方法
KR101458910B1 (ko) * 2008-03-28 2014-11-10 삼성디스플레이 주식회사 표시 장치
JP2009265326A (ja) * 2008-04-24 2009-11-12 Hitachi Displays Ltd 表示装置およびその製造方法
US20110222001A1 (en) * 2008-11-21 2011-09-15 Sharp Kabushiki Kaisha Display panel substrate and display panel
JP2011138090A (ja) * 2010-01-04 2011-07-14 Seiko Epson Corp 電子デバイス用基板、電子デバイス及びこれらの製造方法並びに電子機器
JP5479603B2 (ja) * 2010-08-31 2014-04-23 シャープ株式会社 表示パネルおよびその製造方法
TWI419095B (zh) * 2010-10-25 2013-12-11 Au Optronics Corp 顯示器
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103064223B (zh) * 2013-01-07 2015-02-11 京东方科技集团股份有限公司 一种阵列基板和一种显示面板
KR101994974B1 (ko) * 2013-01-10 2019-07-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102028176B1 (ko) * 2013-06-03 2019-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104062786B (zh) 2014-07-01 2017-07-28 深圳市华星光电技术有限公司 液晶显示器的连接垫结构及其制作方法
JP6326312B2 (ja) 2014-07-14 2018-05-16 株式会社ジャパンディスプレイ 表示装置
CN104241328B (zh) * 2014-08-20 2017-03-01 京东方科技集团股份有限公司 Pmoled阵列基板及其制作方法、显示装置和掩模板
JP6173988B2 (ja) * 2014-08-28 2017-08-02 株式会社ジャパンディスプレイ 電極基板の製造方法、電極基板、表示装置および入力装置
TWI553388B (zh) * 2014-09-11 2016-10-11 群創光電股份有限公司 液晶顯示裝置及其元件基板
CN104362155B (zh) 2014-11-24 2017-12-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102390441B1 (ko) * 2015-10-15 2022-04-26 삼성디스플레이 주식회사 유기발광 표시장치
KR102420079B1 (ko) 2017-06-16 2022-07-13 삼성디스플레이 주식회사 디스플레이 장치
CN107799473A (zh) * 2017-10-25 2018-03-13 武汉华星光电技术有限公司 阵列基板的制作方法
US20210233840A1 (en) * 2018-05-03 2021-07-29 University Of Louisville Research Foundation, Inc. Self-configuring contact arrays for interfacing with electric circuits and fabric carriers
JP2019197113A (ja) * 2018-05-08 2019-11-14 Jsr株式会社 配線部材及び配線部材の製造方法
KR20220082153A (ko) * 2020-12-09 2022-06-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN114355659B (zh) * 2022-03-21 2022-06-14 南昌虚拟现实研究院股份有限公司 基于阵列基板结构的光学显示器件制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1260509A (zh) * 1999-01-08 2000-07-19 松下电器产业株式会社 液晶显示面板及其制造方法、液晶显示装置及所用的基板
CN1291298A (zh) * 1998-02-25 2001-04-11 松下电器产业株式会社 有源矩阵基板和使用它的液晶显示装置
US6476447B1 (en) * 1992-02-05 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device including a transistor
US20030168746A1 (en) * 2002-03-07 2003-09-11 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5197385A (en) * 1975-02-21 1976-08-26 Handotaisochino seizohoho
JP2570255B2 (ja) 1985-08-09 1997-01-08 日本電気株式会社 薄膜トランジスタマトリツクスアレ−パネル及びその製造方法
JP3172840B2 (ja) * 1992-01-28 2001-06-04 株式会社日立製作所 アクティブマトリクス基板の製造方法および液晶表示装置
JPH06160901A (ja) 1992-11-20 1994-06-07 Sanyo Electric Co Ltd 液晶表示装置
JPH07335753A (ja) * 1994-06-06 1995-12-22 Sharp Corp 半導体装置及びその製造方法
JP3306488B2 (ja) 1996-07-02 2002-07-24 シャープ株式会社 アクティブマトリクス基板
KR100244447B1 (ko) 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
JP3097841B2 (ja) 1997-11-20 2000-10-10 松下電器産業株式会社 フォトマスク及びアクティブ素子アレイ基板の製造方法
KR100715943B1 (ko) 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
JP4651826B2 (ja) 2001-01-31 2011-03-16 Ｎｅｃ液晶テクノロジー株式会社 反射型表示装置及びその製造方法
JP4689851B2 (ja) * 2001-02-23 2011-05-25 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
KR100803177B1 (ko) 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
JP4876341B2 (ja) * 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
KR100929675B1 (ko) * 2003-03-24 2009-12-03 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR100973809B1 (ko) 2003-07-29 2010-08-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476447B1 (en) * 1992-02-05 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device including a transistor
CN1291298A (zh) * 1998-02-25 2001-04-11 松下电器产业株式会社 有源矩阵基板和使用它的液晶显示装置
CN1260509A (zh) * 1999-01-08 2000-07-19 松下电器产业株式会社 液晶显示面板及其制造方法、液晶显示装置及所用的基板
US20030168746A1 (en) * 2002-03-07 2003-09-11 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993609A (zh) * 2019-11-15 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法

Also Published As

Publication number Publication date
TW200531284A (en) 2005-09-16
JP4481759B2 (ja) 2010-06-16
US20100171121A1 (en) 2010-07-08
US20050062046A1 (en) 2005-03-24
JP2005049880A (ja) 2005-02-24
US20090014727A1 (en) 2009-01-15
US7888678B2 (en) 2011-02-15
US7411216B2 (en) 2008-08-12
CN1577025A (zh) 2005-02-09
US7732266B2 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
CN100444005C (zh) 薄膜晶体管阵列面板及其制造方法
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080109998A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
CN100419552C (zh) 薄膜晶体管阵列面板
US7425476B2 (en) Manufacturing method of a thin film transistor array panel
JP7471075B2 (ja) アクティブマトリクス基板およびその製造方法
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR100997963B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
TWI460515B (zh) 一種邊緣電場型液晶顯示器陣列基板及其製造方法
KR100973809B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
CN100429573C (zh) 薄膜晶体管阵列面板
JP2008066723A (ja) 液晶表示装置の製造方法
KR100935673B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100984352B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101026797B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20170263646A1 (en) Thin film transistor array panel and a method for manufacturing the same
KR100929668B1 (ko) 박막 트랜지스터 표시판
KR100920357B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060059579A (ko) 박막 트랜지스터 기판의 제조방법
KR20050017901A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060020895A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20040106771A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060073736A (ko) 박막 트랜지스터 기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121217

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121217

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20081217

CX01 Expiry of patent term