[go: up one dir, main page]

KR100647775B1 - 박막 트랜지스터 기판 및 제조 방법 - Google Patents

박막 트랜지스터 기판 및 제조 방법 Download PDF

Info

Publication number
KR100647775B1
KR100647775B1 KR1020040100071A KR20040100071A KR100647775B1 KR 100647775 B1 KR100647775 B1 KR 100647775B1 KR 1020040100071 A KR1020040100071 A KR 1020040100071A KR 20040100071 A KR20040100071 A KR 20040100071A KR 100647775 B1 KR100647775 B1 KR 100647775B1
Authority
KR
South Korea
Prior art keywords
insulating layer
contact hole
etching
insulating
film transistor
Prior art date
Application number
KR1020040100071A
Other languages
English (en)
Other versions
KR20060061169A (ko
Inventor
김유진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040100071A priority Critical patent/KR100647775B1/ko
Priority to US11/152,960 priority patent/US7262454B2/en
Publication of KR20060061169A publication Critical patent/KR20060061169A/ko
Application granted granted Critical
Publication of KR100647775B1 publication Critical patent/KR100647775B1/ko
Priority to US11/692,119 priority patent/US7358125B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 박막트랜지스터 기판은 기판과; 상기 기판 상에 형성되는 도전층과; 상기 도전층을 절연하는 제1 절연층과; 상기 제1 절연층 상에 상기 제1 절연층의 재질과 다른 재질로 형성되는 제2 절연층과; 상기 제2 절연층 상에 형성되는 제3 절연층과; 상기 제1 절연층 내지 상기 제3 절연층을 관통하여 상기 도전층의 일측을 노출시킴과 아울러 단면이 사다리꼴 형태를 가지는 콘택홀과; 상기 도전층과 접속되며 상기 콘택홀의 경사면에 부분적으로 형성되는 전극을 구비하고, 상기 콘택홀의 경사면에 상기 제2 절연층으로 형성되는 오버 행 구조의 돌출부를 구비한다.

Description

박막 트랜지스터 기판 및 제조 방법{Thin Film Transistor Substrate And Method of Fabricating The Same}
도 1은 종래의 폴리-실리콘을 이용한 액정 표시 패널을 개략적으로 도시한 도면이다.
도 2는 도 1에 도시된 액정 표시 패널에 포함되는 박막 트랜지스터 기판의 화상 표시부를 부분적으로 도시한 평면도이다.
도 3은 도 2에 도시된 박막 트랜지스터 기판을 Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도이다.
도 4a 내지 도 4c는 도 3에 도시된 박막 트랜지스터 기판의 제조 방법을 단계적으로 설명하기 위한 단면도들이다.
도 5는 종래의 콘택홀에 형성되는 전극의 단선을 나타낸 도면이다.
도 6은 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판을 부분적으로 도시한 평면도이다.
도 7은 도 6의 Ⅶ-Ⅶ'선을 따라 절단하여 도시한 단면도이다.
도 8a 내지 도 8c는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법을 단계적으로 설명하기 위한 단면도들이다.
도 9는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 기판의 부분적 단면을 나타낸 도면이다.
도 10a 내지 도 10c는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 기판의 제조 방법을 단계적으로 설명하기 위한 단면도들이다.
도 11a 내지 도 11c는 도 10b에 도시된 박막트랜지스터 기판의 제조방법을 단계적으로 설명하기 위한 단면도들이다.
< 도면의 주요부분에 대한 설명>
1, 101, 201 : 기판 2, 102, 202 : 게이트 라인
4, 104, 204 : 데이터 라인 6, 106, 206 : 게이트 전극
10, 110, 210 : 드레인 전극 12, 112, 222 : 게이트 절연막
14, 114, 214 : 액티브층 16, 116, 216 : 버퍼층
18, 118, 218 : 보호막 22, 122, 222 : 화소 전극
26, 126, 226 : 층간 절연막 30, 130, 230 : 박막 트랜지스터
228 : 보조절연막
본 발명은 박막 트랜지스터 기판에 관한 것으로, 특히 전극과 액티브층과의 콘택 크기를 줄임으로써 소형화 및 경량화 패널을 달성할 수 있는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
통상, 액정 표시 장치(Liquid Crystal Display; LCD)는 액정 패널에 매트릭스 형태로 배열된 액정셀들 각각이 비디오 신호에 따라 광투과율을 조절하게 함으로써 화상을 표시하게 된다.
액정셀들 각각에는 비디오 신호를 독립적으로 공급하기 위한 스위치 소자로 박막 트랜지스터(Thin Film Transistor; 이하, TFT)가 이용된다. 이러한 TFT의 액티브층으로는 아몰퍼스-실리콘(Amorphous-Si) 또는 폴리-실리콘(Poly-Si)이 이용된다. 여기서, 폴리-실리콘을 이용하는 경우 아몰퍼스-실리콘 보다 전하 이동도가 약 100배 정도 빠름에 따라 높은 응답 속도를 필요로 하는 구동 회로를 액정 패널에 내장할 수 있게 한다.
도 1은 종래의 폴리-TFT를 이용한 액정 패널을 개략적으로 도시한 것이다.
도 1에 도시된 액정 패널은 액정셀 매트릭스를 포함하는 화상 표시부(96), 화상 표시부(96)의 데이터 라인(4)을 구동하기 위한 데이터 드라이버(92), 화상 표시부(96)의 게이트 라인(2)을 구동하기 위한 게이트 드라이버(94)를 구비한다.
화상 표시부(96)는 액정셀들(LC)이 매트릭스 형태로 배열되어 화상을 표시한다. 액정셀들(LC) 각각은 게이트 라인(2) 및 데이터 라인(4)과 접속된 TFT(30)를 구비한다. TFT(30)는 게이트 라인(2)의 스캔 신호에 응답하여 데이터 라인(4)으로부터의 비디오 신호를 액정셀(LC)에 충전한다. 액정셀(LC)은 충전된 비디오 신호에 의해 유전 이방성을 갖는 액정이 반응하여 광투과율을 제어함으로써 계조를 구 현한다.
게이트 드라이버(94)는 게이트 라인(2)을 순차적으로 구동한다.
데이터 드라이버(92)는 게이트 라인(2)이 구동될 때마다 데이터 라인(4)에 비디오 신호를 공급한다.
이러한 액정 패널은 액정셀(LC)의 TFT(30)와 함께 데이터 드라이버(92) 및 게이트 드라이버(94)가 형성된 TFT 기판과, 공통 전극 및 칼러 필터 등이 형성된 칼라 필터 기판이 액정을 사이에 두고 접합되어 형성된다.
도 2는 도 1에 도시된 액정 패널에 포함되는 TFT 기판의 화상 표시부를 부분적으로 도시한 평면도이고, 도 3은 도 1에 도시된 TFT 기판을 Ⅰ-Ⅰ', Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.
도 2 및 도 3에 도시된 TFT 기판의 화상 표시부는 게이트 라인(2) 및 데이터 라인(4)과 접속된 TFT(30)와, TFT(30)와 접속된 화소 전극(22)을 구비한다. TFT(30)는 N형 또는 P형으로 형성되지만, 이하에서는 N형으로 형성된 경우만을 설명하기로 한다.
TFT(30)는 화소 전극(22)에 비디오 신호를 충전한다. 이를 위하여, TFT(30)는 게이트 라인(2)과 접속된 게이트 전극(6), 데이터 라인(4)에 포함된 소스 전극, 화소 전극(22)과 보호막(18)을 관통하는 화소 콘택홀(20)을 통해 접속된 드레인 전극(10)을 구비한다. 게이트 전극(6)은 버퍼막(16) 상에 형성된 액티브층(14)의 채널 영역(14C)과 게이트 절연막(12)을 사이에 두고 중첩되게 형성된다. 소스 전극 및 드레인 전극(10)은 게이트 전극(6)과 층간 절연막(26)을 사이에 두고 절연되게 형성된다. 그리고, 소스 전극 및 드레인 전극(10)은 층간 절연막(26) 및 게이트 절연막(12)을 관통하는 소스 콘택홀(24S) 및 드레인 콘택홀(24D) 각각을 통해 n+ 불순물이 주입된 액티브층(14)의 소스 영역(14S) 및 드레인 영역(14D) 각각과 접속된다. 또한, 액티브층(14)은 오프 전류를 감소시키기 위하여 채널 영역(14C)과 소스 및 드레인 영역(14S, 14D) 사이에 n- 불순물이 주입된 엘디디(Lightly Doped Drain ; LDD) 영역(미도시)을 더 구비하기도 한다.
이러한 폴리형 TFT 기판에서 콘택홀(24) 및 전극(10) 형성에 대하여 도 4a 내지 도 4h를 참조하여 살펴보기로 하자.
먼저, 도 4a를 참조하면, 폴리형 TFT 기판은 하부기판(1) 상에 버퍼막(16)이 형성된 후, 버퍼막(16) 상에 액티브층(14)층이 형성되며, 액티브층(14) 상부에 게이트 절연막(12)이 형성되고, 그 위에 층간 절연막(26)이 형성된다.
액티브층(14)은 하부기판(1) 상에 아몰퍼스-실리콘을 증착한 후 레이져로 결정화하여 폴리-실리콘이 되게 한 다음, 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 패터닝함으로써 형성된다.
게이트 절연막(12)은 SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다.
층간 절연막(26)은 게이트 절연막(12) 상에 SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다.
도 4b를 참조하면, 층간 절연막(26) 및 게이트 절연막(12)은 포토리소그래피 공정 및 식각공정을 거치면서 콘택홀(24)이 형성된다. 이를 구체적으로 설명하면, 포토리소그래피 공정은 층간 절연막(26) 상에 포토레지스트를 전면 코팅한 후, 포토레지스트 상부에 패턴이 형성된 마스크를 배치하여 부분 노광하고, 현상함으로써 포토레지스트 패턴을 형성한다. 이 후, 건식 식각 및 습식 식각을 이용하여 콘택홀(24)이 형성된다. 이러한 방식으로 형성되는 콘택홀(24)은 슬로프(Slope)를 가지며 단면이 사다리꼴 형태로 형성된다.
도 4c를 참조하면, 전극(10)은 콘택홀(24) 표면에 마스크를 이용하여 증착 형성된다. 이때, 전극(10)은 콘택홀(24) 표면 전체 및 층간 절연막(26)의 개구부 주변을 덮도록 형성된다.
실질적으로, 액티브층(14)과 연결되는 콘택홀(24)의 크기를 4μm로 설계하는 경우, 층간 절연막(26)의 개구부에 형성되는 상부 콘택홀(24) 크기는 7μm정도로 형성되며, 전극(10)의 폭은 11μm정도로 형성된다.
이와 같이, 종래의 전극(10)은 층간 절연막(26)의 개구부에 형성되는 상부 콘택홀(24) 전체를 덮도록 형성되기 때문에 그 폭이 커지게 되는 문제점이 생긴다. 이에 따라, 콘택홀(24)의 크기를 줄이기 위하여 콘택홀(24)의 경사를 최대화하는 방안이 제안되었지만, 콘택홀(24)의 경사가 최대화가 될 경우, 도 5에 도시된 바와 같이 층간 절연막(26)의 개구부 주변에 형성되는 전극(10a)과, 콘택홀(24)에 형성되는 전극(10b)이 단선되는 경우가 발생하게 된다. 또한, 콘택홀(24) 형성시에 엑티브층(14)의 보호를 위하여 습식식각공정을 반드시 사용해야 하며, 이때, 콘택홀(24)은 소정 각도만큼 경사를 가지게 되어, 콘택홀(24)의 경사를 최대화하는데 문제점이 있다. 이러한 콘택홀(24) 형성은 패널의 소형 및 경량화를 위해 필요한 작은 크기의 콘택홀(24) 형성을 만족하지 못하게 된다.
따라서, 본 발명의 목적은 전극과 액티브층과의 콘택 크기를 줄임으로써 소형 및 경량화 패널을 달성할 수 있는 박막트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 박막트랜지스터 기판은 기판과; 상기 기판 상에 형성되는 도전층과; 상기 도전층을 절연하는 제1 절연층과; 상기 제1 절연층 상에 상기 제1 절연층의 재질과 다른 재질로 형성되는 제2 절연층과; 상기 제2 절연층 상에 형성되는 제3 절연층과; 상기 제1 절연층 내지 상기 제3 절연층을 관통하여 상기 도전층의 일측을 노출시킴과 아울러 단면이 사다리꼴 형태를 가지는 콘택홀과; 상기 도전층과 접속되며 상기 콘택홀의 경사면에 부분적으로 형성되는 전극을 구비하고, 상기 콘택홀의 경사면에 상기 제2 절연층으로 형성되는 오버 행 구조의 돌출부를 구비한다.
상기 제1 및 제3 절연층의 재질은 SiO2 등의 무기절연물질로 형성되며, 상기 제2 절연층의 재질은 메탈과 접착력이 좋으며 상기 제1 및 제3 절연층의 재질과 다 른 SiNx 등의 무기절연물질로 형성된다.
상기 콘택홀의 하부 홀 크기 : 상기 콘택홀의 상부 홀 크기 : 상기 전극의 크기 = 3~5 : 8~10 : 7~9 인 것을 특징으로 한다.
본 발명의 실시 예에 따른 박막트랜지스터 기판 제조방법은 기판과 상기 기판 상에 형성되는 도전층과 상기 도전층을 절연하는 제1 절연층과 상기 제1 절연층 상에 상기 제1 절연층의 재질과 다른 재질로 형성되는 제2 절연층과 상기 제2 절연층 상에 형성되는 제3 절연층과 상기 제1 절연층 내지 상기 제3 절연층을 관통하여 상기 도전층의 일측을 노출시킴과 아울러 단면이 사다리꼴 형태를 가지는 콘택홀과 상기 도전층과 접속되며 상기 콘택홀의 경사면에 부분적으로 형성되는 전극을 마련하는 단계와; 상기 콘택홀의 경사면 일측에 오버 행 구조로 돌출된 돌출부를 형성하는 단계를 포함한다.
상기 돌출부를 형성하는 단계는, 상기 제3 절연층을 건식식각 및 습식식각을 이용하여 식각하는 단계와; 상기 제2 절연층을 건식식각 및 습식식각을 이용하여 식각하는 단계와; 상기 제1 절연층을 습식식각을 이용하여 식각하는 단계를 포함한다. 여기서, 상기 건식식각 및 상기 습식식각의 비율은 30~50 : 70~50로 형성된다.
삭제
상기 돌출부를 형성하는 단계는, 상기 제3 절연층을 건식식각 및 습식식각 중 하나를 이용하여 식각하는 단계와; 상기 제2 절연층을 건식식각 및 습식식각 중 하나를 이용하여 식각하는 단계와; 상기 제1 절연층을 습식식각을 이용하여 식각하는 단계를 포함한다.
상기 습식식각에 사용되는 식각액은 버퍼럴 옥사이드 에천트 및 버퍼럴 HF를 모두 포함하거나 버퍼럴 옥사이드 에천트 및 버퍼럴 HF 중 하나를 포함하며, 상기 건식식각에 사용되는 식각가스는 SF6 및 CF4 를 모두 포함하거나 SF6 및 CF4 중 하나를 포함한다.
상기 제2 절연층의 두께는 500Å이상으로 형성됨과 아울러 상기 제1 절연층의 두께의 1.5배 이하로 형성된다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 도 6 내지 도 10h를 참조하여 상세히 설명하기로 한다.
도 6은 본 발명의 제1 실시 예에 따른 TFT 기판을 부분적으로 도시한 평면도이고, 도 7은 도 6에 도시된 TFT 기판을 Ⅶ-Ⅶ'선을 따라 절단하여 도시한 단면도이다.
도 6 및 도 7에 도시된 TFT 기판은 게이트 라인(102) 및 데이터 라인(104)과 접속된 TFT(130)와, TFT(130)와 접속된 화소 전극(122)을 구비한다. TFT(130)는 N형 또는 P형으로 형성되지만, 이하에서는 N형으로 형성된 경우만을 설명하기로 한다.
TFT(130)는 화소 전극(122)에 비디오 신호를 충전한다. 이를 위하여, TFT(130)는 게이트 라인(102)과 접속된 게이트 전극(106), 데이터 라인(104)에 포함된 소스 전극, 보호막(118)을 관통하는 화소 콘택홀(120), 화소 콘택홀(120)을 통해 화소 전극(122)과 접속된 드레인 전극(110), 게이트 전극(106)에 의해 소스 전극 및 드레인 전극(110) 사이에 채널을 형성하는 액티브층(114)를 구비한다.
액티브층(114)은 버퍼막(116)을 사이에 두고 하부 기판(101) 위에 형성된다. 게이트 라인(102)과 접속된 게이트 전극(106)은 액티브층(114)의 채널 영역(114C) 과 게이트 절연막(112)을 사이에 두고 중첩되게 형성된다. 데이터 라인(104) 및 드레인 전극(110)은 게이트 전극(106)과 층간 절연막(126)을 사이에 두고 절연되게 형성된다. 그리고, 데이터 라인(104)에 포함된 소스 전극과, 드레인 전극(110)은 층간 절연막(126) 및 게이트 절연막(112)을 관통하는 소스 콘택홀(124S) 및 드레인 콘택홀(124D) 각각을 통해 n+ 불순물이 주입된 액티브층(114)의 소스 영역(114S) 및 드레인 영역(114D) 각각과 접속된다. 또한, 액티브층(114)은 오프 전류를 감소시키기 위하여 채널 영역(114C)과 소스 및 드레인 영역(114S, 114D) 사이에 n- 불순물이 주입된 엘디디(Lightly Doped Drain ; LDD) 영역(미도시)을 더 구비하기도 한다. 여기서, 각 콘택홀(120, 124S, 124D)을 통해서 형성되는 소스 전극과 드레인 전극(110) 및 화소 전극(122)은 각 콘택홀(120, 124S, 124D)의 상부 홀 크기보다 작은 폭으로 형성된다.
이와 같은 구조를 가지는 본 발명의 제1 실시 예에 따른 소스 및 드레인 콘택홀(124S, 124D) 및 소스 및 드레인 콘택홀(124S, 124D)을 통하여 형성되는 소스 전극 및 드레인 전극(110)의 형성과정에 대해서 도 8a 내지 8c을 참조하여 살펴보기로 하자.
먼저, 도 8a를 참조하면, 본 발명의 제1 실시 예에 따른 TFT 기판은 하부기판(101)과, 하부기판(101) 상에 버퍼막(116)이 전면증착되고, 버퍼막(116) 상에 액티브층(14)층이 형성되며, 액티브층(14) 상부에 게이트 절연막(12)이 형성된 후, 그 위에 층간 절연막(26)이 형성된다.
액티브층(114)은 하부기판(101) 상에 아몰퍼스-실리콘을 증착한 후 레이져로 결정화하여 폴리-실리콘이 되게 한 다음, 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 패터닝함으로써 형성된다.
게이트 절연막(112)은 SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다.
층간 절연막(126)은 게이트 절연막(112) 상에 SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다.
도 8b를 참조하면, 층간 절연막(126) 및 게이트 절연막(112)은 포토리소그래피 공정 및 식각공정을 거치면서 콘택홀(124)이 형성된다. 이 콘택홀(124)은 건식 식각과 습식 식각의 비율을 조절하여 콘택홀(124)의 경사도를 완만하게 형성한다. 이를 구체적으로 설명하면, 건식 식각과 습식 식각의 비율이 80~50 : 20~50의 비율, 바람직하게는 대략 60 : 40의 비율로 식각공정을 실시한다. 이와 같은 식각공정을 거침으로써 본 발명의 실시 예에 따른 콘택홀(124)의 경사도는 완만하게 된다.
도 8c를 참조하면, 전극(110)은 콘택홀(124) 표면에 마스크를 이용하여 증착 형성된다. 이때, 마스크 패턴의 크기는 콘택홀(124)의 상부 홀 크기보다 작게 형성된다. 이에 따라, 전극(110)은 콘택홀(124)의 양 경사면 일측과 콘택홀(124)의 하부 홀을 통하여 형성된다. 이때, 전극(110)의 폭은 콘택홀(124)의 상부 홀 크기 이하로 형성되고, 또한 전극(110)의 폭은 콘택홀(124)의 하부 홀 크기 이상으로 형성된다.
실질적으로 콘택홀(124)의 하부 홀 크기를 4μm로 설계할 경우 콘택홀(124) 의 상부 홀 크기는 9μm로 형성되며, 전극(110)의 폭은 전체 길이가 8μm로 형성된다. 이에 따라, 콘택홀(124)을 통하여 액티브층(114)과 연결되는 전극(110)의 폭을 전체적으로 감소시킬 수 있게 된다.
한편, 화소 콘택홀(120)을 통하여 형성되는 화소전극(122)의 형성은 소스 콘택홀(124S) 및 드레인 콘택홀(124D)의 형성과정과 동일한 과정으로 형성될 수 있으므로 그에 관한 설명은 생략하기로 한다.
이와 같은 구조를 가지는 본 발명의 제1 실시 예에 따른 TFT 기판 구조는 전극(110)과 콘택홀(124) 경사면과의 접착력이 약하게 형성되어 전극(110) 형성시 실시되는 식각공정과정의 식각액이 액티브층(114)으로 침투하여 기판불량을 발생할 가능성이 있다. 이에 따라, 본 발명의 제2 실시 예에서는 콘택홀을 통한 전극 형성시 식각액의 침투를 방지할 수 있는 구조를 제안하기로 한다.
도 9는 본 발명의 제2 실시 예에 따른 콘택홀(224) 및 콘택홀(224)을 통하여 형성되는 전극(210)을 나타낸 도면이다.
도 9에 도시된 본 발명의 제2 실시 예에 따른 콘택홀(224) 및 콘택홀(224)을 통하여 형성되는 전극(210)의 형성과정을 도 10a 내지 도 10c를 참조하여 상세히 살펴보기로 하자.
도 10a를 참조하면, 본 발명의 제2 실시 예에 따른 TFT 기판은 하부기판(201)과, 하부기판(201) 상에 버퍼막(216)이 전면증착되고, 버퍼막(216) 상에 액티브층(214)층이 형성되며, 액티브층(214) 상부에 게이트 절연막(212)이 형성된 후, 게이트 절연막(212) 상에 게이트 절연막(212)과 재질이 다른 보조 절연막(228)이 형성되고, 그 위에 층간 절연막(226)이 형성된다.
액티브층(214)은 하부기판(201) 상에 아몰퍼스-실리콘을 증착한 후 레이져로 결정화하여 폴리-실리콘이 되게 한 다음, 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 패터닝함으로써 형성된다.
게이트 절연막(212)은 SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다.
보조 절연막(228)은 SiNx 등과 같은 게이트 절연막(212)과 다른 무기 절연 물질이 전면 증착되어 형성된다.
층간 절연막(126)은 게이트 절연막(112) 상에 SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다.
도 10b를 참조하면, 층간 절연막(226) 및 게이트 절연막(212)은 포토리소그래피 공정 및 식각공정을 거치면서 콘택홀(224)이 형성된다. 이 콘택홀(224)은 건식 식각과 습식 식각의 비율을 조절하여 콘택홀(224)의 경사도를 완만하게 형성한다. 이를 구체적으로 설명하면, 먼저, 도 11a에 도시된 바와 같이 건식 식각과 습식 식각 공정을 실시하여 층간 절연막(226)을 식각한다. 여기서, 건식 식각과 습식 식각의 비율은 층간 절연막(226)의 두께에 따라 다르게 형성될 수 있으며, 콘택홀(224)의 크기 감소를 위하여 건식식각의 비율이 더 높은 것이 바람직하다. 다음으로, 건식 식각 및 습식 식각 공정 중 하나의 공정을 실시하여 보조 절연막(228)을 식각한다. 여기서, 층간 절연막(226)과 보조 절연막(228)은 재질이 다르기 때문에 식각 속도가 다르며, 층간 절연막(226)의 식각이 보조 절연막(228)의 식각보다 빠르게 진행된다. 이에 따라, 습식 식각공정만으로 보조 절연막(228)을 식각할 경우, 콘택홀(224) 구조는 도 11b에 도시된 바와 같이 계단 형태로 형성되며, 건식 식각공정으로 보조 절연막(228)을 식각할 경우, 도 11c에 도시된 바와 같은 형태로 식각된다. 마지막으로, 습식식각 공정만을 사용하여 게이트 절연막(212)을 식각한다. 이 때, 보조 절연막(228)의 습식식각보다 게이트 절연막(212)의 습식식각이 더 빠르게 진행됨으로 보조 절연막(228)에는 오버 행(Over Hang) 구조의 돌출부가 형성되며, 콘택홀(224)의 경사도는 완만하게 형성된다. 여기서, 11b 및 11c 과정에 따라 형성되는 보조절연막(228)의 돌출부 크기는 각각 다르게 형성된다. 즉, 11b 과정에 따라 형성된 돌출부 길이가 11c 과정에 따라 형성된 돌출부 길이보다 길게 형성된다. 이에 따라, 보조절연막(228)의 바람직한 식각공정은 건식식각 대 습식식각의 비율이 50~70 : 50~30을 가지며, 대략 60 : 40의 비율을 가지는 것이 더 바람직하다.
도 10c를 참조하면, 전극(210)은 콘택홀(224) 표면에 마스크를 이용하여 증착 형성된다. 이때, 마스크 패턴의 크기는 콘택홀(224)의 상부 홀 크기보다 작게 형성된다. 이에 따라, 전극(210)은 콘택홀(224)의 양 경사면 일측과 콘택홀(224)의 하부 홀을 통하여 형성된다. 이때, 전극(210)의 폭은 콘택홀(224)의 상부 홀 크기 이하로 형성됨과 아울러 콘택홀(224)의 하부 홀 크기 이상으로 형성된다. 여기서, 콘택홀(224)의 경사면에 형성되는 돌출부의 재료인 SiNx는 전극(210)과 접착력이 좋기 때문에 식각액 침투를 방지할 수 있으며, 또한, 콘택홀(224)의 경사면이 오버 행 구조의 돌출부를 가지기 때문에 식각액 침투를 이중방지할 수 있게 된다. 여기서, SiNx의 두께는 접착력을 확보할 수 있는 정도의 두께는 대략 500Å 이상으로 형성됨과 아울러 게이트 절연막(212) 두께의 1.5배 이하로 형성된다.
한편, 본 발명의 제1 및 제2 실시 예에 따른 형성과정에서 사용되는 식각액의 종류로는 BOE(Buffereal Oxide Etchant),Buffereal-HF 등이 있으며, 식각가스로는 SF6, CF4 등이 있다.
상술한 바와 같이, 본 발명에 따른 TFT 기판 및 그 제조 방법은 콘택홀의 경사면 일측과 하부 홀을 통하여 액티브층과 접촉되는 전극을 형성함으로서 전극의 폭을 감소시킬 수 있게 된다. 이에 따라, 패널의 소형 및 경량화를 위하여 콘택홀을 통해 형성되는 전극의 접촉면 감소가 가능하게 된다. 또한, 전극 형성시 발생하는 식각액의 침투를 방지할 수 있는 기판 불량을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (11)

  1. 기판과;
    상기 기판 상에 형성되는 도전층과;
    상기 도전층을 절연하는 제1 절연층과;
    상기 제1 절연층 상에 상기 제1 절연층의 재질과 다른 재질로 형성되는 제2 절연층과;
    상기 제2 절연층 상에 형성되는 제3 절연층과;
    상기 제1 절연층 내지 상기 제3 절연층을 관통하여 상기 도전층의 일측을 노출시킴과 아울러 단면이 사다리꼴 형태를 가지는 콘택홀과;
    상기 도전층과 접속되며 상기 콘택홀의 경사면에 부분적으로 형성되는 전극을 구비하고,
    상기 콘택홀의 경사면에 상기 제2 절연층으로 형성되는 오버 행 구조의 돌출부를 구비하는 것을 특징으로 하는 박막 트랜지스터 기판.
  2. 제 1 항에 있어서,
    상기 제1 및 제3 절연층의 재질은 SiO2 등의 무기절연물질로 형성되며,
    상기 제2 절연층의 재질은 메탈과 접착력이 좋으며 상기 제1 및 제3 절연층의 재질과 다른 SiNx 등의 무기절연물질인 것을 특징으로 하는 박막 트랜지스터 기 판.
  3. 제 1 항에 있어서,
    상기 콘택홀의 하부 홀 크기: 상기 콘택홀의 상부 홀 크기 : 상기 전극의 크기 = 3~5 : 8~10 : 7~9 인 것을 특징으로 하는 박막 트랜지스터 기판.
  4. 기판과 상기 기판 상에 형성되는 도전층과, 상기 도전층을 절연하는 제1 절연층과, 상기 제1 절연층 상에 상기 제1 절연층의 재질과 다른 재질로 형성되는 제2 절연층과, 상기 제2 절연층 상에 형성되는 제3 절연층과, 상기 제1 절연층 내지 상기 제3 절연층을 관통하여 상기 도전층의 일측을 노출시킴과 아울러 단면이 사다리꼴 형태를 가지는 콘택홀과, 상기 도전층과 접속되며 상기 콘택홀의 경사면에 부분적으로 형성되는 전극을 마련하는 단계와;
    상기 콘택홀의 경사면 일측에 오버 행 구조로 돌출된 돌출부를 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판 제조방법.
  5. 제 4 항에 있어서,
    상기 돌출부를 형성하는 단계는
    상기 제3 절연층을 건식식각 및 습식식각를 이용하여 식각하는 단계와;
    상기 제2 절연층을 건식식각 및 습식식각를 이용하여 식각하는 단계와;
    상기 제1 절연층을 습식식각을 이용하여 식각하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판 제조방법.
  6. 제 5 항에 있어서,
    상기 제2 절연층의 식각공정 중 상기 건식식각 및 습식식각의 비율은 80~50 : 20~50 인 것을 특징으로 하는 박막트랜지스터 기판 제조방법.
  7. 제 4 항에 있어서,
    상기 습식식각에 사용되는 식각액은 버퍼럴 옥사이드 에천트 및 버퍼럴 HF를 포함하며,
    상기 건식식각에 사용되는 식각가스는 SF6 및 CF4를 포함하는 것을 특징으로 하는 박막트랜지스터 기판 제조방법.
  8. 제 4 항에 있어서,
    상기 제1 및 제3 절연층의 재질은 SiO2 등의 무기절연물질로 형성되며,
    상기 제2 절연층의 재질은 메탈과 접착력이 좋으며 상기 제1 및 제3 절연층의 재질과 다른 SiNx 등의 무기절연물질인 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  9. 제 4 항에 있어서,
    상기 제2 절연층의 두께는 500Å 이상으로 형성됨과 아울러 상기 제1 절연층의 두께의 1.5배 이하로 형성되는 것을 특징으로 하는 백막트랜지스터 기판의 제조방법.
  10. 제 4 항에 있어서,
    상기 습식식각에 사용되는 식각액은 버퍼럴 옥사이드 에천트 및 버퍼럴 HF 중 하나를 포함하며,
    상기 건식식각에 사용되는 식각가스는 SF6 및 CF4 중 하나를 포함하는 것을 특징으로 하는 박막트랜지스터 기판 제조방법.
  11. 제 4 항에 있어서,
    상기 돌출부를 형성하는 단계는
    상기 제3 절연층을 건식식각 및 습식식각 중 하나를 이용하여 식각하는 단계와;
    상기 제2 절연층을 건식식각 및 습식식각 중 하나를 이용하여 식각하는 단계와;
    상기 제1 절연층을 습식식각을 이용하여 식각하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판 제조방법.
KR1020040100071A 2004-12-01 2004-12-01 박막 트랜지스터 기판 및 제조 방법 KR100647775B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040100071A KR100647775B1 (ko) 2004-12-01 2004-12-01 박막 트랜지스터 기판 및 제조 방법
US11/152,960 US7262454B2 (en) 2004-12-01 2005-06-15 Thin film transistor substrate and fabricating method thereof
US11/692,119 US7358125B2 (en) 2004-12-01 2007-03-27 Method of forming thin film transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040100071A KR100647775B1 (ko) 2004-12-01 2004-12-01 박막 트랜지스터 기판 및 제조 방법

Publications (2)

Publication Number Publication Date
KR20060061169A KR20060061169A (ko) 2006-06-07
KR100647775B1 true KR100647775B1 (ko) 2006-11-23

Family

ID=36566533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040100071A KR100647775B1 (ko) 2004-12-01 2004-12-01 박막 트랜지스터 기판 및 제조 방법

Country Status (2)

Country Link
US (2) US7262454B2 (ko)
KR (1) KR100647775B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101566428B1 (ko) 2009-03-13 2015-11-06 삼성디스플레이 주식회사 배선의 접촉부 및 그 제조 방법
TWI553388B (zh) 2014-09-11 2016-10-11 群創光電股份有限公司 液晶顯示裝置及其元件基板
KR102531673B1 (ko) * 2016-04-07 2023-05-12 삼성디스플레이 주식회사 디스플레이 장치
CN107256833B (zh) * 2017-07-07 2019-06-28 上海华虹宏力半导体制造有限公司 芯片的钝化层及形成芯片的钝化层的方法
CN111627938B (zh) * 2020-06-29 2022-02-22 武汉华星光电技术有限公司 阵列基板与显示面板
US11637131B2 (en) 2020-06-29 2023-04-25 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and display panel
US20240105894A1 (en) * 2021-04-30 2024-03-28 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Display substrate and display apparatus
KR20230033218A (ko) * 2021-08-30 2023-03-08 삼성디스플레이 주식회사 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030074089A (ko) * 2002-03-07 2003-09-19 삼성전자주식회사 접촉부를 지닌 반도체 소자 및 그 제조 방법과 표시장치용 박막 트랜지스터 표시판 및 그 제조 방법
JP2003289081A (ja) * 1995-11-27 2003-10-10 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
JPH0824169B2 (ja) * 1989-05-10 1996-03-06 富士通株式会社 半導体記憶装置の製造方法
JP3556364B2 (ja) * 1995-12-27 2004-08-18 富士通ディスプレイテクノロジーズ株式会社 アクティブマトリクス型液晶表示パネル及び投射型表示装置
KR100223158B1 (ko) * 1996-06-07 1999-10-15 구자홍 액티브매트릭스기판 및 그 제조방법
JPH10229197A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
JP3384397B2 (ja) * 2000-05-25 2003-03-10 セイコーエプソン株式会社 液晶装置、その製造方法および電子機器
US6574935B2 (en) * 2001-07-25 2003-06-10 Nan Ya Plastics Corporation Opposite inserted structure for injecting frame of door leaf with glass
JP3810681B2 (ja) * 2001-12-20 2006-08-16 シャープ株式会社 薄膜トランジスタ基板および液晶表示装置
US6810919B2 (en) * 2002-01-11 2004-11-02 Seiko Epson Corporation Manufacturing method for display device, display device, manufacturing method for electronic apparatus, and electronic apparatus
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TW200531284A (en) * 2003-07-29 2005-09-16 Samsung Electronics Co Ltd Thin film array panel and manufacturing method thereof
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101107246B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289081A (ja) * 1995-11-27 2003-10-10 Semiconductor Energy Lab Co Ltd 半導体装置
KR20030074089A (ko) * 2002-03-07 2003-09-19 삼성전자주식회사 접촉부를 지닌 반도체 소자 및 그 제조 방법과 표시장치용 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
US20060113538A1 (en) 2006-06-01
US20070190717A1 (en) 2007-08-16
US7262454B2 (en) 2007-08-28
US7358125B2 (en) 2008-04-15
KR20060061169A (ko) 2006-06-07

Similar Documents

Publication Publication Date Title
US8558981B2 (en) Display device and manufacturing method therefor
US6972435B2 (en) Camera having display device utilizing TFT
US7358125B2 (en) Method of forming thin film transistor substrate
JP5120828B2 (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
JP2002182243A (ja) 液晶表示装置用トランジスタ基板及びその製造方法
JP3696132B2 (ja) アクティブマトリクス基板及びその製造方法
JP2915397B1 (ja) バックチャネル効果を防止する薄膜トランジスタおよびその製造方法
JP2004101674A (ja) 液晶表示装置
KR101107251B1 (ko) 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR101066489B1 (ko) 폴리형 박막 트랜지스터 기판 및 그 제조 방법
KR101839329B1 (ko) 트랜지스터 어레이 기판 및 그의 제조방법
JP4202091B2 (ja) アクティブマトリクス型液晶表示装置の作製方法
KR20070040017A (ko) 박막 트랜지스터 및 이의 제조방법
US7920220B2 (en) Display pixel, display apparatus having an image pixel and method of manufacturing display device
US6462793B1 (en) Liquid crystal display device and method of fabricating the same
KR100359022B1 (ko) 폴리실리콘형 박막트랜지스터 제조 방법
KR100634828B1 (ko) 액정표시소자의 제조방법
JP2001127298A (ja) 絶縁ゲート型半導体装置及びそれを用いた液晶表示装置
KR20010082836A (ko) 액정표시소자와 그 제조방법
KR20060121480A (ko) 액정 표시 장치 및 이의 제조방법
KR100939918B1 (ko) 액정표시패널 및 그 제조 방법
KR100705615B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
KR20060022204A (ko) 폴리형 박막 트랜지스터 기판 및 제조 방법
KR20050104893A (ko) 폴리형 박막 트랜지스터 기판 및 제조 방법
KR20070038767A (ko) 폴리형 박막 트랜지스터 기판 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041201

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060504

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061019

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061113

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061114

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090922

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100929

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110915

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20120928

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20141021

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20151028

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20161012

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20171016

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20181015

Start annual number: 13

End annual number: 13

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200824