[go: up one dir, main page]

KR100634828B1 - 액정표시소자의 제조방법 - Google Patents

액정표시소자의 제조방법 Download PDF

Info

Publication number
KR100634828B1
KR100634828B1 KR1019990046136A KR19990046136A KR100634828B1 KR 100634828 B1 KR100634828 B1 KR 100634828B1 KR 1019990046136 A KR1019990046136 A KR 1019990046136A KR 19990046136 A KR19990046136 A KR 19990046136A KR 100634828 B1 KR100634828 B1 KR 100634828B1
Authority
KR
South Korea
Prior art keywords
gate
gate line
liquid crystal
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990046136A
Other languages
English (en)
Other versions
KR20010038241A (ko
Inventor
오상헌
이상걸
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019990046136A priority Critical patent/KR100634828B1/ko
Publication of KR20010038241A publication Critical patent/KR20010038241A/ko
Application granted granted Critical
Publication of KR100634828B1 publication Critical patent/KR100634828B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 절연막의 증착 작업시 게이트 라인에서의 정전기 발생 및 이로 인한 구동 회로부의 정전파괴 현상이 방지되도록 하는 액정표시소자의 제조방법에 관한 것이다.
본 발명에 따른 액정표시소자의 제조방법은 절연 물질을 증착하기에 앞서 게이트 구동 회로부와 픽셀부 사이를 연결하는 게이트 라인을 제거하는 단계와, 절연 물질의 증착 후 절단된 게이트 라인 부분을 재연결시키는 단계를 포함한다.
이에 따라, 절연막 증착시 게이트 라인에서의 전하 축적량이 줄어들어 정전기 발생이 방지되고, 게이트 라인에서 정전기가 발생하더라도 게이트 드라이버의 회로부에는 영향을 주지 않게 된다.

Description

액정표시소자의 제조방법{Method of Fabricating Liquid Crystal Display Device}
도 1은 종래의 폴리-실리콘 박막 트랜지스터 액정표시소자의 하판 구조를 개략적으로 도시한 도면.
도 2는 도 1에서 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터부를 확대하여 나타낸 평면도.
도 3a 내지 도 3g는 일반적인 폴리-실리콘 박막 트랜지스터 액정표시소자의 제조방법을 단계적으로 나타낸 도면.
도 4는 종래의 폴리-실리콘 박막 트랜지스터 액정표시소자의 제조방법에 있어서, 중간층을 형성하기에 앞서 형성되는 게이트 드라이버 회로부와 픽셀부 사이의 게이트 라인부를 나타낸 하판의 평면도.
도 5는 본 발명의 실시 예에 따른 폴리-실리콘 박막 트랜지스터 액정표시소자의 제조방법에 있어서, 중간층을 형성하기에 앞서 형성되는 게이트 드라이버 회로부와 픽셀부 사이의 게이트 라인부를 나타낸 하판의 평면도.
도 6은 본 발명의 실시 예에 따른 폴리-실리콘 박막 트랜지스터 액정표시소자의 제조방법에 있어서, 도 5에서 A-A' 선을 따라 절단한 단면의 최종 공정 후의 단면 구조를 나타낸 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
20 : 액정패널 22 : 데이터 라인
24,122 : 게이트 라인 26 : 액정셀
28 : 박막 트랜지스터(TFT) 30 : 화소전극
32 : 데이터 드라이버 34,124 : 게이트 드라이버
36 : PCB 기판 38,128 : RVSTR 패드
40,130 : 리드선 60 : 소오스전극
64 : 드레인전극 66,120 : 게이트전극
68 : 활성층 80,140 : 하부기판
82,142 : 버퍼막 84 : 비정질 실리콘(a-Si)막
86,144 : 게이트 절연막 90,146 : 중간층
92,94,102,148,150 : 콘택홀 100,154 : 패시베이션막
106,126 : 픽셀부 110,132 : 외곽 메탈
152 : 연결전극라인
본 발명은 액정표시소자의 제조방법에 관한 것으로, 특히 절연막의 증착 작업시 게이트 라인에서의 정전기 발생 및 이로 인한 구동 회로부의 정전파괴 현상이 방지되도록 하는 액정표시소자의 제조방법에 관한 것이다.
통상, 액정표시소자(Liquid Crystal Display; LCD)에서는 액정패널 상에 매트릭스 형태로 배열된 액정셀들의 광투과율을 그에 공급되는 비디오 데이터 신호로써 조절함으로써 데이터 신호에 해당하는 화상을 패널 상에 표시하게 된다. 이를 위하여, 액정표시소자는 액정층에 전계를 인가하기 위한 전극들과, 외부에서 공급되는 데이터를 액정셀들에 공급하는 전극 라인들, 그리고 액정셀별로 데이터 공급을 절환하기 위한 스위치 소자로 이용되는 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함) 등을 구비하게 된다. 액정표시소자는 TFT의 반도체층에 사용되는 재료에 따라 비정질 실리콘(Amorphous-Silicon : 이하 "a-Si"이라 함)을 사용하는 a-Si TFT 액정표시소자와 폴리 실리콘(Poly-Silicon : 이하 "Poly-Si"이라 함)을 사용하는 Poly-Si TFT 액정표시소자로 구분된다. a-Si TFT 액정표시소자는 a-Si 막이 비교적 균일성이 좋고 특성이 안정된 장점을 가지고 있으나, 전하이동도가 비교적 작아 화소밀도를 향상시키는 경우에는 적용이 어려운 단점이 있다. 또한, a-Si을 사용하는 경우 패널의 데이터 라인 및 게이트 라인을 구동하기 위한 별도의 드라이버 집적회로(Integrated Circuit : IC)를 TCP(Tape Carrier Package) 필름 상에 실장하여 액정패널에 접속시켜야 하므로 LCD의 제조비용이 증가하는 단점이 있다. 반면에, Poly-Si을 사용하는 경우에는 전하이동도가 높음에 따라 화소밀도 증가에 어려움이 없을 뿐만 아니라 데이터 및 게이트 드라이버 회로를 COG(Chips on Glass) 방식으로 액정패널 상에 일체화하여 실장할 수 있으므로 제조단가를 낮출 수 있다는 점과 콤팩트화가 이루어진다는 장점이 가지고 있다. 이에 따라, Poly-Si TFT 액정표시소자가 각광받고 있다.
도 1은 종래의 Poly-Si TFT 액정표시소자의 하판 구조를 개략적으로 도시한 도면이다. 기존의 a-Si 타입의 액정표시소자의 경우와 마찬가지로 액정패널(20)의 칼럼(Column) 방향으로 다수의 데이터 라인(22)들이 형성되고, 액정패널(20)의 로우(Row) 방향으로 다수의 게이트 라인(24)들이 형성된다. 데이터 라인(22)과 게이트 라인(24)의 교차부마다 액정셀(26)들이 형성되어 화면의 화소 단위를 이룬다. 다수의 데이터 라인(22)들은 액정패널(20) 내에 실장된 데이터 드라이버(32)에 접속되어 데이터 신호의 전송 선로가 되며, 게이트 라인(24)들 역시 액정패널(20) 내에 실장된 게이트 드라이버(34)에 접속되어 주사 신호의 전송 선로가 된다. 각각의 액정셀(26)들은 스위치 소자로 사용되는 TFT(28)와, TFT(28)의 드레인전극에 접속된 화소전극(30)을 구비한다. 데이터 라인(22)은 TFT(28)의 소오스전극에 접속되고, 게이트 라인(24)은 TFT(28)의 게이트전극에 접속된다. 데이터 라인(22)을 경유하여 TFT(28)의 소오스전극에 인가된 데이터 신호는 주사 신호가 게이트 라인(24)을 통해 TFT(28)의 게이트 전극에 인가되었을 때 TFT(28)에 형성되는 도전 채널을 통해 TFT(28)의 드레인전극에 인가된다. 드레인전극에 인가된 데이터 신호는 화소전극(30)에 전해지는데, 이 때 화소전극(30)과 액정표시소자의 상판에 형성되어 있는 공통전극 사이에 형성된 액정층에 전계가 가해져서 광투과율이 조절되게 된다. 기판 상에 형성된 데이터 및 게이트 드라이버(32,34)는 외부 PCB 기판(36)에 접속되는 RVSTR 패드(38)에 리드선(40)을 통하여 접속되어진다. 외부 PCB 기판(36) 상에는 콘트롤러, 증폭기, DC-DC 컨버터 등이 형성되어 있는데, 기판 내에 형성되어 있는 데이터 드라이버(32)에 공급될 비디오 데이터나, 데이터 및 게이트 드라이버(32,34)에 공통으로 공급될 클럭 신호, DC/DC 신호, 제어 신호등을 발생시켜 RVSTR 패드(38) 및 리드선(40)을 통해 데이터 및 게이트 드라이버(32,34)에 각각 공급하게 된다.
도 2는 도 1에서 게이트 라인과 데이터 라인의 교차부에 형성된 TFT부를 확대하여 나타낸 평면도이다. 도 2를 참조하면, 데이터 라인(22)에 접속된 소오스전극(60)과 화소전극(30)에 접속된 드레인전극(64), 그리고 게이트 라인(24)에 접속된 게이트전극(66)은 반도체 활성층(68)과 함께 액정셀(26)의 TFT(28)를 형성하게 된다.
이와 같은 TFT 평면 구조를 갖는 액정표시소자의 단계적인 제조 방법은 도 3a 내지 도 3g에 도시되는 바와 같다. 먼저 도 3a를 참조하면, 하부기판(80) 상에 SiO2 재질의 버퍼막(82)을 증착한 후, 플라즈마를 이용한 화학적 기상 증착(Plasma Enhanced Chemical Vapor Deposition : 이하 "PECVD"라 함)법으로 a-Si막(84)을 연속 증착한다. 연속 증착 후에는 탈수소화 및 레이저 결정화 과정을 통해 a-Si막(84)의 결정성을 변형시켜 Poly-Si막을 형성하게 된다. 그 다음, 도 3b의 단계에서 포토 레지스트 마스크(Photoresist Mask)를 이용한 사진 식각법에 의해 Poly-Si막을 패터닝하여 활성층(Active Layer)(68)을 형성하게 된다. 도 3c의 과정에서는 활성층(68)이 형성된 버퍼막(82) 위에 SiO2 재질의 절연막을 PECVD 방법으로 전면 증착한 후, 절연막 위에 전극 재료를 스퍼터링 방법 등에 의해 전면 증착한다. 그 다음에 포토 레지스트를 이용한 사진 식각법에 의해 전극 재료와 절연막을 순차적으로 에칭한다. 전극 재료의 에칭은 건식 또는 습식 식각법을 이용하고, 절연막의 에칭은 건식 식각(Dry Etching)법을 이용한다. 이 때, 남겨진 전극 재료 부분은 게이트전극(66)을 형성하고, 절연막 부분은 게이트 절연막(86)을 형성하게 된다. 또한 이 때에 하부기판(80) 상에 게이트 라인(24), 게이트 드라이버(34)의 회로부, RVSTR 패드(38) 및 리드선(40) 등이 함께 형성되게 된다. 이어서, 도 3d에 도시된 바와 같이 SiO2 재질의 절연 물질로 중간층(Interlayer)(90)을 전면 증착한다. SiO2 중간층(90)은 PECVD 방법에 의해 증착된다. 그리고, 활성층(68)의 일부가 노출되게끔 게이트전극(66) 양편의 중간층(90) 일부가 막 두께를 타겟으로 한 건식 식각법에 의해 식각되어 콘택홀들(92,94)이 형성된다. 그 다음 도 3e에 도시된 바와 같이 콘택홀들(92,94)이 형성된 중간층(90) 위에 전극 물질이 전면 증착된다. 전극 물질은 포토 레지스트 마스크를 이용한 습식 식각(Wet Etching)법에 의해 식각되어 소오스전극(60)과 드레인전극(64)을 형성하게 된다. 이 때, 소오스전극(60) 및 드레인전극(64)은 콘택홀들(92,94)을 통해 활성층(68)에 접속되게 된다. 소오스 및 드레인전극(60,64)을 형성한 다음에는 도 3f에 도시된 바와 같이 유기 절연 물질을 상압 화학적 기상 증착(Atmosphere Pressure Chemical Vapor Deposition : APCVD)법을 이용하여 전면 증착함으로써 패시베이션(Passivation)막(100)을 형성한다. 이 때 유기 물질로는 BCB(Benzocyclobutene), SOG(Spin On Glass) 등이 사용된다. 드레인전극(64) 상의 패시베이션막(100) 부분은 드레인전극(64)의 일부가 노출되게끔 건식 식각되어 콘택홀(102)이 형성된다. 끝으로, 도 3g에 도시된 바와 같이 콘택홀(102)이 형성된 패시베이션막(100) 상에 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 함)의 전극 물질이 스퍼터링 방법에 의해 전면 증착된 후 습식 식각 과정에 의해 화소전극(30)이 형성되게 된다.
전술한 바와 같이 하부기판(80) 상에 액정셀(26)들의 게이트전극(66)과 게이트 라인(24), 게이트 드라이버(34)의 회로부, RVSTR 패드(38) 및 리드선(40) 등을 형성한 다음에는 PECVD 방법을 이용하여 SiO2 재질의 절연막을 증착하여 중간층(90)을 형성하게 된다. 이 과정에서 기판은 PECVD 장비의 쳄버 내부의 기판 안착대에 장착되어 증착 작업이 수행된다. 증착 작업시 PECVD 쳄버 내부의 전극 단자들 간에 고전계가 인가되어 플라즈마가 발생하는데, 이 때 극성을 띤 이온들이 기판 쪽으로 이동하면서 게이트 라인(24) 등의 금속층에 흡수된다. 게이트 라인(24)은 도 4에 도시된 바와 같이 게이트 드라이버(34) 회로부에 접속되며, 아울러 각 액정셀의 게이트전극(66)들에 접속되어진다. 그런데, 종래에는 액정셀(26)들이 형성되어진 픽셀부(106)와 게이트 드라이버(34)의 회로부 사이를 연결하는 게이트 라인(24)이 비교적 길게 되어 있어 중간층(90)의 증착 작업시 전하들을 많이 축적하여 정전기를 발생시키는 정전기 발생 소스로 작용한다. PECVD 증착시 게이트 라인(24)에서 발생한 정전기는 게이트 라인(24)에 접속된 각 액정셀(26)의 TFT(28) 소자나 게이트 드라이버(34)의 회로 소자에 손상을 주어 정전파괴를 유발하는 원인이 되고 있다. 게이트 드라이버(34)의 회로 소자가 게이트 라인(24)에 축적된 전하들로 인해 발생한 정전기에 의해 손상되었을 경우에는 최종 공정을 마친 후 IPT 검사 시에 라인 디펙트(Line Defect)를 야기하게 된다.
따라서, 본 발명의 목적은 절연막의 증착 작업시 게이트 라인에서의 정전기 발생 및 이로 인한 구동 회로부의 정전파괴 현상이 방지되도록 하는 액정표시소자의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 액정표시소자의 제조방법은 절연 물질을 증착하기에 앞서 게이트 구동 회로부와 픽셀부 사이를 연결하는 게이트 라인을 제거하는 단계와, 절연 물질의 증착 후 절단된 게이트 라인 부분을 재연결시키는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 6을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 5는 본 발명의 실시 예에 따른 Poly-Si TFT 액정표시소자의 제조방법에 있어서, 중간층을 형성하기에 앞서 형성되는 게이트 드라이버 회로부와 픽셀부 사이를 연결하는 게이트 라인부를 나타낸 하판의 평면도이다. 본 발명에 따른 액정표시소자의 제조방법에서는 기판 상에 게이트전극(120) 및 게이트 라인(122) 등을 형성하는 과정에 있어서, 도면에 도시되는 바와 같이 게이트 드라이버(124)의 회로부와 픽셀부(126)를 연결하는 게이트 라인(122)의 간격(A-A')을 전부 절단한다. 그런 다음에 PECVD 방법을 이용하여 중간층을 형성한다. 그리고나서 중간층 위에 소오스 및 드레인전극을 형성할 때 절단된 게이트 라인(122)을 전극 물질로 다시 연결시킨다. 픽셀부(126)에 형성되는 TFT 어레이의 형성 방법은 도 3a 내지 도 3g에 도시된 종래의 제조방법과 동일하다.
도 6은 본 발명의 실시 예에 따른 Poly-Si TFT 액정표시소자의 제조방법에 있어서, 도 5의 A-A' 선을 따라 절단한 단면의 최종 공정 후의 단면 구조를 나타낸 도면이다. 순차적인 형성방법을 설명하면 먼저, 하부기판(140) 상에 SiO2 재질의 버퍼막(142)을 증착한 다음 활성층을 형성한다. 도 6은 게이트 라인(122)부의 단면 구조를 나타내므로 TFT 부에 형성되는 활성층은 도면에 도시되어 있지 않다. 이어서, 활성층이 형성된 버퍼막(142) 위에 SiO2 재질의 절연막을 PECVD 방법으로 전면 증착한 후, 절연막 위에 전극 재료를 스퍼터링 방법 등에 의해 전면 증착한다. 그 다음에 게이트전극(120) 및 게이트 라인(122) 등을 형성하기 위하여 포토 레지스트 마스크를 이용한 사진 식각법에 의해 전극 재료와 절연막을 순차적으로 에칭한다. 전극 재료의 에칭은 건식 또는 습식 식각법을 이용한다. 식각 후 전극 물질은 게이트 라인(122)을 형성하며, 절연막은 게이트 절연막(144)을 형성한다. 이 때에 하부기판(140) 상에 게이트 드라이버(124)의 회로부, RVSTR 패드(128) 및 리드선(130) 등도 함께 형성시킨다. 한편, 이 과정에서 포토 마스크를 적절히 패터닝함으로써 도 5에 도시된 바와 같이 게이트 드라이버(124)의 회로부와 픽셀부(126)를 연결하는 게이트 라인(122)을 전부 제거한다. 제거되는 게이트 라인(122) 부분(A-A')의 길이는 100㎛ 이상으로 한다. 이에 따라, 형성된 게이트 드라이버(124)의 회로부와 게이트 라인(122)은 상호 개방된 상태에 있게 된다. 게이트 라인(122) 및 게이트 절연막(144)을 형성한 다음에는 PECVD 증착 장비를 이용하여 SiO2 재질의 절연 물질로 중간층(Interlayer)(146)을 전면 증착한다. 중간층(146) 증착시 전극 라인 등이 형성된 하부기판(140)은 PECVD 증착 쳄버 내의 기판 안착대에 장착된 후 증착 작업이 수행된다. 증착 작업시 PECVD 쳄버 내부의 전극 단자들 간에 고전계가 인가되어 플라즈마가 발생하는데, 이 때 극성을 띤 이온들이 기판 쪽으로 이동하면서 게이트 라인(122) 등의 금속층에 흡수된다. 하지만, 본 발명에서는 이전 공정에서 게이트 드라이버(124)의 회로부와 픽셀부(126)를 연결하는 게이트 라인(122)이 전부 제거되므로, 게이트 드라이버(124)의 회로부와 게이트 라인(122)은 상호 개방된 상태가 되어, PECVD 증착시 상기 게이트 라인(122)에 발생한 정전기로 인한 게이트 드라이버(124)의 회로부와 픽셀부(126)의 손상에 따른 정전파괴를 방지할 수 있다.
이러한 방법에 의해 중간층(146)을 형성한 다음에는 제거된 게이트 라인(122) 영역을 다시 연결시켜 주어야 한다. 이러한 작업은 픽셀부(126)의 TFT 부에서 중간층(146) 위에 소오스 및 드레인전극을 형성할 때 이루어져야 한다. 이를 위하여 도 6에 도시된 바와 같이 게이트 드라이버(124) 쪽의 게이트 라인(122)부와 픽셀부(126) 쪽의 게이트 라인(122)부 위에 형성된 중간층(146) 영역 일부를 사진 식각법을 통해 제거하여 콘택홀들(148,150)을 형성시킨다. 그 후 콘택홀(148,150)이 형성된 중간층(146) 상에 전극 물질을 전면 증착한다. 전극 물질을 증착한 다음에는 포토 레지스트 마스크 패턴을 이용하여 픽셀부에는 소오스전극과 드레인전극을 형성시키고, 게이트 라인부에는 끊겨진 게이트 라인(122)의 부분들이 서로 연결되게끔 콘택홀들(148,150)과 중간층(146) 상에 연결전극라인(152)을 형성시킨다. 끊겨진 게이트 라인(122)이 연결전극라인(152)에 의해 재연결되는 형태는 도 6에 도시된 바와 같다. 이로써 게이트 드라이버(124)의 회로부와 픽셀부(126)가 다시 연결되게 된다. 그 다음에는 종래와 마찬가지로 CVD 장비를 이용하여 패시베이션(Passivation)막(154)을 형성한다. TFT 부의 패시베이션막에 형성되는 콘택홀과 화소전극은 도면에 도시되어 있지 않다. 이러한 과정을 통해 액정표시소자의 하판이 완성되게 된다.
본 발명에서는 이와 같은 방법에 의해 중간층(146) 증착시 게이트 라인(122)에서의 전하 축적 및 정전기 발생이 억제되게 된다. 정전기가 발생하더라도 게이트 드라이버(124) 회로부 쪽의 게이트 라인(122)이 끊겨 있으므로 게이트 라인(122)에서 발생한 정전기에 의해 게이트 드라이버(124) 회로부의 정전파괴 문 제는 발생하지 않는다. 또한, RVSTR 패드(128)나 리드선(130)에서 발생한 정전기가 게이트 드라이버(124) 및 게이트 라인(122)을 통해 픽셀부(126)의 TFT 소자들을 손상시키는 현상도 방지되게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시소자의 제조방법에서는 게이트 라인 형성시 패터닝 작업을 통해 게이트 드라이버 회로부와 픽셀부 사이를 연결하는 게이트 라인을 제거한다. 그 다음, PECVD 방법으로 중간층을 증착한다. 그리고, 게이트 드라이버 회로부로 들어가는 게이트라인과 픽셀부로 들어가는 게이트 라인 부분 상의 중간층을 제거하여 콘택홀을 형성한 뒤, 그 위에 연결 전극 라인을 형성하여 끊겨진 게이트 라인을 다시 연결시킨다. 이러한 방법에 의해 중간층 증착시 정전기 발생이 억제된다. 그리고, 게이트 라인에서 발생한 정전기에 의한 게이트 드라이버 회로부의 정전파괴 현상이 방지되게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (4)

  1. 기판 상에 게이트 신호 배선을 형성한 다음 절연 물질을 상기 기판 상에 전면 증착하는 단계를 포함하는 액정표시소자의 제조방법에 있어서,
    상기 절연 물질을 증착하기에 앞서 게이트 구동 회로부와 픽셀부 사이를 연결하는 게이트 라인을 제거하는 단계와,
    상기 절연 물질의 증착후 상기 절단된 게이트 라인 부분을 재연결시키는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 게이트 라인을 제거하는 단계는 상기 기판 상에 전극 물질을 전면 형성하는 단계와,
    상기 게이트 신호 배선의 패터닝 시 상기 게이트 구동 회로부와 상기 픽셀부 사이의 상기 게이트 라인 영역을 제거하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 게이트 라인의 제거된 부분의 길이는 100㎛ 정도인 것을 특징으로 하는 액정표시소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 절단된 게이트 라인 부분을 재연결시키는 단계는 상기 절연 물질의 증착후 상기 게이트 구동 회로부 쪽에 형성된 게이트 라인과 상기 픽셀부 쪽에 형성된 게이트 라인이 노출되게끔 그 위에 형성된 상기 절연 물질을 제거하여 콘택홀들을 형성하는 단계와,
    상기 콘택홀들이 형성된 상기 절연 물질 상에 연결전극라인을 형성하여 상기 게이트 구동 회로부 쪽의 게이트 라인과 상기 픽셀부 쪽의 게이트 라인을 연결시키는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
KR1019990046136A 1999-10-22 1999-10-22 액정표시소자의 제조방법 Expired - Fee Related KR100634828B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990046136A KR100634828B1 (ko) 1999-10-22 1999-10-22 액정표시소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990046136A KR100634828B1 (ko) 1999-10-22 1999-10-22 액정표시소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20010038241A KR20010038241A (ko) 2001-05-15
KR100634828B1 true KR100634828B1 (ko) 2006-10-17

Family

ID=19616582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046136A Expired - Fee Related KR100634828B1 (ko) 1999-10-22 1999-10-22 액정표시소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100634828B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444443B2 (en) 2012-11-05 2016-09-13 Samsung Display Co., Ltd. Gate driver, method of driving display panel using the same and display apparatus having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444443B2 (en) 2012-11-05 2016-09-13 Samsung Display Co., Ltd. Gate driver, method of driving display panel using the same and display apparatus having the same

Also Published As

Publication number Publication date
KR20010038241A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
KR100338480B1 (ko) 액정표시장치및그제조방법
US6831318B2 (en) Thin film transistor array
US20080265254A1 (en) Thin film transistor array substrate, method of manufacturing same, and display device
US7754541B2 (en) Display device and method of producing the same
KR20060077721A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP5384088B2 (ja) 表示装置
KR20060077719A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100653467B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
JP4422648B2 (ja) 液晶表示装置およびその製造方法
US5546207A (en) Liquid crystal display device and method for fabricating the same
US5466620A (en) Method for fabricating a liquid crystal display device
KR100634828B1 (ko) 액정표시소자의 제조방법
KR100493380B1 (ko) 액정표시장치의 제조방법
JP2004013003A (ja) 液晶表示装置
KR100634829B1 (ko) 액정표시소자의 제조방법
KR101048983B1 (ko) 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 및그 제조방법
KR101002470B1 (ko) 액정표시장치 제조방법
KR100621858B1 (ko) 액정표시소자의 제조방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100242946B1 (ko) 박막트랜지스터 및 그 제조방법
KR101023323B1 (ko) 액정표시장치 및 액정표시장치 제조방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
US6462793B1 (en) Liquid crystal display device and method of fabricating the same
KR100885839B1 (ko) 액정 표시 소자
KR20060104146A (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19991022

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20041013

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19991022

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060327

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060919

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061010

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061011

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090922

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100929

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110915

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20120928

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140918

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150930

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20180917

Start annual number: 13

End annual number: 13

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200721