KR100885839B1

KR100885839B1 - 액정 표시 소자

Info

Publication number: KR100885839B1
Application number: KR1020010088619A
Authority: KR
Inventors: 박철우; 강동호
Original assignee: 엘지디스플레이 주식회사
Priority date: 2001-12-29
Filing date: 2001-12-29
Publication date: 2009-02-27
Anticipated expiration: 2021-12-29
Also published as: KR20030058224A

Abstract

본 발명은 스토리지 온 게이트방식의 액정표시소자에 있어서, 게이트 라인 단선 불량시 리페어 할 수 있는 액정표시소자 및 그 리페어(repair) 방법에 관한 것으로, 액정표시소자의 리페어 구조는 종횡으로 배열되어 화소 영역을 정의하고 단선 지역이 형성된 게이트 라인과 데이터 라인이 구비된 기판과, 상기 게이트 라인과 데이터 라인의 교차점 부근에 형성되고 상기 데이터 라인과 접속되는 박막트랜지스터 및 상기 단선 지역을 포함한 게이트 라인과 게이트절연막을 사이에 두고 중첩된 스토리지 전극과, 상기 박막트랜지스터와 스토리지 전극을 개재한 기판 전체에 형성된 보호막과, 상기 보호막 상에 형성되고, 상기 게이트 라인과 데이터 라인에 의해 구획된 화소 영역에 배치되어 상기 게이트 라인의 일부분과 중첩되는 화소 전극, 및 상기 게이트 라인과 중첩된 스토리지 전극과 상기 단선된 게이트 라인을 상호 연결하는 단선연결구조를 포함한다.

Description

액정 표시 소자{LIQUID CRYSTAL DISPLAY}

도 1은 종래 스토리지 온 커먼 방식의 액정표시소자를 보인 예시도.

도 2는 종래 스토리지 온 게이트 방식의 액정표시소자를 보인 예시도.

도 3은 도 2에 있어서, A-A`선을 따라 절단한 스토리지 커패시터의 단면구성을 보인 예시도.

도 4는 본 발명의 일 실시예에 따른 스토리지 온 게이트 방식의 액정 표시소자를 보인 예시도.

도 5는 도 4에 있어서 B-B`선을 따라 절단한 단면구성을 보인 예시도.

도 6a내지 도 6e는 본 발명의 일 실시예에 따른 액정표시소자의 공정 순서를 순차적으로 보인 예시도.

도 7은 본 발명의 일 실시예에 따른 액정표시소자의 리페어 방법을 보인 예시도.

도 8은 도 7에 있어서, D-D' 선을 따라 절단한 단면구성을 보인 예시도.

*** 도면의 주요부분에 대한 부호의 설명 ***

2: 게이트 라인 2a: 게이트 전극

4: 데이터 라인 4a: 소오스 전극

4b: 드레인 전극 5: 액티브층

7: 화소 전극 8a: 제 1컨택홀

8b: 제 2컨택홀 11, 16: 스토리지 전극

13: 게이트 절연막 15: 보호막

본 발명은 액정 표시 소자에 관한 것으로, 보다 상세하게는 박막 트랜지스터 어레이 공정중에 발생하는 게이트 라인 단선 불량을 리페어할 수 있는 액정표시소자 및 그 제조 방법에 관한 것이다.

텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자(Liquid Crystal Display : 이하, LCD)는 CRT(Cathode Ray Tube)를 대신하여 개발되어져 왔다. 특히, 매트릭스 형태로 배열된 각 화소마다 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비되는 TFT-LCD는 고속 응답 특성과 고화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하고 있다.

통상 TFT-LCD는 매트릭스 형태로 배열된 각 화소에 TFT 및 화소 전극이 형성된 하부기판과, 컬러 필터 및 공통 전극이 형성된 상부 기판 및 하부 기판과 상부 기판사이에 충진되는 액정으로 구성되며, 이러한 구성을 갖는 TFT-LCD는 화소 전극 및 공통전극에 인가되는 전압에 따라 액정이 구동되어 소정의 화상을 표시하게 된다.

한편, TFT-LCD에서 표시화면의 품위를 높이기 위해서는 데이터 라인을 통하여 인가된 첫 번째 신호의 전압을 두 번째 신호가 전달될 때까지 일정하게 유지시키는 작업이 필요하게 되며, 이를 위해 종래 TFT-LCD에서는 각 화소에 스토리지 캐 패시터(Cst)를 형성시킨다.

여기서, 스토리지 캐패시터의 형성 방법으로는 크게 게이트 라인의 소정 부분을 확장시켜 캐패시터를 형성하는 스토리지 온 커먼(Storage On Common) 방식과, 게이트 라인과 독립된 스토리지 라인을 별도로 배치시켜 캐패시터를 형성하는 스토리지 온 게이트(Storage On Gate) 방식이 있다.

이하, 스토리지 캐패시터을 형성하기 위한 스토리지 온 커먼과 스토리지 온 게이트 방식을 설명하면 다음과 같다.

도 1은 스토리지 온 커먼 방식의 스토리지 캐패시터 형성 방법을 설명하기 위한 종래 TFT-LCD의 하부기판을 도시한 평면도이다.

도시된 바와 같이, 유리기판(1) 상에 게이트 라인들(2)이 배열되어 있고, 인접된 게이트 라인들(2) 사이에는 독립적으로 스토리지 전극 라인(6)이 형성되어 있으며, 이러한 게이트 라인(2)과 스토리지 전극 라인(6)은 게이트 절연막(미도시)에 의해 덮혀져 있다.

또한, 게이트 라인(2) 및 스토리지 전극 라인(6)과 직교하도록 게이트 절연막 상에 데이터 라인(4)이 형성되어 있으며, 상기 게이트 라인(2)과 데이터 라인(4)의 교차점 부근에는 박막 트랜지스터(10)가 배치되어 있다.

상기 박막 트랜지스터(10)는 게이트 전극(2a)과 소오스/드레인 전극(4a, 4b) 및 반도체층(5a)을 포함하고 있으며, 상기 드레인(4b)는 제 1 컨택홀(8a)을 통하여 화소 전극(7)과 전기적으로 연결되어 있다.

그리고, 화소영역에는 화소전극(7)이 형성되어 있으며, 이에 따라, 화소영역 내에 배치되는 스토리지 전극 라인(6)의 일부분과 중첩되어 형성된 스토리지 전극(11) 사이에는 스토리지 캐패시터(Cst)가 형성된다 이때, 스토리지 전극 라인(6)은 제 2 컨택홀(8b)을 통하여 화소 전극과 전기적으로 연결되어 있다.

도 2는 스토리지 온 게이트 방식의 스토리지 캐패시터 형성방법을 설명하기 위한 종래 TFT-LCD의 하부기판을 도시한 평면도로서, 유리기판(1) 상에 게이트 라인들(2)과 데이터 라인들(4)이 직교하도록 배열되어 있으며, 상기 게이트 라인(2)의 소정 부분에 중첩된 스토리지 전극(11)이 형성되어 있다. 이때, 스토리지 전극(11)은 게이트 라인(2) 상에 중첩하여 배치된다.

한편, 도시되지는 않았지만, 게이트 라인(2)과 데이터 라인(4) 사이에는 그들간의 전기적 절연을 목적으로 게이트 절연막이 개재되어 있다.

게이트 라인(2)과 데이터 라인(4)의 교차점 부근에는 각 화소의 구동을 독립적으로 제어하기 위한 TFT(10)가 형성되어 있으며, 여기서 TFT(10)는 게이트 라인(2)의 일부분인 게이트 전극(2a)과, 상기 게이트 전극(2a)을 덮고 있는 게이트 절연막(미도시), 상기 게이트 절연막 상에 패턴의 형태로 형성된 반도체층(5a), 및 상기 반도체층(5a) 상에 소정간격 이격되어 배치된 소오스/드레인 전극(4a, 4b)을 포함한다. 드레인 전극(4b)은 제 1 컨택홀(contact hole)(8a)을 통하여 화소 전극(7)과 전기적으로 연결된다.

또한, 화소 영역 내에는 ITO(Indium Tin Oxide)와 같은 투명 금속으로 이루어진 화소 전극(7)이 배치되어 있으며, 게이트 절연막의 개재하에 도시된 바와 같 이 게이트 라인(2)과 데이터 라인(4) 형성 공정시 함께 만들어지는 스토리지 전극은 게이트 절연막을 사이에 두고 스토리지 캐패시터(Cst)가 형성된다. 스토리지 전극(11)은 제 2 컨택홀(8b)을 통하여 화소 전극(7)과 전기적으로 연결된다.

도 3은 도 2에 있어서, A-A`선을 따라 절단한 스토리지 커패시터의 단면을 도시한 것이다.

도 3에 도시한 A-A`선 따라 절단한 스토리지 커패시터의 단면을 보면, 기판(1)의 상부에 형성되어 박막트랜지스터의 게이트 전극에 게이트 신호를 인가해주는 게이트 라인(2)과 상기 게이트 라인(2)이 형성된 기판 전면에 형성된 게이트 절연막(13)과, 상기 게이트 절연막 상에 박막트랜지스터의 소오스/드레인 형성 공정시 함께 형성된 스토리지 전극(11)과, 상기 스토리지 전극(11)이 형성된 기판 전면에 형성된 보호막(15)과, 상기 보호막(15) 상에 형성된 화소 전극(7)으로 이루어져 있으며, 상기 스토리지 전극(11)은 보호막(15) 상에 형성된 제 2 컨택홀(8b)을 통하여 화소 전극(7)과 전기적으로 연결된다.

이때, 상기 게이트 절연막(13)을 사이에 두고 게이트 라인(2)과 스토리지 전극(11)간에 스토리지 커패시터(Cst)가 형성된다.

그러나, 액정 표시소자 제작 과정중 성막 공정의 먼지나 레지스트 도포공정의 먼지, 세정 공정의 건조 불 균일, 유리 기판 위의 미세한 긁힘 등 여러 원인들로 인하여 여러 가지 결함을 발생시키게 된다.

상기 결함은 결함의 형태에 따라 점 결함(Point defect)과 선결함(Line defect) 또는 표시얼룩으로 나눌 수 있는데, 점 결함은 박막 트랜지스터 또는 화소 전극 등의 불량으로 발생되며, 선결함은 라인간의 단선(open), 단락(short) 및 정전기에 의한 박막 트랜지스터들의 파괴 등에 기인한다.

이러한 결함들은 이미지 소자의 표시면적이 대면적화 됨에 따라 더욱 중요한 문제로 대두되고 있으며, 이러한 결함발생을 능동적으로 대처하기 위한 방법으로 리던던시(Redundancy : 여분) 및 리페어(Repair : 수리)가능한 설계가 도입되었다.

그러나, 도 2 및 도 3에 도시된 스토리지 온 게이트 방식의 액정표시소자에 있어서, 스토리지 커패시터(Cst) 형성영역에서 게이트 라인 단선시 리페어가 불가능하다는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 게이트 라인이 단선되는 불량이 발생하더라도 리페어가 가능한 액정표시소자를 제공하는데 그 목적이 있다.

기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.

상기한 바와 같은 본 발명의 목적을 달성하기 위한 액정표시소자의 리페어 구조는 종횡으로 배열되어 화소 영역을 정의하고 단선 지역이 형성된 게이트 라인과 데이터 라인이 구비된 기판과, 상기 게이트 라인과 데이터 라인의 교차점 부근에 형성되고 상기 데이터 라인과 접속되는 박막트랜지스터 및 상기 단선 지역을 포함한 게이트 라인과 게이트절연막을 사이에 두고 중첩된 스토리지 전극과, 상기 박막트랜지스터와 스토리지 전극을 개재한 기판 전체에 형성된 보호막과, 상기 보호막 상에 형성되고, 상기 게이트 라인과 데이터 라인에 의해 구획된 화소 영역에 배치되어 상기 게이트 라인의 일부분과 중첩되는 화소 전극, 및 상기 게이트 라인과 중첩된 스토리지 전극과 상기 단선된 게이트 라인을 상호 연결하는 단선연결구조를 포함한다.
상기한 액정표시소자의 리페어 구조는 종횡으로 배열된 복수의 게이트 라인 및 데이터 라인과; 상기 게이트 라인과 데이터 라인의 교차점 부근에 형성되며, 데이터 라인과 접속되는 박막트랜지스터와; 상기 게이트 라인과 데이터 라인에 의해서 구획된 화소 영역에 배치된 화소 전극과; 일부분이 화소 영역으로 돌출된 스토리지 전극으로 구성되어 있는 액정표시소자에서 게이트라인에 단선이 일어날 경우 웰딩을 통해 상기 게이트라인과 중첩된 스토리지 전극과 상기 단선된 게이트라인을 연결하는 단선연결구조를 포함한다.
상기 일부분이 화소 영역으로 돌출된 스토리지 전극은 '┓'자 모양으로 형성할 수 있다.

이하, 상기와 같은 특징을 가지는 본 발명에 따른 액정 표시 소자에 대하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 4는 본 발명에 따른 리페어가 가능한 스토리지 온 게이트 방식의 액정 표시소자를 도시한 것이다.

도면에 도시한 바와 같이, 본 발명의 액정표시소자는 유리 기판(1) 상에 게이트 라인(2)과 데이터 라인(4)이 종횡으로 배열되어 있으며, 상기 게이트 라인(2)과 데이터 라인(4)에 의해서 정의되며 매트릭스 형태로 형성된 화소와, 상기 게이트 라인(2)과 일부분이 중첩되고 나머지 일부분이 상기 화소 영역으로 돌출되는 스토리지 전극(16)이 형성되어 있다. 상기 스토리지 전극은 'ㄱ'자 모양으로 형성할 수 있다.

한편, 도시되지는 않았지만, 게이트 라인(2)과 데이터 라인(4) 사이에는 그들간의 전기적 절연을 목적으로 게이트 절연막이 개재되어 있으며, 그 두께는 약 4000Å이다. 또한, 상기 게이트 라인(2)과 데이터 라인(4)의 교차점 부근에는 각 화소의 구동을 독립적으로 제어하기 위한 박막트랜지스터(10)가 형성되어 있으며, 여기서 박막트랜지스터(10)는 게이트 라인(2)의 일부분인 게이트 전극(2a)과, 상기 게이트 전극(2a)을 덮고 있는 게이트 절연막(미도시), 상기 게이트 절연막 상에 패턴의 형태로 형성된 반도체층(5a), 및 상기 반도체층(5a) 상에 소정간격 이격되어 배치된 소오스/드레인 전극(4a, 4b)을 포함한다. 드레인 전극(4b)은 제 1 컨택홀(contact hole)(8a)을 통하여 화소 전극(7)과 전기적으로 연결된다.

또한, 화소 영역 내에는 ITO(Indium Tin Oxide)와 같은 투명 금속으로 이루어진 화소 전극(7)이 게이트 라인(2)과 중첩된 스토리지 전극(16)과 기판 전면에 형성된 보호막(미도시)을 사이에 두고 중첩 배치되어 있으며, 게이트 절연막의 개재하에 게이트 라인(2)과 데이터 라인(4) 형성 공정시 함께 만들어지는 스토리지 전극(16)은 게이트 절연막을 사이에 두고 스토리지 캐패시터(Cst)가 형성된다. 스토리지 전극(16)은 제 2 컨택홀(8b)을 통하여 화소 전극(7)과 전기적으로 연결된다.

상기 제 2 컨택홀(8b)은 스토리지 전극(16)의 화소 영역으로 돌출된 부분에 형성되어 있다.

이하, 도 4의 B-B' 선을 따라서 절단한 단면도를 참조하여 본 발명의 스토리지 커패시터(Cst)의 구조에 대하여 상세하게 설명하면 다음과 같다.

도 5는 도4의 B-B' 선을 따라서 절단한 단면도이다.

도면에 도시한바와 같이, 박막트랜지스터(10)는 기판(1)의 상부에 형성되어 주사 신호가 인가되는 게이트 전극(2a)과, 주사 신호에 대응하여 데이터 신호를 전송하도록 마련된 액티브층(active layer)(5)과, 액티브층(active layer)(5)과 게이트 전극(2a)을 전기적으로 격리시켜주는 게이트 절연막(gate insulating layer)(13)과, 액티브층(active layer)(5)의 양쪽 측면 상부에 형성되어 데이터 신호를 인가하는 소오스 전극(4a)과, 데이터 신호를 화소 전극(7)에 인가하는 드레인 전극(4b)과, 소오스 전극(4a)과 드레인 전극(4b)을 보호하기 위해 형성된 보호막(15)과, 제 1 콘택홀(8a)을 통해 드레인 전극(4b)와 전기적으로 연결된 보호 막 상의 화소전극(7)으로 구성되어 있다.

액티브층(active layer)(5)은 비정질 실리콘(a-Si)을 증착하여 형성된 반도체층(5a)과, 반도체층(5a)의 양쪽 측면의 상단에 인(P)과 같은 불순물이 도핑된 n+ 비정질 실리콘을 증착하여 형성된 오믹 접촉층(ohmic contact layer)(5b)으로 구성된다.

상기 게이트 전극(2a)에 하이 레벨(high level)을 갖는 주사신호가 인가되면 액티브층(5)에는 전자가 이동할 수 있는 채널(channel)이 형성되므로, 소오스 전극(4a)의 데이터 신호가 액티브층(5)을 경유하여 드레인 전극(4b)으로 전달된다. 반면에, 게이트 전극(2a)에 로우 레벨(low level)을 갖는 주사 신호가 인가되면 액티브층(5)에 형성된 채널이 차단되므로 드레인 전극(4b)으로 데이터신호의 전송이 중단된다.

또한, 보호막(15)은 소오스 전극(4a)과 드레인 전극(4b)을 보호하고, 아울러 화소 전극(7)과 소스 전극(4a)을 전기적으로 격리시키는 역할을 한다.

스토리지 커패시터(Cst)는 기판(1)의 상부에 형성되어 박막트랜지스터(10)의 게이트 전극(2a)에 게이트 신호를 인가해주는 게이트 라인(2)과, 상기 게이트 라인(2)이 형성된 기판 전면에 형성된 게이트 절연막(13)과, 상기 게이트 절연막(13) 상에 박막트랜지스터(10)의 소오스/드레인 형성 공정시 함께 형성된 스토리지 전극(16)과, 상기 스토리지 전극(16)이 형성된 기판 전면에 형성된 보호막(15)과, 상기 보호막(15) 상에 형성된 화소 전극(7)으로 이루어져 있으며, 상기 스토리지 전극(16)은 화소 영역으로 돌출된 부분의 보호막(15) 상에 형성된 제 2 컨택홀(8b)을 통하여 화소 전극(7)과 전기적으로 연결된다.

스토리지 커패시터(Cst)는 기판 전면에 형성된 게이트 절연막(13)을 사이에 두고 게이트 라인(2)과 스토리지 전극(16)이 중첩되는 영역에 형성되어 있다. 이때, 게이트 절연막(13)의 두께는 약 4000Å이고, 화소 전극(7)과 스토리지 전극(16) 사이에 형성된 보호막의 두께는 약 2000Å 이다.
상기와 같은 공정 과정을 통하여 제조된 액정표시소자는 여러 원인들로 인하여 스토리지 커패시터(Cst)가 형성된 영역에 게이트 라인의 단선 불량이 발생할 수 있으며, 단선 불량이 발생하게 되면 상기한 액정표시소자를 리페어해야 한다.
이하, 상기한 리페어가 가능한 액정표시소자를 만드는 방법과 상기 액정표시소자에 단선 불량이 발생하였을 때 리페어하는 방법 및 단선 불량을 리페어한 액정표시소자의 리페어 구조에 대해 설명한다.

먼저, 액정표시소자를 리페어할 수 있도록 하는 제조 방법에 대하여 설명한다.

도 6a내지 도 6e는 본 발명의 일 실시예에 따른 액정표시소자의 공정 순서를 순차적으로 보인 예시도이다.

먼저, 도 6a에 도시한 바와 같이, 하부 기판(1) 상에 금속 물질을 스퍼터링(sputtering) 증착한 다음 포토레지스트(photo resist)를 이용한 사진 식각(photo-etching) 방법으로 패터닝(pattering) 하여 박막트랜지스터의 게이트 전극(2a) 및 상기 게이트 전극(2a) 게이트 신호를 인가하기 위한 게이트 라인(미도시)을 형성한다.

다음은, 도 6b에 도시한 바와 같이, 게이트 전극(2a) 및 게이트 라인이 형성된 하부 기판(1)상에 절연 물질을 전면 증착하여 게이트 절연막(13)을 형성한다. 게이트 절연막(13)의 재료로는 SiNx 또는 SiOx와 같은 무기 물질을 이용하며 그 두께는 약 4000Å 이다. 게이트 절연막(13) 상에는 비정질 실리콘(amorphous-Si)으로 이루어진 반도체층(5a)과 인(p)이 도핑된 n+ 비정질 실리콘으로 이루어진 오믹 접촉층(5b)을 연속 증착한 후, 패터닝하여 박막트랜지스터의 액티브층(5)을 형성한다.

그리고, 도 6c에 도시한 바와 같이, 오믹 접촉층(5b)과 게이트 절연막(13) 상에 금속 물질을 전면 증착한 다음 패터닝한다. 패터닝된 금속 물질층은 박막트랜지스터의 소오스/드레인 전극(4a,4b) 및 데이터 라인(미도시)과 게이트 절연막(13)을 사이에 두고 게이트 라인과 스토리지 커패시터(Cst)를 형성하는 스토리지 전극(16)이 된다.

상기 스토리지 전극(16)은 게이트 라인의 일부와 중첩되어 있으며, 도 4에 도시한 바와 같이 일부분이 화소 영역으로 돌출되어 있으며, 그 모양은 다양한 방법이 가능할 것이나 도면에서는 'ㄱ'자로 표현하였다.

이후, 소오스 전극(4a) 및 드레인 전극(4b) 상에 노출된 오믹 접촉층(5b)을 에칭 작업에 의해 제거한다.

그리고, 도 6d에 도시한 바와 같이, 노출된 반도체층(5a)을 포함하여 소오스 및 드레인 전극(4a,4b) 등이 형성된 게이트 절연막(13) 상에 보호막(passivation layer)(15)을 전면 형성한다. 그 다음 박막트랜지스터의 드레인 전극(4b) 상의 보호막(15) 부분과 스토리지 전극(11)의 단차부 상에 보호막의 부분을 마스크 패턴을 이용한 에칭 작업에 의해 제거하여 드레인 전극(4b)의 일부를 노출시키는 제 1 컨택홀(8a)과 스토리지 전극(16)일부를 노출시키는 제 2 컨택홀(8b)을 형성한다.

상기 보호막(15)의 재료로는 SiNx 또는 SiOx 등의 무기 물질을 사용하며 그 두께는 약 4000Å이다. 고개구율의 픽셀 구조를 위하여 유전율이 낮은 벤조사이클로부텐(Benzocyclobutene), SOG (Spin on Glass), 포토-아크릴(Photo-Acryl)등의 유기 물질을 사용할 경우 그 두께는 2∼3㎛ 정도로 형성된다.

이어서, 도 6e에 도시한 바와 같이 보호막(15) 상에 ITO 물질을 스퍼터링을 이용하여 전면 증착한 다음, 패터닝하여 화소 전극(7)을 형성한다. 화소 전극(7)은 제 1 컨택홀(8a)을 통해 박막트랜지스터의 드레인 전극(4b)에 접속되고, 제 2 컨택홀(8b)을 통해 스토리지 전극(16)과 접속된다.

상기와 같은 공정 과정을 통하여 리페어가 가능한 액정표시소자를 제조할 수 있으며, 공정 중에 성막 공정의 먼지나 레지스트 도포공정의 먼지, 세정 공정의 건조 불 균일, 유리 기판 위의 미세한 긁힘 등 여러 원인들로 인하여 스토리지 커패시터(Cst)가 형성된 영역에 게이트 라인의 단선 불량이 발생하게 되면 화소 영역으로 돌출되어 있는 스토리지 전극(16)의 하단부를 컷팅한 후, 게이트 라인이 단선된 부분의 좌우측을 레이져를 이용하여 웰딩(welding)함으로써 게이트 라인 단선을 리페어할 수 있다.

이하, 도 7을 참조하여 본 발명에 따른 액정표시소자의 리페어 방법과 리페어 구조에 대하여 상세히 설명하면 다음과 같다.

도면에 도시한 바와 같이, 유리기판(1) 상에 게이트 라인들(2)과 데이터 라인들(4)이 직교하도록 배열되어 있으며, 상기 게이트 라인(2)과 데이터 라인(4)의 교차점에 형성된 박막 트랜지스터(10)와, 상기 게이트 라인(2)의 일부분에 중첩되고, 일부분이 게이트 라인(2)과 데이터 라인(4)에 의해서 정의되는 화소 영역에 돌출된 모양으로 형성되어 화소영역에 형성된 화소 전극(7)과 제 2 컨택홀(8b)을 통하여 전기적으로 연결된 스토리지 온 게이트 방식의 액정표시소자에 있어서, 상기 게이트 라인(2)과 스토리지 전극(16)이 중첩되는 영역에서 게이트 라인의 단선 불량이 발생하게 되면, 이를 리페어하기 위해서 먼저, 화소 전극(7)과 등전위를 갖고, 스토리지 커패시터(Cst)의 구성요소가 되며, 화소 영역으로 돌출되어 제 2 컨택홀(8b)이 위치하는 스토리지 전극(16)을 C-C'선을 따라 절단한다. 그 다음, 게이트 라인의 단선 부분을 전기적으로 연결시켜주기 위해서 단선부를 중심으로 게이트 라인(2)과 중첩되는 스토리지 전극(16)의 좌우측부를 레이져를 이용하여 웰딩한다.

상기와 같이 리페어 후에 형성되는 스토리지 커페시터(Cst')는 보호막(미도시)을 사이에 두고 스토리지 전극(16)과 상기 스토리지 전극(16)의 일부분과 중첩되어 형성된 화소 전극(7)으로 이루어진다.

도 8은 도 7의 D-D' 선을 따라서 절단한 단면구조를 보인 예시도로서, 게이트 라인 단선 불량을 리페어한 후에 형성되는 스토리지 커패시터(Cst')를 설명하기 위하여 도시한 것이다.

도면에 도시한 바와 같이, 게이트 라인의 단선이 없을 때 스토리지 커패시터(Cst)는 게이트 라인(2)과 스토리지 전극(16) 사이에 약 4000Å 두께로 형성된 게이트 절연막(13)에 의해 형성되며, 게이트 라인 단선의 리페어 후에 형성되는 스토리지 커패시터(Cst')는 스토리지 전극에 대하여 화소 전극과 연결되는 제 2 컨택홀(8b)의 절단 및 단선된 게이트 라인을 다시 전기적으로 연결하기 위한 레이져 웰딩으로 인하여 소오스/드레인 전극과 동일한 물질로 이루어진 스토리지 전극(16)과 ITO 물질로 이루어진 화소 전극(7)을 사이에 약 2000Å 두께로 형성된 보호막(15)에 의해 형성된다.
따라서, 액정표시소자의 게이트 라인의 일부에 단선 불량이 발생하였을 때의 액정표시소자의 리페어 구조는 도면에 도시된 바와 같이 상기 게이트 라인과 중첩된 스토리지 전극과 상기 단선된 게이트 라인을 상호 연결하는 단선연결구조를 포함한다. 이때, 상기 스토리지 전극은 일부분이 절단되어 화소전극과 전기적으로 분리된 것을 특징으로 한다.

리페어 후에는 상기 스토리지 전극과 화소전극이 스토리지 커패시터(Cst')를 형성하며, 스토리지 커패시터(Cst')를 형성하는 금속 물질들의 면적은 줄지만, 금속 물질들 사이에 형성된 절연막의 두께가 감소되기 때문에 리페어 전과 동일한 스토리지 커패시터(Cst)의 값을 유지할 수가 있다.

상술한 바와 같이, 본 발명은 게이트 라인과 소오스/드레인 전극으로 이루어진 스토리지 전극 사이에 형성된 게이트 절연막에 의해서 형성되는 스토리지 온 게이트 방식의 액정표시소자 구조에서 상기 스토리지 전극을 일부분은 게이트 라인에 중첩되고 나머지 일부분은 화소 영역으로 돌출되게 형성함으로써, 액정표시소자 제품에 치명적으로 작용하는 게이트 라인 단선 불량을 리페어가 가능하도록 하여 제품의 수율을 향상시키는 효과가 있다.

Claims

종횡으로 배열되어 화소 영역을 정의하고 단선 지역이 형성된 게이트 라인과 데이터 라인이 구비된 기판;

상기 게이트 라인과 데이터 라인의 교차점 부근에 형성되고 상기 데이터 라인과 접속되는 박막트랜지스터 및 상기 단선 지역을 포함한 게이트 라인과 게이트절연막을 사이에 두고 중첩되고 일부분이 화소영역으로 돌출된 스토리지 전극;

상기 박막트랜지스터와 스토리지 전극을 개재한 기판 전체에 형성된 보호막;

상기 보호막 상에 형성되고, 상기 게이트 라인과 데이터 라인에 의해 구획된 화소 영역에 배치되어 상기 게이트 라인의 일부분과 중첩되고 상기 스토리지 전극과 전기적으로 분리된 화소 전극;

상기 게이트 라인과 중첩된 스토리지 전극과 상기 단선된 게이트 라인의 양측 각각을 상호 연결하여 리페어하는 단선연결구조; 및

상기 화소전극과 전기적으로 분리된 스토리지전극과 상기 화소전극사이에 형성된 스토리지 캐패시터;

를 포함하여 구성되는 것을 특징으로 하는 액정표시소자의 리페어 구조.
삭제
삭제
삭제
삭제
종횡으로 배열되어 화소 영역을 정의하고 단선 지역이 형성된 게이트 라인과 데이터 라인이 구비된 기판을 제공하는 단계;

상기 게이트 라인과 데이터 라인의 교차점 부근에 상기 데이터 라인과 접속되는 박막트랜지스터와 함께 상기 단선 지역을 포함한 게이트 라인과 일부분이 중첩되고 나머지 일부분이 상기 화소 영역으로 돌출되는 스토리지 전극을 형성하는 단계;

상기 기판 전체에 보호막을 형성하는 단계;

상기 보호막 상의 화소 영역에 배치되고 상기 게이트 라인의 일부분과 중첩되는 화소 전극을 형성하여 상기 스토리지 전극과 연결시키는 단계;

상기 화소 영역으로 돌출된 상기 스토리지 전극 부분을 절단하여 상기 화소전극과 전기적으로 분리시키는 단계; 및

웰딩공정을 실시하여 상기 게이트 라인과 중첩된 스토리지 전극과 상기 단선된 게이트 라인의 양측 각각을 서로 전기적으로 연결하여 게이트라인을 리페어하고, 상기 화소전극과 전기적으로 분리된 스토리지전극과 상기 화소전극사이에 스토리지 캐패시터를 형성하는 단계; 를 포함하여 구성되는 것을 특징으로 하는 액정표시소자의 리페어 방법.
삭제
삭제
제 1 항에 있어서, 상기 보호막은 상기 게이트절연막보다 얇은 두께로 형성된 것을 특징으로 하는 액정표시소자의 리페어 구조.
삭제