[go: up one dir, main page]

KR100466393B1 - 액정표시소자의 박막트랜지스터 - Google Patents

액정표시소자의 박막트랜지스터 Download PDF

Info

Publication number
KR100466393B1
KR100466393B1 KR10-2001-0030137A KR20010030137A KR100466393B1 KR 100466393 B1 KR100466393 B1 KR 100466393B1 KR 20010030137 A KR20010030137 A KR 20010030137A KR 100466393 B1 KR100466393 B1 KR 100466393B1
Authority
KR
South Korea
Prior art keywords
line
gate
common electrode
gate line
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR10-2001-0030137A
Other languages
English (en)
Other versions
KR20020091460A (ko
Inventor
유봉렬
임병천
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR10-2001-0030137A priority Critical patent/KR100466393B1/ko
Publication of KR20020091460A publication Critical patent/KR20020091460A/ko
Application granted granted Critical
Publication of KR100466393B1 publication Critical patent/KR100466393B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)

Abstract

본 발명은 수율 및 개구율을 증가시킬 수 있는 액정표시소자의 박막 트랜지스터에 관해 개시한다.
개시된 본 발명의 액정표시소자의 박막 트랜지스터는 유리기판; 유리기판 상에 형성되는 복수개의 게이트 라인 및 인접된 게이트 라인 사이에 형성되는 공통전극 라인; 게이트 라인과 공통전극 라인 사이에 형성되는 도전층 패턴; 게이트 라인과 공통전극 라인을 포함한 전면에 형성되는 게이트 절연막; 게이트 절연막 상에 게이트 라인 및 공통전극 라인과 수직하도록 형성되는 복수개의 데이터 라인; 게이트 라인과 데이터 라인에 의해 한정된 화소영역내에 형성되는 화소전극; 및 게이트 라인과 데이터 라인의 교차점 부근에 형성되는 TFT를 포함한다.

Description

액정표시소자의 박막트랜지스터{THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY}
본 발명은 액정표시소자의 박막트랜지스터에 관한 것으로, 특히 수율 및 개구율을 증가시킬 수 있는 액정표시소자의 박막트랜지스터에 관한 것이다.
텔레비전 및 그래픽 디스플레이 등의 표시장치에 이용되는 액정표시소자(Liquid Crystal Display : LCD)는 CRT(Cathod-Ray Tube)를 대신하여 개발되어져 왔다.
특히, 매트릭스 형태로 배열된 각 화소마다 박막트랜지스터(Thin Film Transistor : TFT)가 구비되는 TFT LCD는 고속응답 특성을 갖는 잇점과 고화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하고 있다.
통상 TFT LCD는 매트릭스 형태로 배열된 각 화소에 TFT 및 화소전극이 형성된 하부기판과, 컬러필터 및 상대전극이 형성된 상부전극 및 하부기판과 상부기판 사이에 충진되는 액정으로 구성되며, 이러한 구성을 갖는 TFT LCD는 화소전극 및 상대전극에 인가되는 전압에 따라 액정이 구동되어 소정의 화상을 표시하게 된다.
한편, TFT LCD에서 표시화면의 품위를 높이기 위해서는 데이터 라인을 통하여 인가된 첫 번째 신호의 전압을 두 번째 신호가 전달될 때까지 일정하게 유지시키는 작업이 필요하게 되며, 이를 위해 종래 TFT LCD에서는 각 화소에 보조용량(Cst)을 형성시킨다.
여기서, 보조용량의 형성방법으로는 크게 게이트 라인의 소정부분을 확장시켜 보조용량을 형성하는 스토리지 온 게이트(Storage On Gate) 방식과, 게이트 라인과 독립된 공통 전극라인을 별도록 배치시켜 보조용량을 형성하는 스토리지 온 커먼(Storage On Common) 방식이 있다.
이하, 첨부된 도면을 참조하여 종래의 액정표시소자의 박막트랜지스터에 대하여 설명하기로 한다.
도 1은 종래의 스토리지 온 게이트 방식의 액정표시소자의 박막트랜지스터를 나타낸 레이아웃도이다.
도 1에 도시한 바와 같이 TFT LCD의 하부기판에 있어서, 유기기판(1)상에 복수개의 게이트 라인(2)과 복수개의 데이터 라인(4)이 직교하도록 형성되고, 상기 게이트 라인(2)의 소정부분에는 상기 게이트 라인(2)으로부터 돌출되어진 보조용량 전극(3)이 형성된다. 이때, 상기 보조용량 전극(3)은 게이트 라인(2)과 데이터 라인(4)에 의해 구획된 화소영역(7)내에 형성된다.
한편, 도면에 도시하지는 않았지만 상기 게이트 라인(2)과 데이터 라인(4) 사이에는 그들간의 전기적 절연을 목적으로 게이트 절연막이 형성된다.
이어, 상기 게이트 라인(2)과 데이터 라인(4)의 교차점 부근에 각 화소의 구동을 독립적으로 제어하기 위한 TFT(10)가 형성된다.
여기서, 상기 TFT(10)는 상기 게이트 라인(2)의 일부분인 게이트 전극과, 상기 게이트 전극상에 형성된 게이트 절연막(도면에 도시하지 않았음)과, 상기 게이트 절연막상에 패턴의 형태로 형성된 반도체층(5) 및 상기 반도체층(5)상에 소정간격 이격되어 형성된 소오스/드레인 전극(4a,4b)으로 구성된다.
즉, 상기 소오스/드레인 전극(4a,4b)은 상기 데이터 라인(4) 형성시 상기 반도체층(5)의 일측 및 타측 상부와 오버랩되게 소오스 전극(4a) 및 드레인 전극(4b)이 함께 형성된다. 이때, 상기 드레인 전극(4b)은 데이터 라인(4)으로부터 돌출된 형태로 형성되고, 상기 소오스 전극(4a)은 상기 드레인 전극(4b)과 이격되어 상기 화소전극(7)과 콘택되게 형성된다.
또한, 상기 화소영역내에는 ITO(Indium Tin Oxide)와 같은 투명금속으로된 화소전극(7)이 형성된다.
따라서, 상기 보조용량 전극(3)과 상기 화소전극(7) 사이에 보조용량(Cst)이 형성된다.
도 2는 스토리지 온 커먼 방식의 액정표시소자의 박막트랜지스터를 나타낸 레이아웃도이다.
도 2에 도시한 바와 같이 TFT LCD의 하부기판에 있어서, 유리기판(1)상에 형성되는 복수개의 게이트 라인(2)과, 상기 인접한 게이트 라인(2) 사이에 독립적으로 공통전극 라인(6)이 형성된다. 그리고 도면에는 도시하지 않았지만, 상기 게이트 라인(2)과 공통전극 라인(6)상에 게이트 절연막이 형성된다.
이때, 상기 게이트 라인(2)과 상기 공통전극 라인(6)은 일정한 거리를 유지시켜야 하며, 이 거리에 따라서 게이트 라인과 공통전극 라인간의 숏트(short) 발생율이 변화된다.
상기 게이트 라인(2)과 공통전극 라인(6)과 직교하도록 게이트 절연막상에데이터 라인(4)이 형성되고, 상기 게이트 라인(2)과 데이터 라인(4) 교차점 부근에 TFT(10)가 형성된다.
여기서, 상기 TFT(10)는 상기 게이트 라인(2)의 일부분인 게이트 전극과, 상기 게이트 전극상에 형성된 게이트 절연막(도면에 도시하지 않았음)과, 상기 게이트 절연막상에 패턴의 형태로 형성된 반도체층(5) 및 상기 반도체층(5)상에 소정간격 이격되어 형성된 소오스/드레인 전극(4a,4b)으로 구성된다.
즉, 상기 소오스/드레인 전극(4a,4b)은 상기 데이터 라인(4) 형성시 상기 반도체층(5)의 일측 및 타측 상부와 오버랩되게 소오스 전극(4a) 및 드레인 전극(4b)이 함께 형성된다. 이때, 상기 드레인 전극(4b)은 데이터 라인(4)으로부터 돌출된 형태로 형성되고, 상기 소오스 전극(4a)은 상기 드레인 전극(4b)과 이격되어 상기 화소전극(7)과 콘택되게 형성된다.
또한, 상기 화소영역내에 ITO(Indium Tin Oxide)와 같은 투명금속으로된 화소전극(7)이 형성된다.
따라서, 상기 화소영역내에 형성된 공통전극 라인(6)의 일부분과 화소전극(6) 사이에 보조용량(Cst)이 형성된다.
그러나 상기와 같은 종래의 액정표시소자의 박막트랜지스터의 제조방법에 있어서는 다음과 같은 문제점이 있었다.
즉, 게이트 라인과 공통전극 라인은 20㎛ 이하의 거리를 유지할 때 수 %의 전기적 결함이 발생한다.
한편, 게이트 라인과 공통전극 라인의 거리를 20㎛ 이상 유지시키기 위해서는 개구율이 감소하여 전체적으로 패널의 휘도를 감소시킨다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 게이트 라인과 공통전극 라인간에 잔류 금속이 존재하는 것을 방지하여 수율향상 및 개구율을 증가시킬 수 있는 액정표시소자의 박막트랜지스터 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래의 스토리지 온 게이트 방식의 액정표시소자의 박막트랜지스터를 나타낸 레이아웃도
도 2는 스토리지 온 커먼 방식의 액정표시소자의 박막트랜지스터를 나타낸 레이아웃도
도 3은 본 발명의 일실시예에 따른 스토리지 온 커먼 방식의 액정표시소자의 박막트랜지스터를 나타낸 레이아웃도
도 4는 본 발명의 다른 실시예에 따른 스토리지 온 커먼 방식의 액정표시소자의 박막트랜지스터를 나타낸 레이아웃도
<도면의 주요 부분에 대한 부호의 설명>
100 : 유리기판 101 : 게이트 라인
102 : 공통전극 라인 103 : 도전층 패턴
104 : 데이터 라인 104a,104b : 소오스/드레인 전극
105 : 반도체층 106 : 투명전도막
107 : 화소전극 108 : 투명패턴
110 : TFT
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자의 박막트랜지스터는 개시된 본 발명의 액정표시소자의 박막 트랜지스터는 유리기판; 유리기판 상에 형성되는 복수개의 게이트 라인 및 인접된 게이트 라인 사이에 형성되는 공통전극 라인; 게이트 라인과 공통전극 라인 사이에 형성되는 도전층 패턴; 게이트 라인과 공통전극 라인을 포함한 전면에 형성되는 게이트 절연막; 게이트 절연막 상에 게이트 라인 및 공통전극 라인과 수직하도록 형성되는 복수개의 데이터 라인; 게이트 라인과 데이터 라인에 의해 한정된 화소영역내에 형성되는 화소전극; 및 게이트 라인과 데이터 라인의 교차점 부근에 형성되는 TFT를 포함한 것을 특징으로 한다.
또한, 상기 게이트 라인과 도전층 패턴 그리고 공통전극 라인과 도전층 패턴의 간격은 5㎛ 이하로 유지시키는 것을 특징으로 한다.
또한, 상기 도전층 패턴은 게이트 라인과 공통전극 라인의 물질과 동일한 것을 특징으로 한다.
또한, 상기 게이트 라인과 공통전극 라인간의 거리는 15㎛ 이하로 유지시키는 것을 특징으로 한다.
또한, 상기 게이트 라인, 공통전극 라인 그리고 도전층 패턴은 동시에 형성됨을 특징으로 한다.한편, 본 발명의 다른 실시예에 따른 액정표시소자의 박막트랜지스터는 유리기판; 유리기판 상의 소정영역에 형성되는 투명전도막; 유리기판 상에 형성되는 복수개의 게이트 라인 및 인접된 게이트 라인 사이에 형성되는 공통전극 라인; 게이트 라인과 공통전극 라인을 포함한 전면에 형성되는 게이트 절연막; 게이트 절연막상에 게이트 라인 및 공통전극 라인과 수직하도록 형성되는 복수개의 데이터 라인; 게이트 라인과 데이터 라인에 의해 한정된 화소영역내에 형성되는 화소전극; 게이트 라인과 데이터 라인의 교차점 부근에 형성되는 TFT; 게이트 라인과 공통전극 라인 사이와 화소전극과 공통전극 라인 사이에 형성되는 복수개의 도전층 패턴; 투명전도막과 게이트 라인 사이에 형성되는 투명패턴을 포함하여 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시소자의 박막트랜지스터에 대하여 상세히 설명하기로 한다.
도 3은 본 발명의 일실시예에 따른 스토리지 온 커먼 방식의 액정표시소자의 박막트랜지스터를 나타낸 레이아웃도이다.
도 3에 도시한 바와 같이 TFT LCD의 하부기판에 있어서, 유리기판(100)상에 복수개의 게이트 라인(101)이 형성됨과 동시에 상기 인접한 게이트 라인(101) 사이에 독립적으로 공통전극 라인(102)이 형성된다.
한편, 이와 동시에 상기 게이트 라인(101)과 공통전극 라인(102) 사이에 도전층 패턴(103)이 형성된다. 이때, 상기 게이트 라인(101), 공통전극 라인(102) 그리고 도전층 패턴(103)은 동일한 물질로 형성된다.
그리고 도면에는 도시하지 않았지만, 상기 게이트라인(101), 공통전극 라인(102) 그리고 도전층 패턴(103)상에 게이트 절연막이 형성된다.
이때, 상기 게이트 라인(101)과 상기 공통전극 라인(102)은 15㎛ 이하의 거리를 유지시킨다. 그리고 상기 게이트 라인(101)과 도전층 패턴(103) 및 상기 공통전극 라인(102)과 도전층 패턴(103)은 5㎛ 이하의 거리를 유지한다.
상기 게이트 라인(101) 및 공통전극 라인(102)과 직교하도록 게이트 절연막상에 데이터 라인(104)이 형성되고, 상기 게이트 라인(101)과 데이터 라인(104) 교차점 부근에 TFT(110)가 형성된다.
여기서, 상기 TFT(110)는 상기 게이트 라인(101)의 일부분인 게이트 전극과, 상기 게이트 전극상에 형성된 게이트 절연막(도면에 도시하지 않았음)과, 상기 게이트 절연막상에 패턴의 형태로 형성된 반도체층(105) 및 상기 반도체층(105)상에 소정간격 이격되어 형성된 소오스/드레인 전극(104a,104b)으로 구성된다.
즉, 상기 소오스/드레인 전극(104a,104b)은 상기 데이터 라인(104) 형성시 상기 반도체층(105)의 일측 및 타측 상부와 오버랩되게 소오스 전극(104a) 및 드레인 전극(104b)이 함께 형성된다. 이때, 상기 드레인 전극(104b)은 데이터 라인(104)으로부터 돌출된 형태로 형성되고, 상기 소오스 전극(104a)은 상기 드레인 전극(104b)과 이격되어 상기 화소전극(107)과 콘택되게 형성된다.
또한, 상기 화소영역내에 ITO(Indium Tin Oxide)와 같은 투명금속으로된 화소전극(107)이 형성된다.
따라서, 상기 화소영역내에 형성된 공통전극 라인(102)의 일부분과 화소전극(107) 사이에 보조용량(Cst)이 형성된다.
도 4는 본 발명의 다른 실시예에 따른 스토리지 온 커먼 방식의 액정표시소자의 박막트랜지스터를 나타낸 레이아웃도이다.
도 4에 도시한 바와 같이 TFT LCD의 하부기판에 있어서, 유리기판(100)상의 소정영역에 투명전도막(106)이 형성됨과 동시에 투명패턴(108)이 형성된다.
그리고 상기 유리기판(100)상에 복수개의 게이트 라인(101)이 형성됨과 동시에 상기 인접한 게이트 라인(101) 사이에 독립적으로 공통전극 라인(102)이 형성된다. 이와 동시에 상기 게이트 라인(101)과 공통전극 라인(102) 사이에 도전층패턴(103)이 형성된다.
이때, 상기 투명패턴(108)은 상기 투명전도막(106)과 게이트 라인(101) 사이에 형성되며, 상기 게이트 라인(101), 공통전극 라인(102) 그리고 도전층 패턴(103)은 동일한 물질로 형성된다.
도면에는 도시하지 않았지만, 상기 게이트 라인(101)과 공통전극 라인(102)상에 게이트 절연막이 형성된다.
한편, 상기 게이트 라인(101)과 상기 공통전극 라인(102)은 15㎛ 이하의 거리를 유지시킨다. 그리고 상기 게이트 라인(101)과 도전층 패턴(103) 및 상기 공통전극 라인(102)과 도전층 패턴(103)은 5㎛ 이하의 거리를 유지한다.
상기 게이트 라인(101)과 공통전극 라인(102)과 직교하도록 게이트 절연막상에 데이터 라인(104)이 형성되고, 상기 게이트 라인(101)과 데이터 라인(102) 교차점 부근에 TFT(110)가 형성된다.
여기서, 상기 TFT(110)는 상기 게이트 라인(101)의 일부분인 게이트 전극과, 상기 게이트 전극상에 형성된 게이트 절연막(도면에 도시하지 않았음)과, 상기 게이트 절연막상에 패턴의 형태로 형성된 반도체층(105) 및 상기 반도체층(105)상에 소정간격 이격되어 형성된 소오스/드레인 전극(104a,104b)으로 구성된다.
즉, 상기 소오스/드레인 전극(104a,104b)은 상기 데이터 라인(104) 형성시 상기 반도체층(105)의 일측 및 타측 상부와 오버랩되게 소오스 전극(104a) 및 드레인 전극(104b)이 함께 형성된다. 이때, 상기 드레인 전극(104b)은 데이터 라인(104)으로부터 돌출된 형태로 형성되고, 상기 소오스 전극(104a)은 상기 드레인 전극(104b)과 이격되어 상기 화소전극(107)과 콘택되게 형성된다.
또한, 상기 화소영역내에 ITO(Indium Tin Oxide)와 같은 투명금속으로된 화소전극(107)이 형성된다.
여기서, 상기 화소전극(107), 투명전도막(106) 그리고 투명패턴(108)은 동일한 물질로 형성된다.
또한, 상기 투명전도막(106) 및 화소전극(107)과 상기 공통전극 라인(102)은 일측이 직접 연결되어 전기적으로 동일 전위를 갖는다.
따라서, 상기 화소영역내에 형성된 공통전극 라인(102)의 일부분과 화소전극(107) 사이에 보조용량(Cst)이 형성된다.
이상에서 설명한 바와 같이 본 발명의 액정표시소자의 박막트랜지스터에 의하면, 게이트 라인과 공통전극 라인 사이에 도전층 패턴을 형성하므로 공정시 발생되는 잔류금속이 잔존하는 것을 방지하여 전기적 결함을 방지할 수 있다.
따라서, 액정표시소자의 수율을 향상시킬 수 있고, 신호선 간의 거리를 감소시킬 수 있어 개구율을 증가시킬 수 있다.

Claims (10)

  1. 유리기판;
    상기 유리기판 상에 형성되는 복수개의 게이트 라인 및 상기 인접된 게이트 라인 사이에 형성되는 공통전극 라인;
    상기 게이트 라인과 공통전극 라인 사이의 공간에 형성되어 전기적 결함을 방지하며, 상기 게이트라인과 공통전극 라인과 동일 물질로 동시에 패터닝된 도전층 패턴;
    상기 게이트 라인과 상기 공통전극 라인을 포함한 전면에 형성되는 게이트 절연막;
    상기 게이트 절연막 상에 상기 게이트 라인 및 공통전극 라인과 수직하도록 형성되는 복수개의 데이터 라인;
    상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역내에 형성되는 화소전극; 및
    상기 게이트 라인과 데이터 라인의 교차점 부근에 형성되는 TFT을 포함하여 구성된 특징으로 하는 액정표시소자의 박막트랜지스터.
  2. 제 1 항에 있어서,
    상기 게이트 라인과 도전층 패턴 그리고 공통전극 라인과 도전층 패턴의 간격은 5㎛ 이하로 유지시키는 것을 특징으로 하는 액정표시소자의 박막트랜지스터.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 게이트 라인과 공통전극 라인간의 거리는 15㎛ 이하로 유지시키는 것을 특징으로 하는 액정표시소자의 박막트랜지스터.
  5. 삭제
  6. 유리기판;
    상기 유리기판 상의 소정영역에 형성되는 투명전도막;
    상기 유리기판 상에 형성되는 복수개의 게이트 라인 및 상기 인접된 게이트 라인 사이에 형성되는 공통전극 라인;
    상기 게이트 라인과 상기 공통전극 라인을 포함한 전면에 형성되는 게이트 절연막;
    상기 게이트 절연막상에 상기 게이트 라인 및 상기 공통전극 라인과 수직하도록 형성되는 복수개의 데이터 라인;
    상기 게이트 라인과 상기 데이터 라인에 의해 한정된 화소영역내에 형성되는 화소전극;
    상기 게이트 라인과 상기 데이터 라인의 교차점 부근에 형성되는 TFT;
    상기 게이트 라인과 상기 공통전극 라인 및 상기 화소전극과 상기 공통전극 라인 사이에 복수개 형성되어 전기적 결함을 방지하기 위한 도전층 패턴; 및
    상기 투명전도막과 상기 게이트 라인 사이에 형성되는 투명패턴을 포함하여 구성되는 것을 특징으로 하는 액정표시소자의 박막트랜지스터.
  7. 제 6 항에 있어서,
    상기 투명전도막과 화소전극 그리고 투명패턴은 ITO 물질인 것을 특징으로 하는 액정표시소자의 박막트랜지스터.
  8. 제 6 항에 있어서,
    상기 투명전도막과 투명패턴은 동시에 형성됨을 특징으로 하는 액정표시소자의 박막트랜지스터.
  9. 제 6 항에 있어서,
    상기 도전층 패턴은 게이트 라인과 공통전극 라인의 물질과 동일한 것을 특징으로 하는 액정표시소자의 박막트랜지스터.
  10. 제 6 항에 있어서,
    상기 투명전도막 및 화소전극과 상기 공통전극 라인은 일측이 직접 연결되어 전기적으로 동일 전위를 갖는 것을 특징으로 하는 액정표시소자의 박막트랜지스터.
KR10-2001-0030137A 2001-05-30 2001-05-30 액정표시소자의 박막트랜지스터 Expired - Lifetime KR100466393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0030137A KR100466393B1 (ko) 2001-05-30 2001-05-30 액정표시소자의 박막트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0030137A KR100466393B1 (ko) 2001-05-30 2001-05-30 액정표시소자의 박막트랜지스터

Publications (2)

Publication Number Publication Date
KR20020091460A KR20020091460A (ko) 2002-12-06
KR100466393B1 true KR100466393B1 (ko) 2005-01-13

Family

ID=27707166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0030137A Expired - Lifetime KR100466393B1 (ko) 2001-05-30 2001-05-30 액정표시소자의 박막트랜지스터

Country Status (1)

Country Link
KR (1) KR100466393B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101221961B1 (ko) * 2006-09-28 2013-01-15 삼성디스플레이 주식회사 액정 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427920A (ja) * 1990-04-27 1992-01-30 Mitsubishi Electric Corp 液晶表示装置
KR19990003711A (ko) * 1997-06-26 1999-01-15 김영환 초고개구율 액정 표시 소자 및 그의 제조방법
KR19990051226A (ko) * 1997-12-19 1999-07-05 김영환 액정표시소자
KR20010015187A (ko) * 1999-07-07 2001-02-26 마츠시타 덴끼 산교 가부시키가이샤 박막 트랜지스터 어레이 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427920A (ja) * 1990-04-27 1992-01-30 Mitsubishi Electric Corp 液晶表示装置
KR19990003711A (ko) * 1997-06-26 1999-01-15 김영환 초고개구율 액정 표시 소자 및 그의 제조방법
KR19990051226A (ko) * 1997-12-19 1999-07-05 김영환 액정표시소자
KR20010015187A (ko) * 1999-07-07 2001-02-26 마츠시타 덴끼 산교 가부시키가이샤 박막 트랜지스터 어레이 및 그 제조 방법

Also Published As

Publication number Publication date
KR20020091460A (ko) 2002-12-06

Similar Documents

Publication Publication Date Title
EP1055960A2 (en) Liquid crystal display device
KR100333179B1 (ko) 박막트랜지스터액정표시소자및그의제조방법
US6654094B2 (en) Method of fabricating a liquid crystal display with redundant interconnections
KR20030057078A (ko) 액정 표시 장치용 어레이 기판
KR100469341B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
KR100616443B1 (ko) 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판
KR100466393B1 (ko) 액정표시소자의 박막트랜지스터
KR100623443B1 (ko) 멀티 도메인 액정 표시소자
KR20030045455A (ko) 액정표시소자
KR100328846B1 (ko) 액정표시소자의보조용량캐패시터및그의형성방법
KR100707006B1 (ko) 박막트랜지스터 액정표시소자의 박막트랜지스터 어레이 기판
KR20000003177A (ko) 박막 트랜지스터 액정표시소자
KR20020016311A (ko) 박막 트랜지스터의 액정표시소자
KR20030062592A (ko) 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법
KR20050104869A (ko) 액정 표시 장치 및 그 제조 방법
JP2004021087A (ja) 液晶表示装置およびその製造方法
KR100535351B1 (ko) 박막 트랜지스터 액정표시장치
KR100569261B1 (ko) 박막 트랜지스터 액정 표시 소자
KR100885839B1 (ko) 액정 표시 소자
KR20020091688A (ko) 박막트랜지스터 액정표시소자 및 그의 제조방법
KR20010058190A (ko) 박막 트랜지스터 액정표시장치
KR100487434B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20010064401A (ko) 박막 트랜지스터 액정표시장치
KR20010058155A (ko) 박막 트랜지스터 액정표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010530

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20011009

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20011017

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010530

Comment text: Patent Application

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20030228

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040323

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041022

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050105

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050106

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20091221

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20101216

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20111129

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20121207

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20121207

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20131217

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20141217

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20141217

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20151228

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20161226

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20161226

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20180102

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20181224

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20181224

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20191226

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20201228

Start annual number: 17

End annual number: 17

PC1801 Expiration of term

Termination date: 20211129

Termination category: Expiration of duration