[go: up one dir, main page]

KR100493380B1 - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100493380B1
KR100493380B1 KR10-2001-0086764A KR20010086764A KR100493380B1 KR 100493380 B1 KR100493380 B1 KR 100493380B1 KR 20010086764 A KR20010086764 A KR 20010086764A KR 100493380 B1 KR100493380 B1 KR 100493380B1
Authority
KR
South Korea
Prior art keywords
electrode
forming
gate
storage
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-0086764A
Other languages
English (en)
Other versions
KR20030056537A (ko
Inventor
송인덕
조영우
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0086764A priority Critical patent/KR100493380B1/ko
Priority to US10/316,107 priority patent/US6757033B2/en
Publication of KR20030056537A publication Critical patent/KR20030056537A/ko
Application granted granted Critical
Publication of KR100493380B1 publication Critical patent/KR100493380B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 스토리지 온 게이트(storage on gate) 방식을 적용하여 안정된 스토리지 전극을 형성할 수 있는 액정표시장치의 제조방법에 관한 것으로, 기판을 제공하는 단계; 상기 기판에 게이트 전극을 구비한 다수 개의 게이트 배선을 형성하는 단계; 상기 게이트 배선이 형성된 기판 상에 절연막을 형성하는 단계; 상기 절연막 상의 각 박막 트랜지스터 형성영역에 제 1 반도체층과 각 스토리지 커패시터 형성 영역에 상기 게이트 배선과 중첩되지 않도록 2 반도체층을 동시에 형성하는 단계; 상기 제 1 반도체층 상에 소오스전극과 드레인전극이 위치되도록 상기 절연막 상에 상기 게이트 배선과 수직한 방향으로 다수 개의 데이터 배선을 형성함과 동시에 상기 제 2 반도체층을 덮고 상기 게이트 배선과 일부 중첩되도록 스토리지 상부전극을 형성하는 단계; 상기 데이터 배선이 형성된 기판 전면에 보호막을 형성하는 단계; 상기 드레인 전극과 상기 제 2 반도체층 상측의 스토리지 상부전극이 노출되도록 상기 보호막을 식각하여 콘택홀을 형성하는 단계; 및 상기 콘택홀을 통해 상기 드레인 전극 및 스토리지 상부전극에 연결되도록 화소 영역에 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

액정표시장치의 제조방법{METHOD FOR MANUFACTURING LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치의 제조방법에 관한 것으로, 보다 구체적으로는 스토리지 온 게이트(storage on gate) 방식을 적용한 액정표시장치의 제조방법에 관한 것이다.
일반적으로 액정표시장치는 전계생성전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 안가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
액정표시장치는 다양한 형태로 이루어질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
이러한 액정표시장치는 하부 기판에 화소전극이 형성되어 있고, 상부 기판에 공통전극이 형성되어 있는 구조로, 두 전극 사이에 걸리는 기판에 수직한 방향의 전기장에 의해 액정 분자를 구동하는 방식이다.
이러한 종래의 액정표시장치에 대하여, 첨부한 도면을 참조하여 상세히 설명한다.
먼저, 도 1에 도시한 바와 같이, 종래의 액정표시장치용 어레이 기판에서는 가로 방향으로 다수 개의 게이트 라인(11)이 형성되어 있고, 게이트 라인(11)에서 이어진 게이트 전극(12)이 형성되어 있다. 이어, 세로 방향으로 다수 개의 데이터 라인(14)이 형성되어 게이트 라인(11)과 교차함으로써 각각의 화소 영역을 정의하며, 데이터 라인(14)에서 연장된 소오스 전극(15)과 소오스 전극(15) 맞은 편의 드레인 전극(16)이 게이트 전극(12)과 중첩하고 있다. 또한, 상기 소오스 및 드레인 전극(15)(16)은 게이트 전극(12)과 함께 박막 트랜지스터(T)를 이루는데, 이 박막 트랜지스터(T)는 비정질 실리콘으로 이루어진 액티브층(13)을 포함한다.
다음, 화소 영역에는 투명 도전 물질로 이루어진 화소전극(18)이 형성되어 있는데, 화소전극(18)은 드레인 전극(16)과 일부 중첩하며, 화소전극(18)과 드레인 전극(16)이 중첩하는 부분에는 콘택홀(17)이 형성되어 있다.
한편, 셀 전압을 유지하기 위한 목적으로 스토리지 전극(Cst)를 형성하는데, 데이터 라인(14) 형성시 전 단의 게이트 라인(12) 상에 일부 중첩되도록 스토리지 상부전극(14a)을 구성하는 불투명 금속막을 각각 형성한다. 그리고, 상기 콘택홀(17) 형성시 스토리지 상부전극(14a) 일정부분을 노출시키는 콘택홀(17a)을 더 포함하여, 화소전극(18)의 전압인가를 통해 게이트 전극(12) 및 스토리지 상부전극(14a)과 그 사이에 개재되는 절연막(도시되지 않음)을 통하여 스토리지 전극(Cst)을 형성한다. 즉, 본 도면에서는 스토리지 온 게이트(storage on gate) 방식을 나타낸 것으로서, 스토리지 하부전극이 전단 게이트 버스 라인과 일체로 되어 있는 구조이다.
이러한 어레이 기판의 단면도를 도 2에 도시하였는데, 도 2는 도 1의 V-V'선을 따라 자른 단면으로, 스토리지 전극부(A)와 박막 트랜지스터부(B)로 나누어 설명한다. 이때, 동일 구성은 동일 부호로 나타낸다.
도시된 바와 같이, 하부의 어레이 기판(10)상의 스토리지 전극부(A)에는 게이트 라인(11)이 형성되어 있으며, 게이트 라인(11)에서 연장된 게이트 전극(12)이 박막 트랜지스터부(B)에 형성되어 있다. 그리고, 스토리지 전극부(A) 및 박막 트랜지스터부(B) 전면에 게이트 절연막(22)이 형성되어 있다.
다음, 박막 트랜지스터부(B)의 게이트 절연막(22)상에 박막 트랜지스터(T)의 형성 예정 영역에 액티브층(13)을 형성한다. 액티브층(13)은 비정질 실리콘층(13a)과 오믹 콘택의 역할을 수행하는 도핑된 반도체층(13b)으로 이루어진다.
이어, 도핑된 반도체층(13b)의 양단부와 중첩되도록 소오스 전극(15)과 드레인 전극(16)이 배치된다. 여기서, 소오스 전극(15)은 데이터 라인(14)으로부터 연장된 전극이고, 소오스 전극(15) 맞은 편의 드레인 전극(16)이 게이트 전극(12)과 중첩하고 있다.
이때, 스토리지 전극부(A)에는 소오스 전극(15) 및 드레인 전극(16) 형성시 게이트 라인과 일부 중첩되는 스토리지 상부전극(14a)이 동시에 형성되어 있다.
다음, 스토리지 상부전극(14a) 및 소오스, 드레인 전극(15)(16)이 형성된 기판 전면에 보호막(24)을 형성하고, 상기 보호막(24)에 드레인 전극(16) 및 스토리지 상부전극(14a)의 소정부분을 노출시키는 콘택홀(17, 17b)들을 형성하여 드레인 전극(16) 및 스토리지 상부전극(14a)과 콘택하는 투명 물질로 된 화소 전극(18)을 형성한다.
그러나, 종래의 액정표시장치의 제조방법에는 다음과 같은 문제점이 있었다.
최근, 소오스 전극(15) 및 데이터 전극(16)으로 사용하는 금속막은 몰리브덴(Mo)을 사용한다. 이러한 몰리브덴(Mo)을 사용하여 스토리지 온 게이트(storage on gate) 방식을 적용하는 정전 용량 구조에 있어서, 상기 보호막(24)을 식각하여 스토리지 상부전극상의 콘택홀(17a)을 형성할 때, 도면에는 도시하지 않았지만, 몰리브덴(Mo)은 보호막 식각 개스에 선택비가 없어 스토리지 상부전극(14a)이 식각된다. 이때 과식각되어 게이트 절연막까지 식각되는 경우가 발생한다.
이에 따라, 화소전극(18)이 스토리지 전극(Cst)으로 사용하는 게이트 라인(11)과 단락이 발생하여 스토리지 전극(Cst) 부분에 불량이 발생하게 된다.
따라서, 본 발명은 상기 문제점을 해결하기 위해 안출된 것으로, 안정된 스토리지 전극을 형성할 수 있는 액정표시장치의 제조방법을 제공하는 것을 그 목적으로 한다.
상기 목적 달성을 위한 본 발명의 액정표시장치의 제조방법은, 기판을 제공하는 단계; 상기 기판에 게이트 전극을 구비한 다수 개의 게이트 배선을 형성하는 단계; 상기 게이트 배선이 형성된 기판 상에 절연막을 형성하는 단계; 상기 절연막 상의 각 박막 트랜지스터 형성영역에 제 1 반도체층과 각 스토리지 커패시터 형성 영역에 상기 게이트 배선과 중첩되지 않도록 2 반도체층을 동시에 형성하는 단계; 상기 제 1 반도체층 상에 소오스전극과 드레인전극이 위치되도록 상기 절연막 상에 상기 게이트 배선과 수직한 방향으로 다수 개의 데이터 배선을 형성함과 동시에 상기 제 2 반도체층을 덮고 상기 게이트 배선과 일부 중첩되도록 스토리지 상부전극을 형성하는 단계; 상기 데이터 배선이 형성된 기판 전면에 보호막을 형성하는 단계; 상기 드레인 전극과 상기 제 2 반도체층 상측의 스토리지 상부전극이 노출되도록 상기 보호막을 식각하여 콘택홀을 형성하는 단계; 및 상기 콘택홀을 통해 상기 드레인 전극 및 스토리지 상부전극에 연결되도록 화소 영역에 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하도록 한다.
도 3 및 도 4는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 레이아웃도이고, 도 5는 도 4의 V-V'의 단면을 자른 단면도이다.
먼저, 도 3에 도시된 바와 같이, 투명성 유리 기판인 액정표시장치용 어레이 기판(30)이 제공된다. 상기 기판(30)상에 가로 방향으로 다수 개의 게이트 배선(31)을 형성하고, 상기 게이트 배선(31)에서 연장된 게이트 전극(32)을 동시에 형성한다. 이어, 도면에는 도시하지 않았지만, 게이트 배선(31) 및 게이트 전극(32)이 형성된 기판(30) 전면에 절연막을 형성한다.
그 다음, 상기 절연막 상에 박막 트랜지스터 형성영역을 예정하는 제 1 반도체층(34)을 형성하면서, 스토리지 전극 형성영역에 소정부분 패터닝된 제 2 반도체층(35)을 동시에 형성한다. 이때, 스토리지 전극 형성영역에 형성되는 제 2 반도체층(35)은 다수 개의 게이트 배선(31) 중 전단의 게이트 배선의 외곽에 형성함이 바람직하다. 이는 이후 형성되는 스토리지 전극의 정전 용량의 불균일성을 방지하기 위한 것이다.
다음, 도 4에 도시된 바와 같이, 제 1, 제 2 반도체층(34)(35) 및 상기 절연막(미도시) 상에 게이트 배선(31)과 교차되도록 세로 방향으로 다수 개의 데이터 배선(40)을 형성하여 각각의 화소 영역을 정의하며, 데이터 배선(40)에서 연장된 소오스 전극(41)과 소오스 전극(41) 맞은 편의 드레인 전극(42)을 게이트 전극(32)과 중첩하도록 하여 박막 트랜지스터(T)를 형성한다.
또한, 셀 전압을 유지하기 위한 목적으로 스토리지 전극(Cst)를 형성함에 있어, 데이터 배선(40) 형성시 전 단의 게이트 배선(31) 상에 일부 중첩되도록 데이터 배선(40)을 구성하는 스토리지 상부전극(40a)을 형성한다. 이때, 스토리지 상부전극(40a)은 제 2 반도체층(35)으 덮도록되어 있고, 그 구성물질은 비저항이 큰 몰리브덴(Mo)으로 구성함이 바람직하다.
이어, 데이터 배선(40) 및 스토리지 상부전극(40a)이 형성된 전체구조 상에 보호막(도시되지 않음)을 형성한다. 그런 다음, 상기 보호막 소정부분을 식각하여 드레인 전극(42)을 일부 노출시키는 제 1 콘택홀(45) 및 스토리지 전극 형성 영역의 제 2 반도체층(35) 상부의 스토리지 상부전극(35)을 일부 노출시키는 제 2 콘택홀(47)을 동시에 형성한다.
여기서, 상기 제 2 콘택홀(47) 형성시 그 하부에 있는 제 2 반도체층(35)에 의해 보호막(미도시) 식각시 게이트 배선(31) 상부에 있는 절연막(미도시)이 식각되는 것을 방지할 수 있다.
그리고나서, 상기 보호막(미도시)상의 화소 영역내에 투명 도전성 물질을 형성하여 화소전극(50)을 형성하는데, 화소전극(50)을 드레인 전극(42)과 일부 중첩되도록 형성하여 제 1 콘택홀(45)을 통하여 신호를 인가하고, 화소전극(50)의 일부가 스토리지 상부전극(40a)과 일부 중첩되도록 형성하여 제 2 콘택홀(47)을 통하여 노출된 스토리지 상부전극(40a)과 콘택함으로써, 스토리지 전극(Cst)을 형성한다. 즉, 스토리지 전극(Cst)이 전단 게이트 배선과 일체로 되어 있는 구조로서, 스토리지 온 게이트(storage on gate) 방식을 적용한 액정표시장치의 어레이 기판을 형성한다.
도 5는 도 4의 V-V'선을 따라 자른 단면으로, 스토리지 전극부(A)와 박막 트랜지스터부(B)로 나누어 설명한다. 이때, 동일 구성은 동일 부호로 나타낸다.
도시된 바와 같이, 하부의 어레이 기판(30)상의 스토리지 전극부(A)에는 게이트 배선(31)이 형성되어 있으며, 게이트 배선(31)에서 연장된 게이트 전극(32)이 박막 트랜지스터부(B)에 형성되어 있다. 그리고, 스토리지 전극부(A) 및 박막 트랜지스터부(B) 전면에 절연막(52)이 형성되어 있다.
다음, 박막 트랜지스터부(B)의 절연막(52)상에 박막 트랜지스터(T)의 형성 영역에 제 1 반도체층(34)이 형성되어 있고, 스토리지 전극(Cst) 형성 영역에는 제 2 반도체층(35)이 형성되어 있다. 이때, 제 1 반도체층(34)은 비정질 실리콘막(34a)을 형성한 다음, 이후 형성되는 데이터 배선과의 오믹 콘택(Ohmic contact) 역할을 수행하도록 비정질 실리콘막(34a) 표면에 형성된 오믹콘택층(34b)을 포함하여 구성한다. 그리고, 제 2 반도체층(35)은 상기 비정질 실리콘막(34a)으로 구성됨이 바람직하고, 전술한 바와 같이, 전 단의 게이트 배선(31)과 중첩되지 않도록 게이트 배선(31) 외곽 쪽에 형성한다.
이어, 오믹콘택층(34b)의 양단부와 중첩되도록 데이터 배선(40)에서 연장된 소오스 전극(41)과 드레인 전극(42)이 형성되어 있다. 여기서, 소오스 전극(41)은 데이터 배선(40)으로부터 연장된 전극이고, 소오스 전극(41) 맞은 편의 드레인 전극(42)이 게이트 전극(32)과 중첩하고 있다.
이때, 스토리지 전극부(A)에는 소오스 전극(41) 및 드레인 전극(42) 형성시 전 단의 게이트 배선(31)과 일부 중첩되는 스토리지 상부전극(40a)이 동시에 형성되어 있다.
다음, 스토리지 상부전극(40a) 및 소오스, 드레인 전극(41)(42)이 형성된 기판 전면에 보호막(54)을 형성하고, 상기 보호막(54)에 드레인 전극(42) 및 스토리지 상부전극(40a)의 소정부분을 노출시키는 제 1 및 제 2 콘택홀(45)(47)을 형성한다. 이때, 스토리지 상부전극(40a)이 몰리브덴으로 형성되기 때문에 상기 콘택홀(45)(47) 형성시, 보호막(54) 식각 가스로부터 식각 선택비가 없어 스토리지 상부전극(40a)이 식각되는 경우가 발생하는데, 그 하부에 제 2 반도체층(35)이 형성되어 있어, 기존의 문제점이었던 게이트 배선(31) 상부에 있는 절연막(52)의 식각을 방지함으로써, 안정된 스토리지 전극(Cst)을 형성할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 본 발명의 액정표시장치의 제조방법은 다음과 같은 효과가 있다.
스토리지 온 게이트(storage on gate) 방식을 적용한 액정표시장치에 있어서, 스토리지 전극(Cst) 형성시 그 하부에 식각 방지의 역할을 수행하는 제 2 반도체층(35)을 더 포함하여, 기존의 문제점이었던 화소전극(50)과 스토리지 전극(Cst)으로 사용하는 게이트 배선(31)과의 단락 발생을 방지함으로써, 안정된 스토리지 전극(Cst)을 형성할 수 있다. 이에 따라, 정전 용량의 균일성을 확보할 수 있다.
도 1은 종래의 액정표시장치를 설명하기 위한 레이아웃도.
도 2는 도 1의 단면을 자른 단면도.
도 3 및 도 4는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 레이아웃도.
도 5는 도 4의 단면을 자른 단면도.
* 도면의 주요 부분에 대한 부호 설명 *
30 : 기판 31 : 게이트 배선
32 : 게이트 전극 34 : 제 1 반도체층
35 : 제 2 반도체층 40 : 데이터 배선
40a : 스토리지 상부전극 41 : 소오스 전극
42 : 드레인 전극 45 : 제 1 콘택홀
47 : 제 2 콘택홀 50 : 화소전극
52 : 절연막 54 : 보호막

Claims (3)

  1. 기판을 제공하는 단계;
    상기 기판에 게이트 전극을 구비한 다수 개의 게이트 배선을 형성하는 단계;
    상기 게이트 배선이 형성된 기판 상에 절연막을 형성하는 단계;
    상기 절연막 상의 각 박막 트랜지스터 형성영역에 제 1 반도체층을 형성함과 동시에 각 스토리지 커패시터 형성 영역에 상기 게이트 배선과 중첩되지 않도록 제2 반도체층을 형성하는 단계;
    상기 제 1 반도체층 상에 소오스전극과 드레인전극이 위치되도록 상기 절연막 상에 상기 게이트 배선과 수직한 방향으로 다수 개의 데이터 배선을 형성함과 동시에 상기 제 2 반도체층을 덮고 상기 게이트 배선과 일부 중첩되도록 스토리지 상부전극을 형성하는 단계;
    상기 데이터 배선이 형성된 기판 전면에 보호막을 형성하는 단계;
    상기 드레인 전극이 노출됨과 동시에 상기 제 2 반도체층 상측의 스토리지 상부전극이 노출되도록 상기 보호막을 식각하여 콘택홀을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 드레인 전극 및 스토리지 상부전극에 연결되도록 화소 영역에 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  2. 제 1항에 있어서,
    상기 제 2 반도체층은 비정질 실리콘막인 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제 1항에 있어서,
    상기 데이터 배선은 몰리브덴으로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
KR10-2001-0086764A 2001-12-28 2001-12-28 액정표시장치의 제조방법 Expired - Fee Related KR100493380B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0086764A KR100493380B1 (ko) 2001-12-28 2001-12-28 액정표시장치의 제조방법
US10/316,107 US6757033B2 (en) 2001-12-28 2002-12-11 Liquid crystal display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086764A KR100493380B1 (ko) 2001-12-28 2001-12-28 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20030056537A KR20030056537A (ko) 2003-07-04
KR100493380B1 true KR100493380B1 (ko) 2005-06-07

Family

ID=19717763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0086764A Expired - Fee Related KR100493380B1 (ko) 2001-12-28 2001-12-28 액정표시장치의 제조방법

Country Status (2)

Country Link
US (1) US6757033B2 (ko)
KR (1) KR100493380B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040037944A (ko) * 2002-10-31 2004-05-08 엘지.필립스 엘시디 주식회사 기판내부에 보상필름을 형성한 액정표시장치 및 그제조방법
KR100945579B1 (ko) * 2003-03-17 2010-03-08 삼성전자주식회사 표시 장치용 표시판 및 그의 제조 방법과 그 표시판을포함하는 액정 표시 장치
US6961032B2 (en) * 2003-05-06 2005-11-01 Eastman Kodak Company Reducing the effects of shorts in pixels of an active matrix organic electroluminescent device
KR101055201B1 (ko) * 2004-07-30 2011-08-08 엘지디스플레이 주식회사 Ｃｏｔ형 액정표시소자의 제조방법
KR101219041B1 (ko) * 2005-07-07 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN104977764A (zh) * 2015-06-18 2015-10-14 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06337436A (ja) * 1993-05-27 1994-12-06 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JPH1048664A (ja) * 1996-07-19 1998-02-20 Lg Electron Inc 液晶表示装置及びその製造方法
JPH1062819A (ja) * 1996-06-11 1998-03-06 Lg Electron Inc 液晶表示装置及びその製造方法
JP2001021919A (ja) * 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 液晶表示装置
KR20010026624A (ko) * 1999-09-08 2001-04-06 구본준 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100289538B1 (ko) * 1998-05-20 2001-06-01 김순택 박막트랜지스터 액정표시소자의 배선 레이아웃
JP3512675B2 (ja) * 1999-04-27 2004-03-31 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタアレイ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06337436A (ja) * 1993-05-27 1994-12-06 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JPH1062819A (ja) * 1996-06-11 1998-03-06 Lg Electron Inc 液晶表示装置及びその製造方法
JPH1048664A (ja) * 1996-07-19 1998-02-20 Lg Electron Inc 液晶表示装置及びその製造方法
JP2001021919A (ja) * 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 液晶表示装置
KR20010026624A (ko) * 1999-09-08 2001-04-06 구본준 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자

Also Published As

Publication number Publication date
US20030122984A1 (en) 2003-07-03
KR20030056537A (ko) 2003-07-04
US6757033B2 (en) 2004-06-29

Similar Documents

Publication Publication Date Title
JP4180575B2 (ja) 液晶表示装置および液晶表示装置の製造方法
KR100266189B1 (ko) 액티브매트릭스액정디스플레이패널및그것을위한배선설계방법
US5796448A (en) Structure for a parasitic capacitor and a storage capacitor in a thin film transistor-liquid crystal display and a method for making the same
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
KR20040024666A (ko) 액정 표시 장치 및 이의 제조방법
KR20040031370A (ko) 액정표시패널 및 그 제조방법
CN100440016C (zh) 液晶显示设备及其制造方法
KR100558714B1 (ko) 액정표시패널 및 그 제조 방법
US20020038893A1 (en) Thin film transistor flat display
JP2000214481A (ja) 液晶表示装置およびその製造方法
KR100493380B1 (ko) 액정표시장치의 제조방법
KR100475111B1 (ko) 액정표시장치의 제조방법
KR100869736B1 (ko) 액정표시소자 및 그의 제조방법
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
KR100386458B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP2002131783A (ja) アクティブマトリクス型表示装置
KR20020011574A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP5072530B2 (ja) 液晶装置及びそれを備えた電子機器
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
US20040012023A1 (en) Thin film transistor liquid crystal display and method of forming the same
KR100397672B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100222961B1 (ko) Tft-lcd 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20011228

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040521

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20050120

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20040521

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20050221

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20050120

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20050425

Appeal identifier: 2005101001056

Request date: 20050221

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20050221

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20050221

Patent event code: PB09011R01I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20050425

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20050330

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050525

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050526

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080401

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090323

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100318

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110329

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120330

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130329

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20150429

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20160428

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20170413

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20180416

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20190417

Start annual number: 15

End annual number: 15

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210305