[go: up one dir, main page]

KR100397672B1 - 액정 표시 장치용 어레이 기판 및 그의 제조 방법 - Google Patents

액정 표시 장치용 어레이 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR100397672B1
KR100397672B1 KR10-2001-0009907A KR20010009907A KR100397672B1 KR 100397672 B1 KR100397672 B1 KR 100397672B1 KR 20010009907 A KR20010009907 A KR 20010009907A KR 100397672 B1 KR100397672 B1 KR 100397672B1
Authority
KR
South Korea
Prior art keywords
electrode
forming
gate
capacitor electrode
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-0009907A
Other languages
English (en)
Other versions
KR20020069624A (ko
Inventor
김우현
이종훈
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0009907A priority Critical patent/KR100397672B1/ko
Publication of KR20020069624A publication Critical patent/KR20020069624A/ko
Application granted granted Critical
Publication of KR100397672B1 publication Critical patent/KR100397672B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정 표시 장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치용 어레이 기판은 액정 캐패시터에 인가된 전압을 다음 신호까지 유지하기 위해 스토리지 캐패시터를 포함해야 되는데, 강유전성 액정을 이용한 액정 표시 장치용 어레이 기판과 같이 대용량의 스토리지 캐패시터가 요구될 경우 또는, 스토리지 캐패시터가 차지하는 면적비가 큰 고해상도 액정 표시 장치용 어레이 기판은 캐패시터의 용량을 증가시키기 위해 캐패시터 전극의 면적을 크게 하면, 캐패시터 전극은 불투명 물질로 이루어지므로 개구율이 낮아지는 문제가 발생한다.
본 발명에서는 스토리지 캐패시터의 전극을 투명 도전 물질로 형성함으로써, 캐패시터 전극의 면적을 크게 하여 캐패시터의 축전용량을 증가시키면서도 개구율이 저하되는 것을 방지할 수 있다.
또한, 스토리지 캐패시터의 용량이 증가되므로 액정 캐패시터에서의 전압 강하를 감소시켜 화질을 향상시킬 수도 있다.

Description

액정 표시 장치용 어레이 기판 및 그의 제조 방법{an array panel for liquid crystal display and manufacturing method thereof}
본 발명은 액정 표시 장치에 관한 것으로서, 더욱 상세하게는 액정 표시 장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정 표시 장치(liquid crystal display)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.
일반적으로 액정 표시 장치는 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
이러한 액정 표시 장치에서 하부 기판에는 화소 전극 및 화소 전극에 신호를 인가하는 박막 트랜지스터가 행렬 형태로 배열되어 있고, 상부 기판에는 공통 전극이 형성되어 있다.
하부 기판의 화소 전극은 상부 기판의 공통 전극과 함께 액정 캐패시터를 이루는데, 액정 캐패시터(liquid crystal capacitor)에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해 스토리지 캐패시터(storage capacitor)를 액정 캐패시터에 연결해야 한다. 이러한 스토리지 캐패시터는 신호 유지 이외에도 계조 표시의 안정, 플리커 감소 및 잔상효과 감소 등의 장점을 가진다.
스토리지 캐패시터는 두 가지 방법으로 형성할 수 있는데, 스토리지 캐패시터용 전극을 별도로 형성하여 공통 전극과 연결하여 사용하는 방식과, n-1번째 게이트 배선의 일부를 n번째 화소의 스토리지 캐패시터의 전극으로 사용하는 방식이 있다. 전자를 스토리지 온 커먼(storage on common) 방식 또는 독립 스토리지 캐패시터 방식이라 하고, 후자를 스토리지 온 게이트(storage on gate) 또는 전단 게이트(previous gate) 방식이라 한다.
이 중 스토리지 온 게이트 방식을 이용한 종래의 액정 표시 장치용 어레이 기판에 대하여 도 1 및 도 2에 도시하였다.
도 1은 종래의 액정 표시 장치용 어레이 기판에 대한 평면도이고, 도 2는 도 1에서 Ⅱ-Ⅱ선을 따라 자른 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 기판(10) 위에 가로 방향의 게이트 배선(21)과 게이트 배선(21)에 연결된 게이트 전극(22) 및 제 1 캐패시터 전극(25)이 형성되어 있다.
게이트 배선(21)과 게이트 전극(22) 및 제 1 캐패시터 전극(25) 상부에는 게이트 절연막(30)이 형성되어 이들을 덮고 있다.
게이트 전극(22) 상부의 게이트 절연막(30) 위에는 액티브층(41)과 오믹 코택층(51, 52)이 순차적으로 형성되어 있다.
그 위에 세로 방향의 데이터 배선(61)과 게이트 전극(22)을 중심으로 마주 대하고 있는 소스 및 드레인 전극(62, 63), 그리고 제 1 캐패시터 전극(25)과 중첩되어 있는 제 2 캐패시터 전극(65)이 형성되어 있다. 데이터 배선(61)은 게이트 배선(21)과 교차하여 화소 영역을 정의하며, 제 2 캐패시터 전극(65)은 제 1 캐패시터 전극(25)과 함께 스토리지 캐패시터를 형성한다.
데이터 배선(61)과 소스 및 드레인 전극(62, 63), 제 2 캐패시터 전극(65) 상부에는 보호층(70)이 형성되어 있고, 보호층(70)은 드레인 전극(63)과 제 2 캐패시터 전극(65)을 각각 드러내는 제 1 및 제 2 콘택홀(71, 72)을 가진다.
보호층(70) 상부의 화소 영역에는 투명 도전 물질로 이루어진 화소 전극(81)이 형성되어 있는데, 화소 전극(81)은 전단의 게이트 배선(21)과 중첩하며, 제 1 및 제 2 콘택홀(71, 72)을 통해 드레인 전극(63) 및 제 2 캐패시터 전극(65)과 각각 연결되어 있다.
이러한 어레이 기판을 이용한 액정 표시 장치에서는 게이트 배선을 스토리지 캐패시터의 전극으로 이용하므로 개구율의 감소 정도가 작으며, 또한 배선간의 교차점이 적기 때문에 수율이 높은 장점이 있다.
스토리지 캐패시터의 용량이 증가할수록 액정 캐패시터에서의 전압강하(ΔVp ; voltage drop) 값은 감소된다.
그러므로 스토리지 캐패시터의 용량을 크게 하는 것이 좋은데, 스토리지 캐패시터 용량이 커야하는 강유전성 액정(ferroelectric liquid crystal)을 이용한 액정 표시 장치나 높은 화소 밀도를 가지는 고해상도 액정 표시 장치에서는 스토리지 캐패시터가 차지하는 면적비가 커서 화소의 개구율을 감소시킨다. 특히, 고해상도 액정 표시 장치에서는 화소 밀도가 조밀하게 되므로 화소 크기가 감소하게 되는데, 이에 따라 액정 캐패시터의 용량과 스토리지 캐패시터의 용량도 작아지게 되어 액정 캐패시터에서의 전압강하(ΔVp) 값이 증가하기 때문에, 스토리지 캐패시터의 용량을 증가시켜 화질의 악화를 방지하도록 해야 한다.
캐패시터의 용량을 증가시키기 위해 캐패시터 전극의 면적을 크게 할 수 있는데, 캐패시터의 전극은 불투명한 금속 물질로 이루어지므로 액정 표시 장치의 개구율이 감소하는 문제가 생긴다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 대용량의 스토리지 캐패시터를 확보하면서 개구율의 저하를 방지할 수 있는 액정 표시 장치용 어레이 기판 및 그의 제조 방법을 제공하는 것이다.
도 1은 종래의 액정 표시 장치용 어레이 기판의 평면도.
도 2는 도 1에서 Ⅱ-Ⅱ선을 따라 자른 단면도.
도 3은 본 발명에 따른 액정 표시 장치용 어레이 기판의 평면도.
도 4는 도 3에서 Ⅳ-Ⅳ선을 따라 자른 단면도.
도 5a 내지 도 5f는 본 발명에 따라 어레이 기판을 제조하는 과정을 도시한 단면도.
상기한 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치용 어레이 기판에서는 절연 기판 상에 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선, 그리고 게이트 배선 및 데이터 배선에 연결된 스위칭 소자인 박막 트랜지스터가 형성되어 있다. 다음, 투명 도전 물질로 이루어지고, 게이트 배선과 연결되어 있는 캐패시터 전극이 형성되어 있으며, 보호층이 캐패시터 전극을 덮고 있다. 보호층 상부의 화소 영역에는 투명 도전 물질로 이루어지고 박막 트랜지스터와 연결되며, 캐패시터 전극과 중첩하는 화소 전극이 형성되어 있다.
여기서, 캐패시터 전극은 인듐-틴-옥사이드와 인듐-징크-옥사이드 중의 어느 하나로 이루어질 수 있다.
본 발명에서 보호층은 캐패시터 전극 및 게이트 배선의 일부를 드러내는 콘택홀을 포함하며, 콘택홀 상부에 캐패시터 전극 및 게이트 배선과 접촉하는 도전 패턴을 더 포함할 수도 있다.
또한, 도전 패턴은 화소 전극과 같은 물질로 이루어질 수도 있다.
본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법에서는 기판을 구비하여 기판 상에 게이트 배선 및 게이트 전극을 형성하고, 게이트 배선 및 게이트 전극 상부에 게이트 절연막을 형성한다. 이어, 게이트 절연막 상에 투명 도전 물질로 이루어진 캐패시터 전극을 형성하고, 게이트 전극 상부의 게이트 절연막 상에 액티브층 및 오믹 콘택층을 형성한 후, 오믹 콘택층 상부에 소스 및 드레인 전극과 데이터 배선을 형성한다. 다음, 데이터 배선 및 캐패시터 전극 상부에, 드레인 전극을 드러내는 제 1 콘택홀과 캐패시터 전극 및 게이트 배선을 드러내는 제 2 콘택홀을 가지는 보호층을 형성한다. 그 위에 투명 도전 물질로 이루어지고 제 1 콘택홀을 통해 드레인 전극과 연결되며, 캐패시터 전극과 중첩하는 화소 전극 및 제 2 콘택홀을 통해 캐패시터 전극과 게이트 배선에 연결되는 도전 패턴을 형성한다.
여기서, 캐패시터 전극을 형성하는 단계는 액티층을 형성하는 단계 이전에 이루어질 수 있으며, 또는 오믹 콘택층을 형성하는 단계 다음에 이루어지거나 데이터 배선을 형성하는 단계 다음에 이루어질 수도 있다.
이와 같이, 본 발명에서는 캐패시터 전극을 투명 도전 물질로 형성하여 캐패시터 전극의 면적을 크게 할 수 있으므로, 스토리지 캐패시터의 용량을 증가시키면서 개구율이 저하되는 것을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판 및 그 제조 방법에 대하여 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판의 평면도이고, 도 4는 도 3에서 Ⅳ-Ⅳ선을 따라 자른 단면도이다.
도 3 및 도 4에 도시한 바와 같이, 투명한 절연 기판(110) 위에 금속과 같은물질로 이루어진 가로 방향의 게이트 배선(121)과 게이트 배선(121)에 연결된 게이트 전극(122)이 형성되어 있다. 여기서는 게이트 전극(122)이 게이트 배선(121)의 분지로 이루어져 있으나, 게이트 전극(122)은 게이트 배선(121)의 일부로 이루어질 수도 있다.
게이트 배선(121) 및 게이트 전극(122)의 상부에는 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2)으로 이루어진 게이트 절연막(130)이 형성되어 있다.
게이트 절연막(130) 위에는 투명 도전 물질로 이루어지고, 게이트 배선(121)과 일부 중첩하는 캐패시터 전극(200)이 형성되어 있다. 도시한 바와 같이, 캐패시터 전극(200)의 우측 상단은 게이트 배선(121) 상에 위치하는데, "ㄴ"자 형으로 이루어질 수 있다.
한편, 게이트 전극(122) 상부의 게이트 절연막(130) 위에는 비정질 실리콘으로 이루어진 액티브층(141)과 불순물이 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(151, 152)이 순차적으로 형성되어 있다.
다음, 오믹 콘택층(151, 152) 상부에는 금속과 같은 도전 물질로 이루어진 데이터 배선(161)과 소스 및 드레인 전극(162, 163)이 형성되어 있다. 데이터 배선(161)은 세로 방향으로 연장되어 게이트 배선(121)과 교차함으로써 화소 영역을 정의하고, 소스 및 드레인 전극(162, 163)은 게이트 전극(122)을 중심으로 마주 대하고 있으며 게이트 전극(122)과 함께 박막 트랜지스터를 이룬다.
데이터 배선(161)과 소스 및 드레인 전극(162, 163), 그리고 캐패시터전극(200) 상부에는 보호층(170)이 형성되어 있고, 보호층(170)은 드레인 전극(163) 및 캐패시터 전극(200)을 각각 드러내는 제 1 및 제 2 콘택홀(171, 172)을 가진다. 이때, 제 2 콘택홀(172)은 캐패시터 전극(200)의 우측 상단에 위치하며, 하부의 게이트 절연막(130)도 패터닝되어 캐패시터 전극(200)뿐만 아니라 게이트 배선(121)의 일부도 드러낸다.
보호층(170) 상부에는 투명 도전 물질로 이루어진 화소 전극(181) 및 도전 패턴(182)이 형성되어 있다. 화소 전극(181)은 화소 영역에 위치하며 게이트 배선(121)과 일부 중첩하고, 제 1 콘택홀(171)을 통해 드레인 전극(163)과 연결되어 있으며, 캐패시터 전극(200)의 우측 상단을 일부 드러낸다. 도전 패턴(182)은 제 2 콘택홀(172) 상에 위치하여 제 2 콘택홀(172)을 통해 캐패시터 전극(200) 및 게이트 배선(121)과 접촉함으로써, 게이트 배선(121)의 신호가 캐패시터 전극(200)에 전달되도록 한다.
이와 같이, 본 발명에서는 캐패시터 전극을 투명 도전 물질로 형성하고, 게이트 배선의 신호가 캐패시터 전극에 전달되도록 하여, 캐패시터 전극과 화소 전극으로 스토리지 캐패시터를 형성한다. 이때, 캐패시터 전극이 투명하기 때문에 캐패시터 전극의 면적을 넓게 형성할 수 있으므로, 본 발명에서는 대용량의 스토리지 캐패시터를 형성하면서, 개구율이 저하되는 것을 방지할 수 있다.
도 5a 내지 도 5f는 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법을 도시한 단면도로서, 도 3에서 Ⅳ-Ⅳ선을 따라 자른 단면에 해당한다.
도 5a에 도시한 바와 같이, 유리와 같이 투명한 절연 기판(110) 상에 금속과같은 물질로 게이트 배선(121) 및 게이트 전극(122)을 형성한다.
최근 액정 표시 장치의 대면적화 및 고해상도화가 요구됨에 따라 배선의 길이는 길어지고 폭은 짧아지므로 배선의 신호지연이 발생할 수 있다. 특히, 게이트 배선을 스토리지 캐패시터와 연결할 경우, 이에 따른 신호지연이 발생하여 화질이 저하될 수 있으므로, 게이트 배선(122)을 구리(Cu)와 같이 비교적 비저항이 작은 물질로 형성하여 이를 방지하는 것이 좋다. 이와 같이, 저저항 물질로 배선을 형성하여 배선의 폭을 감소시킬 경우, 화소의 면적이 넓어지므로 스토리지 캐패시터의 면적을 충분히 크게 하여 캐패시터의 충전용량을 향상시킬 수 있다.
이어, 도 5b에 도시한 바와 같이 실리콘 질화막이나 실리콘 산화막과 같은 물질을 증착하여 게이트 절연막(130)을 형성하고, 그 위에 투명 도전 물질로 캐패시터 전극(200)을 형성한다. 캐패시터 전극(200)은 화소 전극 물질로 이용되는 인듐-틴-옥사이드(indium-tin-oxide ; ITO)나 인듐-징크-옥사이드(indium-zinc-oxide ; IZO)와 같은 투명 도전 물질로 이루어질 수 있으며, 게이트 배선(121)과 일부 중첩한다.
다음, 도 5c에 도시한 바와 같이 비정질 실리콘 및 불순물이 도핑된 비정질 실리콘을 순차적으로 증착하고 패터닝하여 게이트 전극(122) 상부에 액티브층(141) 및 불순물 반도체층(153)을 형성한다.
다음, 도 5d에 도시한 바와 같이 금속과 같은 물질로 데이터 배선(도시하지 않음)과 소스 및 드레인 전극(162, 163)을 형성한다. 이어, 소스 및 드레인 전극(162, 163) 사이의 드러난 불순물 반도체층(153)을 식각하여 오믹 콘택층(151,152)을 완성한다.
다음, 도 5e에 도시한 바와 같이 실리콘 질화막이나 실리콘 산화막 또는 유기절연막을 증착하여 보호층(170)을 형성하고, 하부의 게이트 절연막(130)과 함께 패터닝하여 드레인 전극(163)을 일부 드러내는 제 1 콘택홀(171)과 캐패시터 전극(200)의 우측 상단 및 게이트 배선(121)을 일부 드러내는 제 2 콘택홀(172)을 형성한다.
이어, 도 5f에 도시한 바와 같이 ITO나 IZO와 같은 투명 도전 물질을 증착하고 패터닝하여 화소 전극(181) 및 도전 패턴(182)을 형성한다. 여기서, 화소 전극(181)은 제 1 콘택홀(171)을 통해 드레인 전극(163)과 연결되고, 게이트 배선(121)과 중첩하며 캐패시터 전극(200)의 우측 상단을 일부 드러낸다. 한편, 도전 패턴(182)은 제 2 콘택홀(172)을 통해 캐패시터 전극(200) 및 게이트 배선(121)과 연결되어 있어, 게이트 배선(121)의 신호가 캐패시터 전극(200)에 전달되도록 하며, 캐패시터 전극(200)이 화소 전극(181)과 스토리지 캐패시터를 형성한다.
이와 같이, 본 발명에서는 캐패시터 전극을 투명 도전 물질로 사용하므로 캐패시터 전극을 화소 영역에 대면적으로 형성하여 캐패시터의 축전용량을 증가시키면서도, 개구율이 저하되는 것을 방지할 수 있다.
본 발명에서는 게이트 절연막을 증착한 다음 캐패시터 전극을 형성하고, 이후 액티브층과 소스 및 드레인 전극을 형성하는데, 캐패시터 전극보다 액티브층과 소스 및 드레인 전극을 먼저 형성할 수도 있다, 즉, 게이트 절연막을 증착한 다음, 액티브층과 소스 및 드레인 전극을 차례로 형성하고, 투명 도전 물질로 캐패시터전극을 형성할 수도 있다. 또는, 게이트 절연막을 증착한 다음, 액티브층을 형성하고 캐패시터 전극을 형성한 후, 소스 및 드레인 전극을 형성할 수도 있다.
본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
본 발명에 따른 액정 표시 장치용 어레이 기판에서는 스토리지 캐패시터의 전극을 투명한 도전 물질로 형성하여 캐패시터의 축전용량을 증가시키면서도 개구율이 저하되는 것을 방지할 수 있다.
또한, 스토리지 캐패시터의 용량이 증가되므로 전압 강하를 감소시켜 화질을 향상시킬 수도 있다.

Claims (18)

  1. 절연기판;
    상기 절연 기판 상에 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선;
    상기 게이트 배선 및 데이터 배선에 연결된 스위칭 소자인 박막 트랜지스터;
    투명 도전 물질로 이루어지고, 상기 게이트 배선과 연결되어 있는 캐패시터 전극;
    상기 캐패시터 전극과, 데이터배선을 덮고 있는 보호층;
    상기 보호층 상부의 화소 영역에 투명 도전 물질로 이루어지고 상기 박막 트랜지스터와 연결되며, 상기 캐패시터 전극과 중첩하는 화소 전극
    을 포함하는 액정 표시 장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 캐패시터 전극은 인듐-틴-옥사이드와 인듐-징크-옥사이드 중의 어느 하나로 이루어진 액정 표시 장치용 어레이 기판.
  3. 제 1 항에 있어서,
    상기 보호층은 상기 캐패시터 전극 및 상기 게이트 배선의 일부를 드러내는 콘택홀을 포함하며, 상기 콘택홀 상부에 상기 캐패시터 전극 및 상기 게이트 배선과 접촉하는 도전 패턴을 더 포함하는 액정 표시 장치용 어레이 기판.
  4. 제 3 항에 있어서,
    상기 도전 패턴은 상기 화소 전극과 같은 물질로 이루어진 액정 표시 장치용 어레이 기판.
  5. 기판을 구비하는 단계;
    상기 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계;
    상기 게이트 배선 및 게이트 전극 상부에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 투명 도전 물질로 이루어진 캐패시터 전극을 형성하는 단계;
    상기 게이트 전극 상부의 상기 게이트 절연막 상에 액티브층 및 오믹 콘택층을 형성하는 단계
    상기 오믹 콘택층 상부에 소스 및 드레인 전극과 데이터 배선을 형성하는 단계;
    상기 데이터 배선 및 상기 캐패시터 전극 상부에, 상기 드레인 전극을 드러내는 제 1 콘택홀과 상기 캐패시터 전극 및 상기 게이트 배선을 드러내는 제 2 콘택홀을 가지는 보호층을 형성하는 단계;
    상기 보호층 상부에 투명 도전 물질로 이루어지고 상기 제 1 콘택홀을 통해 상기 드레인 전극과 연결되며, 상기 캐패시터 전극과 중첩하는 화소 전극 및 상기 제 2 콘택홀을 통해 상기 캐패시터 전극과 상기 게이트 배선에 연결되는 도전 패턴을 형성하는 단계
    를 포함하는 액정 표시 장치용 어레이 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 캐패시터 전극을 형성하는 단계는 상기 액티층을 형성하는 단계 이전에 이루어지는 액정 표시 장치용 어레이 기판의 제조 방법.
  7. 제 5 항에 있어서,
    상기 캐패시터 전극을 형성하는 단계는 상기 오믹 콘택층을 형성하는 단계 다음에 이루어지는 액정 표시 장치용 어레이 기판의 제조 방법.
  8. 제 5 항에 있어서,
    상기 캐패시터 전극을 형성하는 단계는 상기 데이터 배선을 형성하는 단계 다음에 이루어지는 액정 표시 장치용 어레이 기판의 제조 방법.
  9. 절연 기판;
    상기 절연 기판 상에서 게이트 절연막이 개재된 상태에서 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선;
    상기 게이트 배선과 중첩되게 일정 면적으로 화소 영역에 형성되며, 투명 도전성 물질로 이루어진 캐패시터 전극;
    상기 게이트 배선 및 데이터 배선의 교차 지점에, 게이트 전극, 소스 전극, 드레인 전극으로 이루어진 박막트랜지스터;
    상기 박막트랜지스터 및 캐패시터 전극을 덮는 영역에 형성되며, 상기 드레인 전극을 일부 노출시키는 제 1 콘택홀과, 상기 게이트 배선 및 캐패시터 전극을 공통으로 일부 노출시키는 제 2 콘택홀을 가지는 보호층;
    상기 보호층 상부에 투명도전성 물질로 이루어지는, 상기 제 1 콘택홀을 통해 드레인 전극과 연결되며 상기 게이트 배선 및 캐패시터 전극과 일정간격 중첩되는 화소 전극, 상기 제 2 콘택홀을 통해 게이트 배선과 캐패시터 전극을 연결시키는 도전 패턴
    을 포함하는 액정 표시 장치용 어레이 기판.
  10. 제 9 항에 있어서,
    상기 캐패시터 전극은 인듐-틴-옥사이드와 인듐-징크-옥사이드 중의 어느 하나로 이루어진 액정 표시 장치용 어레이 기판.
  11. 제 9 항에 있어서,
    상기 도전 패턴은 상기 화소 전극과 동일 공정에서 이루어지는 액정 표시 장치용 어레이 기판.
  12. 절연기판 상에 가로 방향으로, 게이트 전극을 가지는 게이트 배선을 형성하는 단계;
    상기 게이트 배선 및 게이트 전극 상부에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상의 게이트 배선과 일부 중첩되게 제 1 영역에 투명 도전성 물질로 이루어진 캐패시터 전극을 형성하는 단계;
    상기 게이트 배선과 교차되는 세로 방향으로 소스 전극을 가지는 데이터 배선과, 상기 소스 전극과 이격되게 위치하는 드레인 전극을 형성하는 단계;
    상기 게이트 전극, 소스 전극, 드레인 전극은 박막트랜지스터를 이루고, 상기 게이트 배선과 데이터 배선의 교차 영역은 상기 제 1 영역을 포함하는 화소 영역을 이루며, 상기 박막트랜지스터 및 캐패시터 전극을 덮는 영역에, 상기 드레인 전극을 일부 노출시키는 제 1 콘택홀과, 상기 게이트 배선 및 캐패시터 전극을 공통으로 일부 노출시키는 제 2 콘택홀을 가지는 보호층을 형성하는 단계;
    상기 보호층 상부에 투명 도전성 물질로 이루어지며, 상기 제 1 콘택홀을 통해 상기 드레인 전극과 연결되며 상기 게이트 배선 및 캐패시터 전극과 중첩되게 위치하는 화소 전극과, 상기 제 2 콘택홀을 통해 상기 게이트 배선과 캐패시터 전극을 연결시키는 도전 패턴을 형성하는 단계
    를 포함하는 액정 표시 장치용 어레이 기판의 제조 방법.
  13. 제 12 항에 있어서,
    상기 박막트랜지스터를 이루는 단계에서는, 액티브층 및 오믹콘택층을 형성하는 단계를 추가로 포함하는 액정 표시 장치용 어레이 기판의 제조 방법.
  14. 제 13 항에 있어서,
    상기 캐패시터 전극을 형성하는 단계는 상기 액티브층을 형성하는 단계 이전에 이루어지는 액정 표시 장치용 어레이 기판의 제조 방법.
  15. 제 13 항에 있어서,
    상기 캐패시터 전극을 형성하는 단계는 상기 오믹 콘택층을 형성하는 단계 다음에 이루어지는 액정 표시 장치용 어레이 기판의 제조 방법.
  16. 제 12 항에 있어서,
    상기 캐패시터 전극을 형성하는 단계는 상기 데이터 배선을 형성하는 단계 다음에 이루어지는 액정 표시 장치용 어레이 기판의 제조 방법.
  17. 제 12 항에 있어서,
    상기 도전 패턴은, 상기 캐패시터 전극과 측면 접촉방식으로 연결되는 액정 표시 장치용 어레이 기판의 제조 방법.
  18. 제 12 항에 있어서,
    상기 게이트 절연막은, 상기 제 2 콘택홀과 대응된 위치의 콘택홀을 가지는 액정 표시 장치용 어레이 기판의 제조 방법.
KR10-2001-0009907A 2001-02-27 2001-02-27 액정 표시 장치용 어레이 기판 및 그의 제조 방법 Expired - Fee Related KR100397672B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0009907A KR100397672B1 (ko) 2001-02-27 2001-02-27 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0009907A KR100397672B1 (ko) 2001-02-27 2001-02-27 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020069624A KR20020069624A (ko) 2002-09-05
KR100397672B1 true KR100397672B1 (ko) 2003-09-13

Family

ID=27695658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0009907A Expired - Fee Related KR100397672B1 (ko) 2001-02-27 2001-02-27 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100397672B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128929B1 (ko) 2019-09-23 2020-07-01 이영진 도토리 껍질을 이용한 지압판

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219041B1 (ko) * 2005-07-07 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004372A (ko) * 1998-06-30 2000-01-25 김영환 박막 트랜지스터 액정표시소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004372A (ko) * 1998-06-30 2000-01-25 김영환 박막 트랜지스터 액정표시소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128929B1 (ko) 2019-09-23 2020-07-01 이영진 도토리 껍질을 이용한 지압판

Also Published As

Publication number Publication date
KR20020069624A (ko) 2002-09-05

Similar Documents

Publication Publication Date Title
US7499114B2 (en) Liquid crystal display device having touch screen function and method of fabricating the same
US7880851B2 (en) Array substrate for a liquid crystal display device with thin film transistor having two drain electrode patterns and manufacturing method of the same
US7345716B2 (en) Array substrate with driving TFT and synchronization adjusting TFT
KR100247628B1 (ko) 액정 표시 소자 및 그 제조방법
KR20040024666A (ko) 액정 표시 장치 및 이의 제조방법
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
US20070024770A1 (en) Liquid crystal display device and method of fabricating the same
KR100474529B1 (ko) 반사형액정표시장치및그제조방법
US7973865B2 (en) Thin film transistor display plate and liquid crystal display having the same
KR100348995B1 (ko) 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자
KR101163622B1 (ko) 박막 트랜지스터 표시판
JPH10213812A (ja) アクティブマトリクス型液晶表示装置
US6356319B1 (en) Liquid crystal display device and method of manufacturing the same
KR20050031478A (ko) Ｏｃｂ 모드 액정 표시 장치
KR100493380B1 (ko) 액정표시장치의 제조방법
KR100397672B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
US20020047948A1 (en) Array substrate for a liquid crystal display and method for fabricating thereof
KR100413512B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100635945B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP3206597B2 (ja) アクティブマトリクス基板
KR100729777B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020049377A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100878276B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010227

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20021031

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20030630

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20021031

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20030721

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20030630

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20030828

Appeal identifier: 2003101002839

Request date: 20030721

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20030721

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20030721

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20021230

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20030828

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20030825

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030829

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030901

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060629

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20070702

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20080701

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20090622

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20100621

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20110615

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20120628

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20130619

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20140630

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20150728

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20160712

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20170713

Start annual number: 15

End annual number: 15

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200609