KR100729777B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

Abstract

절연 기판 위에 제1 및 제2 게이트선과 제1 및 제2 게이트 전극, 제1 및 제2 게이트 패드를 포함하는 게이트 배선과 유지 전극이 형성되어 있고 그 위에 게이트 절연막이 형성되어 있다. 제1 및 제2 게이트 전극 상부의 게이트 절연막 위에는 각각 제1 및 제2 반도체층이 형성되어 있으며, 그 위에 제1 및 제2 데이터선과 제1 및 제2 소스 전극, 이들과 각각 마주하는 제1 및 제2 분지를 갖는 드레인 전극, 제1 및 제2 데이터 패드를 포함하는 데이터 배선이 형성되어 있다. 데이터 배선 위에 드레인 전극과 제1 및 제2 게이트 패드, 제1 및 제2 데이터 패드를 각각 드러내는 접촉 구멍을 갖는 보호막이 형성되어 있다. 보호막 위에 화소 전극과 제1 및 제2 보조 게이트 패드, 제1 및 제2 보조 데이터 패드가 형성되어 있다. 여기서, 제1 게이트 전극, 제1 소스 전극, 드레인 전극의 제1 분지 및 제1 반도체층은 제1 박막 트랜지스터를 이루며, 제2 게이트 전극, 제2 소스 전극, 드레인 전극의 제2 분지 및 제2 반도체층은 제2 박막 트랜지스터를 이루며, 제1 박막 트랜지스터를 통해 화상 신호보다 높은 전압의 신호를 인가하고 제2 박막 트랜지스터를 통해 화상 신호를 인가하여 응답 속도를 향상시킬 수 있다.

박막 트랜지스터, 화상 신호, 응답 속도

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법{a thin film transistor array panel for a liquid crystal display and a manufacturing method thereof}

도 1은 본 발명의 실시예에 따른 액정 표시 장치를 개략적으로 도시한 배치도이고,

도 2는 도 1에서 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고,

도 3a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,

도 3b는 도 3a에서 Ⅲb-Ⅲb 선을 따라 잘라 도시한 단면도이고,

도 4a는 도 3a 다음 단계에서의 배치도이고,

도 4b는 도 4a에서 Ⅳb-Ⅳb선을 따라 잘라 도시한 단면도이고,

도 5a는 도 4a 다음 단계에서의 배치도이고,

도 5b는 도 5a에서 Ⅴb-Ⅴb선을 따라 잘라 도시한 단면도이고,

도 6a는 도 5a 다음 단계에서의 배치도이고,

도 6b는 도 6a에서 Ⅵb-Ⅵb 선을 따라 잘라 도시한 단면도이다.

본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전기장을 생성하는 다수의 전극이 형성되어 있는 두 장의 기판과 두 기판 사이의 액정층, 각각의 기판의 바깥 면에 부착되어 빛을 편광시키는 두 장의 편광판으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.

액정 표시 장치의 한 기판에는 박막 트랜지스터가 형성되어 있는데, 이는 전극에 인가되는 전압을 스위칭하는 역할을 한다. 박막 트랜지스터가 형성되는 기판에는 다수의 신호선, 즉 다수의 게이트선 및 데이터선이 각각 행과 열 방향으로 형성되어 있다. 게이트선과 데이터선의 교차로 정의되는 화소 영역에는 화소 전극이 형성되어 있으며, 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 제어하여 화소 전극으로 내보낸다.

이 박막 트랜지스터 기판과 마주하는 기판에는 화소 전극에 대응하는 색 필터와 그 외의 영역에 대응하는 블랙 매트릭스가 형성되어 있으며, 박막 트랜지스터 기판의 화소 전극과 함께 전기장을 생성하는 공통 전극이 형성되어 있다.

이러한 액정 표시 장치는 소형의 모니터를 갖는 휴대용 기기에서부터 컴퓨터의 모니터, 텔레비전 등에 적용되고 있는데, 40 인치 이상의 대화면을 갖는 텔레비젼 등에 적용하는데 있어서는 응답 속도가 느려지고 화소 전극의 충전(charging) 마진이 줄어드는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 응답 속도를 향상시키는 것이다.

이러한 과제를 달성하기 위하여 본 발명에서는 하나의 화소 영역에 두 개의 박막 트랜지스터를 형성한다.

본 발명에 따르면, 절연 기판 위에 제1 게이트선이 형성되어 있고 제1 게이트선과 평행하게 제2 게이트선이 형성되어 있다. 제1 게이트선과 절연되어 교차하는 제1 데이터선이 형성되어 있고, 제2 게이트선과 절연되어 교차하며 제1 데이터선과 평행하게 제2 데이터선이 형성되어 있다. 제1 및 제2 게이트선과 제1 및 제2 데이터선이 교차하여 이루는 화소 영역에는 화소 전극이 형성되어 있다. 제1 게이트선과 제1 데이터선 및 화소 전극과 전기적으로 연결되어 있는 제1 박막 트랜지스터가 형성되어 있고, 제2 게이트선과 제2 데이터선 및 화소 전극과 전기적으로 연결되어 있는 제2 박막 트랜지스터가 형성되어 있다.

여기서, 제1 및 제2 박막 트랜지스터의 드레인 전극은 서로 연결되어 있고, 제1 및 제2 게이트선과 평행하게 동일한 층으로 유지 배선이 더 형성되어 있을 수 있다.

한편, 제1 및 제2 게이트선에 각각 연결되어 있는 제1 및 제2 게이트 패드와 제1 및 제2 데이터선에 각각 연결되어 있는 제1 및 제2 데이터 패드가 더 형성되어 있을 수 있다. 이때, 화소 전극과 동일한 층으로 제1 및 제2 게이트 패드와 각각 연결되는 제1 및 제2 보조 게이트 패드와 제1 및 제2 데이터 패드와 각각 연결되는 제1 및 제2 보조 데이터 패드가 더 형성되어 있을 수도 있다.

이러한 액정 표시 장치용 박막 트랜지스터 기판에 따르면, 절연 기판 위에 제1 게이트선과 제1 게이트선의 일부인 제1 게이트 전극, 제1 게이트선과 평행한 제2 게이트선, 제2 게이트선의 일부인 제2 게이트 전극을 포함하는 게이트 배선이 형성되어 있다. 게이트 배선은 게이트 절연막으로 덮여 있고, 제1 및 제2 게이트 전극 상부의 게이트 절연막 위에는 각각 제1 및 제2 반도체층이 형성되어 있다. 게이트 절연막과 제1 및 제2 반도체층 위에는 제1 데이터선과 제1 데이터선의 일부인 제1 소스 전극, 제1 데이터선과 평행한 제2 데이터선, 제2 데이터선의 일부인 제2 소스 전극, 제1 및 제2 게이트 전극을 중심으로 제1 및 제2 소스 전극과 각각 마주하는 제1 및 제2 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 그 위에 제1 및 제2 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막이 형성되어 있고, 제1 접촉 구멍을 통해 제1 및 제2 드레인 전극과 연결되는 화소 전극이 형성되어 있으며, 제1 및 제2 드레인 전극은 서로 연결되어 있다.

여기서, 게이트 배선과 동일한 층으로 유지 배선이 더 형성되어 있을 수도 있다.

한편, 게이트 배선은 제1 및 제2 게이트선에 각각 연결되어 있는 제1 및 제2 게이트 패드를 더 포함하고 데이터 배선은 제1 및 제2 데이터선에 각각 연결되어 있는 제1 및 제2 데이터 패드를 더 포함할 수 있다. 이때, 보호막 및 게이트 절연 막은 제1 및 제2 게이트 패드를 각각 드러내는 제2 및 제3 접촉 구멍과 제1 및 제2 데이터 패드를 각각 드러내는 제4 및 제5 접촉 구멍을 가지고 있으며, 제2 및 제3 접촉 구멍을 통해 각각 제1 및 제2 게이트 패드와 연결되며 화소 전극과 동일한 층으로 형성되어 있는 제1 및 제2 보조 게이트 패드와 제4 및 제5 접촉 구멍을 통해 각각 제1 및 제2 데이터 패드와 연결되며 화소 전극과 동일한 층으로 형성되어 있는 제1 및 제2 보조 데이터 패드를 더 포함할 수도 있다.

또한, 제1 반도체층 위에 제1 게이트 전극을 중심으로 분리되어 있는 제1 및 제2 저항성 접촉층과 제2 반도체층 위에 제2 게이트 전극을 중심으로 분리되어 있는 제3 및 제4 저항성 접촉층이 더 형성되어 있을 수도 있다.

이러한 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 먼저, 절연 기판 위에 제1 게이트선과 제1 게이트선의 일부인 제1 게이트 전극, 제1 게이트선과 평행한 제2 게이트선, 제2 게이트선의 일부인 제2 게이트 전극을 포함하는 게이트 배선을 형성한다. 다음, 게이트 절연막을 형성하고, 제1 및 제2 반도체층을 형성한다. 다음, 제1 데이터선과 제1 데이터선의 일부인 제1 소스 전극, 제1 데이터선과 평행한 제2 데이터선, 제2 데이터선의 일부인 제2 소스 전극, 제1 및 제2 소스 전극과 각각 마주하는 제1 및 제2 분지를 갖는 드레인 전극을 포함하는 데이터 배선을 형성한다. 다음, 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막을 형성한 후, 제1 접촉 구멍을 통해 드레인 전극과 연결되는 화소 전극을 형성한다.

여기서, 드레인 전극 하부에 게이트 배선과 동일한 층으로 유지 배선을 더 형성할 수 있다.

한편, 게이트 배선은 제1 및 제2 게이트선에 각각 연결되어 있는 제1 및 제2 게이트 패드를 더 포함하고 데이터 배선은 제1 및 제2 데이터선에 각각 연결되어 있는 제1 및 제2 데이터 패드를 더 포함하며, 보호막 및 게이트 절연막은 제1 및 제2 게이트 패드를 각각 드러내는 제2 및 제3 접촉 구멍과 제1 및 제2 데이터 패드를 각각 드러내는 제4 및 제5 접촉 구멍을 가지고 있으며, 제2 및 제3 접촉 구멍을 통해 각각 제1 및 제2 게이트 패드와 연결되며 화소 전극과 동일한 층으로 제1 및 제2 보조 게이트 패드를 형성하고, 제4 및 제5 접촉 구멍을 통해 각각 제1 및 제2 데이터 패드와 연결되며 화소 전극과 동일한 층으로 제1 및 제2 보조 데이터 패드를 형성할 수도 있다.

또한, 제1 반도체층 위에 제1 게이트 전극을 중심으로 분리되어 있는 제1 및 제2 저항성 접촉층과 제2 반도체층 위에 제2 게이트 전극을 중심으로 분리되어 있는 제3 및 제4 저항성 접촉층을 더 형성할 수도 있다.

이러한 본 발명에서는 하나의 화소 영역에 게이트 배선과 데이터 배선을 이중으로 형성하고 두 개의 박막 트랜지스터를 형성하여 하나의 박막 트랜지스터를 통해 화소 전극에 화소 전압보다 높은 전압의 신호를 인가하여 응답 속도를 향상시킬 수 있다.

그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.

먼저, 도 1 내지 도 2를 참조하여 본 발명의 실시예에 따른 액정 표시 장치 용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.

도 1은 본 발명의 실시예에 따른 액정 표시 장치를 개략적으로 도시한 배치도이고, 도 2는 도 1에서 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.

도 1 및 도 2에서와 같이, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐 합금(MoW), 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 이루어진 게이트 배선(21, 22, 23, 24, 25, 26) 및 유지 전극(27)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 제1 및 제2 게이트선(21, 22), 제1 게이트선(21)과 제2 게이트선(22)의 각각의 일부인 제1 및 제2 게이트 전극(23, 24), 제1 및 제2 게이트선(21, 22)의 끝에 각각 연결되어 외부로부터 게이트 신호를 인가받는 제1 및 제2 게이트 패드(25, 26)를 포함한다. 유지 전극(27)은 제1 및 제2 게이트선(21)과 평행하게 화소 영역을 가로질러 형성되어 있으며, 후술할 드레인 전극(67)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다.

게이트 배선(21, 22, 23, 24, 25, 26) 및 유지 전극(27)은 단일층으로 형성될 수도 있지만, 이중층 이상으로 형성될 수도 있다. 이때, 한 층은 저항이 작은 물질로 하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하며, 그 예로 크롬과 알루미늄의 이중층 또는 알루미늄과 몰리브덴의 이중층을 들 수 있다.

게이트 배선(21, 22, 23, 24, 25, 26) 및 유지 전극(27)은 질화규소 따위로 이루어진 게이트 절연막(30)으로 덮여 있다.

제1 및 제2 게이트 전극(23, 24) 상부의 게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어진 제1 및 제2 반도체층(41, 42)이 각각 형성되어 있으며, 제1 및 제2 반도체층(41, 42) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질 규소 따위의 반도체로 이루어진 저항성 접촉층(53, 54, 55, 56)이 형성되어 있다. 이때, 저항성 접촉층(53, 55)은 제1 게이트 전극(23)을 중심으로 양쪽으로 분리되어 있고, 저항성 접촉층(54, 56)은 제2 게이트 전극(24)을 중심으로 양쪽으로 분리되어 있다.

저항성 접촉층(53, 54, 55, 56) 및 게이트 절연막(30) 위에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 데이터 배선(61, 62, 63, 64, 67, 68, 69)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 제1 및 제2 데이터선(61, 62), 제1 및 제2 데이터선(61, 62)의 각각의 분지인 제1 및 제2 소스 전극(63, 64), 유지 전극(27) 위에 형성되어 있는 드레인 전극(67), 제1 및 제2 데이터선(61, 62)의 끝에 연결되어 있는 제1 및 제2 데이터 패드(68, 69)를 포함한다. 이때, 드레인 전극(67)의 일부이면서 드레인 전극(67)의 양쪽에 연결되어 있는 제1 및 제2 분지(65, 66)는 각각 제1 및 제2 게이트 전극(23, 24)을 중심으로 제1 및 제2 소스 전극(63, 64)과 마주하고 있다.

데이터 배선(61, 62, 63, 64, 67, 68 ,69)도 게이트 배선(21, 22, 23, 24, 25, 26)과 마찬가지로 단일층으로 형성될 수도 있지만 이중층 이상으로 형성될 수 있다.

데이터 배선(61, 62, 63, 64, 67, 68, 69), 제1 및 제2 반도체층(41, 42), 게이트 절연막(30) 위에는 질화규소 따위로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 게이트 절연막(30)과 함께 제1 및 제2 게이트 패드(25, 26)를 각각 드러내는 접촉 구멍(75, 76)을 가지고 있을 뿐만 아니라, 제1 및 제2 데이터 패드(68, 69)를 각각 드러내는 접촉 구멍(78, 79)과 드레인 전극(67)을 드러내는 접촉 구멍(77)을 가지고 있다.

보호막(70) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명 도전 물질 또는 반사율이 우수한 불투명 도전 물질로 이루어진 화소 전극(80), 제1 및 제2 보조 게이트 패드(85, 86), 제1 및 제2 보조 데이터 패드(88, 89)가 형성되어 있다.

화소 전극(80)은 접촉 구멍(77)을 통하여 드레인 전극(67)과 연결되어 있다. 제1 및 제2 보조 게이트 패드(85, 86)는 각각 접촉 구멍(75, 76)을 통해 제1 및 제2 게이트 패드(25, 26)와 연결되어 있으며, 제1 및 제2 보조 데이터 패드(88, 89)는 각각 접촉 구멍(78, 79)을 통해 데이터 패드(68, 69)와 연결되어 있으며, 이들은 패드(25, 26, 78, 79)와 외부 회로 장치와의 접착성을 보완하고 패드(25, 26, 78, 79)를 보호하는 역할을 한다.

이러한 구조를 갖는 박막 트랜지스터 기판에는 제1 게이트 전극(23)과 제1 소스 전극(63), 드레인 전극(67)의 제1 분지(65), 제1 반도체층(41)이 제1 박막 트랜지스터(TFT1)를 이루고 있으며, 제2 게이트 전극(24)과 제2 소스 전극(64), 드레인 전극(67)의 제2 분지(66), 제2 반도체층(42)이 제2 박막 트랜지스터(TFT2)를 이 루고 있다. 하나의 화소 영역에 대하여 두 개의 박막 트랜지스터(TFT1, TFT2)가 형성되어 있으며, 이때 드레인 전극(67)은 두 박막 트랜지스터의 공통 드레인 전극으로서 역할을 한다.

이러한 제1 박막 트랜지스터(TFT1)는 제1 게이트 패드(25) 및 제1 게이트선(21)으로부터 제1 게이트 신호를 인가받아 제1 반도체층(41)으로 전류가 흐를 수 있는 도전성 채널(channel)이 형성되는 온(on) 상태가 되고, 제2 박막 트랜지스터(TFT2)는 제2 게이트 패드(26) 및 제2 게이트선(22)으로부터 제2 게이트 신호를 인가받아 제2 반도체층(42)으로 전류가 흐를 수 있는 도전성 채널이 형성되는 온 상태가 된다. 이와 같이 박막 트랜지스터(TFT1, TFT2)가 온 상태가 되면, 화소 전극(80)은 제1 데이터 패드(68) 및 제1 데이터선(61)으로부터 인가되는 제1 데이터 신호와 제2 데이터 패드(69) 및 제2 데이터선(62)으로부터 인가되는 제2 데이터 신호를 함께 인가받을 수 있다.

이때, 제1 데이터 신호를 화상 신호인 제2 데이터 신호보다 높은 전압을 인가하여 응답 속도를 빠르게 한다.

하나의 화소 영역에 게이트선(21, 22)과 데이터선(61, 62)이 이중으로 형성되어 있어 개구율 감소가 있을 것으로 예상되나, 대화면의 경우 화소 영역의 크기가 커지므로 큰 영향을 미치지 않는다.

그러면, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 6b, 앞서의 도 1 및 도 2를 참조하여 설명한다.

먼저, 도 3a 및 도 3b에서와 같이 절연 기판(10) 위에 스퍼터링 따위의 방법 으로 게이트 배선용 도전체층을 1,000Å 내지 3,000Å의 두께로 증착하고 패터닝하여 게이트 배선(21, 22, 23, 24, 25, 26) 및 유지 전극(27)을 형성한다.

다음, 도 4a 및 도 4b에서와 같이 화학 기상 증착법 따위로 게이트 절연막(30), 반도체층 및 저항성 접촉층을 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å, 300Å 내지 600Å의 두께로 차례로 증착하고 상부의 두 층을 패터닝하여 제1 및 제2 반도체층(41, 42) 및 저항성 접촉층(51, 52)을 형성한다.

다음, 도 5a 및 도 5b에서와 같이 스퍼터링 따위의 방법으로 데이터 배선용 도전체층을 1,500Å 내지 3,000Å의 두께로 증착하고 패터닝하여 데이터 배선(61, 62, 63, 64, 67, 68, 69)을 형성한다. 다음, 제1 소스 전극(63)과 드레인 전극(67)의 제1 분지(65) 사이에 드러난 저항성 접촉층(51)을 제거하여 두 부분(53, 55)으로 분리하고, 제2 소스 전극(64)과 드레인 전극(67)의 제2 분지(66) 사이에 드러난 저항성 접촉층(52)을 제거하여 두 부분(54, 56)으로 분리한다.

다음, 도 6a 및 도 6b에서와 같이 화학 기상 증착법 또는 스핀 코팅 방법으로 보호막(70)을 3,000Å 이상의 두께로 증착하고 패터닝하여 접촉 구멍(75, 76, 77, 78, 79)을 형성한다.

다음, 도 1 및 도 2에서와 같이 스퍼터링 따위의 방법으로 투명 또는 불투명 도전 물질을 400Å 내지 500Å의 두께로 증착하고 패터닝하여 화소 전극(80), 제1 및 제2 보조 게이트 패드(85, 86), 제1 및 제2 보조 데이터 패드(88, 89)를 형성한다.

이와 같이 본 발명에서는 하나의 화소 영역에 게이트 배선과 데이터 배선을 이중으로 형성하고 두 개의 박막 트랜지스터를 형성하여 하나의 박막 트랜지스터를 통해 화소 전극에 데이터 신호를 인가하여 응답 속도를 향상시킬 수 있다.

Claims (14)

1. 절연 기판,

   상기 기판 위에 형성되어 있는 제1 게이트선,

   상기 제1 게이트선과 평행하게 형성되어 있는 제2 게이트선,

   상기 제1 및 제2 게이트선과 평행하게 동일한 층으로 형성되어 있는 유지 배선,

   상기 제1 게이트선과 절연되어 교차하는 제1 데이터선,

   상기 제2 게이트선과 절연되어 교차하며 상기 제1 데이터선과 평행하게 형성되어 있는 제2 데이터선,

   상기 제1 및 제2 게이트선과 상기 제1 및 제2 데이터선이 교차하여 이루는 화소 영역에 형성되어 있는 화소 전극,

   상기 제1 게이트선과 상기 제1 데이터선 및 상기 화소 전극과 전기적으로 연결되어 있는 제1 박막 트랜지스터,

   상기 제2 게이트선과 상기 제2 데이터선 및 상기 화소 전극과 전기적으로 연결되어 있는 제2 박막 트랜지스터

   를 포함하며,

   상기 제1 및 제2 박막 트랜지스터는 서로 연결되어 있는 드레인 전극을 포함하며, 상기 드레인 전극은 상기 유지 배선의 적어도 일부와 중첩되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
2. 삭제
3. 삭제
4. 제1항에서,

   상기 제1 및 제2 게이트선에 각각 연결되어 있는 제1 및 제2 게이트 패드와 상기 제1 및 제2 데이터선에 각각 연결되어 있는 제1 및 제2 데이터 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
5. 제4항에서,

   상기 화소 전극과 동일한 층으로 형성되어 있으며, 상기 제1 및 제2 게이트 패드와 각각 연결되는 제1 및 제2 보조 게이트 패드와 상기 제1 및 제2 데이터 패드와 각각 연결되는 제1 및 제2 보조 데이터 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
6. 절연 기판,

   상기 기판 위에 형성되어 있는 제1 게이트선과 상기 제1 게이트선의 일부인 제1 게이트 전극, 상기 제1 게이트선과 평행하게 형성되어 있는 제2 게이트선, 상기 제2 게이트선의 일부인 제2 게이트 전극을 포함하는 게이트 배선,

   상기 게이트 배선과 동일한 층으로 형성되어 있는 유지 배선,

   상기 게이트 배선을 덮고 있는 게이트 절연막,

   상기 제1 및 제2 게이트 전극 상부의 상기 게이트 절연막 위에 각각 형성되어 있는 제1 및 제2 반도체층,

   상기 게이트 절연막과 상기 제1 및 제2 반도체층 위에 형성되어 있는 제1 데이터선과 상기 제1 데이터선의 일부인 제1 소스 전극, 상기 제1 데이터선과 평행하게 형성되어 있는 제2 데이터선, 상기 제2 데이터선의 일부인 제2 소스 전극, 상기 제1 및 제2 게이트 전극을 중심으로 상기 제1 및 제2 소스 전극과 각각 마주하는 제1 및 제2 드레인 전극을 포함하는 데이터 배선,

   상기 제1 및 제2 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막,

   상기 제1 접촉 구멍을 통해 상기 제1 및 제2 드레인 전극과 연결되는 화소 전극

   을 포함하며,

   상기 제1 및 제2 드레인 전극은 서로 연결되어 있으며, 상기 유지 배선의 적어도 일부와 중첩되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
7. 삭제
8. 삭제
9. 제6항에서,

   상기 게이트 배선은 상기 제1 및 제2 게이트선에 각각 연결되어 있는 제1 및 제2 게이트 패드를 더 포함하고 상기 데이터 배선은 상기 제1 및 제2 데이터선에 각각 연결되어 있는 제1 및 제2 데이터 패드를 더 포함하며,

   상기 보호막 및 상기 게이트 절연막은 상기 제1 및 제2 게이트 패드를 각각 드러내는 제2 및 제3 접촉 구멍과 상기 제1 및 제2 데이터 패드를 각각 드러내는 제4 및 제5 접촉 구멍을 가지고 있으며,

   상기 제2 및 제3 접촉 구멍을 통해 각각 상기 제1 및 제2 게이트 패드와 연결되며 상기 화소 전극과 동일한 층으로 형성되어 있는 제1 및 제2 보조 게이트 패드와 상기 제4 및 제5 접촉 구멍을 통해 각각 상기 제1 및 제2 데이터 패드와 연결되며 상기 화소 전극과 동일한 층으로 형성되어 있는 제1 및 제2 보조 데이터 패드

   를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
10. 제6항에서,

    상기 제1 반도체층 위에 상기 제1 게이트 전극을 중심으로 분리되어 형성되어 있는 제1 및 제2 저항성 접촉층과 상기 제2 반도체층 위에 상기 제2 게이트 전극을 중심으로 분리되어 형성되어 있는 제3 및 제4 저항성 접촉층을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
11. 절연 기판 위에 제1 게이트선과 상기 제1 게이트선의 일부인 제1 게이트 전극, 상기 제1 게이트선과 평행한 제2 게이트선, 상기 제2 게이트선의 일부인 제2 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,

    상기 게이트 배선과 동일한 층에 유지 배선을 형성하는 단계,

    상기 게이트 배선 위에 게이트 절연막을 형성하는 단계,

    상기 게이트 절연막 위에 제1 및 제2 반도체층을 형성하는 단계,

    상기 제1 및 제2 반도체층 위에 제1 데이터선과 상기 제1 데이터선의 일부인 제1 소스 전극, 상기 제1 데이터선과 평행한 제2 데이터선, 상기 제2 데이터선의 일부인 제2 소스 전극, 상기 제1 및 제2 소스 전극과 각각 마주하는 제1 및 제2 분지를 갖는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,

    상기 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막을 형성하는 단계,

    상기 제1 접촉 구멍을 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계

    를 포함하며,

    상기 드레인 전극은 상기 유지 배선의 적어도 일부와 중첩되도록 형성되는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
12. 삭제
13. 제11항에서,

    상기 게이트 배선은 상기 제1 및 제2 게이트선에 각각 연결되어 있는 제1 및 제2 게이트 패드를 더 포함하고 상기 데이터 배선은 상기 제1 및 제2 데이터선에 각각 연결되어 있는 제1 및 제2 데이터 패드를 더 포함하며,

    상기 보호막 및 상기 게이트 절연막은 상기 제1 및 제2 게이트 패드를 각각 드러내는 제2 및 제3 접촉 구멍과 상기 제1 및 제2 데이터 패드를 각각 드러내는 제4 및 제5 접촉 구멍을 가지고 있으며,

    상기 제2 및 제3 접촉 구멍을 통해 각각 상기 제1 및 제2 게이트 패드와 연결되며 상기 화소 전극과 동일한 층으로 제1 및 제2 보조 게이트 패드를 형성하고, 상기 제4 및 제5 접촉 구멍을 통해 각각 상기 제1 및 제2 데이터 패드와 연결되며 상기 화소 전극과 동일한 층으로 제1 및 제2 보조 데이터 패드를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
14. 제11항에서,

    상기 제1 반도체층 위에 상기 제1 게이트 전극을 중심으로 분리되어 있는 제1 및 제2 저항성 접촉층과 상기 제2 반도체층 위에 상기 제2 게이트 전극을 중심으로 분리되어 있는 제3 및 제4 저항성 접촉층을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

Images