[go: up one dir, main page]

KR100695299B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR100695299B1
KR100695299B1 KR1020000025468A KR20000025468A KR100695299B1 KR 100695299 B1 KR100695299 B1 KR 100695299B1 KR 1020000025468 A KR1020000025468 A KR 1020000025468A KR 20000025468 A KR20000025468 A KR 20000025468A KR 100695299 B1 KR100695299 B1 KR 100695299B1
Authority
KR
South Korea
Prior art keywords
gate
layer
data
line
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000025468A
Other languages
English (en)
Other versions
KR20010104070A (ko
Inventor
송장근
최용우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000025468A priority Critical patent/KR100695299B1/ko
Priority to TW089122102A priority patent/TWI254831B/zh
Priority to JP2001105655A priority patent/JP4772200B2/ja
Priority to US09/853,642 priority patent/US6781651B2/en
Publication of KR20010104070A publication Critical patent/KR20010104070A/ko
Priority to US10/784,178 priority patent/US7154575B2/en
Priority to US10/939,345 priority patent/US20050030442A1/en
Application granted granted Critical
Publication of KR100695299B1 publication Critical patent/KR100695299B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

먼저, 불투명한 도전 물질로 기판 위에 가로부 및 세로부를 포함하는 블랙 매트릭스를 형성하고, 낮은 유전율을 가지는 산화 규소를 이용하여 절연막을 형성한다. 이어, 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선과 분리된 블랙 매트릭스 사이에 버퍼막을 형성한다. 다음, 게이트 절연막, 반도체층, 저항성 접촉층을 각각 증착하고, 데이터선, 데이터선과 연결되어 있는 소스 전극, 데이터 패드 및 드레인 전극을 포함하는 데이터 배선을 형성한다. 이어, 데이터 배선으로 가리지 않는 저항성 접촉층을 식각한 후, 보호막을 적층하고, 게이트 절연막 및 반도체층과 함께 패터닝하여, 게이트 패드, 드레인 전극 및 데이터 패드를 노출시키는 접촉 구멍과 화소의 절연막을 드러내는 개구부를 함께 형성한다. 이때, 개구부를 통하여 블랙 매트릭스의 가장자리 부분을 드러내도록 하는 것이 바람직하다. 다음, IZO막을 적층하고 패터닝하여 접촉 구멍을 통하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 각각 형성한다. 여기서, 서로 이웃하는 데이터선 사이의 반도체층에서 발생하는 누설 전류를 차단하기 위해 서로 이웃하는 데이터선 사이의 반도체층 상부에 데이터 배선 또는 화소 전극과 동일한 층으로 버퍼 도전막을 형성할 수 있으며, 화소 전극과 마주하는 공통 전극에 개구부를 형성할 수도 있다.
개구율, 블랙매트릭스, 누설전류

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법{THIN FILM TRANSISTOR PANELS FOR LIQUID CRYSTAL DISPLAY AND METHODS FOR MANUFACTURING THE SAME}
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고,
도 2는 도 1에서 II-II' 선을 따라 절단한 단면도이고,
도 3a, 4a, 5a 및 6a는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 그 공정 순서에 따라 도시한 배치도이고,
도 3b, 4b, 5b 및 6b는 도 3a, 4a, 5a 및 6a에서 각각 IIIb-IIIb', IVb-IVb', Vb-Vb' 및 VIb-VIb' 선을 따라 도시한 각각의 단면도이고,
도 7 내지 도 9는 본 발명의 실시예에 따른 액정 표시 장치에서 서로 이웃하는 데이터선 사이의 게이트 배선 상부 구조를 개략적으로 도시한 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시하는 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 두 기판 중 하나에는 박막 트랜지스터와 화소 전극이 형성되어 있으며, 나머지 다른 기판에는 컬러 필터와 블랙 매트릭스(black matrix)와 전면의 공통 전극이 형성되어 있는 것이 일반적이다.
이러한 액정 표시 장치의 휘도를 향상시키기 위해서는 패널의 높은 개구율을 확보하는 것이 중요한 과제이다. 그러나, 블랙 매트릭스는 두 기판의 정렬 오차를 고려하여 넓은 폭으로 형성하게 되는데, 개구율을 감소시키는 요인이 된다.
한편, 액정 표시 장치의 제조 방법에서 박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적인데, 제조 비용을 최소화하기 위해서는 마스크의 수를 줄이는 것이 바람직하다.
본 발명이 이루고자 하는 기술적 과제는 개구율을 확보할 수 있는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 단순화하는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 박막 트랜지스터의 하부에 매트릭스 배열을 가지는 화소에 개구부를 가지는 블랙 매트릭스(black matrix)를 형성하고, 반도체 패턴을 형성할 때 게이트 절연막 및 보호막을 식각하여 다른 층으로 형성하는 도전층과 서로 연결하기 위해 도전층을 드러내는 접촉 구멍을 함께 형성한다.
우선, 절연 기판 위에 매트릭스 모양의 화소에 개구부를 가지고 있는 그물 모양의 블랙 매트릭스를 형성하고, 블랙 매트릭스를 덮는 절연막을 형성한다. 이어, 절연막 상부에 가로 방향으로 뻗어 있는 게이트선 및 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하고, 그 상부에 게이트 절연막 및 반도체층을 차례로 적층한다. 이어, 저항성 접촉층을 형성하고, 서로 분리되어 있는 소스 및 드레인 전극과 소스 전극과 연결되어 있고 게이트선과 교차하여 화소를 정의하는 데이터선을 포함하는 데이터 배선을 형성하고, 그 상부에 데이터 배선 및 게이트 배선을 덮는 보호막을 적층한다. 이어, 보호막을 게이트 절연막 패턴 및 반도체 패턴과 함께 패터닝하여 화소의 절연막을 드러내는 개구부를 형성한다.
이때, 개구부 형성 단계에서 보호막에 드레인 전극을 드러내는 제1 접촉 구멍을 형성할 수 있으며, 제1 접촉 구멍을 통하여 드레인 전극과 연결되어 있는 화소 전극을 더 형성하는 단계를 더 포함할 수 있다.
블랙 매트릭스는 다수로 분리하여 형성할 수 있으며, 게이트 배선 또는 데이터 배선 형성 단계에서 다수로 분리된 블랙 매트릭스의 사이에 버퍼막을 더 형성하 는 것이 바람직하다.
여기서, 화소 전극의 가장자리는 블랙 매트릭스와 중첩되도록 형성하는 것이 좋으며, 제1 접촉 구멍을 제외한 보호막은 게이트 절연막 패턴 및 반도체 패턴과 동일한 모양으로 형성할 수 있다. 또한, 드레인 전극이 지나는 부분을 제외한 보호막, 게이트 절연막 패턴 및 반도체 패턴의 경계선은 블랙 매트릭스 상부에 위치하도록 형성하는 것이 바람직하다.
게이트 배선은 게이트선과 연결되어 있으며 외부로부터 주사 신호를 전달받아 게이트선으로 전달하는 게이트 패드를 포함하며, 데이터 배선은 데이터선과 연결되어 있으며 외부로부터 영상 신호를 전달받을 데이터선으로 전달하는 데이터 패드를 포함하며, 게이트 절연막 패턴, 반도체 패턴 및 보호막은 게이트 패드 및 데이터 패드를 드러내는 제2 및 제3 접촉 구멍을 가지며, 화소 전극과 동일한 층에 제2 및 제3 접촉 구멍을 통하여 게이트 패드 및 상기 데이터 패드와 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 형성할 수 있다.
서로 이웃하는 데이터선 사이의 반도체 패턴 상부에 데이터선 또는 화소 전극과 동일한 층에 버퍼 도전막을 형성할 수 있으며, 버퍼 도전막이 데이터 배선과 동일한 층으로 형성하는 경우에, 보호막은 게이트선 및 버퍼 도전막을 드러내는 제2 접촉 구멍을 가지며, 화소 전극과 동일한 층에 제2 접촉 구멍을 통하여 게이트선과 버퍼 도전막을 연결하는 연결 패턴을 형성하는 것이 바람직하다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법에 대하여 본 발명이 속하는 기술 분야 에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
먼저, 도 1 및 2를 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조를 도시한 배치도이고, 도 2는 도 1에서 II-II' 선을 따라 잘라 도시한 단면도이다.
먼저, 하부 절연 기판(10)의 상부에 불투명한 도전 물질 또는 질화 크롬 또는 질화 몰리브덴 등을 포함하는 단일막 또는 다층막으로 이루어진 블랙 매트릭스(90)가 형성되어 있다. 블랙 매트릭스(90)는 매트릭스 배열을 가지는 화소에 개구부를 가지고 있어 그물 모양으로 형성되어 있으며, 서로 분리되어 있고, 가로 방향으로 뻗어 있는 가로부(92)와 세로 방향으로 뻗어 있는 세로부(94)를 포함한다. 블랙 매트릭스(90)는 화소의 사이에서 누설되는 빛을 차단하는 기능을 가지며, 이후에 형성되는 박막 트랜지스터의 반도체 패턴(40)으로 입사하는 빛을 차단하기 위해 변형된 형태를 가질 수 있다. 여기서, 블랙 매트릭스(90)를 가로부(92)와 세로부(94)로 분리하는 이유는 이후에 가로부(92) 및 세로부(94)와 각각 중첩되어 형성되는 게이트선(22) 및 데이터선(62)에 각각 전달되는 주사 신호 및 데이터 신호가 서로 간섭을 일으키거나, 신호에 대한 지연을 최소화하기 위해서이다. 여기서는, 세로부(94)가 다수로 분리되어 형성되어 있지만, 가로부(92)가 다수로 분리되어 형성될 수 있으며, 가로부(92) 및 세로부(94)가 다수로 분리되어 형성될 수도 있다.
기판(10)의 상부에는 블랙 매트릭스(90)를 덮는 절연막(100)이 형성되어 있 다. 절연막(100)은 3.0-4.0 정도의 낮은 유전율을 가지는 산화 규소(SiOX)로 형성하는 것이 바람직하며 0.5-3.0 ㎛ 정도로 충분한 두께를 가지는 것이 바람직하다. 왜냐하면, 블랙 매트릭스(90)로 인하여 이후에 형성되는 게이트 배선(22, 26) 및 데이터 배선(62, 65, 66)에 전달되는 신호에 대한 지연을 최소화하기 위함이다.
절연막(50) 상부에는 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta), 구리(Cu) 또는 구리 합금(Cu alloy) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있으며, 블랙 매트릭스(90)의 가로부(92)와 중첩하는 주사 신호선 또는 게이트선(22), 게이트선(22)에 주사 신호 또는 게이트 신호를 외부로부터 전달하기 위한 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함한다. 여기서, 게이트 배선(22, 24, 26)은 후술할 화소 전극(82)과 중첩되도록 하여 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루도록 형성할 수 있으며, 이들의 중첩으로 발생하는 유지 용량이 충분하지 않을 경우 게이트 배선(22, 24, 26)과 동일한 층에는 후술할 화소 전극(82)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 만드는 유지 용량용 배선이 추가될 수 있다. 한편, 게이트 배선(22, 24, 26)과 동일한 층에는 블랙 매트릭스(90)의 가로부(92)와 세로부(94) 사이에서 누설되는 빛을 차단하기 위해 이들과 중첩되어 있는 버퍼막(28)이 형성되어 있다.
절연막(100) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막 패턴(30)이 형성되어 게이트 배선(22, 24, 26) 및 버퍼막(28)을 덮고 있으며, 게이트 절연막(30) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 박막 트랜지스터의 반도체 패턴(40)이 형성되어 있다. 반도체 패턴(40) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 또는 미세 결정화된 규소 또는 금속 실리사이드 따위를 포함하는 저항성 접촉층(ohmic contact layer)(55, 56)이 분리되어 형성되어 있다.
저항성 접촉층(55, 56) 위에는 저저항을 가지는 알루미늄 계열 또는 구리 계열 또는 은 계열의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(22)과 단위 화소를 정의하며 블랙 매트릭스(90)의 세로부(94)와 중첩하는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 그리고 데이터선(62)과 연결되어 있으며 저항성 접촉층(55) 위에 위치하는 박막 트랜지스터의 소스 전극(65) 및 데이터선부(62, 65, 68)와 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽의 저항성 접촉층(56)의 상부에 위치하는 박막 트랜지스터의 드레인 전극(66)을 포함한다.
데이터 배선(62, 65, 66, 68)도 게이트 배선(22, 24, 26)과 마찬가지로 저저항을 가지는 도전 물질의 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
이때, 저항성 접촉층(55, 56)은 데이터 배선(62, 65, 66, 68)과 동일한 모양을 가진다. 또한, 블랙 매트릭스(90)의 가로부(92)를 다수로 형성하는 경우에는 데이터 배선(62, 65, 66, 68)과 동일한 층에 다수의 가로부(92) 사이에서 누설되는 빛을 차단하기 위해 다른 버퍼막이 추가로 형성될 수 있다.
데이터 배선(62, 65, 66, 68) 위에는 보호막(70)이 형성되어 있으며, 보호막(70)은 드레인 전극(66)을 드러내는 접촉 구멍(76)을 가지고 있으며, 보호막(70)은 질화 규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있다. 또한, 보호막(70)에는 데이터 패드(68)를 드러내는 접촉 구멍(78)과, 반도체 패턴(40) 및 게이트 절연막 패턴(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다. 또한, 보호막(70)은 게이트 절연막 패턴(30)과 반도체 패턴(40)과 단위 화소의 절연막(100)을 드러내는 개구부(72)를 가지고 있다. 개구부(72)는 각각의 화소에서 드레인 전극(66)을 지나가는 부분을 제외한 블랙 매트릭스(90)의 가장자리 둘레까지 형성되어 있다.
이때, 보호막(70)은 게이트 절연막 패턴(30) 및 반도체 패턴(40)과 유사한 모양으로 형성되어 있다. 구체적으로, 접촉 구멍(76, 68)을 제외한 보호막(70)은 게이트 절연막 패턴(30) 및 반도체 패턴(40)과 동일한 모양으로 형성되어 있으며, 이들(30, 40, 70)은 게이트 배선(22, 24, 26)과 데이터 배선(62, 65, 66, 68)의 모양을 따라 형성되어 있으며, 드레인 전극(66)을 따라 형성된 부분을 제외하면 블랙 매트릭스(90)와 유사한 모양을 가진다. 한편, 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가하는 경우에는 유지 용량용 배선을 덮는 보호막 및 그 하부의 게이트 절연막 패턴과 반도체 패턴이 추가로 형성될 수도 있다.
개구부(72)를 통하여 드러난 화소의 절연막(100) 상부에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 이때, 화소 전극(82)은 또한 이웃하는 게이트선(22)과 중첩되도록 형성되어 유지 축전기를 이루도록 형성될 수도 있다. 한편, 게이트 패드(24) 및 데이터 패드(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 형성되어 있으며, 이들은 패드(24, 68)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
이러한 본 발명의 실시예에 따른 액정 표시 장치용 기판을 이용한 액정 표시 장치의 제조 방법에서는, 화소 전극(82) 및 박막 트랜지스터가 형성되어 있는 기판(10)에 블랙 매트릭스(90)가 함께 형성되어 있어 액정 패널을 이루는 두 기판에 대한 정렬을 고려하지 않아도 되므로 블랙 매트릭스(90)의 폭을 최소로 형성하여 개구율을 향상시킬 수 있다.
한편, 본 발명의 실시예와 달리 게이트선(22) 및 데이터선(62)과 중첩되는 면적을 최소화하여 이들을 통하여 전달되는 신호에 대한 지연을 최소화하기 위해 블랙 매트릭스(90)는 중앙부에는 개구부가 형성될 수 있다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조에서는 화소 전극(82)만을 가지는 구조에 대하여 예를 들었으나 공통 전극과 화소 전극이 기판에 대하여 거의 평행한 전기장을 형성하여 액정 분자를 구동하는 평면 구동 방식 또는 기판에 대하여 거의 수직하게 배열되어 있으며, 음의 유전율을 가지는 수직 배향 방식의 액정 표시 장치에도 동일하게 적용할 수 있다. 또한, 광시야각 구현을 구현하기 위해 화소 전극 또는 기판(10)과 마주하는 다른 기판에 전면적으로 형성되어 있는 공통 전극에 개구부 패턴을 형성하는 방법[PVA(patterned vertically aligned) 모드]와 돌기를 형성하는 방식의 액정 표시 장치용 기판에도 적용할 수 있다. 이들은 프린지 필드(fringe field)를 형성하여 액정 분자의 기우는 방향을 4방향으로 고르게 분산시켜 액정 분자를 분할 배향시킴으로써 광시야각을 확보하는 방법이다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 3a 내지 6b와 앞서의 도 1 및 도 2를 참고로 하여 상세히 설명한다.
먼저, 도 3a 내지 3b에 도시한 바와 같이, 크롬 따위의 불투명한 도전 물질을 스퍼터링 따위의 방법으로 증착하고 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여, 하부 절연 기판(10) 위에 가로부(92) 및 세로부(94)를 포함하는 블랙 매트릭스(90)를 형성한다.
여기서, 도전 물질은 알루미늄 또는 알루미늄 합금 또는 구리 또는 구리 합금 또는 은 계열 등과 같이 저저항을 가지는 도전 물질 또는 크롬 또는 몰리브덴 또는 티타늄 또는 반사도가 낮은 질화 크롬 등을 포함하는 다층막으로 형성할 수 있다.
이어, 도 4a 및 4b에 도시한 바와 같이, 하부 절연 기판(10) 상부에 평탄화 특성이 우수한 유기 물질 또는 낮은 유전율을 가지는 산화 규소 등을 이용하여 절연막(100)을 형성한다. 이어, 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta), 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 또는 구리 또는 구리 합금 또는 은 계열 등과 같이 저저항을 가지는 도전 물질을 단일막 또는 다층막을 차례로 스퍼터링 따위의 방법으로 증착하고 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하는 게이트 배선과 버퍼막(28)을 형성한다. 본 발명의 바람직한 실시예에서는 게이트 배선(22, 24, 26)을 크롬의 하부막과 알루미늄 계열의 금속으로 이루어진 상부막으로 형성하였다.
다음, 도 5a 및 5b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 저항성 접촉층(50)을 화학 기상 증착법을 이용하여 각각 증착하고, 게이트 배선(22, 24, 26)과 같은 도전 물질을 적층한 후, 마스크를 이용한 사진 공정으로 건식 또는 습식 식각으로 패터닝하여 게이트선(22)과 교차하여 매트릭스 형태의 화소를 정의하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다. 여기서, 블랙 매트릭스(90)의 가로부(92)도 다수로 형성하는 경우에는 이들 사이에서 누설되는 빛을 차단하기 위한 버퍼막을 추가로 형성할 수 있다. 본 발명의 실시예에서 데이터 배선(62, 65, 66, 68)은 크롬의 하부막과 알루미늄 계열의 상부막으로 형성하였다.
이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층(50)을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층(40)을 노출시킨다.
다음으로, 도 6a 및 도 6b에 도시한 바와 같이, 질화 규소 또는 유기 절연막으로 이루어진 보호막(70)을 적층한 후 마스크를 이용한 사진 식각 공정으로 게이트 절연막(30) 및 반도체층(40)과 함께 건식 식각으로 패터닝하여, 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 노출시키는 접촉 구멍(74, 76, 78)을 가지는 반도체 패턴(40) 및 게이트 절연막 패턴(30)을 형성한다. 이때, 화소의 절연막(100)을 드러내는 개구부(72)도 함께 형성하며 개구부(72)를 통하여 블랙 매트릭스(90)의 가장자리 부분을 드러내도록 한다.
다음, 도 1 및 2에 도시한 바와 같이, ITO 또는 IZO막을 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(88)를 각각 형성한다. 본 발명의 실시예에서는 투명 도전체 패턴(82, 84, 88)을 IZO로 형성하였다. 투명 도전체 패턴(82, 84, 88)을 ITO로 형성하는 경우에는 알루미늄 계열의 금속과 접촉 특성이 좋지 않아 알루미늄 계열의 금속을 제거하는 것이 바람직하며, 본 발명의 실시예에서는 IZO로 형성하여 패드부를 포함하는 접촉부에서 알루미늄 계열의 금속과 IZO가 접하는 접촉 구조를 가진다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판 및 그 제조 방법에서는 블랙 매트릭스를 박막 트랜지스터 기판에 형성하여 정렬 오차를 최소화하여 개구율을 확보하였으며, 반도체 패턴과 함께 패드부를 드러내는 접촉 구멍(74, 78)을 함께 형성하여 5매의 마스크를 이용한 사진 식각 공정으로 박막 트랜지스터 기판을 완성하여 제조 공정을 단순화할 수 있다.
이때, 본 발명의 실시예와 같이 제조 공정을 단순하기 위하여 보호막(70), 반도체 패턴(40) 및 게이트 절연막(30)을 게이트 배선(22, 24, 26) 및 데이터 배선(62, 65, 66, 68)의 모양을 따라 패터닝하는 경우에는 도 1 및 도 2에서 보는 바와 같이 반도체 패턴(40)이 게이트 배선(22, 26) 상부에 연속적으로 형성된다. 따라서, 이러한 구조에서 게이트 배선(22, 26)에 게이트 신호가 인가되면 소스 전극(65)과 드레인 전극(66) 사이의 박막 트랜지스터의 채널부 이외의 부분, 즉 데이터선(62)과 소스 전극(65) 사이의 A 부분과 서로 이웃하는 데이터선(62) 사이 게이트선(22) 상부의 반도체 패턴(40)에서 채널이 형성될 수 있다. 먼저, A 부분에서는 기판(10)의 하부에서 백 라이트(액정 표시 장치의 광원)로부터 입사하는 빛으로 인하여 누설 전류가 발생할 수 있으나, 본 발명에서와 같이 A 부분의 반도체 패턴(40) 하부에는 블랙 매트릭스(90)의 가로부(92)가 형성되어 있어 기판(10)의 하부로부터 입사하는 빛이 차단된다. 따라서 A 부분에서 누설 전류가 발생하지 않는다. 다음은, 서로 이웃하는 데이터선(62) 사이의 게이트선(22) 상부의 반도체 패턴(40)에서 발생할 수 있는 누설 전류에 대하여 시뮬레이션을 통하여 구체적으로 설명하기로 한다.
도 7 내지 도 9는 본 발명의 실시예에 따른 액정 표시 장치에서 서로 이웃하는 데이터선 사이의 게이트 배선 상부 구조를 개략적으로 도시한 단면도이다. 도 7 내지 도 9에서는 하부 절연 기판(10)과 마주하는 상부 절연 기판도 함께 도시하였으며, 반도체 패턴, 전극 및 배선의 구조를 개략적으로 도시하였다.
도 7에서 보는 바와 같이, 도 1에서와 같이 하부 절연 기판(10)의 상부에 게이트 배선(22, 26), 게이트 절연막(30), 반도체 패턴(40), 저항성 접촉층(55, 56), 데이터 배선(62, 65, 66) 및 보호막(70)이 차례로 형성되어 있다.
한편, 하부 절연 기판(10)과 마주하는 상부 절연 기판(200)의 상부에는 전면적으로 공통 전극(210)이 형성되어 있다.
하지만, 도 8에서는 서로 이웃하는 데이터선(62) 사이의 반도체 패턴(40)의 상부에 게이트선(22)과 연결 패턴(89)을 통하여 전기적으로 연결되어 있는 버퍼 도전막(69)이 형성되어 있으며, 도 9에서는 서로 이웃하는 데이터선(62) 사이의 반도체 패턴(40)의 상부의 공통 전극(210)에 개구부(211)가 형성되어 있다.
이때, 도 7에서 보는 바와 같이, 게이트 전극(22)의 상부 채널부(C)뿐아니라 게이트선(22)의 상부(D)에도 반도체 패턴(40)이 형성되어 있기 때문에 게이트 배선(22, 26)에 주사 신호가 인가되면 D 부분의 반도체 패턴(40)에서도 누설 전류가 발생할 수 있다. 하지만, 도면에서 보는 바와 같이, 채널부(C)에서는 게이트 배선(22, 26)에 인가된 게이트 신호에 의한 전기장의 영향이 강하게 작용하지만, D 부분에서는 드레인 전극(66)과 데이터선(62)이 멀리 떨어져 있기 때문에 게이트 신호에 의한 전기장의 영향이 약하게 작용하기 때문에 누설 전류가 흐를 수 있는 경로가 형성될 가능성이 희박하다. 이때, 도 8에서 보는 바와 같이, 게이트 배선(22, 26)과 전기적으로 연결되어 있는 버퍼 도전막(69)이 서로 이웃하는 데이터선(62) 사이의 반도체 패턴(40)의 상부에 형성되어 있는 경우에는 게이트 배선(22, 26)에 전달된 게이트 신호에 의한 전기장은 반도체 패턴(40)에 영향을 미치지 않는다. 따라서, D 부분의 반도체 패턴(40)에는 누설 전류의 경로가 형성되지 않게 되므로 누설 전류는 발생하지 않는다. 이때, 버퍼 도전막(69)이 불투명한 물질로 이루어진 경우에는 버퍼 도전막(69)이 상부 기판(10, 200)의 상부에서 반도체 패턴(40)으로 입사하는 빛도 차단하여 반도체 패턴(40)에서 빛에 의한 누설 전류가 발생하는 것을 최소화할 수 있다. 이때, 버퍼 도전막(69)은 데이터 배선(62, 65, 66, 68, 도 1 참조)과 동일한 층으로 형성할 수 있으며 화소 전극(82)과 동일한 층으로 형성할 수도 있다. 본 발명의 실시예에 따른 제조 방법에서는 버퍼 도전막(69)을 데이터 배선(62, 65, 66, 68)과 동일한 층으로 형성하고, 접촉 구멍(74, 76, 78) 및 개구부(72)를 형성하는 공정에서 버퍼 도전막(69)과 게이트선(22)을 드러내는 접촉 구멍을 형성하고 화소 전극(82)을 형성하는 단계에서 접촉 구멍을 통하여 버퍼 도전막(69)과 게이트선(22)을 전기적으로 연결하는 연결 패턴(89)을 형성할 수 있다. 물론, 화소 전극(82)과 동일한 층으로 버퍼 도전막(69)을 형성하는 경우에는 게이트선(22)을 드러내는 접촉 구멍을 접촉 구멍(74, 76, 78) 및 개구부(72)를 형성하는 공정에서 형성하고 화소 전극(82)을 형성할 때 접촉 구멍을 통하여 게이트선(22)과 연결되는 버퍼 도전막(69)을 형성한다. 또한, 도 9에서 보는 바와 같이, 서로 이웃하는 데이터선(62) 사이의 반도체 패턴(40)의 상부의 공통 전극(210)에 개구부(211)를 형성하는 경우에는 반도체 패턴(40)에 미치는 게이트 신호에 의한 전기장의 영향을 더욱 줄일 수 있어 D 부분에서 발생하는 누설 전류의 경로를 차단할 수 있다.
이와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 기판 및 그 제조 방법에서 블랙 매트릭스를 박막 트랜지스터 및 배선과 함께 형성함으로써 개구율을 확보할 수 있다. 또한, 반도체 패턴과 접촉 구멍을 함께 형성하여 제조 공정을 단순화할 수 있으며, 블랙 매트릭스를 이용하여 채널부 이외의 부분에서 발생하는 누설 전류를 차단할 수 있다. 또한, 이웃하는 데이터선 사이에 형성되어 있는 반도체 패턴의 상부에 버퍼 도전막을 형성하거나 공통 전극에 개구부를 형성하여 반도체 패턴에서 발생하는 누설 전류를 차단할 수 있다.

Claims (25)

  1. 제1 절연 기판,
    상기 제1 절연 기판 위에 매트릭스 모양의 화소에 개구부를 가지고 있어 그물 모양으로 형성되어 있는 블랙 매트릭스,
    상기 블랙 매트릭스를 덮는 절연막,
    상기 절연막 상부에 형성되어 있으며, 가로 방향으로 뻗어 있는 게이트선 및 상기 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선,
    상기 절연막 상부에 형성되어 상기 게이트 배선을 덮고 있는 게이트 절연막 패턴,
    상기 게이트 절연막 패턴 상부에 형성되어 있는 반도체 패턴,
    상기 반도체층 상부에 형성되어 있는 저항성 접촉층,
    서로 분리되어 상기 저항성 접촉층 상부에 형성되어 있는 소스 및 드레인 전극과 상기 소스 전극과 연결되어 있고 상기 게이트선과 교차하여 상기 화소를 구획하는 데이터선을 포함하는 데이터 배선,
    상기 데이터 배선 및 상기 게이트 배선을 덮고 있으며, 상기 게이트 절연막 패턴 및 반도체 패턴과 함께 상기 화소의 상기 절연막을 드러내는 개구부를 가지는 보호막
    을 포함하는 액정 표시 장치.
  2. 제1항에서,
    상기 보호막은 상기 드레인 전극을 드러내는 제1 접촉 구멍을 가지며,
    상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 더 포함하는 액정 표시 장치.
  3. 제2항에서,
    상기 블랙 매트릭스는 다수로 분리되어 있는 액정 표시 장치.
  4. 제2항에서,
    상기 게이트 배선 또는 상기 데이터 배선과 동일한 층에 위치하며, 다수로 분리된 상기 블랙 매트릭스의 사이에 형성되어 있는 버퍼막을 더 포함하는 액정 표시 장치.
  5. 제2항에서,
    상기 블랙 매트릭스는 상기 게이트선과 중첩하는 제1 부분과 상기 제1 부분과 분리되어 있으며, 상기 데이터선과 중첩하는 제2 부분을 포함하는 액정 표시 장치.
  6. 제2항에서,
    상기 화소 전극의 가장자리는 상기 블랙 매트릭스와 중첩되어 있는 액정 표 시 장치.
  7. 제2항에서,
    상기 제1 접촉 구멍을 제외한 상기 보호막은 상기 게이트 절연막 패턴 및 반도체 패턴과 동일한 모양으로 형성되어 있는 액정 표시 장치.
  8. 제2항에서,
    상기 드레인 전극이 지나는 부분을 제외한 상기 보호막, 상기 게이트 절연막 패턴 및 반도체 패턴의 경계선은 상기 블랙 매트릭스 상부에 위치하는 액정 표시 장치.
  9. 제2항에서,
    상기 게이트 배선은 상기 게이트선과 연결되어 있으며 외부로부터 주사 신호를 전달받아 상기 게이트선으로 전달하는 게이트 패드를 포함하며,
    상기 데이터 배선은 상기 데이터선과 연결되어 있으며 외부로부터 영상 신호를 전달받을 상기 데이터선으로 전달하는 데이터 패드를 포함하며,
    상기 게이트 절연막 패턴, 반도체 패턴 및 보호막은 상기 게이트 패드 및 데이터 패드를 드러내는 제2 및 제3 접촉 구멍을 가지며,
    상기 화소 전극과 동일한 층에는 상기 제2 및 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 연결되는 보조 게이트 패드 및 보조 데이터 패 드를 더 포함하는 액정 표시 장치.
  10. 제9항에서,
    상기 제1 및 제3 접촉 구멍을 제외한 상기 보호막은 상기 게이트 절연막 패턴 및 반도체 패턴은 서로 동일한 모양으로 형성되어 있는 액정 표시 장치.
  11. 제2항에서,
    서로 이웃하는 상기 데이터선 사이의 상기 반도체 패턴 상부에 위치하며, 상기 데이터선 또는 상기 화소 전극과 동일한 층에 형성되어 있는 버퍼 도전막을 더 포함하는 액정 표시 장치.
  12. 제11항에서,
    상기 버퍼 도전막은 상기 게이트 배선과 연결되어 있는 액정 표시 장치.
  13. 제12항에서,
    상기 버퍼 도전막이 상기 데이터 배선과 동일한 층으로 형성되어 있는 경우에,
    상기 보호막은 상기 게이트선 및 상기 버퍼 도전막을 드러내는 제2 접촉 구멍을 가지며,
    상기 화소 전극과 동일한 층에는 상기 제2 접촉 구멍을 통하여 상기 게이트 선과 상기 버퍼 도전막을 연결하는 연결 패턴을 더 포함하는 액정 표시 장치.
  14. 제2항에서,
    상기 제1 절연 기판과 마주하는 제2 절연 기판,
    상기 제1 절연 기판과 마주하는 상기 제2 절연 기판 상부에 형성되어 있으며, 서로 이웃하는 상기 데이터선 사이의 상기 반도체 패턴 상부에 개구부를 가지는 공통 전극
    을 더 포함하는 액정 표시 장치.
  15. 절연 기판 위에 매트릭스 모양의 화소에 개구부를 가지고 있는 그물 모양의 블랙 매트릭스를 형성하는 단계,
    상기 블랙 매트릭스를 덮는 절연막을 형성하는 단계,
    상기 절연막 상부에 가로 방향으로 뻗어 있는 게이트선 및 상기 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 절연막 상부에 게이트 절연막을 적층하는 단계,
    상기 게이트 절연막 상부에 반도체층을 적층하는 단계,
    상기 반도체층 상부에 저항성 접촉층을 형성하는 단계,
    서로 분리되어 있는 소스 및 드레인 전극과 상기 소스 전극과 연결되어 있고 상기 게이트선과 교차하여 상기 화소를 구획하는 데이터선을 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선 및 상기 게이트 배선을 덮는 보호막을 적층하는 단계,
    상기 보호막, 상기 게이트 절연막 및 반도체층과 함께 패터닝하여 상기 화소의 상기 절연막을 드러내는 개구부를 형성하는 단계
    을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  16. 제15항에서,
    상기 개구부 형성 단계에서 상기 보호막에 상기 드레인 전극을 드러내는 제1 접촉 구멍을 형성하며,
    상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  17. 제16항에서,
    상기 블랙 매트릭스는 다수로 분리하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  18. 제16항에서,
    상기 게이트 배선 또는 상기 데이터 배선 형성 단계에서 다수로 분리된 상기 블랙 매트릭스의 사이에 버퍼막을 더 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  19. 제16항에서,
    상기 화소 전극의 가장자리는 상기 블랙 매트릭스와 중첩되도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  20. 제16항에서,
    상기 제1 접촉 구멍을 제외한 상기 보호막은 상기 게이트 절연막 패턴 및 반도체 패턴과 동일한 모양으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  21. 제16항에서,
    상기 드레인 전극이 지나는 부분을 제외한 상기 보호막, 상기 게이트 절연막 패턴 및 반도체 패턴의 경계선은 상기 블랙 매트릭스 상부에 위치하도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  22. 제16항에서,
    상기 게이트 배선은 상기 게이트선과 연결되어 있으며 외부로부터 주사 신호를 전달받아 상기 게이트선으로 전달하는 게이트 패드를 포함하며,
    상기 데이터 배선은 상기 데이터선과 연결되어 있으며 외부로부터 영상 신호를 전달받을 상기 데이터선으로 전달하는 데이터 패드를 포함하며,
    상기 게이트 절연막 패턴, 반도체 패턴 및 보호막은 상기 게이트 패드 및 데이터 패드를 드러내는 제2 및 제3 접촉 구멍을 가지며,
    상기 화소 전극과 동일한 층에 상기 제2 및 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  23. 제22항에서,
    상기 제1 및 제3 접촉 구멍을 제외한 상기 보호막은 상기 게이트 절연막 패턴 및 반도체 패턴은 서로 동일한 모양으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  24. 제16항에서,
    서로 이웃하는 상기 데이터선 사이의 상기 반도체 패턴 상부에 상기 데이터선 또는 상기 화소 전극과 동일한 층에 버퍼 도전막을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  25. 제24항에서,
    상기 버퍼 도전막이 상기 데이터 배선과 동일한 층으로 형성하는 경우에,
    상기 보호막은 상기 게이트선 및 상기 버퍼 도전막을 드러내는 제2 접촉 구멍을 가지며,
    상기 화소 전극과 동일한 층에 상기 제2 접촉 구멍을 통하여 상기 게이트선과 상기 버퍼 도전막을 연결하는 연결 패턴을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1020000025468A 2000-05-12 2000-05-12 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 Expired - Fee Related KR100695299B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020000025468A KR100695299B1 (ko) 2000-05-12 2000-05-12 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
TW089122102A TWI254831B (en) 2000-05-12 2000-10-20 Thin film transistor array substrate for liquid crystal display and method for fabricating the same
JP2001105655A JP4772200B2 (ja) 2000-05-12 2001-04-04 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US09/853,642 US6781651B2 (en) 2000-05-12 2001-05-14 Thin film transistor substrate having black matrix and method for fabricating the same
US10/784,178 US7154575B2 (en) 2000-05-12 2004-02-24 Liquid crystal display having black matrix disconnected at portions thereof and method for fabricating the same
US10/939,345 US20050030442A1 (en) 2000-05-12 2004-09-14 Thin film transistor array substrate for liquid crystal display and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000025468A KR100695299B1 (ko) 2000-05-12 2000-05-12 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010104070A KR20010104070A (ko) 2001-11-24
KR100695299B1 true KR100695299B1 (ko) 2007-03-14

Family

ID=19668506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000025468A Expired - Fee Related KR100695299B1 (ko) 2000-05-12 2000-05-12 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Country Status (4)

Country Link
US (3) US6781651B2 (ko)
JP (1) JP4772200B2 (ko)
KR (1) KR100695299B1 (ko)
TW (1) TWI254831B (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695299B1 (ko) * 2000-05-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100623989B1 (ko) * 2000-05-23 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법
KR100695303B1 (ko) * 2000-10-31 2007-03-14 삼성전자주식회사 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법
US7903209B2 (en) * 2001-11-02 2011-03-08 Samsung Electronics Co., Ltd. Reflection-transmission type liquid crystal display device and method for manufacturing the same
CN100403107C (zh) * 2001-12-11 2008-07-16 索尼公司 液晶显示器
KR100878236B1 (ko) * 2002-06-12 2009-01-13 삼성전자주식회사 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
JP2004140329A (ja) * 2002-08-19 2004-05-13 Seiko Epson Corp 基板装置及びその製造方法、電気光学装置及び電子機器
KR100870013B1 (ko) * 2002-08-27 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP3791517B2 (ja) * 2002-10-31 2006-06-28 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100870700B1 (ko) * 2002-12-09 2008-11-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100905052B1 (ko) * 2003-02-26 2009-06-30 엘지디스플레이 주식회사 몰리브덴/구리 배선의 제조 방법
US6995045B2 (en) * 2003-03-05 2006-02-07 Chunghwa Picture Tubes, Ltd. Thin film transistor and method of forming thin film transistor
JP2004325953A (ja) * 2003-04-25 2004-11-18 Nec Lcd Technologies Ltd 液晶表示装置
KR100556702B1 (ko) * 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100560400B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100560405B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
JP2005196208A (ja) * 2004-01-06 2005-07-21 Samsung Electronics Co Ltd カラーフィルターパネル、これを有する表示装置、及びその製造方法
TWI234288B (en) * 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
JP2006154168A (ja) * 2004-11-29 2006-06-15 Seiko Epson Corp アクティブマトリクス基板、電気光学装置、電子デバイス、及びアクティブマトリクス基板の製造方法
JP4667846B2 (ja) * 2004-12-10 2011-04-13 三菱電機株式会社 薄膜トランジスタアレイ基板の製造方法
JP4357434B2 (ja) * 2005-02-25 2009-11-04 株式会社東芝 半導体装置の製造方法
KR20060106168A (ko) * 2005-04-06 2006-10-12 삼성전자주식회사 액정표시장치
KR101141534B1 (ko) * 2005-06-29 2012-05-04 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7876917B2 (en) * 2006-08-28 2011-01-25 Youngtack Shim Generic electromagnetically-countered systems and methods
CN103117224A (zh) * 2013-01-21 2013-05-22 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板的制作方法
JP5765443B2 (ja) * 2013-06-19 2015-08-19 凸版印刷株式会社 表示装置用基板および表示装置
KR102070437B1 (ko) * 2013-07-18 2020-01-29 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법
KR102141557B1 (ko) * 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
KR20150076878A (ko) * 2013-12-27 2015-07-07 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
JP7181777B2 (ja) * 2018-12-05 2022-12-01 株式会社ジャパンディスプレイ 表示装置
JP7181776B2 (ja) * 2018-12-05 2022-12-01 株式会社ジャパンディスプレイ 表示装置
KR20200094872A (ko) * 2019-01-30 2020-08-10 삼성디스플레이 주식회사 표시 장치
TWI756922B (zh) * 2020-11-17 2022-03-01 友達光電股份有限公司 有機半導體裝置
KR20230013666A (ko) * 2021-07-15 2023-01-27 삼성디스플레이 주식회사 표시 장치
JP2024002318A (ja) * 2022-06-23 2024-01-11 株式会社ジャパンディスプレイ 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007457A (ko) * 1995-07-25 1997-02-21 카나이 쯔또무 액정표시장치 및 그 제조방법
KR19980010542U (ko) * 1996-08-08 1998-05-15 손종표 다기능 방수요
JPH11101990A (ja) * 1997-09-26 1999-04-13 Seiko Epson Corp 液晶表示パネルの製造方法及び液晶表示パネル
KR20000025567A (ko) * 1998-10-13 2000-05-06 윤종용 평면 구동 방식의 액정 표시 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH023022A (ja) * 1988-06-20 1990-01-08 Fujitsu Ltd 液晶ディスプレイ装置
JPH0322221A (ja) * 1989-06-19 1991-01-30 Matsushita Electric Ind Co Ltd 磁気記録媒体の製造方法
JPH0322221U (ko) * 1989-07-14 1991-03-07
JPH06194687A (ja) 1992-10-30 1994-07-15 Nec Corp 透過型アクティブマトリクス型液晶素子
KR100367869B1 (ko) * 1993-09-20 2003-06-09 가부시끼가이샤 히다치 세이사꾸쇼 액정표시장치
JP3265862B2 (ja) * 1994-10-24 2002-03-18 株式会社日立製作所 液晶表示装置とその製造方法
KR0169385B1 (ko) * 1995-03-10 1999-03-20 김광호 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
JPH0926601A (ja) * 1995-07-13 1997-01-28 Sony Corp 液晶表示装置およびその製造方法
JP3307181B2 (ja) * 1995-07-31 2002-07-24 ソニー株式会社 透過型表示装置
JP2762964B2 (ja) * 1995-08-30 1998-06-11 日本電気株式会社 液晶表示装置
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
JP3433779B2 (ja) * 1996-06-19 2003-08-04 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP3719430B2 (ja) * 1996-10-16 2005-11-24 セイコーエプソン株式会社 液晶装置用基板、液晶装置および投写型表示装置
TW479151B (en) * 1996-10-16 2002-03-11 Seiko Epson Corp Substrate for liquid crystal device, the liquid crystal device and projection-type display
JP2967758B2 (ja) * 1997-04-11 1999-10-25 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
JP2000250436A (ja) * 1999-02-26 2000-09-14 Nec Corp 薄膜トランジスタアレイ及びその製造方法
US6448579B1 (en) * 2000-12-06 2002-09-10 L.G.Philips Lcd Co., Ltd. Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
KR100695299B1 (ko) * 2000-05-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100623989B1 (ko) * 2000-05-23 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007457A (ko) * 1995-07-25 1997-02-21 카나이 쯔또무 액정표시장치 및 그 제조방법
KR19980010542U (ko) * 1996-08-08 1998-05-15 손종표 다기능 방수요
JPH11101990A (ja) * 1997-09-26 1999-04-13 Seiko Epson Corp 液晶表示パネルの製造方法及び液晶表示パネル
KR20000025567A (ko) * 1998-10-13 2000-05-06 윤종용 평면 구동 방식의 액정 표시 장치

Also Published As

Publication number Publication date
KR20010104070A (ko) 2001-11-24
US7154575B2 (en) 2006-12-26
JP4772200B2 (ja) 2011-09-14
US20020008798A1 (en) 2002-01-24
TWI254831B (en) 2006-05-11
JP2001356372A (ja) 2001-12-26
US20050030442A1 (en) 2005-02-10
US20040165122A1 (en) 2004-08-26
US6781651B2 (en) 2004-08-24

Similar Documents

Publication Publication Date Title
KR100695299B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR101290709B1 (ko) 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR100870013B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100925458B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
KR100321925B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
KR20100058976A (ko) 액정 표시 장치 및 이의 제조 방법
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR100859521B1 (ko) 박막 트랜지스터 어레이 기판
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100848108B1 (ko) 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20010060519A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100529574B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
KR100623987B1 (ko) 박막 트랜지스터 어레이 기판, 그의 제조 방법 및 그의수리 방법
KR100750923B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100777699B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100910566B1 (ko) 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100333984B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100729777B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100864486B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100920352B1 (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000512

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050512

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20000512

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060914

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070306

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070308

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070309

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100216

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110215

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120215

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130228

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140303

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150227

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180302

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20191219