JPH11101990A - 液晶表示パネルの製造方法及び液晶表示パネル - Google Patents

Abstract

(57)【要約】 【課題】 工程数を増やすことなく、コンタクトホール
を形成して遮光層と定電位配線とを電気的に接続させる
ことのできるアクティブマトリクス駆動方式の液晶表示
パネルの製造方法を提供すること。 【解決手段】 第１基板（１）上に、順に、遮光層
（３）、第１層間絶縁層（４１）、チャネル層（３
２）、熱酸化膜（３３’）、ＨＴＯ膜（３３”）、ゲー
ト電極３１、及び第２層間絶縁層４２を上に形成した
後、チャネル層との選択比の高いエッチング液によりウ
ェットエッチングを行って、工程（８）に示すように、
遮光層用コンタクトホール（８１）と、ソース電極用コ
ンタクトホール（３７）とを同時に形成する。更に、工
程（９）に示すように、ソース電極（３５）を形成する
際に、ソース電極（３５）と同材料の定電位配線（８
３）を形成して、定電位配線（８３）と遮光層３との電
気的接続を図る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＴＦＴ（薄膜トラ
ンジスタ）駆動によるアクティブマトリクス駆動方式の
液晶表示パネルの技術分野に属し、特に、液晶プロジェ
クタ等に用いられる、ＴＦＴの下側にブラックマトリク
スを設けた形式の液晶表示パネルの技術分野に属する。

【０００２】

【従来の技術】従来、この種の液晶プロジェクタ等にラ
イトバルブとして用いられる液晶表示パネルにおいては
一般に、液晶層を挟んでＴＦＴアレイ基板に対向配置さ
れる対向基板の側から投射光が入射される。ここで、投
射光がＴＦＴのａ−Ｓｉ（アモルファスシリコン）膜や
ｐ−Ｓｉ（ポリシリコン）膜から構成されたチャネル形
成用の領域に入射すると、この領域において光電変換効
果により光電流が発生してしまいＴＦＴのトランジスタ
特性が劣化する。このため、対向基板には、各ＴＦＴに
夫々対向する位置に複数のブラックマトリクスと呼ばれ
る遮光層が形成されるのが一般的である。このようなブ
ラックマトリクスは、Ｃｒ（クロム）などの金属材料
や、カーボンをフォトレジストに分散した樹脂ブラック
などの材料から作られ、上述のＴＦＴのａ−Ｓｉ膜やｐ
−Ｓｉ膜に対する遮光の他に、コントラストの向上、色
材の混色防止などの機能を有する。

【０００３】更に、この種の液晶表示パネルにおいては
特にトップゲート構造（即ち、ＴＦＴアレイ基板上にお
いてゲート電極がチャネルの上側に設けられた構造）を
採る正スタガ型またはコプレーナ型のａ−Ｓｉ又はｐ−
ＳｉＴＦＴを用いる場合には、投射光の一部が液晶プロ
ジェクタ内の投射光学系により戻り光として、ＴＦＴア
レイ基板の側からＴＦＴのチャネルに入射するのを防ぐ
必要がある。

【０００４】このために、特開平９−１２７４９７号公
報、特公平３−５２６１１号公報，特開平３−１２５１
２３号公報、特開平８−１７１１０１号公報等では、石
英基板等からなるＴＦＴアレイ基板上においてＴＦＴに
対向する位置（即ち、ＴＦＴの下側）にも、遮光層を形
成する技術を提案している。この遮光層により、ＴＦＴ
のｐ−Ｓｉ膜に対する戻り光の遮光が可能となるとされ
ている。特にこの技術によれば、ＴＦＴアレイ基板上の
ブラックマトリクス形成工程の後に行われるＴＦＴ形成
工程における高温処理により、遮光層が破壊されたり溶
融したりしないようにするために、遮光層を不透明な高
融点金属から形成するようにしている。

【０００５】しかし、遮光層を高融点金属で形成した場
合には、ＴＦＴと絶縁を図る必要があり、遮光層とＴＦ
Ｔとの間に絶縁層が設けられる。その結果、例えばトッ
プゲート型ＴＦＴでは、ソース、ドレインとなるポリシ
リコン層と遮光層とが絶縁層を介して対向し、コンデン
サを形成することになる。そして、遮光層はフローティ
ング電位であるため、ポリシリコン層の電荷の影響を受
けて、遮光層の電荷が変動する。逆にＴＦＴも遮光層の
電荷の影響を受けることになり、この遮光層が本来のゲ
ートとは別のゲートとして機能するおそれがある。すな
わち、遮光層の持つ電荷に起因してＴＦＴにリーク電流
が流れたり、あるいは、ＴＦＴにリーク電流が流れた
り、あるいはＴＦＴのゲートに高い電圧を印加しなけれ
ば、ＴＦＴがオンしなくなる。このことは、ＴＦＴと遮
光層とを絶縁する絶縁膜が薄い程顕著であり、これを防
止するためには、遮光層の持つ電荷がＴＦＴに影響しな
い程のかなり厚い絶縁層を形成しなければならない。こ
のような現象は、スイッチング素子として、バックツー
バックダイオードを用いた場合も同様である。

【０００６】そこで、このような問題を解決するため
に、遮光層を画素領域外でショートさせ、コンタクトホ
ールを形成して接地電位あるいは対向電極電位もしくは
負電位等の定電位を供給する配線に接続する技術が提案
された。このような構成によれば、遮光層は定電位とな
るため、前記リーク電流の発生やＴＦＴの特性の劣化を
防ぐことができる。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た従来の技術によれば、前記遮光層のコンタクトホール
を形成する場合には、前記遮光層とＴＦＴのチャネル層
との間に絶縁層が形成されるため、該チャネル層と電極
との電気的接続を行うためのコンタクトホールを形成す
る場合に比べて、前記絶縁層分だけ被エッチング層が多
くなる。

【０００８】また、コンタクトホールを形成するための
エッチングは、開口形状を設計値どおり形成するという
要請から、チャネル層との選択比の低い異方性のドライ
エッチングにより行われており、更にエッチング量を時
間で制御する方法が採られている。

【０００９】従って、電極用のコンタクトホール形成領
域の方が、遮光層用のコンタクトホール形成領域よりも
被エッチング層の層厚が薄い場合には、従来のエッチン
グ方法では、遮光層用のコンタクトホールのエッチング
中に、電極用のコンタクトホールのエッチングが完了
し、更にチャネル層までエッチングしてしまう恐れがあ
った。

【００１０】そこで、従来は、前記電極用のコンタクト
ホールを形成する工程とは別の工程により、前記遮光層
用のコンタクトホールを形成する必要があり、液晶表示
パネルの製造プロセスにおいて、工程が多くなるという
問題があった。

【００１１】本発明は上述した問題点に鑑みなされたも
のであり、コンタクトホールを形成して遮光層と定電位
配線とを電気的に接続させる場合でも、工程数を増やす
ことのない、アクティブマトリクス駆動方式の液晶表示
パネルの製造方法を提供することを課題とする。

【００１２】

【課題を解決するための手段】請求項１に記載の液晶表
示パネルの製造方法は上記課題を解決するために、一対
の第１及び第２基板と、該第１及び第２基板間に挟持さ
れた液晶と、前記第１基板の前記液晶に対面する側にマ
トリクス状に設けられた複数の透明な画素電極と、各画
素電極に対応して複数の信号電極と複数のスイッチング
素子が形成され、前記信号電極からのデータに基づいて
該スイッチング素子を介して前記画素電極に電圧が印加
される液晶表示パネルの製造方法であって、前記第１基
板と前記スイッチング素子との間で、前記複数のスイッ
チング素子に夫々対向する前記第１基板上の位置に高融
点金属又はシリサイドからなる遮光層を形成する工程
と、チャネル層を有する前記複数のスイッチング素子を
形成する工程と、前記信号電極を形成し前記信号電極と
前記チャネル層とを電気的に接続する工程と、前記画素
電極を形成し前記画素電極と前記チャネル層とを電気的
に接続する工程と、定電位源に接続される導電層を形成
し前記遮光層と電気的に接続する工程と、前記各工程間
あるいは各工程内において層間絶縁層を形成する工程と
を備え、前記導電層を形成して前記遮光層と電気的に接
続する工程は、前記チャネル層との選択比の高いエッチ
ングにより、前記信号電極とチャネル層との電気的接続
を行うためのコンタクトホールと前記遮光層と前記導電
層との電気的接続を行うための遮光層用のコンタクトホ
ールとを同時に形成する第１の工程と、前記信号電極と
同材料の導電層を前記信号電極と同時に形成する第２の
工程とから構成されることを特徴とする。

【００１３】請求項１に記載の液晶表示パネルの製造方
法によれば、液晶を挟持する一対の基板の一方の基板上
に高融点金属又はシリサイドからなる遮光層が形成さ
れ、この遮光層に対向するように、層間絶縁層を介して
チャネル層を有する複数のスイッチング素子が形成され
る。次に、複数のスイッチング素子のチャネル層上にも
層間絶縁層が形成される。従って、チャネル層上の層間
絶縁層は１層であるのに対し、スイッチング素子が形成
された画素領域外における遮光層上の層間絶縁層は２層
となる。しかしながら、次に層間絶縁層にコンタクトホ
ールを形成するために行われるエッチングは、チャネル
層との選択比が高いエッチングなので、遮光層上の層間
絶縁層をエッチング中にチャネル層上の層間絶縁層のエ
ッチングが完了した場合でも、チャネル層に対するエッ
チングは殆ど進行しない。従って、チャネル層を突き抜
けることなく、信号電極用のコンタクトホールと遮光層
用のコンタクトホールが同一の工程で形成される。次
に、チャネル層上の層間絶縁層上に信号電極が形成さ
れ、信号電極用のコンタクトホールを介して信号電極と
チャネル層が電気的に接続される。また同時に、遮光層
用のコンタクトホールを介して、信号電極と同材料から
なる導電層が、遮光層と電気的に接続されることにな
る。次に、信号電極及び導電層上に層間絶縁層が形成さ
れ、この層間絶縁層に画素電極用のコンタクトホールが
形成される。そして、このコンタクトホールを介して画
素電極が形成され、画素電極とチャネル層との電気的接
続が行われる。次に、第１基板と第２基板の間に液晶層
が封入されて液晶表示パネルが製造される。以上のよう
に、遮光層と導電層との電気的接続のための工程は、他
の工程と別個に行われるのではなく、信号電極とチャネ
ル層とを電気的に接続する工程と同時に行われることに
なり、従来に比べて工程の削減が図られる。

【００１４】請求項２に記載の液晶表示パネルの製造方
法は上記課題を解決するために、一対の第１及び第２基
板と、該第１及び第２基板間に挟持された液晶と、前記
第１基板の前記液晶に対面する側にマトリクス状に設け
られた複数の透明な画素電極と、各画素電極に対応して
複数の信号電極と複数のスイッチング素子が形成され、
前記信号電極からのデータに基づいて該スイッチング素
子を介して前記画素電極に電圧が印加される液晶表示パ
ネルの製造方法であって、前記第１基板と前記スイッチ
ング素子との間で、前記複数のスイッチング素子に夫々
対向する前記第１基板上の位置に高融点金属又はシリサ
イドからなる遮光層を形成する工程と、チャネル層を有
する前記複数のスイッチング素子を形成する工程と、前
記信号電極を形成し前記信号電極と前記チャネル層とを
電気的に接続する工程と、前記画素電極を形成し前記画
素電極と前記チャネル層とを電気的に接続する工程と、
定電位源に接続される導電層を形成し前記遮光層と電気
的に接続する工程と、前記各工程間あるいは各工程内に
おいて層間絶縁層を形成する工程とを備え、前記導電層
を形成して前記遮光層と電気的に接続する工程は、前記
信号電極と前記チャネル層との電気的接続を行うための
コンタクトホールと、前記遮光層と前記導電層との電気
的接続を行うための遮光層用のコンタクトホールの基礎
となるホールとを同時に形成する第１の工程と、前記基
礎となるホール及び信号電極上に絶縁層を設ける第２の
工程と、該チャネル層と前記画素電極との電気的接続を
行うためのコンタクトホールと、前記基礎となるホール
上の絶縁層から前記遮光層に至る前記遮光層用コンタク
トホールとを同時に形成する第３の工程と、前記画素電
極と同材料の導電層を前記画素電極と同時に形成する第
４の工程とから構成されることを特徴とする。

【００１５】請求項２に記載の液晶表示パネルの製造方
法によれば、液晶層を挟持する一対の基板の一方の基板
上に高融点金属からなる遮光層が形成され、この遮光層
に対向するように、層間絶縁層を介してチャネル層を有
する複数のスイッチング素子が形成される。次に、複数
のスイッチング素子のチャネル層上にも層間絶縁層が形
成される。従って、チャネル層上の層間絶縁層は１層で
あるのに対し、スイッチング素子が形成された画素領域
外における遮光層上の層間絶縁層は２層となる。従っ
て、次に層間絶縁層にコンタクトホールを形成するエッ
チングが行われると、チャネル層上には信号電極との電
気的接続が可能なコンタクトホールが貫通することにな
るが、遮光層上においては、層間絶縁層の１層分に、遮
光層用のコンタクトホールの基礎となるホールが形成さ
れる。次に、チャネル層上の層間絶縁層上に信号電極が
形成され、信号電極用のコンタクトホールを介して信号
電極とチャネル層が電気的に接続される。次に、信号電
極及び前記基礎となるホール上に層間絶縁層が形成され
る。従って、ここまでの工程において、チャネル層上に
は２層の層間絶縁層が形成され、遮光層上においては３
つの層間絶縁膜が形成されることになる。しかし、基礎
となるホール上では、前記コンタクトホールのエッチン
グで１つの層間絶縁膜がエッチングされているため２つ
の層間絶縁膜が存在する。又、画素電極用のコンタクト
ホールは２つの層間絶縁膜に対してエッチングが行われ
る。ここにおいて画素電極用のコンタクトホールの形成
のためのエッチングが行われると、画素電極用のコンタ
クトホールのエッチング終了前又は同時に、遮光層用の
コンタクトホールのエッチングが終了することになり、
チャネル層を突き抜けることなく、一つの工程で二つの
コンタクトホールが形成される。そして、このコンタク
トホールを介して画素電極が形成されると、画素電極と
チャネル層との電気的接続が行われ、同時に、画素電極
と同材料の導電層と遮光層との電気的接続が行われる。
次に、第１基板と第２基板の間に液晶層が封入されて液
晶表示パネルが製造される。以上のように、遮光層と導
電層との電気的接続のための工程は、他の工程と別個に
行われるのではなく、信号電極とチャネル層とを電気的
に接続する工程と同時に行われることになり、従来に比
べて工程の削減が図られる。

【００１６】請求項３に記載の液晶表示パネルは上記課
題を解決するために、一対の第１及び第２基板と、該第
１及び第２基板間に挟持された液晶と、前記第１基板の
前記液晶に対面する側にマトリクス状に設けられた複数
の透明な画素電極と、該複数の画素電極に夫々隣接する
位置において前記第１基板に設けられており前記複数の
画素電極を夫々スイッチング制御する複数のスイッチン
グ素子と、前記複数のスイッチング素子に夫々対向する
位置において前記第１基板と前記複数のスイッチング素
子との間に夫々設けられた高融点金属又はシリサイドか
らなる遮光層と、前記画素電極と同材料からなり前記遮
光層と電気的に接続される透明導電膜と、前記複数の遮
光層と前記複数のスイッチング素子との間、及び前記遮
光層と前記導電層との間に設けられた層間絶縁層と、液
晶表示パネルの実装端子に電気的に接続される金属層と
を備え、前記透明導電膜と前記金属層は、前記スイッチ
ング素子のチャネル層またはゲート電極を介して電気的
に接続されていることを特徴とする。

【００１７】請求項３に記載の液晶表示パネルによれ
ば、高融点金属又はシリサイドからなる遮光層は、スイ
ッチング素子に対向する位置に設けられているので、第
１基板の側から戻り光などの光が当該液晶表示パネルに
入射しても、この光がスイッチング素子に入射するのを
防ぐことが出来る。また、遮光層は、画素電極と同材料
からなる透明導電膜と電気的に接続されている。つま
り、この透明導電膜と遮光層との電気的接続は、画素電
極とチャネル層との電気的接続を行う工程と同一工程に
より行われたものであり、従来よりも少ない工程で遮光
層と導電膜とが電気的に接続された液晶表示パネルとな
っている。そして、この透明導電膜は、液晶表示パネル
の実装端子に接続される金属層との間で、スイッチング
素子のチャネル層またはゲート電極を介して電気的に接
続されている。つまり、透明電極膜と金属層とが直接に
接触していないため、電食により金属層が腐食されるこ
とがない。更に、透明電極膜と金属層とが電気的に接続
されると、遮光層と実装端子とが電気的に接続されたこ
とになり、液晶表示パネルを実装して、当該実装端子を
定電位源に接続することにより、遮光層の持つ電荷の影
響は、スイッチング素子に対して一定となり、スイッチ
ング素子のスイッチング動作に悪影響を及ぼすことがな
い。

【００１８】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされよう。

【００１９】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００２０】（第１の実施の形態）図１は、本発明の第
１の実施の形態である液晶表示パネルの断面図である。
尚、図１においては、各層や各部材を図面上で認識可能
な程度の大きさとするため、各層や各部材毎に縮尺を異
ならしめてある。また図２は、図１に示したＴＦＴアレ
イ基板１上に形成される各種電極等の透視図である。

【００２１】図１において、液晶表示パネル１００は、
透明な第１基板の一例を構成するＴＦＴアレイ基板１
と、これに対向配置される透明な第２基板の一例を構成
する対向基板２とを備えている。ＴＦＴアレイ基板１
は、例えば石英基板や無アルカリガラスからなり、対向
基板２は、例えばガラス基板からなる。

【００２２】ＴＦＴアレイ基板１には、図２に示すよう
に、マトリクス状に複数の透明な画素電極１１が設けら
れており、図１に示すようにその上側には、ラビング処
理等の所定の配向処理が施された配向膜１２がその全面
に渡って設けられている。画素電極１１は例えば、ＩＴ
Ｏ膜（インジウム・ティン・オキサイド膜）などの透明
導電性薄膜からなる。また配向膜１２は例えば、ポリイ
ミド薄膜などの有機薄膜からなる。

【００２３】他方、対向基板２には、その全面に渡って
共通電極２１が設けられており、その下側には、ラビン
グ処理等の所定の配向処理が施された配向膜２２が設け
られている。共通電極２１は例えば、ＩＴＯ膜などの透
明導電性薄膜からなる。また配向膜２２は、ポリイミド
薄膜などの有機薄膜からなる。

【００２４】ＴＦＴアレイ基板１には、図１及び図２に
示すように、複数の画素電極１１に夫々隣接する位置
に、複数の画素電極１１を夫々スイッチング制御する、
スイッチング素子の一例としての複数のＴＦＴトランジ
スタ３０が設けられている。

【００２５】対向基板２には、更に、ブラックマトリク
ス２３が、ＴＦＴトランジスタ３０に対向する所定領域
に設けられている。このようなブラックマトリクスは、
Ｃｒ（クロム）やＮｉ（ニッケル）などの金属材料や、
カーボンやＴｉ（チタン）をフォトレジストに分散した
樹脂ブラックなどの材料から作られ、ＴＦＴ３０のｐ−
Ｓｉ（ポリシリコン）層３２に対する遮光の他に、コン
トラストの向上、色材の混色防止などの機能を有する。

【００２６】ＴＦＴ３０に夫々対向する位置においてＴ
ＦＴアレイ基板１と複数のＴＦＴ３０との間には、高融
点金属からなる複数の遮光層３が設けられている。ま
た、複数の遮光層３と複数のＴＦＴ３０との間には、第
１層間絶縁層４１が設けられている。第１層間絶縁層４
１は、ＴＦＴ３０を構成するｐ−Ｓｉ層３２を遮光層３
から電気的絶縁するために設けられるものである。更
に、第１層間絶縁層４１は、ＴＦＴアレイ基板１の全面
に形成されることにより、ＴＦＴ３０のための下地膜と
しての機能をも有する。即ち、ＴＦＴアレイ基板１の表
面の研磨時における荒れや、洗浄後に残る汚れ等でＴＦ
Ｔ３０の特性の劣化を防止する機能を有する。

【００２７】第１層間絶縁層４１は、例えば、ＮＳＧ
（ノンドープトシリケートガラス）、ＰＳＧ（リンシリ
ケートガラス）、ＢＳＧ（ボロンシリケートガラス）、
ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁
性ガラス又は、酸化シリコン膜、ＳｉＮｘ、酸化窒化膜
等からなる。

【００２８】遮光層３は、例えば、 Ｔｉ（チタン）、
Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタ
ル）、Ｍｏ（モリブデン）及びＰｄ（鉛）などの高融点
金属からなる。より好ましくは、Ｔｉ、Ｃｒ、Ｗ、Ｔ
ａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属シ
リサイド（例えば、タングステンシリサイドＷＳｉ）か
らなる。このように金属シリサイドから構成すると、即
ち、シリコンを遮光層の材料に含ませると、シリコンを
含んでなる第１層間絶縁層４１との熱的相性が良くな
る。より具体的には、高温環境と常温環境とに置かれた
場合でも、遮光層３と第１層間絶縁層４１との間で、熱
膨張率等の物理的性質の差に起因して発生する応力が緩
和される。

【００２９】遮光層３は図２に示すコンタクトホール８
１を介して定電位配線８３に接続されており、定電位配
線８３は、接地されているか、または定電位源に接続さ
れている。このため、遮光層３の電位が変化することに
より、ＴＦＴ３０のスイッチング特性等に悪影響を及ぼ
すことがない。但し、遮光層３は電気的に浮遊していも
良いし、あるいは、遮光層３を後述の蓄積容量（図３参
照）用の配線として使用することも可能である。

【００３０】また、図１に示すように、ＴＦＴ３０は、
ゲート電極３１（走査電極）、ゲート電極３１からの電
界によりチャネルが形成されるｐ−Ｓｉ層３２、ゲート
電極３１とｐ−Ｓｉ層３２とを絶縁するゲート絶縁層３
３、ｐ−Ｓｉ層３２に形成されたソース領域３４、ソー
ス電極３５（信号電極）、及びｐ−Ｓｉ層３２に形成さ
れたドレイン領域３６を備えている。ドレイン領域３６
には、複数の画素電極１１のうちの対応する一つが接続
されている。ソース領域３４及びドレイン領域３６は後
述のように、ｐ−Ｓｉ層３２に対し、ｎ型又はｐ型のチ
ャネルを形成するかに応じて所定濃度のｎ型用又はｐ型
用のドーパントをドープすることにより形成されてい
る。ｎ型チャネルのＴＦＴは、動作速度が速いという利
点があり、ｐ型チャネルのＴＦＴは、ｐ型チャネルを形
成するのが容易であるという利点がある。ソース電極３
５（信号電極）は、画素電極１１と同様にＩＴＯ膜等の
透明導電性薄膜から構成してもよいし、Ａｌ等の金属膜
や金属シリサイドなどの不透明な薄膜から構成してもよ
い。また、ゲート電極３１、ゲート絶縁層３３及び第１
層間絶縁層４１の上には、ソース領域３４へ通じるコン
タクトホール３７及びドレイン領域３６へ通じるコンタ
クトホール３８が夫々形成された第２層間絶縁層４２が
形成されている。このソース領域３４へのコンタクトホ
ール３７を介して、ソース電極３５（信号電極）はソー
ス領域３４に電気的接続されている。更に、ソース電極
３５（信号電極）及び第２絶縁層４２の上には、ドレイ
ン領域３６へのコンタクトホール３８が形成された第３
層間絶縁層４３が形成されている。このドレイン領域３
６へのコンタクトホール３８を介して、画素電極１１は
ドレイン領域３６に電気的接続されている。前述の画素
電極１１は、このように構成された第３層間絶縁層４３
の上面に設けられている。

【００３１】ここで、一般には、チャネルが形成される
ｐ−Ｓｉ層３２は、光が入射するとｐ−Ｓｉが有する光
電変換効果により光電流が発生してしまいＴＦＴ３０の
トランジスタ特性が劣化するが、本実施の形態では、対
向基板２には各ＴＦＴ３０に夫々対向する位置に複数の
ブラックマトリクス２３が形成されているので、入射光
が直接にｐ−Ｓｉ層３２に入射することが防止される。
更にこれに加えて又は代えて、ゲート３１を上側から覆
うようにソース電極３５（信号電極）をＡｌ等の不透明
な金属薄膜から形成すれば、ブラックマトリクス２３と
共に又は単独で、ｐ−Ｓｉ層３２への入射光（即ち、図
１で上側からの光）の入射を効果的に防ぐことが出来
る。

【００３２】図２に示すように、以上のように構成され
た画素電極１１は、ＴＦＴアレイ基板１上にマトリクス
状に配列され、各画素電極１１に隣接してＴＦＴ３０が
設けられており、また画素電極１１の縦横の境界に夫々
沿ってソース電極３５（信号電極）及びゲート電極３１
（走査電極）が設けられている。尚、図２は、説明の都
合上、画素電極１１のマトリクス状配列等を簡略化して
示すためのものであり、実際の各電極は層間絶縁層の間
や上をコンタクトホール等を介して配線されており、図
１から分かるように３次元的により複雑な構成を有して
いる。図１においては、コンタクトホール３８の下にも
遮光膜３が設けられているが、図２に示されるようにコ
ンタクトホール下に遮光膜３を設けない場合もある。遮
光膜は少なくともチャネル領域及びＬＤＤ領域の下には
形成することが望ましい。

【００３３】図１には示されていないが、図２及び図３
に示すように、画素電極１１には蓄積容量７０が夫々設
けられている。この蓄積容量７０は、より具体的には、
ｐ−Ｓｉ層３２と同一工程により形成されるｐ−Ｓｉ層
３２ａ、ゲート絶縁層３３と同一工程により形成される
絶縁層３３ａ、ゲート電極３１と同一工程により形成さ
れる蓄積容量電極（容量線）３１ａ、第２及び第３層間
絶縁層４２及び４３、並びに第２及び第３層間絶縁層４
２及び４３を介して蓄積容量電極３１ａに対向する画素
電極１１の一部から構成されている。このように蓄積容
量７０が設けられているため、デューティー比が小さく
ても高詳細な表示が可能とされる。尚、蓄積容量電極
（容量線）３１ａは、図２に示すように、ＴＦＴアレイ
基板１の面上においてゲート電極（走査電極）３１と平
行に設けられている。また前述のように、遮光層３を蓄
積容量７０の配線として利用することも可能である。

【００３４】次に、図４及び図５に基づいて本実施形態
のアクティブマトリクス型液晶表示パネルの全体の構成
について説明する。

【００３５】図４は本実施形態における液晶表示パネル
の平面図である。また、図５は、図４のＨ−Ｈ’線にお
ける液晶表示パネルの断面図を示す。

【００３６】図４及び図５に示すように、本実施形態に
おける液晶表示パネルにおいては、前記ＴＦＴアレイ基
板１上に形成した画素電極１１の表面に、前記共通電極
２１を有する対向基板２が、適当な間隔をおいて配置さ
れ、ＴＦＴ３０により構成される各画素と対向基板２と
で形成される画面表示領域を、シール剤５２により封止
している。シール剤５２により囲まれた空間に液晶が封
入され、液晶層５０が形成される。液晶層５０は、画素
電極１１からの電界が印加されていない状態で配向膜１
２及び２２により所定の配向状態を採る。液晶層５０
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール剤５２は、二つの基板１及び２
をそれらの周辺で張り合わせるための接着剤である。

【００３７】また、ＴＦＴアレイ基板１上のＸ側駆動用
ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４
は、電荷の直流成分によりポリイミド等の配向膜１２，
２２や液晶層５０の劣化を防ぐために、前記対向基板２
の外周より外側に配置している。

【００３８】更に、画面表示領域外側は、モジュールと
して組み立てた際に光が漏れないように対向基板２上に
ブラックマトリクス２３と同一層で周辺見切り５３を形
成する。

【００３９】なお、ＴＦＴアレイ基板１上には、対向基
板２側に設けられた共通電極２１に、ＴＦＴアレイ基板
１側から共通電極電位を供給するための上下基板導通用
端子１０６が、所定の径を有する導電性接着剤を介在さ
せて、対向基板２と導通を図るように構成されている。
また、外部実装端子１０２は、前記対向基板２より外側
の部分に配置され、ワイヤーボンディング、ＡＣＦ（Ａ
ｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅ Ｆｉｌ
ｍ）圧着等により外部ＩＣと接続される。

【００４０】図１においては、Ｘ側駆動用ドライバ回路
１０１と前記外部実装端子１０２のみが描かれている
が、ＴＦＴアレイ基板１上にはその周辺部には、上述の
ようにＸ側駆動用ドライバ回路１０１及びＹ側駆動用ド
ライバ回路１０４が設けられており、図示しない配線に
よりソース電極３５（信号電極）及びゲート電極３１
（走査電極）に夫々電気的接続されている。Ｘ側駆動用
ドライバ回路１０１には、図示しない制御回路から即時
表示可能な形式に変換された表示信号が入力され、Ｙ側
駆動用ドライバ回路１０４がパルス的にゲート電極３１
（走査電極）に順番にゲート電圧を送るのに合わせて、
Ｘ側駆動用ドライバ回路１０１は表示信号に応じた信号
電圧をソース電極３５（信号電極）に送る。本実施の形
態では特に、ＴＦＴ３０はｐ−Ｓｉ（ポリシリコン）タ
イプのＴＦＴであるので、ＴＦＴ３０の形成時に同一工
程で、 Ｘ側駆動用ドライバ回路１０１及びＹ側駆動用
ドライバ回路１０４を形成することも可能であり、製造
上有利である。

【００４１】尚、Ｘ側駆動用ドライバ回路１０１及びＹ
側駆動用ドライバ回路１０４をＴＦＴアレイ基板１の上
に設ける代わりに、例えばＴＡＢ（テープオートメイテ
ッドボンディング基板）上に実装された駆動用ＬＳＩ
に、ＴＦＴアレイ基板１の周辺部に設けられた異方性導
電フィルムを介して電気的及び機械的に接続するように
してもよい。

【００４２】また、図１乃至図５には示されていない
が、対向基板２の投射光が入射する側及びＴＦＴアレイ
基板１の投射光が出射する側には夫々、例えば、ＴＮ
（ツイステッドネマティック）モード、 ＳＴＮ（スー
パーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モー
ド等の動作モードや、ノーマリーホワイトモード／ノー
マリーブラックモードの別に応じて、偏光フィルム、位
相差フィルム、偏光板などが所定の方向で配置される。

【００４３】次に以上のように構成された本実施の形態
の動作について図１を参照して説明する。

【００４４】図１において、制御回路から表示信号を受
けたＸ側駆動用ドライバ回路１０１は、この表示信号に
応じたタイミング及び大きさで信号電圧をソース電極３
５（信号電極）に印加し、これと並行して、Ｙ側駆動用
駆動回路１０２は、所定タイミングで電極３１（走査電
極）にゲート電圧をパルス的に順次印加し、ＴＦＴ３０
は駆動される。これにより、ゲート電圧がオンとされた
時点でソース電圧が印加されたＴＦＴ３０においては、
ソース領域３４、ｐ−Ｓｉ層３２に形成されたチャネル
及びドレイン領域３６を介して画素電極１１に電圧が印
加される。そして、この画素電極１１の電圧は、ソース
電圧が印加された時間よりも例えば３桁も長い時間だけ
蓄積容量７０（図３参照）により維持される。

【００４５】このように画素電極１１に電圧が印加され
ると、液晶層５０におけるこの画素電極１１と共通電極
２１とに挟まれた部分における液晶の配向状態が変化
し、ノーマリーホワイトモードであれば、電圧が印加さ
れた状態で入射光がこの液晶部分を通過不可能とされ、
ノーマリーブラックモードであれば、電圧が印加された
状態で入射光がこの液晶部分を通過可能とされ、全体と
して液晶表示パネル１００ａからは表示信号に応じたコ
ントラストを持つ光が出射する。

【００４６】そして、ＴＦＴ３０の下側に設けられた遮
光層３により、戻り光による悪影響が低減されるため、
ＴＦＴ３０のトランジスタ特性が改善されており、更に
は、遮光層３が上述したような良好な電気的接続によ
り、安定して一定の電位に保たれるため、ＴＦＴ３０の
スイッチング特性は良好に維持され、最終的には、液晶
表示パネル１００により、高コントラストで色付きの良
い高画質の画像を表示することが可能となる。

【００４７】しかし、遮光層３は、上述したように高融
点金属で形成されているため、ＴＦＴ３０と絶縁を図る
必要があり、遮光層３とＴＦＴ３０との間には、第１層
間絶縁層４１が設けられる。その結果、ソース、ドレイ
ンとなるポリシリコン層３２と遮光層３とが第１層間絶
縁層４１を介して対向し、コンデンサを形成することに
なる。従って、この遮光層３がフローティング電位であ
る場合には、ポリシリコン層３２の電荷の影響を受け
て、遮光層３の電荷が変動する。逆にＴＦＴ３０も遮光
層３の電荷の影響を受けることになり、この遮光層３が
本来のゲートとは別のゲートとして機能するおそれがあ
る。すなわち、遮光層３の持つ電荷に起因してＴＦＴ３
０にリーク電流が流れたり、あるいは、ＴＦＴ３０にリ
ーク電流が流れたり、あるいはＴＦＴ３０のゲートに高
い電圧を印加しなければ、ＴＦＴ３０がオンしなくな
る。

【００４８】そこで、本実施形態では、このような問題
を解決するために、図２に示すように、遮光層３を画素
領域外でショートさせ、コンタクトホール８１を形成し
て接地電位あるいは対向電極電位もしくは負電位等の定
電位を供給する定電位配線８３と、コンタクト部３ａに
おいて電気的に接続している。このため、遮光層３の電
位が変化することにより、ＴＦＴ３０のスイッチング特
性等に悪影響を及ぼすことがない。

【００４９】しかしながら、遮光層３を前記定電位配線
８３に接続するには、遮光層３上に形成された第１層間
絶縁層４１及び第２層間絶縁層４２にコンタクトホール
８１を形成する必要があり、このコンタクトホール８１
の形成のための工程分だけ工程が増えるという問題があ
った。

【００５０】ここで、前記工程の増加の理由を説明する
ために、比較例として従来の液晶表示パネルの製造プロ
セスについて図６及び図７を参照して説明する。なお、
図６及び図７に示す工程は、図２におけるａ−ａ’線断
面と、ｂ−ｂ’線断面とを理解の容易のために繋げて描
いたものである。

【００５１】先ず図６の工程（１）に示すように、石英
基板、ハードガラス等のＴＦＴアレイ基板１を用意す
る。このＴＦＴアレイ基板１の全面に、スパッタリング
法、ＣＶＤ法等によりＷなどの高融点金属の金属シリサ
イド等からなる遮光層をＴＦＴアレイ基板１の全面に形
成する。その後フォトリソグラフィ工程及びエッチング
工程により、これらの基板全面に形成された遮光層をＴ
ＦＴ３０を形成する予定の領域にのみ残して、遮光層３
を形成する。この際、非単結晶シリコン層を遮光層の上
下の一方又は両方に形成してもよい。

【００５２】遮光層３の層厚としては、約１０００〜３
０００Åである。遮光層３は、少なくともＴＦＴ３０の
ｐ−Ｓｉ層３２のうちチャネル形成用の領域、ソース領
域３４及びドレイン領域３６をＴＦＴアレイ基板１の裏
面から見て覆うように形成される。

【００５３】次に図６の工程（２）に示すように、遮光
層３の上に、減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・
エチル・オソル・シリケート）ガス等を用いて、ＮＳＧ
などのシリケートガラス膜等からなる第１層間絶縁層４
１を形成する。第１層間絶縁層４１の層厚は、約５００
〜８０００Åである。

【００５４】次に図６の工程（３）に示すように、第１
層間絶縁層４１の上に、約４５０〜５５０℃の比較的低
温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノ
シランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０
〜４０ＰａのＣＶＤ）により、ａ−Ｓｉ（アモルファス
シリコン）膜を形成する。その後、窒素雰囲気中で、約
６００〜７００℃にて約１〜２４時間のアニール処理を
施することにより、ｐ−Ｓｉ（ポリシリコン）膜を約５
００〜２０００Åの厚さとなるまで固相成長させる。こ
の際、ｎチャネル型のＴＦＴ３０を作成する場合には、
Ｓｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などの
Ｖ族元素のドーパントを僅かにイオン注入等によりドー
プする。また、ＴＦＴ３０をｐチャネル型とする場合に
は、Ａｌ（アルミニウム）、Ｂ（ボロン）、Ｇａ（ガリ
ウム）、Ｉｎ（インジウム）などのIII族元素のドーパ
ントを僅かにイオン注入等によりドープする。

【００５５】次に図６の工程（４）に示すように、ｐ−
Ｓｉ層３２を約９００〜１３００℃の温度により熱酸化
して、約３００Åの比較的薄い厚さの熱酸化膜３３’を
形成する。

【００５６】更に図６の工程（５）に示すように、減圧
ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）３
３”を約５００Åの比較的薄い厚さに堆積し、多層構造
を持つゲート絶縁層３３を形成する。この結果、ｐ−Ｓ
ｉ層３２の厚さは、約４５０〜１８５００Åの厚さとな
り、ゲート絶縁層３３の厚さは、約２００〜１５００
Å、好ましくは８００Åの厚さとなる。

【００５７】次に図６の工程（５’）に示すように、遮
光層３のコンタクト部３ａと定電位配線８３との接続を
行うためのコンタクトホール８１を、反応性エッチン
グ、反応性イオンビームエッチング等のドライエッチン
グにより形成する。このような異方性エッチングを用い
るのは、開口形状をマスク形状とほぼ同じにできるため
である。

【００５８】次に図６の工程（６）に示すように、ｐ−
Ｓｉ層３２上にゲート絶縁層３３を介して、減圧ＣＶＤ
法等によりｐ−Ｓｉを堆積した後、ゲートマスクを用い
たフォトリソグラフィ工程、エッチング工程等により、
ゲート電極３１（走査電極）及びコンタクト部３ａの接
続用電極３１ａを形成する。なお、ゲート電極３１（走
査電極）及び接続用電極３１ａは、同じ材料で形成され
ているが、互いに接触しない位置に設けられている。

【００５９】次に図７の工程（７）に示すように、ＴＦ
Ｔ３０をＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉ
ｎ Ｓｔｒｕｃｔｕｒｅ）構造を持つｎチャネル型のＴ
ＦＴとする場合、ｐ−Ｓｉ層３２に、先ずソース領域３
４及びドレイン領域３６のうちチャネル側に夫々隣接す
る一部を構成する低濃度ドープ領域を形成するために、
ゲート電極３１を拡散マスクとして、ＰなどのＶ族元素
のドーパントを低濃度で（例えば、Ｐイオンを１〜３×
１０¹³／ｃｍ²のドース量にて）ドープし、続いて、ゲ
ート電極３１よりも幅の広いマスクでレジスト層をゲー
ト電極３１上に形成した後、同じくＰなどのＶ族元素の
ドーパントを高濃度で（例えば、Ｐイオンを１〜３×１
０¹⁵／ｃｍ²のドース量にて）ドープする。また、ＴＦ
Ｔ３０をｐチャネル型とする場合、ｐ−Ｓｉ層３２に、
ソース領域３４及びドレイン領域３６を形成するため
に、ＢなどのIII族元素のドーパントを用いてドープす
る。

【００６０】これらの工程と並行して、ｎチャネル型ｐ
−ＳｉＴＦＴ及びｐチャネル型ｐ−ＳｉＴＦＴから構成
されるＣＭＯＳ（相補型ＭＯＳ）構造を持つＸ側駆動用
ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４
をＴＦＴアレイ基板１上の周辺部に形成する。次に図７
の工程（８）に示すように、ゲート電極３１（走査電
極）及び接続用電極３１ａを覆うように、減圧ＣＶＤ法
やＴＥＯＳガス等を用いて、ＮＳＧのシリケートガラス
膜等からなる第２層間絶縁層４２を形成する。第２層間
絶縁層４２の層厚は、約５０００〜１５０００Åであ
る。そして、ソース領域３４及びドレイン領域３６を活
性化するために約８００〜１０００℃のアニール処理を
２０〜６０分程度行った後、ソース電極３１（信号電
極）に対するコンタクトホール３７と、接続用電極３１
ａに対するコンタクトホール８１ａとを、反応性エッチ
ング、反応性イオンビームエッチング等のドライエッチ
ングにより形成する。また、ゲート電極３１（走査電
極）を図示しない配線と接続するためのコンタクトホー
ルも、コンタクトホール３７と同一の工程により第２層
間絶縁層４２に開ける。

【００６１】次に図７の工程（９）に示すように、第２
層間絶縁層４２の上に、スパッタリング処理等により、
Ａｌ等の低抵抗金属等を、約１０００〜１００００Åの
厚さに堆積し、更にフォトリソグラフィ工程、ウエット
エッチング工程等により、ソース電極３５（信号電極）
及び定電位配線８３を形成する。なお、ソース電極３５
（信号電極）及び定電位配線８３は同じ材料で形成され
るが、図６の工程（９）に示すように、互いに接触しな
い位置関係にある。

【００６２】また、このような工程により、定電位配線
８３とコンタクト３ａとが接続用電極３１ａを介して電
気的に接続され、定電位配線８３に接地電位あるいは負
電位等の定電位を印加することにより、遮光層３の電位
を所定の定電位に保つことができる。

【００６３】次に図７の工程（１０）に示すように、ソ
ース電極３５（信号電極）及び定電位配線８３上を覆う
ように、常圧又は減圧ＣＶＤ法等を用いて、ＮＳＧのシ
リケートガラス膜やＢＰＳＧ膜等からなる第３層間絶縁
層４３を形成する。第３層間絶縁層４３の層厚は、約５
０００〜１５０００Åである。

【００６４】更に、画素電極１１とドレイン領域３６と
を電気的接続するためのコンタクトホール３８を、反応
性エッチング、反応性イオンビームエッチング等のドラ
イエッチングにより形成する。

【００６５】次に図７の工程（１１）に示すように、第
３層間絶縁層４３の上に、スパッタリング処理等によ
り、ＩＴＯ膜等の透明導電性薄膜を、約５００〜２００
０Åの厚さに堆積し、更にフォトリソグラフィ工程、ウ
エットエッチング工程等により、画素電極１１を形成す
る。

【００６６】続いて、画素電極１１の上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、図１に示した配向膜１２が形成される。

【００６７】他方、図１に示した対向基板２について
は、ガラス基板等が先ず用意され、この上において複数
のＴＦＴ３０に夫々対応した位置にブラックマトリクス
２３が、例えば金属クロムをスパッタリングした後、フ
ォトリソグラフィ工程、エッチング工程を経て形成され
る。

【００６８】その後、対向基板２の全面にスパッタリン
グ処理等により、ＩＴＯ等の透明導電性薄膜を、約５０
０〜２０００Åの厚さに堆積することにより、共通電極
２１を形成する。更に、共通電極２１の全面にポリイミ
ド系の配向膜の塗布液を塗布した後、所定のプレティル
ト角を持つように且つ所定方向でラビング処理を施すこ
と等により、配向膜２２が形成される。

【００６９】最後に、上述のように各層が形成されたＴ
ＦＴアレイ基板１と対向基板２とは、配向膜１２及び２
２が対面するようにシール剤５２により張り合わされ、
真空吸引等により、両基板間の空間に、例えば数種類の
ネマティック液晶を混合してなる液晶が吸引されて、液
晶層５０が形成される。

【００７０】以上の製造プロセスにより、液晶表示パネ
ルが完成する。

【００７１】以上説明したように、比較例においては、
図６の工程（５’）に示すように、遮光層３のコンタク
トホール８１を形成するための工程を、図７の工程
（８）に示すコンタクトホール３７の形成工程あるいは
図７の工程（１０）に示すコンタクトホール３８の形成
工程とは別に設けている。

【００７２】工程を減らすためには、例えば図７の工程
（８）においてコンタクトホール３７を形成すると同時
に、コンタクトホール８１を形成することも考えられる
が、コンタクトホール３７の形成位置とコンタクトホー
ル８１との形成位置においては、エッチング対象となる
絶縁層の層厚が異なるため、上述した異方性ドライエッ
チングでは、次のような理由により、コンタクトホール
３７の形成位置においてオーバーエッチングが生ずると
いう問題点があった。

【００７３】図７の工程（８）におけるエッチング対象
となる絶縁層は、コンタクトホール３７の形成位置にお
いては、層厚が約８０００Åの第２層間絶縁層４２と、
層厚が約５００ÅのＨＴＯ膜３３”と、層厚が約３００
Åの熱酸化膜３３’であり、コンタクトホール８１の形
成位置においては、前記第２層間絶縁層４２及びＨＴＯ
膜３３”と、層厚が約８０００Åの第１層間絶縁層４１
である。

【００７４】従って、コンタクトホール３７の形成位置
におけるエッチング対象層厚は、合計で約９０００Åで
あるのに対し、コンタクトホール８１の形成位置におけ
るエッチング対象層厚は、合計で約１６５００Åに及ぶ
ことになる。

【００７５】一方、開口形状及び面積を設計値に近付け
るという要請から、コンタクトホールのエッチングに
は、上述したように異方性３００Åドライエッチングが
採用されているが、異方性ドライエッチングは、ポリシ
リコン層３２との選択比が十分に採れないため、エッチ
ング量を時間で制御する方法では、上述のような層厚差
がある場合には、コンタクトホール８１のエッチング中
において、コンタクトホール３７の形成位置におけるポ
リシリコン層３２に対してオーバーエッチングが生じて
しまう。

【００７６】このような理由から、従来は、図７の工程
（８）に示すコンタクトホール３７の形成工程の前に、
図６の工程（５’）に示す工程を別個に設けなければな
らなかった。

【００７７】そこで、本実施形態では、ソース電極３５
用のコンタクトホール３７の形成工程におけるエッチン
グとして、ポリシリコン層３２との選択比が高いウェッ
トエッチングを採用し、図６の工程（５’）に示す遮光
層３用のコンタクトホール８１の形成工程を減らすよう
に構成した。

【００７８】以下、図８及び図９に基づいて、本実施形
態における液晶表示パネル１００の製造プロセスについ
て説明する。

【００７９】先ず図８の工程（１）に示すように、石英
基板、ハードガラス等のＴＦＴアレイ基板１を用意す
る。ここで、好ましくはＮ２（窒素）等の不活性ガス雰
囲気且つ約１０００℃の高温でアニール処理し、後に実
施される高温プロセスにおけるＴＦＴアレイ基板１に生
じる歪みが少なくなるように前処理しておく。このよう
に処理されたＴＦＴアレイ基板１の全面に、スパッタリ
ング法、ＣＶＤ法等により好ましくはＴｉ、Ｃｒ、Ｗ、
Ｔａ、Ｍｏ及びＰｄなどの高融点金属の金属シリサイド
等からなる遮光層を多結晶シリコン層の全面に形成す
る。その後フォトリソグラフィ工程及びエッチング工程
により、これらの基板全面に形成された多結晶シリコン
層及び遮光層をＴＦＴ３０を形成する予定の領域にのみ
残して、遮光層３を形成する。

【００８０】遮光層３の層厚としては、約１０００〜３
０００Åが好ましく、更に約１５００〜２５００Åがよ
り好ましい。１０００Åより薄いと遮光の効果（例え
ば、１／１０００程度の透過率）が十分に得られず、ま
た３０００Åより厚いと、ＴＦＴ３０の形成工程におけ
る高温環境と常温環境とにおける熱応力の発生が大きく
なり過ぎ、加えて遮光層３自体を形成するための時間や
コストの上昇を招くと共に後にＴＦＴ３０を形成する第
１層間絶縁層４１の段差が大きくなり過ぎてＴＦＴ３０
の形成が困難になる。更に遮光層３の厚さが約１５００
〜２５００Åであれば、良好な遮光性が得られると共
に、段差の問題も実用上殆ど生じないで済む。遮光層３
は、少なくともＴＦＴ３０のｐ−Ｓｉ層３２のうちチャ
ネル形成用の領域、ソース領域３４及びドレイン領域３
６をＴＦＴアレイ基板１の裏面から見て覆うように形成
される。

【００８１】次に図８の工程（２）に示すように、遮光
層３の上に、例えば、常圧又は減圧ＣＶＤ法等によりＴ
ＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いて、Ｎ
ＳＧ、ＰＳＧ、ＢＳＧ、ＢＳＰＧなどのシリケートガラ
ス膜、窒化膜や酸化シリコン膜等からなる第１層間絶縁
層４１を形成する。第１層間絶縁層４１の層厚は、約５
００〜８０００Åが好ましい。或いは、熱酸化膜を形成
した後、更に減圧ＣＶＤ法等により高温酸化シリコン膜
（ＨＴＯ膜）や窒化膜を約５００Åの比較的薄い厚さに
堆積し、厚さ約２０００Åの多層構造を持つ第１層間絶
縁層４１を形成してもよい。更に、このようなシリケー
トガラス膜に重ねて又は代えて、ＳＯＧ（スピンオンガ
ラス：紡糸状ガラス）をスピンコートして平坦な膜を形
成してもよい。このように、第１層間絶縁層４１の上面
をスピンコート処理により平坦化しておけば、後に上側
にＴＦＴ３０を形成し易いという利点が得られる。

【００８２】尚、第１層間絶縁層４１に対し、約９００
℃のアニール処理を施すことにより、汚染を防ぐと共に
平坦化してもよい。

【００８３】次に図８の工程（３）に示すように、第１
層間絶縁層４１の上に、約４５０〜５５０℃、好ましく
は約５００℃の比較的低温環境中で、流量約４００〜６
００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を
用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣ
ＶＤ）により、ａ−Ｓｉ膜を形成する。その後、窒素雰
囲気中で、約６００〜７００℃にて約１〜２４時間、好
ましくは、４〜６時間のアニール処理を施することによ
り、ｐ−Ｓｉ膜を約３００〜２０００Åの厚さ、好まし
くは約５５０Åの厚さとなるまで固相成長させる。この
際、ｎチャネル型のＴＦＴ３０を作成する場合には、Ｓ
ｂ、Ａｓ、ＰなどのＶ族元素のドーパントを僅かにイオ
ン注入等によりドープする。また、ＴＦＴ３０をｐチャ
ネル型とする場合には、Ａｌ、Ｂ、Ｇａ、ＩｎなどのII
I族元素のドーパントを僅かにイオン注入等によりドー
プしてもよい。尚、ａ−Ｓｉ膜を経ないで、減圧ＣＶＤ
法等によりｐ−Ｓｉ膜を直接形成しても良い。或いは、
減圧ＣＶＤ法等により堆積したｐ−Ｓｉ膜にシリコンイ
オンを打ち込んで一旦非晶質化（アモルファス化）し、
その後アニール処理等により再結晶化させてｐ−Ｓｉ膜
を形成しても良い。

【００８４】次に図８の工程（４）に示すように、ｐ−
Ｓｉ層３２を約９００〜１３００℃の温度、好ましくは
約１０００℃の温度により熱酸化することにより、約３
００Åの比較的薄い厚さの熱酸化膜３３’を形成する。

【００８５】更に図８の工程（５）に示すように、減圧
ＣＶＤ法等により窒化膜あるいは高温酸化シリコン膜
（ＨＴＯ膜）３３”を約５００Åの比較的薄い厚さに堆
積し、多層構造を持つゲート絶縁層３３を形成する。

【００８６】この結果、ｐ−Ｓｉ層３２の厚さは、約１
５０〜１８５０Åの厚さ、好ましくは約３５０〜４５０
Åの厚さとなり、ゲート絶縁層３３の厚さは、２００〜
１５００Åの厚さ、好ましくは約８００Åの厚さとな
る。ただしゲート絶縁膜３３の厚さは８００Åに限るも
のでなく、１００〜２０００Åの範囲で設定して良い。
その際熱酸化膜３３’と酸化シリコン膜３３’’は１０
０〜２０００Åの範囲で各々設定できる。このように高
温熱酸化時間を短くすることにより、特に８インチ程度
の大型ウエーハを使用する場合に熱によるそりを防止す
ることができる。但し、ｐ−Ｓｉ層３２を熱酸化するこ
とのみにより、単一層構造を持つゲート絶縁層３３を形
成してもよい。

【００８７】次に図８の工程（６）に示すように、ｐ−
Ｓｉ層３２上にゲート絶縁層３３を介して、減圧ＣＶＤ
法等によりｐ−Ｓｉを堆積した後、ゲートマスクを用い
たフォトリソグラフィ工程、エッチング工程等により、
ゲート電極３１（走査電極）を形成する。

【００８８】但し、ゲート電極３１（走査電極）を、ｐ
−Ｓｉ層ではなく、Ａｌ等の金属膜又は金属シリサイド
膜から形成してもよいし、若しくはこれらの金属膜又は
金属シリサイド膜とｐ−Ｓｉ膜を組み合わせて多層に形
成してもよい。この場合、ゲート電極３１（走査電極）
を、ブラックマトリクス２３が覆う領域の一部又は全部
に対応する遮光膜として配置すれば、金属膜や金属シリ
サイド膜の持つ遮光性により、ブラックマトリクス２３
の一部又は全部を省略することも可能となる。この場合
特に、対向基板２とＴＦＴアレイ基板１との貼り合わせ
ずれによる画素開口率の低下を防ぐことが出来る利点が
ある。

【００８９】次に図９の工程（７）に示すように、ＴＦ
Ｔ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする
場合、ｐ型のｐ−Ｓｉ層３２に、先ずソース領域３４及
びドレイン領域３６のうちチャネル側に夫々隣接する一
部を構成する低濃度ドープ領域を形成するために、ゲー
ト電極３１を拡散マスクとして、ＰなどのＶ族元素のド
ーパントを低濃度で（例えば、Ｐイオンを１〜３×１０
¹³／ｃｍ²のドース量にて）ドープし、続いて、ゲート
電極３１よりも幅の広いマスクでレジスト層をゲート電
極３１上に形成した後、同じくＰなどのＶ族元素のドー
パントを高濃度で（例えば、Ｐイオンを１〜３×１０¹⁵
／ｃｍ²のドース量にて）ドープする。また、ＴＦＴ３
０をｐチャネル型とする場合、ｎ型のｐ−Ｓｉ層３２
に、ソース領域３４及びドレイン領域３６を形成するた
めに、ＢなどのIII族元素のドーパントを用いてドープ
する。このようにＬＤＤ構造とした場合、ショートチャ
ネル効果を低減できる利点が得られる。尚、このように
低濃度と高濃度の２段階に分けて、ドープを行わなくて
も良い。例えば、低濃度のドープを行わずに、オフセッ
ト構造のＴＦＴとしてもよく、ゲート電極３１をマスク
として、Ｐイオン、Ｂイオン等を用いたイオン注入技術
によりセルフアライン型のＴＦＴとしてもよい。

【００９０】これらの工程と並行して、ｎチャネル型ｐ
−ＳｉＴＦＴ及びｐチャネル型ｐ−ＳｉＴＦＴから構成
されるＣＭＯＳ構造を持つＸ側駆動用ドライバ回路１０
１及びＹ側駆動用ドライバ回路１０４をＴＦＴアレイ基
板１上の周辺部に形成する。このように、ＴＦＴ３０は
ｐ−ＳｉＴＦＴであるので、ＴＦＴ３０の形成時に同一
工程で、Ｘ側駆動用ドライバ回路１０１及びＹ側駆動用
ドライバ回路１０４を形成することができ、製造上有利
である。

【００９１】次に、図９に示す工程（８）において、ゲ
ート電極３１（走査電極）を覆うように、例えば、常圧
又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、
ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜や
酸化シリコン膜等からなる第２層間絶縁層４２を形成す
る。第２層間絶縁層４２の層厚は、約５０００〜１５０
００Åが好ましい。

【００９２】そして、ソース領域３４及びドレイン領域
３６を活性化するために約８００〜１０００℃のアニー
ル処理を２０〜６０分程度行った後、コンタクトホール
の形成を行うのであるが、本実施形態においては、比較
例と異なり、ウェットエッチングのみによってコンタク
トホール３７とコンタクトホール８１とを同時に形成す
る。

【００９３】ウェットエッチングを採用することによ
り、ポリシリコン層３２との選択比を高くすることがで
き、コンタクトホール８１の形成位置とコンタクトホー
ル３７の形成位置とで、上述のような層厚差がある場合
でも、ポリシリコン層３２をオーバーエッチングするこ
となく、両方のコンタクトホールを良好に形成すること
ができる。

【００９４】具体的には、エッチング液として緩衝弗酸
液と呼ばれるＨＦ＋ＮＨ４Ｆを用いた。このようなエッ
チング液を用いることで、ポリシリコン層３２をエッチ
ングすることなく、また、遮光層３及びＴＦＴアレイ基
板１の表面に損傷を与えることなく、必要なエッチング
を行って、コンタクトホール３７及びコンタクトホール
８１を同時に形成することができる。

【００９５】そして、図９に示す工程（９）において、
第２層間絶縁層４２の上に、スパッタリング処理等によ
り、Ａｌ等の低抵抗金属や金属シリサイド等を、約１０
００〜１００００Åの厚さに堆積し、更にフォトリソグ
ラフィ工程、ウエットエッチング工程等により、ソース
電極３５（信号電極）及び定電位配線８３を形成する。

【００９６】なお、ソース電極３５（信号電極）及び定
電位配線８３は同じ材料で形成されるが、図９の工程
（９）に示すように、互いに接触しない位置関係にあ
る。

【００９７】また、このような工程により、定電位配線
８３とコンタクト部３ａとが電気的に接続され、定電位
配線８３に接地電位あるいは負電位等の定電位を印加す
ることにより、遮光層３の電位を所定の定電位に保つこ
とができる。

【００９８】また、ソース電極３５（信号電極）を、ブ
ラックマトリクス２３が覆う領域の一部又は全部に対応
する遮光膜として配置すれば、Ａｌ等の金属膜や金属シ
リサイド膜の持つ遮光性により、ブラックマトリクス２
３の一部又は全部を省略することも可能となる。この場
合特に、対向基板２とＴＦＴアレイ基板１との貼り合わ
せずれによる画素開口率の低下を防ぐことが出来る利点
がある。

【００９９】次に図９の工程（１０）に示すように、ソ
ース電極３５（信号電極）及び定電位配線８３上を覆う
ように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス
等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの
シリケートガラス膜、窒化膜や酸化シリコン膜等からな
る第３層間絶縁層４３を形成する。第３層間絶縁層４３
の層厚は、約５０００〜１５０００Åが好ましい。或い
は、このようなシリケートガラス膜に代えて又は重ね
て、有機膜やＳＯＧ（スピンオンガラス）をスピンコー
トして平坦な膜を形成してもよい。

【０１００】更に、画素電極１１とドレイン領域３６と
を電気的接続するためのコンタクトホール３８を、反応
性エッチング、反応性イオンビームエッチング等のドラ
イエッチングにより形成する。この際、反応性エッチン
グ、反応性イオンビームエッチングのような異方性エッ
チングにより、コンタクトホール３８を開口した方が、
開口形状をマスク形状とほぼ同じにできるという利点が
得られる。但し、ドライエッチングとウエットエッチン
グとを組み合わせて開口すれば、コンタクトホール３８
をテーパ状にできるので、配線接続時の断線を防止でき
るという利点が得られる。

【０１０１】次に図９の工程（１１）に示すように、第
３層間絶縁層４３の上に、スパッタリング処理等によ
り、ＩＴＯ膜等の透明導電性薄膜を、約５００〜２００
０Åの厚さに堆積し、更にフォトリソグラフィ工程、ウ
エットエッチング工程等により、画素電極１１を形成す
る。尚、当該液晶表示パネル１００ａを反射型の液晶表
示装置に用いる場合には、Ａｌ等の反射率の高い不透明
な材料から画素電極１１を形成してもよい。

【０１０２】続いて、画素電極１１の上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、図１に示した配向膜１２が形成される。

【０１０３】他方、図１に示した対向基板２について
は、ガラス基板等が先ず用意され、この上において複数
のＴＦＴ３０に夫々対応した位置にブラックマトリクス
２３が、例えば金属クロムをスパッタリングした後、フ
ォトリソグラフィ工程、エッチング工程を経て形成され
る。尚、ブラックマトリクス２３は、ＣｒやＮｉなどの
金属材料の他、カーボンやＴｉをフォトレジストに分散
した樹脂ブラックなどの材料から形成してもよい。その
後、対向基板２の全面にスパッタリング処理等により、
ＩＴＯ等の透明導電性薄膜を、約５００〜２０００Åの
厚さに堆積することにより、共通電極２１を形成する。
更に、共通電極２１の全面にポリイミド系の配向膜の塗
布液を塗布した後、所定のプレティルト角を持つように
且つ所定方向でラビング処理を施すこと等により、配向
膜２２が形成される。

【０１０４】最後に、上述のように各層が形成されたＴ
ＦＴアレイ基板１と対向基板２とは、配向膜１２及び２
２が対面するようにシール剤５２により張り合わされ、
真空吸引等により、両基板間の空間に、例えば数種類の
ネマティック液晶を混合してなる液晶が吸引されて、液
晶層５０が形成される。

【０１０５】以上の製造プロセスにより、液晶表示パネ
ル１００が完成する。

【０１０６】以上説明したように、本実施形態によれ
ば、ポリシリコン層３２をオーバーエッチングすること
なく、従来よりも少ない工程で遮光層３用のコンタクト
ホール８１を形成することができる。

【０１０７】（第２の実施の形態）次に、本発明の第２
の実施の形態を図１０に基づいて説明する。なお、第１
の実施の形態との共通箇所の説明は省略する。

【０１０８】上述した第１の実施形態では、ウェットエ
ッチングのみを採用することにより、遮光層３用のコン
タクトホール８１を形成する工程を別個に設けることな
く、工程の削減を実現することができた。しかしなが
ら、第１の実施の形態においては、コンタクトホール８
１の内壁に、第１層間絶縁層４１及びＨＴＯ膜３３”並
びに第２層間絶縁層４２の界面が露出するため、これら
の層及び膜に対するサイドエッチングが進行する場合が
あった。特に、ウェットエッチングは等方性であるた
め、サイドエッチングが発生し易い。その結果、コンタ
クトホール８１の開口面積が設計値よりも大きくなると
いう問題が生ずる。

【０１０９】そこで、本実施形態では、ウェットエッチ
ングのみによって１回で遮光層３用のコンタクトホール
８１を形成するのではなく、ソース電極３５用のコンタ
クトホール３７の形成工程と、画素電極１１用のコンタ
クトホール３８の形成工程の２回の工程に分けて、遮光
層３用のコンタクトホール８１を形成することとした。

【０１１０】このように構成した場合でも、遮光層３用
のコンタクトホール８１を形成工程を別個に設ける必要
がないので、工程の省略を図ることができる。

【０１１１】以下、本実施形態における製造プロセスを
図１０に基づいて詳しく説明する。なお、本実施形態に
おいても図８に示した工程（１）〜（６）及び図９に示
した工程（７）を行うが、これらの工程は第１の実施の
形態と同様なので、図示及び説明を省略する。

【０１１２】本実施形態においては、図８に示した工程
（１）〜（６）及び図１０に示す工程（７）を経た後、
図１０の工程（８）に示すように、ソース電極３５用の
コンタクトホール３７の形成工程を行う。そして、この
際に、遮光層３用のコンタクトホール形成位置におい
て、所望のコンタクトホールよりも大きなサイズのホー
ル８１’を形成する。この工程におけるエッチングは、
上述した異方性のドライエッチングを用いることがで
き、遮光層３用のコンタクトホール形成位置においてこ
の工程によりエッチングが行われるのはおよそ第２層間
絶縁層４２とＨＴＯ膜３３”までである。

【０１１３】次に、図１０の工程（９）に示すようにソ
ース電極３５用のコンタクトホール３７の位置のみにソ
ース電極３５を形成した後、図１０の工程（１０）に示
すようにＢＰＳＧ等により第３層間絶縁層４３を形成す
る。

【０１１４】この第３層間絶縁層４３は、図１０の工程
（１０）に点線で示すように前記ホール８１’内にも形
成される。従って、遮光層３用のコンタクトホール形成
位置における当該遮光層３上には、第３層間絶縁層４３
と第１層間絶縁層４１が形成されることになる。

【０１１５】一方、画素電極１１用のコンタクトホール
３８の形成位置においては、ポリシリコン層３２上に、
ゲート絶縁膜３３及び第２層間絶縁層４２並びに第３層
間絶縁層４３が形成されることになる。これにより、前
記遮光層３上に形成された層の厚さよりも、前記ポリシ
リコン層３２上に形成された層の厚さの方が大きくな
る。

【０１１６】従って、図１０の工程（１０）に示すよう
に、画素電極１１用のコンタクトホール３８の形成工程
を、第１の実施の形態と同様に異方性ドライエッチング
で行った場合でも、画素電極１１用のコンタクトホール
３８側にオーバーエッチングを生じさせず、当該コンタ
クトホール３８を形成すると同時に、前記遮光層３用の
コンタクトホール８１が形成される。

【０１１７】そして、図１０の工程（１１）に示すよう
に、ＩＴＯ等からなる画素電極１１と同じくＩＴＯ等か
らなる定電位配線８４が形成されることになる。

【０１１８】以上のように本実施形態によれば、遮光層
３用のコンタクトホールの形成のみを行う工程を省略す
ることができ、異方性エッチングにより所望の大きさの
コンタクトホール８１を形成することができる。

【０１１９】また、前記ホール８１’内に形成された第
３層間絶縁層４３により、ホール８１’の内周面が覆わ
れることになり、画素電極１１用のコンタクトホール３
８の形成にドライエッチングだけでなくウェットエッチ
ングを併用した場合であっても、第２層間絶縁層４２と
ＨＴＯ膜３３’と第１層間絶縁層４１の界面をホール８
１’側に露出させず、サイドエッチングを確実に防ぐこ
とができるという効果もある。

【０１２０】以上説明したように、本実施形態において
も、図６の工程（５’）に示した工程を省略しつつ、遮
光層３用のコンタクトホールを形成することができる （第３の実施の形態）次に、本発明の第３の実施の形態
を図１１に基づいて説明する。なお、上述した各実施の
形態と共通する箇所の説明は省略する。

【０１２１】本実施形態は、第２の実施の形態のよう
に、遮光層３にコンタクトホール８１を介して画素電極
１１と同様のＩＴＯからなる定電位配線８４を電気的に
接続した場合の、当該定電位配線８４と上述した実装端
子１０２との接続例を示すものである。

【０１２２】図４に示す実装端子１０２は、アルミニウ
ムからなる配線により、各電極等と電気的に接続されて
いるが、図１１（Ｂ）に示すようにＩＴＯからなる配線
８５とアルミニウムからなる配線８６とを直接に接触さ
せた場合には、電食によりアルミニウムが腐食するとい
う問題が発生する。

【０１２３】そこで、本実施形態では、図１１（Ａ）に
示すように、チャネル層を形成するポリシリコン層３２
を介してＩＴＯからなる配線８５とアルミニウムからな
る配線８６とを電気的に接続している。このＩＴＯから
なる配線８５は、図１１（Ａ）に示すように前記定電位
配線８４と接続されているため、結局、前記遮光層３と
前記実装端子１０２との電気的接続がなされる。

【０１２４】また、図１１（Ｃ）に示すように、ゲート
電極３１を介してＩＴＯからなる配線８５とアルミニウ
ムからなる配線８６とを電気的に接続するようにしても
良い。

【０１２５】本実施形態のように構成することで、遮光
層３と電気的に接続される定電位配線として、ＩＴＯを
用いた場合でも、実装端子１０２との良好な電気的接続
を実現することができる。

【０１２６】なお、以上説明した各実施の形態における
液晶表示パネル１００は、カラー液晶プロジェクタに適
用されるため、３つの液晶表示パネル１００がＲＧＢ用
のライトバルブとして夫々用いられ、各パネルには夫々
ＲＧＢ色分解用のダイクロイックミラーを介して分解さ
れた各色の光が入射光として夫々入射されることにな
る。従って、各実施の形態では、対向基板２に、カラー
フィルタは設けられていない。しかしながら、液晶表示
パネル１００においてもブラックマトリックス２３の形
成されていない画素電極１１に対向する所定領域にＲＧ
Ｂのカラーフィルタをその保護膜と共に、対向基板２上
に形成してもよい。このようにすれば、液晶プロジェク
タ以外の直視型や反射型のカラー液晶テレビなどのカラ
ー液晶表示装置に本実施の形態の液晶表示パネルを適用
できる。

【０１２７】各実施の形態の液晶表示パネル１００で
は、従来と同様に入射光を対向基板２の側から入射する
こととしたが、遮光層３が存在するので、ＴＦＴアレイ
基板１の側から入射光を入射し、対向基板２の側から出
射するようにしても良い。即ち、このように液晶表示パ
ネル１００ａ液晶プロジェクタに取り付けても、チャネ
ル形成用のａ−Ｓｉ層３２に光が入射することを防ぐこ
とが出来、高画質の画像を表示することが可能である。

【０１２８】各実施の形態の液晶表示パネル１００にお
いて、ＴＦＴアレイ基板１側における液晶分子の配向不
良を抑制するために、第３層間絶縁層４３の上に更に平
坦化膜をスピンコート等で塗布してもよい。

【０１２９】また、各実施の形態では、液晶表示パネル
１００のスイッチング素子は、正スタガ型のｐ−ＳｉＴ
ＦＴであるとして説明したが、逆スタガ型のＴＦＴやａ
−ＳｉＴＦＴ等の他の形式のＴＦＴに対しても、戻り光
がチャネル形成用の半導体層に入射するのを阻止すると
いう課題の下に、各種の形態での応用が可能である。

【０１３０】更に、各実施の形態の液晶表示パネル１０
０においては、一例として液晶層５０をネマティック液
晶から構成したが、液晶を高分子中に微小粒として分散
させた高分子分散型液晶を用いれば、配向膜１２及び２
２、並びに前述の偏光フィルム、偏光板等が不要とな
り、光利用効率が高まることによる液晶表示パネルの高
輝度化や低消費電力化の利点が得られる。更に、画素電
極１１をＡｌ等の反射率の高い金属膜から構成すること
により、液晶表示パネル１００を反射型液晶表示装置に
適用する場合には、電圧無印加状態で液晶分子がほぼ垂
直配向されたＳＨ（スーパーホメオトロピック）型液晶
などを用いても良い。更にまた、液晶表示パネル１００
においては、液晶層５０に対し垂直な電界（縦電界）を
印加するように対向基板２の側に共通電極２１を設けて
いるが、液晶層５０に平行な電界（横電界）を印加する
ように一対の横電界発生用の電極から画素電極１１を夫
々構成する（即ち、対向基板２の側には縦電界発生用の
電極を設けることなく、ＴＦＴアレイ基板１の側に横電
界発生用の電極を設ける）ことも可能である。このよう
に横電界を用いると、縦電界を用いた場合よりも視野角
を広げる上で有利である。その他、各種の液晶材料（液
晶相）、動作モード、液晶配列、駆動方法等に本実施の
形態を適用することが可能である。

【０１３１】

【発明の効果】請求項１に記載の液晶表示パネルの製造
方法によれば、導電層を形成して遮光層と電気的に接続
する工程を、スイッチング素子のチャネル層との選択比
の高いエッチングにより、信号電極とチャネル層との電
気的接続を行うためのコンタクトホールと遮光層と導電
層との電気的接続を行うための遮光層用のコンタクトホ
ールとを同時に形成する工程と、信号電極と同材料の導
電層を信号電極と同時に形成する工程とから構成したの
で、液晶表示パネルの製造工程を削減しつつ、遮光層の
電位を安定して一定の電位に維持できる液晶表示パネル
を製造することができる。

【０１３２】請求項２に記載の液晶表示パネルの製造方
法によれば、導電層を形成して遮光層と電気的に接続す
る工程を、信号電極とチャネル層との電気的接続を行う
ためのコンタクトホールと、遮光層と導電層との電気的
接続を行うための遮光層用のコンタクトホールの基礎と
なるホールとを同時に形成する工程と、前記基礎となる
ホール及び信号電極上に絶縁層を設ける工程と、チャネ
ル層と画素電極との電気的接続を行うためのコンタクト
ホールと、前記基礎となるホール上の絶縁層から遮光層
に至る前記遮光層用コンタクトホールとを同時に形成す
る工程と、画素電極と同材料の導電層を画素電極と同時
に形成する工程とから構成したので、液晶表示パネルの
製造工程を削減しつつ、遮光層の電位を安定して一定の
電位に維持できる液晶表示パネルを製造することができ
る。

【０１３３】請求項３に記載の液晶表示パネルによれ
ば、請求項２に記載の製造方法により少ない工程で透明
導電膜と遮光層とが電気的に接続された液晶表示パネル
を製造した場合でも、前記透明導電膜と液晶表示パネル
の実装端子に電気的に接続される金属層とを、スイッチ
ング素子のチャネル層またはゲート電極を介して電気的
に接続したので、電食による金属層の腐食を防ぐことが
でき、遮光層と実装端子との電気的接続を長期間に渡っ
て良好に保つことができ、遮光層の電位を一定の電位に
維持することができる。その結果、スイッチング素子の
スイッチング特性に悪影響を与えることがなく、高コン
トラストで色付きのよい高画質の画像表示が可能とな
る。

【図面の簡単な説明】

【図１】 本発明の第１の実施の形態の液晶表示パネル
の構成を示す断面図である。

【図２】 図１の液晶表示パネルを構成するＴＦＴアレ
イ基板上に形成される各層の透視図である。

【図３】 図１の液晶表示パネルを構成する蓄積容量の
断面図である。

【図４】 図１の液晶表示パネルの全体的な構成を示す
平面図である。

【図５】 図４のＨ−Ｈ’線断面図である。

【図６】 比較例の液晶表示パネルの製造プロセスを順
を追って示す工程図（その１）である。

【図７】 比較例の液晶表示パネルの製造プロセスを順
を追って示す工程図（その２）である。

【図８】 図１の液晶表示パネルの製造プロセスを順を
追って示す工程図（その１）である。

【図９】 図１の液晶表示パネルの製造プロセスを順を
追って示す工程図（その２）である。

【図１０】 本発明の第２の実施の形態における液晶表
示パネルの製造プロセスを順を追って示す工程図であ
る。

【図１１】 遮光層と電気的に接続された定電位配線の
接続例を示す図であり、（Ａ）は本発明の第３の実施の
形態における接続例を示す断面図、（Ｂ）は比較例の接
続例を示す断面図、（Ｃ）は本発明の第３の実施の形態
における他の接続例を示す断面図である。

【符号の説明】

１…ＴＦＴアレイ基板 ２…対向基板 ３…遮光層 ３ａ…コンタクト部 １１…画素電極 １２…配向膜 ２１…共通電極 ２２…配向膜 ３０…ＴＦＴ ３１…ゲート電極 ３２…ｐ−Ｓｉ層 ３３…ゲート絶縁層 ３３’…熱酸化膜 ３３”…ＨＴＯ膜 ３４…ソース領域 ３５…ソース電極（信号電極） ３６…ドレイン領域 ３７、３８…コンタクトホール ４１…第１層間絶縁層 ４２…第２層間絶縁層 ４３…第３層間絶縁層 ５０…液晶層 ５２…シール剤 ８１…コンタクトホール ８２…スリット ８３,８４…定電位配線 １００…液晶表示パネル １０１…Ｘ側駆動用ドライバ回路 １０２…外部実装端子 １０４…Ｙ側駆動用ドライバ回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 一対の第１及び第２基板と、該第１及び
   第２基板間に挟持された液晶と、前記第１基板の前記液
   晶に対面する側にマトリクス状に設けられた複数の透明
   な画素電極と、各画素電極に対応して複数の信号電極と
   複数のスイッチング素子が形成され、前記信号電極から
   のデータに基づいて該スイッチング素子を介して前記画
   素電極に電圧が印加される液晶表示パネルの製造方法で
   あって、 前記第１基板と前記スイッチング素子との間で、前記複
   数のスイッチング素子に夫々対向する前記第１基板上の
   位置に高融点金属又はシリサイドからなる遮光層を形成
   する工程と、 チャネル層を有する前記複数のスイッチング素子を形成
   する工程と、 前記信号電極を形成し前記信号電極と前記チャネル層と
   を電気的に接続する工程と、 前記画素電極を形成し前記画素電極と前記チャネル層と
   を電気的に接続する工程と、 定電位源に接続される導電層を形成し前記遮光層と電気
   的に接続する工程と、 前記各工程間あるいは各工程内において層間絶縁層を形
   成する工程とを備え、 前記導電層を形成して前記遮光層と電気的に接続する工
   程は、前記チャネル層との選択比の高いエッチングによ
   り、前記信号電極とチャネル層との電気的接続を行うた
   めのコンタクトホールと前記遮光層と前記導電層との電
   気的接続を行うための遮光層用のコンタクトホールとを
   同時に形成する第１の工程と、前記信号電極と同材料の
   導電層を前記信号電極と同時に形成する第２の工程とか
   ら構成される、 ことを特徴とする液晶表示パネルの製造方法。
2. 【請求項２】 一対の第１及び第２基板と、該第１及び
   第２基板間に挟持された液晶と、前記第１基板の前記液
   晶に対面する側にマトリクス状に設けられた複数の透明
   な画素電極と、各画素電極に対応して複数の信号電極と
   複数のスイッチング素子が形成され、前記信号電極から
   のデータに基づいて該スイッチング素子を介して前記画
   素電極に電圧が印加される液晶表示パネルの製造方法で
   あって、 前記第１基板と前記スイッチング素子との間で、前記複
   数のスイッチング素子に夫々対向する前記第１基板上の
   位置に高融点金属からなる遮光層を形成する工程と、 チャネル層を有する前記複数のスイッチング素子を形成
   する工程と、 前記信号電極を形成し前記信号電極と前記チャネル層と
   を電気的に接続する工程と、 前記画素電極を形成し前記画素電極と前記チャネル層と
   を電気的に接続する工程と、 定電位源に接続される導電層を形成し前記遮光層と電気
   的に接続する工程と、 前記各工程間あるいは各工程内において層間絶縁層を形
   成する工程とを備え、 前記導電層を形成して前記遮光層と電気的に接続する工
   程は、前記信号電極と前記チャネル層との電気的接続を
   行うためのコンタクトホールと、前記遮光層と前記導電
   層との電気的接続を行うための遮光層用のコンタクトホ
   ールの基礎となるホールとを同時に形成する第１の工程
   と、前記基礎となるホール及び信号電極上に絶縁層を設
   ける第２の工程と、該チャネル層と前記画素電極との電
   気的接続を行うためのコンタクトホールと、前記基礎と
   なるホール上の絶縁層から前記遮光層に至る前記遮光層
   用コンタクトホールとを同時に形成する第３の工程と、
   前記画素電極と同材料の導電層を前記画素電極と同時に
   形成する第４の工程とから構成される、 ことを特徴とする液晶表示パネルの製造方法。
3. 【請求項３】 一対の第１及び第２基板と、 該第１及び第２基板間に挟持された液晶と、 前記第１基板の前記液晶に対面する側にマトリクス状に
   設けられた複数の透明な画素電極と、 該複数の画素電極に夫々隣接する位置において前記第１
   基板に設けられており前記複数の画素電極を夫々スイッ
   チング制御する複数のスイッチング素子と、 前記複数のスイッチング素子に夫々対向する位置におい
   て前記第１基板と前記複数のスイッチング素子との間に
   夫々設けられた高融点金属又はシリサイドからなる遮光
   層と、 前記画素電極と同材料からなり前記遮光層と電気的に接
   続される透明導電膜と、 前記複数の遮光層と前記複数のスイッチング素子との
   間、及び前記遮光層と前記導電層との間に設けられた層
   間絶縁層と、 液晶表示パネルの実装端子に電気的に接続される金属層
   とを備え、 前記透明導電膜と前記金属層は、前記スイッチング素子
   のチャネル層またはゲート電極を介して電気的に接続さ
   れている、 ことを特徴とする液晶表示パネル。