JP3780653B2 - 液晶表示パネルの製造方法 - Google Patents
液晶表示パネルの製造方法 Download PDFInfo
- Publication number
- JP3780653B2 JP3780653B2 JP26227097A JP26227097A JP3780653B2 JP 3780653 B2 JP3780653 B2 JP 3780653B2 JP 26227097 A JP26227097 A JP 26227097A JP 26227097 A JP26227097 A JP 26227097A JP 3780653 B2 JP3780653 B2 JP 3780653B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light shielding
- forming
- liquid crystal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Optical Elements Other Than Lenses (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＴＦＴ（薄膜トランジスタ）駆動によるアクティブマトリクス駆動方式の液晶表示パネルの技術分野に属し、特に、液晶プロジェクタ等に用いられる、ＴＦＴの下側にブラックマトリクスを設けた形式の液晶表示パネルの技術分野に属する。
【０００２】
【従来の技術】
従来、この種の液晶プロジェクタ等にライトバルブとして用いられる液晶表示パネルにおいては一般に、液晶層を挟んでＴＦＴアレイ基板に対向配置される対向基板の側から投射光が入射される。ここで、投射光がＴＦＴのａ−Ｓｉ（アモルファスシリコン）膜やｐ−Ｓｉ（ポリシリコン）膜から構成されたチャネル形成用の領域に入射すると、この領域において光電変換効果により光電流が発生してしまいＴＦＴのトランジスタ特性が劣化する。このため、対向基板には、各ＴＦＴに夫々対向する位置に複数のブラックマトリクスと呼ばれる遮光層が形成されるのが一般的である。このようなブラックマトリクスは、Ｃｒ（クロム）などの金属材料や、カーボンをフォトレジストに分散した樹脂ブラックなどの材料から作られ、上述のＴＦＴのａ−Ｓｉ膜やｐ−Ｓｉ膜に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を有する。
【０００３】
更に、この種の液晶表示パネルにおいては特にトップゲート構造（即ち、ＴＦＴアレイ基板上においてゲート電極がチャネルの上側に設けられた構造）を採る正スタガ型またはコプレーナ型のａ−Ｓｉ又はｐ−ＳｉＴＦＴを用いる場合には、投射光の一部が液晶プロジェクタ内の投射光学系により戻り光として、ＴＦＴアレイ基板の側からＴＦＴのチャネルに入射するのを防ぐ必要がある。
【０００４】
このために、特開平９−１２７４９７号公報、特公平３−５２６１１号公報，特開平３−１２５１２３号公報、特開平８−１７１１０１号公報等では、石英基板等からなるＴＦＴアレイ基板上においてＴＦＴに対向する位置（即ち、ＴＦＴの下側）にも、遮光層を形成する技術を提案している。この遮光層により、ＴＦＴのｐ−Ｓｉ膜に対する戻り光の遮光が可能となるとされている。特にこの技術によれば、ＴＦＴアレイ基板上のブラックマトリクス形成工程の後に行われるＴＦＴ形成工程における高温処理により、遮光層が破壊されたり溶融したりしないようにするために、遮光層を不透明な高融点金属から形成するようにしている。
【０００５】
しかし、遮光層を高融点金属で形成した場合には、ＴＦＴと絶縁を図る必要があり、遮光層とＴＦＴとの間に絶縁層が設けられる。その結果、例えばトップゲート型ＴＦＴでは、ソース、ドレインとなるポリシリコン層と遮光層とが絶縁層を介して対向し、コンデンサを形成することになる。そして、遮光層はフローティング電位であるため、ポリシリコン層の電荷の影響を受けて、遮光層の電荷が変動する。逆にＴＦＴも遮光層の電荷の影響を受けることになり、この遮光層が本来のゲートとは別のゲートとして機能するおそれがある。すなわち、遮光層の持つ電荷に起因してＴＦＴにリーク電流が流れたり、あるいは、ＴＦＴにリーク電流が流れたり、あるいはＴＦＴのゲートに高い電圧を印加しなければ、ＴＦＴがオンしなくなる。このことは、ＴＦＴと遮光層とを絶縁する絶縁膜が薄い程顕著であり、これを防止するためには、遮光層の持つ電荷がＴＦＴに影響しない程のかなり厚い絶縁層を形成しなければならない。このような現象は、スイッチング素子として、バックツーバックダイオードを用いた場合も同様である。
【０００６】
そこで、このような問題を解決するために、遮光層を画素領域外でショートさせ、コンタクトホールを形成して接地電位あるいは対向電極電位もしくは負電位等の定電位を供給する配線に接続する技術が提案された。このような構成によれば、遮光層は定電位となるため、前記リーク電流の発生やＴＦＴの特性の劣化を防ぐことができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術によれば、前記遮光層のコンタクトホールを形成する場合には、前記遮光層とＴＦＴのチャネル層との間に絶縁層が形成されるため、該チャネル層と電極との電気的接続を行うためのコンタクトホールを形成する場合に比べて、前記絶縁層分だけ被エッチング層が多くなる。
【０００８】
また、コンタクトホールを形成するためのエッチングは、開口形状を設計値どおり形成するという要請から、チャネル層との選択比の低い異方性のドライエッチングにより行われており、更にエッチング量を時間で制御する方法が採られている。
【０００９】
従って、電極用のコンタクトホール形成領域の方が、遮光層用のコンタクトホール形成領域よりも被エッチング層の層厚が薄い場合には、従来のエッチング方法では、遮光層用のコンタクトホールのエッチング中に、電極用のコンタクトホールのエッチングが完了し、更にチャネル層までエッチングしてしまう恐れがあった。
【００１０】
そこで、従来は、前記電極用のコンタクトホールを形成する工程とは別の工程により、前記遮光層用のコンタクトホールを形成する必要があり、液晶表示パネルの製造プロセスにおいて、工程が多くなるという問題があった。
【００１１】
本発明は上述した問題点に鑑みなされたものであり、コンタクトホールを形成して遮光層と定電位配線とを電気的に接続させる場合でも、工程数を増やすことのない、アクティブマトリクス駆動方式の液晶表示パネルの製造方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
請求項１に記載の液晶表示パネルの製造方法は上記課題を解決するために、一対の第１及び第２基板と、該第１及び第２基板間に挟持された液晶と、前記第１基板の前記液晶に対面する側にマトリクス状に設けられた複数の透明な画素電極と、各画素電極に対応して複数の信号電極と複数のスイッチング素子が形成され、前記信号電極からのデータに基づいて該スイッチング素子を介して前記画素電極に電圧が印加される液晶表示パネルの製造方法であって、前記第１基板と前記スイッチング素子との間で、前記複数のスイッチング素子に夫々対向する前記第１基板上の位置に高融点金属又はシリサイドからなる遮光層を形成する工程と、ゲート電極及びチャネル層を有する前記複数のスイッチング素子を形成する工程と、前記信号電極を形成し前記信号電極と前記チャネル層とを電気的に接続する工程と、前記画
素電極を形成し前記画素電極と前記チャネル層とを電気的に接続する工程と、定電位源に接続される導電層を形成し、前記導電層と前記遮光層とを電気的に接続する工程と、前記各工程間あるいは各工程内において層間絶縁層を形成する工程とを備え、前記ゲート電極及び前記チャネル層の上層であって前記信号電極の下層の前記層間絶縁層は、シリケートガラスの層を含み、前記導電層を形成して前記遮光層と電気的に接続する工程は、前記チャネル層との選択比が高いＨＦ＋ＮＨ４Ｆを用いたウエットエッチングにより、前記信号電極とチャネル層との電気的接続を行うためのコンタクトホールと前記遮光層と前記導電層との電気的接続を行うための遮光層用のコンタクトホールとを同時に形成する第１の工程と、前記信号電極と同材料の導電層を前記信号電極と同時に形成する第２の工程とを有することを特徴とする。
【００１３】
請求項１に記載の液晶表示パネルの製造方法によれば、液晶を挟持する一対の基板の一方の基板上に高融点金属又はシリサイドからなる遮光層が形成され、この遮光層に対向するように、層間絶縁層を介してチャネル層を有する複数のスイッチング素子が形成される。次に、複数のスイッチング素子のチャネル層上にも層間絶縁層が形成される。従って、チャネル層上の層間絶縁層は１層であるのに対し、スイッチング素子が形成された画素領域外における遮光層上の層間絶縁層は２層となる。しかしながら、次に層間絶縁層にコンタクトホールを形成するために行われるエッチングは、チャネル層との選択比が高いエッチングなので、遮光層上の層間絶縁層をエッチング中にチャネル層上の層間絶縁層のエッチングが完了した場合でも、チャネル層に対するエッチングは殆ど進行しない。従って、チャネル層を突き抜けることなく、信号電極用のコンタクトホールと遮光層用のコンタクトホールが同一の工程で形成される。次に、チャネル層上の層間絶縁層上に信号電極が形成され、信号電極用のコンタクトホールを介して信号電極とチャネル層が電気的に接続される。また同時に、遮光層用のコンタクトホールを介して、信号電極と同材料からなる導電層が、遮光層と電気的に接続されることになる。次に、信号電極及び導電層上に層間絶縁層が形成され、この層間絶縁層に画素電極用のコンタクトホールが形成される。そして、このコンタクトホールを介して画素電極が形成され、画素電極とチャネル層との電気的接続が行われる。次に、第１基板と第２基板の間に液晶層が封入されて液晶表示パネルが製造される。以上のように、遮光層と導電層との電気的接続のための工程は、他の工程と別個に行われるのではなく、信号電極とチャネル層とを電気的に接続する工程と同時に行われることになり、従来に比べて工程の削減が図られる。
【００１４】
請求項２に記載の液晶表示パネルの製造方法は上記課題を解決するために、一対の第１及び第２基板と、該第１及び第２基板間に挟持された液晶と、前記第１基板の前記液晶に対面する側にマトリクス状に設けられた複数の透明な画素電極と、各画素電極に対応して複数の信号電極と複数のスイッチング素子が形成され、前記信号電極からのデータに基づいて該スイッチング素子を介して前記画素電極に電圧が印加される液晶表示パネルの製造方法であって、前記第１基板と前記スイッチング素子との間で、前記複数のスイッチング素子に夫々対向する前記第１基板上の位置に高融点金属又はシリサイドからなる遮光層を形成する工程と、チャネル層を有する前記複数のスイッチング素子を形成する工程と、前記信号電極を形成し前記信号電極と前記チャネル層とを電気的に接続する工程と、前記画素電極を形成し前記画素電極と前記チャネル層とを電気的に接続する工程と、定電位源に接続される導電層を形成し前記遮光層と電気的に接続する工程と、前記各工程間あるいは各工程内において層間絶縁層を形成する工程とを備え、前記導電層を形成して前記遮光層と電気的に接続する工程は、前記信号電極と前記チャネル層との電気的接続を行うためのコンタクトホールと、前記遮光層と前記導電層との電気的接続を行うための遮光層用のコンタクトホールの基礎となるホールとを同時に形成する第１の工程と、前記基礎となるホール及び信号電極上に絶縁層を設ける第２の工程と、該チャネル層と前記画素電極との電気的接続を行うためのコンタクトホールと、前記基礎となるホール上の絶縁層から前記遮光層に至る前記遮光層用コンタクトホールとを同時に形成する第３の工程と、前記画素電極と同材料の導電層を前記画素電極と同時に形成する第４の工程とから構成されることを特徴とする。
【００１５】
請求項２に記載の液晶表示パネルの製造方法によれば、液晶層を挟持する一対の基板の一方の基板上に高融点金属からなる遮光層が形成され、この遮光層に対向するように、層間絶縁層を介してチャネル層を有する複数のスイッチング素子が形成される。次に、複数のスイッチング素子のチャネル層上にも層間絶縁層が形成される。従って、チャネル層上の層間絶縁層は１層であるのに対し、スイッチング素子が形成された画素領域外における遮光層上の層間絶縁層は２層となる。従って、次に層間絶縁層にコンタクトホールを形成するエッチングが行われると、チャネル層上には信号電極との電気的接続が可能なコンタクトホールが貫通することになるが、遮光層上においては、層間絶縁層の１層分に、遮光層用のコンタクトホールの基礎となるホールが形成される。次に、チャネル層上の層間絶縁層上に信号電極が形成され、信号電極用のコンタクトホールを介して信号電極とチャネル層が電気的に接続される。次に、信号電極及び前記基礎となるホール上に層間絶縁層が形成される。従って、ここまでの工程において、チャネル層上には２層の層間絶縁層が形成され、遮光層上においては３つの層間絶縁膜が形成されることになる。しかし、基礎となるホール上では、前記コンタクトホールのエッチングで１つの層間絶縁膜がエッチングされているため２つの層間絶縁膜が存在する。又、画素電極用のコンタクトホールは２つの層間絶縁膜に対してエッチングが行われる。ここにおいて画素電極用のコンタクトホールの形成のためのエッチングが行われると、画素電極用のコンタクトホールのエッチング終了前又は同時に、遮光層用のコンタクトホールのエッチングが終了することになり、チャネル層を突き抜けることなく、一つの工程で二つのコンタクトホールが形成される。そして、このコンタクトホールを介して画素電極が形成されると、画素電極とチャネル層との電気的接続が行われ、同時に、画素電極と同材料の導電層と遮光層との電気的接続が行われる。次に、第１基板と第２基板の間に液晶層が封入されて液晶表示パネルが製造される。以上のように、遮光層と導電層との電気的接続のための工程は、他の工程と別個に行われるのではなく、信号電極とチャネル層とを電気的に接続する工程と同時に行われることになり、従来に比べて工程の削減が図られる。
【００１６】
請求項３に記載の液晶表示パネルは上記課題を解決するために、一対の第１及び第２基板と、該第１及び第２基板間に挟持された液晶と、前記第１基板の前記液晶に対面する側にマトリクス状に設けられた複数の透明な画素電極と、該複数の画素電極に夫々隣接する位置において前記第１基板に設けられており前記複数の画素電極を夫々スイッチング制御する複数のスイッチング素子と、前記複数のスイッチング素子に夫々対向する位置において前記第１基板と前記複数のスイッチング素子との間に夫々設けられた高融点金属又はシリサイドからなる遮光層と、前記画素電極と同材料からなり前記遮光層と電気的に接続される透明導電膜と、前記複数の遮光層と前記複数のスイッチング素子との間、及び前記遮光層と前記導電層との間に設けられた層間絶縁層と、液晶表示パネルの実装端子に電気的に接続される金属層とを備え、前記透明導電膜と前記金属層は、前記スイッチング素子のチャネル層またはゲート電極を介して電気的に接続されていることを特徴とする。
【００１７】
請求項３に記載の液晶表示パネルによれば、高融点金属又はシリサイドからなる遮光層は、スイッチング素子に対向する位置に設けられているので、第１基板の側から戻り光などの光が当該液晶表示パネルに入射しても、この光がスイッチング素子に入射するのを防ぐことが出来る。また、遮光層は、画素電極と同材料からなる透明導電膜と電気的に接続されている。つまり、この透明導電膜と遮光層との電気的接続は、画素電極とチャネル層との電気的接続を行う工程と同一工程により行われたものであり、従来よりも少ない工程で遮光層と導電膜とが電気的に接続された液晶表示パネルとなっている。そして、この透明導電膜は、液晶表示パネルの実装端子に接続される金属層との間で、スイッチング素子のチャネル層またはゲート電極を介して電気的に接続されている。つまり、透明電極膜と金属層とが直接に接触していないため、電食により金属層が腐食されることがない。更に、透明電極膜と金属層とが電気的に接続されると、遮光層と実装端子とが電気的に接続されたことになり、液晶表示パネルを実装して、当該実装端子を定電位源に接続することにより、遮光層の持つ電荷の影響は、スイッチング素子に対して一定となり、スイッチング素子のスイッチング動作に悪影響を及ぼすことがない。
【００１８】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされよう。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２０】
（第１の実施の形態）
図１は、本発明の第１の実施の形態である液晶表示パネルの断面図である。尚、図１においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また図２は、図１に示したＴＦＴアレイ基板１上に形成される各種電極等の透視図である。
【００２１】
図１において、液晶表示パネル１００は、透明な第１基板の一例を構成するＴＦＴアレイ基板１と、これに対向配置される透明な第２基板の一例を構成する対向基板２とを備えている。ＴＦＴアレイ基板１は、例えば石英基板や無アルカリガラスからなり、対向基板２は、例えばガラス基板からなる。
【００２２】
ＴＦＴアレイ基板１には、図２に示すように、マトリクス状に複数の透明な画素電極１１が設けられており、図１に示すようにその上側には、ラビング処理等の所定の配向処理が施された配向膜１２がその全面に渡って設けられている。画素電極１１は例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる。また配向膜１２は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００２３】
他方、対向基板２には、その全面に渡って共通電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。共通電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００２４】
ＴＦＴアレイ基板１には、図１及び図２に示すように、複数の画素電極１１に夫々隣接する位置に、複数の画素電極１１を夫々スイッチング制御する、スイッチング素子の一例としての複数のＴＦＴトランジスタ３０が設けられている。
【００２５】
対向基板２には、更に、ブラックマトリクス２３が、ＴＦＴトランジスタ３０に対向する所定領域に設けられている。このようなブラックマトリクスは、Ｃｒ（クロム）やＮｉ（ニッケル）などの金属材料や、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料から作られ、ＴＦＴ３０のｐ−Ｓｉ（ポリシリコン）層３２に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を有する。
【００２６】
ＴＦＴ３０に夫々対向する位置においてＴＦＴアレイ基板１と複数のＴＦＴ３０との間には、高融点金属からなる複数の遮光層３が設けられている。また、複数の遮光層３と複数のＴＦＴ３０との間には、第１層間絶縁層４１が設けられている。第１層間絶縁層４１は、ＴＦＴ３０を構成するｐ−Ｓｉ層３２を遮光層３から電気的絶縁するために設けられるものである。更に、第１層間絶縁層４１は、ＴＦＴアレイ基板１の全面に形成されることにより、ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１の表面の研磨時における荒れや、洗浄後に残る汚れ等でＴＦＴ３０の特性の劣化を防止する機能を有する。
【００２７】
第１層間絶縁層４１は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、ＳｉＮｘ、酸化窒化膜等からなる。
【００２８】
遮光層３は、例えば、 Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｄ（鉛）などの高融点金属からなる。より好ましくは、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属シリサイド（例えば、タングステンシリサイドＷＳｉ）からなる。このように金属シリサイドから構成すると、即ち、シリコンを遮光層の材料に含ませると、シリコンを含んでなる第１層間絶縁層４１との熱的相性が良くなる。より具体的には、高温環境と常温環境とに置かれた場合でも、遮光層３と第１層間絶縁層４１との間で、熱膨張率等の物理的性質の差に起因して発生する応力が緩和される。
【００２９】
遮光層３は図２に示すコンタクトホール８１を介して定電位配線８３に接続されており、定電位配線８３は、接地されているか、または定電位源に接続されている。このため、遮光層３の電位が変化することにより、ＴＦＴ３０のスイッチング特性等に悪影響を及ぼすことがない。但し、遮光層３は電気的に浮遊していも良いし、あるいは、遮光層３を後述の蓄積容量（図３参照）用の配線として使用することも可能である。
【００３０】
また、図１に示すように、ＴＦＴ３０は、ゲート電極３１（走査電極）、ゲート電極３１からの電界によりチャネルが形成されるｐ−Ｓｉ層３２、ゲート電極３１とｐ−Ｓｉ層３２とを絶縁するゲート絶縁層３３、ｐ−Ｓｉ層３２に形成されたソース領域３４、ソース電極３５（信号電極）、及びｐ−Ｓｉ層３２に形成されたドレイン領域３６を備えている。ドレイン領域３６には、複数の画素電極１１のうちの対応する一つが接続されている。ソース領域３４及びドレイン領域３６は後述のように、ｐ−Ｓｉ層３２に対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、ｐ型チャネルのＴＦＴは、ｐ型チャネルを形成するのが容易であるという利点がある。ソース電極３５（信号電極）は、画素電極１１と同様にＩＴＯ膜等の透明導電性薄膜から構成してもよいし、Ａｌ等の金属膜や金属シリサイドなどの不透明な薄膜から構成してもよい。また、ゲート電極３１、ゲート絶縁層３３及び第１層間絶縁層４１の上には、ソース領域３４へ通じるコンタクトホール３７及びドレイン領域３６へ通じるコンタクトホール３８が夫々形成された第２層間絶縁層４２が形成されている。このソース領域３４へのコンタクトホール３７を介して、ソース電極３５（信号電極）はソース領域３４に電気的接続されている。更に、ソース電極３５（信号電極）及び第２絶縁層４２の上には、ドレイン領域３６へのコンタクトホール３８が形成された第３層間絶縁層４３が形成されている。このドレイン領域３６へのコンタクトホール３８を介して、画素電極１１はドレイン領域３６に電気的接続されている。前述の画素電極１１は、このように構成された第３層間絶縁層４３の上面に設けられている。
【００３１】
ここで、一般には、チャネルが形成されるｐ−Ｓｉ層３２は、光が入射するとｐ−Ｓｉが有する光電変換効果により光電流が発生してしまいＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、対向基板２には各ＴＦＴ３０に夫々対向する位置に複数のブラックマトリクス２３が形成されているので、入射光が直接にｐ−Ｓｉ層３２に入射することが防止される。更にこれに加えて又は代えて、ゲート３１を上側から覆うようにソース電極３５（信号電極）をＡｌ等の不透明な金属薄膜から形成すれば、ブラックマトリクス２３と共に又は単独で、ｐ−Ｓｉ層３２への入射光（即ち、図１で上側からの光）の入射を効果的に防ぐことが出来る。
【００３２】
図２に示すように、以上のように構成された画素電極１１は、ＴＦＴアレイ基板１上にマトリクス状に配列され、各画素電極１１に隣接してＴＦＴ３０が設けられており、また画素電極１１の縦横の境界に夫々沿ってソース電極３５（信号電極）及びゲート電極３１（走査電極）が設けられている。尚、図２は、説明の都合上、画素電極１１のマトリクス状配列等を簡略化して示すためのものであり、実際の各電極は層間絶縁層の間や上をコンタクトホール等を介して配線されており、図１から分かるように３次元的により複雑な構成を有している。図１においては、コンタクトホール３８の下にも遮光膜３が設けられているが、図２に示されるようにコンタクトホール下に遮光膜３を設けない場合もある。遮光膜は少なくともチャネル領域及びＬＤＤ領域の下には形成することが望ましい。
【００３３】
図１には示されていないが、図２及び図３に示すように、画素電極１１には蓄積容量７０が夫々設けられている。この蓄積容量７０は、より具体的には、ｐ−Ｓｉ層３２と同一工程により形成されるｐ−Ｓｉ層３２ａ、ゲート絶縁層３３と同一工程により形成される絶縁層３３ａ、ゲート電極３１と同一工程により形成される蓄積容量電極（容量線）３１ａ、第２及び第３層間絶縁層４２及び４３、並びに第２及び第３層間絶縁層４２及び４３を介して蓄積容量電極３１ａに対向する画素電極１１の一部から構成されている。このように蓄積容量７０が設けられているため、デューティー比が小さくても高詳細な表示が可能とされる。尚、蓄積容量電極（容量線）３１ａは、図２に示すように、ＴＦＴアレイ基板１の面上においてゲート電極（走査電極）３１と平行に設けられている。また前述のように、遮光層３を蓄積容量７０の配線として利用することも可能である。
【００３４】
次に、図４及び図５に基づいて本実施形態のアクティブマトリクス型液晶表示パネルの全体の構成について説明する。
【００３５】
図４は本実施形態における液晶表示パネルの平面図である。また、図５は、図４のＨ−Ｈ’線における液晶表示パネルの断面図を示す。
【００３６】
図４及び図５に示すように、本実施形態における液晶表示パネルにおいては、前記ＴＦＴアレイ基板１上に形成した画素電極１１の表面に、前記共通電極２１を有する対向基板２が、適当な間隔をおいて配置され、ＴＦＴ３０により構成される各画素と対向基板２とで形成される画面表示領域を、シール剤５２により封止している。シール剤５２により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極１１からの電界が印加されていない状態で配向膜１２及び２２により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール剤５２は、二つの基板１及び２をそれらの周辺で張り合わせるための接着剤である。
【００３７】
また、ＴＦＴアレイ基板１上のＸ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４は、電荷の直流成分によりポリイミド等の配向膜１２，２２や液晶層５０の劣化を防ぐために、前記対向基板２の外周より外側に配置している。
【００３８】
更に、画面表示領域外側は、モジュールとして組み立てた際に光が漏れないように対向基板２上にブラックマトリクス２３と同一層で周辺見切り５３を形成する。
【００３９】
なお、ＴＦＴアレイ基板１上には、対向基板２側に設けられた共通電極２１に、ＴＦＴアレイ基板１側から共通電極電位を供給するための上下基板導通用端子１０６が、所定の径を有する導電性接着剤を介在させて、対向基板２と導通を図るように構成されている。また、外部実装端子１０２は、前記対向基板２より外側の部分に配置され、ワイヤーボンディング、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）圧着等により外部ＩＣと接続される。
【００４０】
図１においては、Ｘ側駆動用ドライバ回路１０１と前記外部実装端子１０２のみが描かれているが、ＴＦＴアレイ基板１上にはその周辺部には、上述のようにＸ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４が設けられており、図示しない配線によりソース電極３５（信号電極）及びゲート電極３１（走査電極）に夫々電気的接続されている。Ｘ側駆動用ドライバ回路１０１には、図示しない制御回路から即時表示可能な形式に変換された表示信号が入力され、Ｙ側駆動用ドライバ回路１０４がパルス的にゲート電極３１（走査電極）に順番にゲート電圧を送るのに合わせて、Ｘ側駆動用ドライバ回路１０１は表示信号に応じた信号電圧をソース電極３５（信号電極）に送る。本実施の形態では特に、ＴＦＴ３０はｐ−Ｓｉ（ポリシリコン）タイプのＴＦＴであるので、ＴＦＴ３０の形成時に同一工程で、 Ｘ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４を形成することも可能であり、製造上有利である。
【００４１】
尚、Ｘ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４をＴＦＴアレイ基板１の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【００４２】
また、図１乃至図５には示されていないが、対向基板２の投射光が入射する側及びＴＦＴアレイ基板１の投射光が出射する側には夫々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００４３】
次に以上のように構成された本実施の形態の動作について図１を参照して説明する。
【００４４】
図１において、制御回路から表示信号を受けたＸ側駆動用ドライバ回路１０１は、この表示信号に応じたタイミング及び大きさで信号電圧をソース電極３５（信号電極）に印加し、これと並行して、Ｙ側駆動用駆動回路１０２は、所定タイミングで電極３１（走査電極）にゲート電圧をパルス的に順次印加し、ＴＦＴ３０は駆動される。これにより、ゲート電圧がオンとされた時点でソース電圧が印加されたＴＦＴ３０においては、ソース領域３４、ｐ−Ｓｉ層３２に形成されたチャネル及びドレイン領域３６を介して画素電極１１に電圧が印加される。そして、この画素電極１１の電圧は、ソース電圧が印加された時間よりも例えば３桁も長い時間だけ蓄積容量７０（図３参照）により維持される。
【００４５】
このように画素電極１１に電圧が印加されると、液晶層５０におけるこの画素電極１１と共通電極２１とに挟まれた部分における液晶の配向状態が変化し、ノーマリーホワイトモードであれば、電圧が印加された状態で入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、電圧が印加された状態で入射光がこの液晶部分を通過可能とされ、全体として液晶表示パネル１００ａからは表示信号に応じたコントラストを持つ光が出射する。
【００４６】
そして、ＴＦＴ３０の下側に設けられた遮光層３により、戻り光による悪影響が低減されるため、ＴＦＴ３０のトランジスタ特性が改善されており、更には、遮光層３が上述したような良好な電気的接続により、安定して一定の電位に保たれるため、ＴＦＴ３０のスイッチング特性は良好に維持され、最終的には、液晶表示パネル１００により、高コントラストで色付きの良い高画質の画像を表示することが可能となる。
【００４７】
しかし、遮光層３は、上述したように高融点金属で形成されているため、ＴＦＴ３０と絶縁を図る必要があり、遮光層３とＴＦＴ３０との間には、第１層間絶縁層４１が設けられる。その結果、ソース、ドレインとなるポリシリコン層３２と遮光層３とが第１層間絶縁層４１を介して対向し、コンデンサを形成することになる。従って、この遮光層３がフローティング電位である場合には、ポリシリコン層３２の電荷の影響を受けて、遮光層３の電荷が変動する。逆にＴＦＴ３０も遮光層３の電荷の影響を受けることになり、この遮光層３が本来のゲートとは別のゲートとして機能するおそれがある。すなわち、遮光層３の持つ電荷に起因してＴＦＴ３０にリーク電流が流れたり、あるいは、ＴＦＴ３０にリーク電流が流れたり、あるいはＴＦＴ３０のゲートに高い電圧を印加しなければ、ＴＦＴ３０がオンしなくなる。
【００４８】
そこで、本実施形態では、このような問題を解決するために、図２に示すように、遮光層３を画素領域外でショートさせ、コンタクトホール８１を形成して接地電位あるいは対向電極電位もしくは負電位等の定電位を供給する定電位配線８３と、コンタクト部３ａにおいて電気的に接続している。このため、遮光層３の電位が変化することにより、ＴＦＴ３０のスイッチング特性等に悪影響を及ぼすことがない。
【００４９】
しかしながら、遮光層３を前記定電位配線８３に接続するには、遮光層３上に形成された第１層間絶縁層４１及び第２層間絶縁層４２にコンタクトホール８１を形成する必要があり、このコンタクトホール８１の形成のための工程分だけ工程が増えるという問題があった。
【００５０】
ここで、前記工程の増加の理由を説明するために、比較例として従来の液晶表示パネルの製造プロセスについて図６及び図７を参照して説明する。なお、図６及び図７に示す工程は、図２におけるａ−ａ’線断面と、ｂ−ｂ’線断面とを理解の容易のために繋げて描いたものである。
【００５１】
先ず図６の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１を用意する。このＴＦＴアレイ基板１の全面に、スパッタリング法、ＣＶＤ法等によりＷなどの高融点金属の金属シリサイド等からなる遮光層をＴＦＴアレイ基板１の全面に形成する。その後フォトリソグラフィ工程及びエッチング工程により、これらの基板全面に形成された遮光層をＴＦＴ３０を形成する予定の領域にのみ残して、遮光層３を形成する。この際、非単結晶シリコン層を遮光層の上下の一方又は両方に形成してもよい。
【００５２】
遮光層３の層厚としては、約１０００〜３０００Åである。遮光層３は、少なくともＴＦＴ３０のｐ−Ｓｉ層３２のうちチャネル形成用の領域、ソース領域３４及びドレイン領域３６をＴＦＴアレイ基板１の裏面から見て覆うように形成される。
【００５３】
次に図６の工程（２）に示すように、遮光層３の上に、減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オソル・シリケート）ガス等を用いて、ＮＳＧなどのシリケートガラス膜等からなる第１層間絶縁層４１を形成する。第１層間絶縁層４１の層厚は、約５００〜８０００Åである。
【００５４】
次に図６の工程（３）に示すように、第１層間絶縁層４１の上に、約４５０〜５５０℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、ａ−Ｓｉ（アモルファスシリコン）膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜２４時間のアニール処理を施することにより、ｐ−Ｓｉ（ポリシリコン）膜を約５００〜２０００Åの厚さとなるまで固相成長させる。この際、ｎチャネル型のＴＦＴ３０を作成する場合には、Ｓｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを僅かにイオン注入等によりドープする。また、ＴＦＴ３０をｐチャネル型とする場合には、Ａｌ（アルミニウム）、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパントを僅かにイオン注入等によりドープする。
【００５５】
次に図６の工程（４）に示すように、ｐ−Ｓｉ層３２を約９００〜１３００℃の温度により熱酸化して、約３００Åの比較的薄い厚さの熱酸化膜３３’を形成する。
【００５６】
更に図６の工程（５）に示すように、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）３３”を約５００Åの比較的薄い厚さに堆積し、多層構造を持つゲート絶縁層３３を形成する。この結果、ｐ−Ｓｉ層３２の厚さは、約４５０〜１８５００Åの厚さとなり、ゲート絶縁層３３の厚さは、約２００〜１５００Å、好ましくは８００Åの厚さとなる。
【００５７】
次に図６の工程（５’）に示すように、遮光層３のコンタクト部３ａと定電位配線８３との接続を行うためのコンタクトホール８１を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。このような異方性エッチングを用いるのは、開口形状をマスク形状とほぼ同じにできるためである。
【００５８】
次に図６の工程（６）に示すように、ｐ−Ｓｉ層３２上にゲート絶縁層３３を介して、減圧ＣＶＤ法等によりｐ−Ｓｉを堆積した後、ゲートマスクを用いたフォトリソグラフィ工程、エッチング工程等により、ゲート電極３１（走査電極）及びコンタクト部３ａの接続用電極３１ａを形成する。なお、ゲート電極３１（走査電極）及び接続用電極３１ａは、同じ材料で形成されているが、互いに接触しない位置に設けられている。
【００５９】
次に図７の工程（７）に示すように、ＴＦＴ３０をＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ Ｓｔｒｕｃｔｕｒｅ）構造を持つｎチャネル型のＴＦＴとする場合、ｐ−Ｓｉ層３２に、先ずソース領域３４及びドレイン領域３６のうちチャネル側に夫々隣接する一部を構成する低濃度ドープ領域を形成するために、ゲート電極３１を拡散マスクとして、ＰなどのＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０13／ｃｍ2のドース量にて）ドープし、続いて、ゲート電極３１よりも幅の広いマスクでレジスト層をゲート電極３１上に形成した後、同じくＰなどのＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドース量にて）ドープする。また、ＴＦＴ３０をｐチャネル型とする場合、ｐ−Ｓｉ層３２に、ソース領域３４及びドレイン領域３６を形成するために、ＢなどのIII族元素のドーパントを用いてドープする。
【００６０】
これらの工程と並行して、ｎチャネル型ｐ−ＳｉＴＦＴ及びｐチャネル型ｐ−ＳｉＴＦＴから構成されるＣＭＯＳ（相補型ＭＯＳ）構造を持つＸ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４をＴＦＴアレイ基板１上の周辺部に形成する。
次に図７の工程（８）に示すように、ゲート電極３１（走査電極）及び接続用電極３１ａを覆うように、減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧのシリケートガラス膜等からなる第２層間絶縁層４２を形成する。第２層間絶縁層４２の層厚は、約５０００〜１５０００Åである。そして、ソース領域３４及びドレイン領域３６を活性化するために約８００〜１０００℃のアニール処理を２０〜６０分程度行った後、ソース電極３１（信号電極）に対するコンタクトホール３７と、接続用電極３１ａに対するコンタクトホール８１ａとを、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。また、ゲート電極３１（走査電極）を図示しない配線と接続するためのコンタクトホールも、コンタクトホール３７と同一の工程により第２層間絶縁層４２に開ける。
【００６１】
次に図７の工程（９）に示すように、第２層間絶縁層４２の上に、スパッタリング処理等により、Ａｌ等の低抵抗金属等を、約１０００〜１００００Åの厚さに堆積し、更にフォトリソグラフィ工程、ウエットエッチング工程等により、ソース電極３５（信号電極）及び定電位配線８３を形成する。なお、ソース電極３５（信号電極）及び定電位配線８３は同じ材料で形成されるが、図６の工程（９）に示すように、互いに接触しない位置関係にある。
【００６２】
また、このような工程により、定電位配線８３とコンタクト３ａとが接続用電極３１ａを介して電気的に接続され、定電位配線８３に接地電位あるいは負電位等の定電位を印加することにより、遮光層３の電位を所定の定電位に保つことができる。
【００６３】
次に図７の工程（１０）に示すように、ソース電極３５（信号電極）及び定電位配線８３上を覆うように、常圧又は減圧ＣＶＤ法等を用いて、ＮＳＧのシリケートガラス膜やＢＰＳＧ膜等からなる第３層間絶縁層４３を形成する。第３層間絶縁層４３の層厚は、約５０００〜１５０００Åである。
【００６４】
更に、画素電極１１とドレイン領域３６とを電気的接続するためのコンタクトホール３８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【００６５】
次に図７の工程（１１）に示すように、第３層間絶縁層４３の上に、スパッタリング処理等により、ＩＴＯ膜等の透明導電性薄膜を、約５００〜２０００Åの厚さに堆積し、更にフォトリソグラフィ工程、ウエットエッチング工程等により、画素電極１１を形成する。
【００６６】
続いて、画素電極１１の上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、図１に示した配向膜１２が形成される。
【００６７】
他方、図１に示した対向基板２については、ガラス基板等が先ず用意され、この上において複数のＴＦＴ３０に夫々対応した位置にブラックマトリクス２３が、例えば金属クロムをスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。
【００６８】
その後、対向基板２の全面にスパッタリング処理等により、ＩＴＯ等の透明導電性薄膜を、約５００〜２０００Åの厚さに堆積することにより、共通電極２１を形成する。更に、共通電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２が形成される。
【００６９】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１と対向基板２とは、配向膜１２及び２２が対面するようにシール剤５２により張り合わされ、真空吸引等により、両基板間の空間に、例えば数種類のネマティック液晶を混合してなる液晶が吸引されて、液晶層５０が形成される。
【００７０】
以上の製造プロセスにより、液晶表示パネルが完成する。
【００７１】
以上説明したように、比較例においては、図６の工程（５’）に示すように、遮光層３のコンタクトホール８１を形成するための工程を、図７の工程（８）に示すコンタクトホール３７の形成工程あるいは図７の工程（１０）に示すコンタクトホール３８の形成工程とは別に設けている。
【００７２】
工程を減らすためには、例えば図７の工程（８）においてコンタクトホール３７を形成すると同時に、コンタクトホール８１を形成することも考えられるが、コンタクトホール３７の形成位置とコンタクトホール８１との形成位置においては、エッチング対象となる絶縁層の層厚が異なるため、上述した異方性ドライエッチングでは、次のような理由により、コンタクトホール３７の形成位置においてオーバーエッチングが生ずるという問題点があった。
【００７３】
図７の工程（８）におけるエッチング対象となる絶縁層は、コンタクトホール３７の形成位置においては、層厚が約８０００Åの第２層間絶縁層４２と、層厚が約５００ÅのＨＴＯ膜３３”と、層厚が約３００Åの熱酸化膜３３’であり、コンタクトホール８１の形成位置においては、前記第２層間絶縁層４２及びＨＴＯ膜３３”と、層厚が約８０００Åの第１層間絶縁層４１である。
【００７４】
従って、コンタクトホール３７の形成位置におけるエッチング対象層厚は、合計で約９０００Åであるのに対し、コンタクトホール８１の形成位置におけるエッチング対象層厚は、合計で約１６５００Åに及ぶことになる。
【００７５】
一方、開口形状及び面積を設計値に近付けるという要請から、コンタクトホールのエッチングには、上述したように異方性３００Åドライエッチングが採用されているが、異方性ドライエッチングは、ポリシリコン層３２との選択比が十分に採れないため、エッチング量を時間で制御する方法では、上述のような層厚差がある場合には、コンタクトホール８１のエッチング中において、コンタクトホール３７の形成位置におけるポリシリコン層３２に対してオーバーエッチングが生じてしまう。
【００７６】
このような理由から、従来は、図７の工程（８）に示すコンタクトホール３７の形成工程の前に、図６の工程（５’）に示す工程を別個に設けなければならなかった。
【００７７】
そこで、本実施形態では、ソース電極３５用のコンタクトホール３７の形成工程におけるエッチングとして、ポリシリコン層３２との選択比が高いウェットエッチングを採用し、図６の工程（５’）に示す遮光層３用のコンタクトホール８１の形成工程を減らすように構成した。
【００７８】
以下、図８及び図９に基づいて、本実施形態における液晶表示パネル１００の製造プロセスについて説明する。
【００７９】
先ず図８の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約１０００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１に生じる歪みが少なくなるように前処理しておく。このように処理されたＴＦＴアレイ基板１の全面に、スパッタリング法、ＣＶＤ法等により好ましくはＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄなどの高融点金属の金属シリサイド等からなる遮光層を多結晶シリコン層の全面に形成する。その後フォトリソグラフィ工程及びエッチング工程により、これらの基板全面に形成された多結晶シリコン層及び遮光層をＴＦＴ３０を形成する予定の領域にのみ残して、遮光層３を形成する。
【００８０】
遮光層３の層厚としては、約１０００〜３０００Åが好ましく、更に約１５００〜２５００Åがより好ましい。１０００Åより薄いと遮光の効果（例えば、１／１０００程度の透過率）が十分に得られず、また３０００Åより厚いと、ＴＦＴ３０の形成工程における高温環境と常温環境とにおける熱応力の発生が大きくなり過ぎ、加えて遮光層３自体を形成するための時間やコストの上昇を招くと共に後にＴＦＴ３０を形成する第１層間絶縁層４１の段差が大きくなり過ぎてＴＦＴ３０の形成が困難になる。更に遮光層３の厚さが約１５００〜２５００Åであれば、良好な遮光性が得られると共に、段差の問題も実用上殆ど生じないで済む。遮光層３は、少なくともＴＦＴ３０のｐ−Ｓｉ層３２のうちチャネル形成用の領域、ソース領域３４及びドレイン領域３６をＴＦＴアレイ基板１の裏面から見て覆うように形成される。
【００８１】
次に図８の工程（２）に示すように、遮光層３の上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＳＰＧなどのシリケートガラス膜、窒化膜や酸化シリコン膜等からなる第１層間絶縁層４１を形成する。第１層間絶縁層４１の層厚は、約５００〜８０００Åが好ましい。或いは、熱酸化膜を形成した後、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化膜を約５００Åの比較的薄い厚さに堆積し、厚さ約２０００Åの多層構造を持つ第１層間絶縁層４１を形成してもよい。更に、このようなシリケートガラス膜に重ねて又は代えて、ＳＯＧ（スピンオンガラス：紡糸状ガラス）をスピンコートして平坦な膜を形成してもよい。このように、第１層間絶縁層４１の上面をスピンコート処理により平坦化しておけば、後に上側にＴＦＴ３０を形成し易いという利点が得られる。
【００８２】
尚、第１層間絶縁層４１に対し、約９００℃のアニール処理を施すことにより、汚染を防ぐと共に平坦化してもよい。
【００８３】
次に図８の工程（３）に示すように、第１層間絶縁層４１の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、ａ−Ｓｉ膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜２４時間、好ましくは、４〜６時間のアニール処理を施することにより、ｐ−Ｓｉ膜を約３００〜２０００Åの厚さ、好ましくは約５５０Åの厚さとなるまで固相成長させる。この際、ｎチャネル型のＴＦＴ３０を作成する場合には、Ｓｂ、Ａｓ、ＰなどのＶ族元素のドーパントを僅かにイオン注入等によりドープする。また、ＴＦＴ３０をｐチャネル型とする場合には、Ａｌ、Ｂ、Ｇａ、ＩｎなどのIII族元素のドーパントを僅かにイオン注入等によりドープしてもよい。尚、ａ−Ｓｉ膜を経ないで、減圧ＣＶＤ法等によりｐ−Ｓｉ膜を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したｐ−Ｓｉ膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてｐ−Ｓｉ膜を形成しても良い。
【００８４】
次に図８の工程（４）に示すように、ｐ−Ｓｉ層３２を約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３００Åの比較的薄い厚さの熱酸化膜３３’を形成する。
【００８５】
更に図８の工程（５）に示すように、減圧ＣＶＤ法等により窒化膜あるいは高温酸化シリコン膜（ＨＴＯ膜）３３”を約５００Åの比較的薄い厚さに堆積し、多層構造を持つゲート絶縁層３３を形成する。
【００８６】
この結果、ｐ−Ｓｉ層３２の厚さは、約１５０〜１８５０Åの厚さ、好ましくは約３５０〜４５０Åの厚さとなり、ゲート絶縁層３３の厚さは、２００〜１５００Åの厚さ、好ましくは約８００Åの厚さとなる。ただしゲート絶縁膜３３の厚さは８００Åに限るものでなく、１００〜２０００Åの範囲で設定して良い。その際熱酸化膜３３’と酸化シリコン膜３３’’は１００〜２０００Åの範囲で各々設定できる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型ウエーハを使用する場合に熱によるそりを防止することができる。但し、ｐ−Ｓｉ層３２を熱酸化することのみにより、単一層構造を持つゲート絶縁層３３を形成してもよい。
【００８７】
次に図８の工程（６）に示すように、ｐ−Ｓｉ層３２上にゲート絶縁層３３を介して、減圧ＣＶＤ法等によりｐ−Ｓｉを堆積した後、ゲートマスクを用いたフォトリソグラフィ工程、エッチング工程等により、ゲート電極３１（走査電極）を形成する。
【００８８】
但し、ゲート電極３１（走査電極）を、ｐ−Ｓｉ層ではなく、Ａｌ等の金属膜又は金属シリサイド膜から形成してもよいし、若しくはこれらの金属膜又は金属シリサイド膜とｐ−Ｓｉ膜を組み合わせて多層に形成してもよい。この場合、ゲート電極３１（走査電極）を、ブラックマトリクス２３が覆う領域の一部又は全部に対応する遮光膜として配置すれば、金属膜や金属シリサイド膜の持つ遮光性により、ブラックマトリクス２３の一部又は全部を省略することも可能となる。この場合特に、対向基板２とＴＦＴアレイ基板１との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。
【００８９】
次に図９の工程（７）に示すように、ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、ｐ型のｐ−Ｓｉ層３２に、先ずソース領域３４及びドレイン領域３６のうちチャネル側に夫々隣接する一部を構成する低濃度ドープ領域を形成するために、ゲート電極３１を拡散マスクとして、ＰなどのＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０13／ｃｍ2のドース量にて）ドープし、続いて、ゲート電極３１よりも幅の広いマスクでレジスト層をゲート電極３１上に形成した後、同じくＰなどのＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドース量にて）ドープする。また、ＴＦＴ３０をｐチャネル型とする場合、ｎ型のｐ−Ｓｉ層３２に、ソース領域３４及びドレイン領域３６を形成するために、ＢなどのIII族元素のドーパントを用いてドープする。このようにＬＤＤ構造とした場合、ショートチャネル効果を低減できる利点が得られる。尚、このように低濃度と高濃度の２段階に分けて、ドープを行わなくても良い。例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、ゲート電極３１をマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。
【００９０】
これらの工程と並行して、ｎチャネル型ｐ−ＳｉＴＦＴ及びｐチャネル型ｐ−ＳｉＴＦＴから構成されるＣＭＯＳ構造を持つＸ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４をＴＦＴアレイ基板１上の周辺部に形成する。このように、ＴＦＴ３０はｐ−ＳｉＴＦＴであるので、ＴＦＴ３０の形成時に同一工程で、Ｘ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４を形成することができ、製造上有利である。
【００９１】
次に、図９に示す工程（８）において、ゲート電極３１（走査電極）を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜や酸化シリコン膜等からなる第２層間絶縁層４２を形成する。第２層間絶縁層４２の層厚は、約５０００〜１５０００Åが好ましい。
【００９２】
そして、ソース領域３４及びドレイン領域３６を活性化するために約８００〜１０００℃のアニール処理を２０〜６０分程度行った後、コンタクトホールの形成を行うのであるが、本実施形態においては、比較例と異なり、ウェットエッチングのみによってコンタクトホール３７とコンタクトホール８１とを同時に形成する。
【００９３】
ウェットエッチングを採用することにより、ポリシリコン層３２との選択比を高くすることができ、コンタクトホール８１の形成位置とコンタクトホール３７の形成位置とで、上述のような層厚差がある場合でも、ポリシリコン層３２をオーバーエッチングすることなく、両方のコンタクトホールを良好に形成することができる。
【００９４】
具体的には、エッチング液として緩衝弗酸液と呼ばれるＨＦ＋ＮＨ４Ｆを用いた。このようなエッチング液を用いることで、ポリシリコン層３２をエッチングすることなく、また、遮光層３及びＴＦＴアレイ基板１の表面に損傷を与えることなく、必要なエッチングを行って、コンタクトホール３７及びコンタクトホール８１を同時に形成することができる。
【００９５】
そして、図９に示す工程（９）において、第２層間絶縁層４２の上に、スパッタリング処理等により、Ａｌ等の低抵抗金属や金属シリサイド等を、約１０００〜１００００Åの厚さに堆積し、更にフォトリソグラフィ工程、ウエットエッチング工程等により、ソース電極３５（信号電極）及び定電位配線８３を形成する。
【００９６】
なお、ソース電極３５（信号電極）及び定電位配線８３は同じ材料で形成されるが、図９の工程（９）に示すように、互いに接触しない位置関係にある。
【００９７】
また、このような工程により、定電位配線８３とコンタクト部３ａとが電気的に接続され、定電位配線８３に接地電位あるいは負電位等の定電位を印加することにより、遮光層３の電位を所定の定電位に保つことができる。
【００９８】
また、ソース電極３５（信号電極）を、ブラックマトリクス２３が覆う領域の一部又は全部に対応する遮光膜として配置すれば、Ａｌ等の金属膜や金属シリサイド膜の持つ遮光性により、ブラックマトリクス２３の一部又は全部を省略することも可能となる。この場合特に、対向基板２とＴＦＴアレイ基板１との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。
【００９９】
次に図９の工程（１０）に示すように、ソース電極３５（信号電極）及び定電位配線８３上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化膜や酸化シリコン膜等からなる第３層間絶縁層４３を形成する。第３層間絶縁層４３の層厚は、約５０００〜１５０００Åが好ましい。或いは、このようなシリケートガラス膜に代えて又は重ねて、有機膜やＳＯＧ（スピンオンガラス）をスピンコートして平坦な膜を形成してもよい。
【０１００】
更に、画素電極１１とドレイン領域３６とを電気的接続するためのコンタクトホール３８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール３８を開口した方が、開口形状をマスク形状とほぼ同じにできるという利点が得られる。但し、ドライエッチングとウエットエッチングとを組み合わせて開口すれば、コンタクトホール３８をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【０１０１】
次に図９の工程（１１）に示すように、第３層間絶縁層４３の上に、スパッタリング処理等により、ＩＴＯ膜等の透明導電性薄膜を、約５００〜２０００Åの厚さに堆積し、更にフォトリソグラフィ工程、ウエットエッチング工程等により、画素電極１１を形成する。尚、当該液晶表示パネル１００ａを反射型の液晶表示装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極１１を形成してもよい。
【０１０２】
続いて、画素電極１１の上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、図１に示した配向膜１２が形成される。
【０１０３】
他方、図１に示した対向基板２については、ガラス基板等が先ず用意され、この上において複数のＴＦＴ３０に夫々対応した位置にブラックマトリクス２３が、例えば金属クロムをスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、ブラックマトリクス２３は、ＣｒやＮｉなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。その後、対向基板２の全面にスパッタリング処理等により、ＩＴＯ等の透明導電性薄膜を、約５００〜２０００Åの厚さに堆積することにより、共通電極２１を形成する。更に、共通電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２が形成される。
【０１０４】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１と対向基板２とは、配向膜１２及び２２が対面するようにシール剤５２により張り合わされ、真空吸引等により、両基板間の空間に、例えば数種類のネマティック液晶を混合してなる液晶が吸引されて、液晶層５０が形成される。
【０１０５】
以上の製造プロセスにより、液晶表示パネル１００が完成する。
【０１０６】
以上説明したように、本実施形態によれば、ポリシリコン層３２をオーバーエッチングすることなく、従来よりも少ない工程で遮光層３用のコンタクトホール８１を形成することができる。
【０１０７】
（第２の実施の形態）
次に、本発明の第２の実施の形態を図１０に基づいて説明する。なお、第１の実施の形態との共通箇所の説明は省略する。
【０１０８】
上述した第１の実施形態では、ウェットエッチングのみを採用することにより、遮光層３用のコンタクトホール８１を形成する工程を別個に設けることなく、工程の削減を実現することができた。しかしながら、第１の実施の形態においては、コンタクトホール８１の内壁に、第１層間絶縁層４１及びＨＴＯ膜３３”並びに第２層間絶縁層４２の界面が露出するため、これらの層及び膜に対するサイドエッチングが進行する場合があった。特に、ウェットエッチングは等方性であるため、サイドエッチングが発生し易い。その結果、コンタクトホール８１の開口面積が設計値よりも大きくなるという問題が生ずる。
【０１０９】
そこで、本実施形態では、ウェットエッチングのみによって１回で遮光層３用のコンタクトホール８１を形成するのではなく、ソース電極３５用のコンタクトホール３７の形成工程と、画素電極１１用のコンタクトホール３８の形成工程の２回の工程に分けて、遮光層３用のコンタクトホール８１を形成することとした。
【０１１０】
このように構成した場合でも、遮光層３用のコンタクトホール８１を形成工程を別個に設ける必要がないので、工程の省略を図ることができる。
【０１１１】
以下、本実施形態における製造プロセスを図１０に基づいて詳しく説明する。なお、本実施形態においても図８に示した工程（１）〜（６）及び図９に示した工程（７）を行うが、これらの工程は第１の実施の形態と同様なので、図示及び説明を省略する。
【０１１２】
本実施形態においては、図８に示した工程（１）〜（６）及び図１０に示す工程（７）を経た後、図１０の工程（８）に示すように、ソース電極３５用のコンタクトホール３７の形成工程を行う。そして、この際に、遮光層３用のコンタクトホール形成位置において、所望のコンタクトホールよりも大きなサイズのホール８１’を形成する。この工程におけるエッチングは、上述した異方性のドライエッチングを用いることができ、遮光層３用のコンタクトホール形成位置においてこの工程によりエッチングが行われるのはおよそ第２層間絶縁層４２とＨＴＯ膜３３”までである。
【０１１３】
次に、図１０の工程（９）に示すようにソース電極３５用のコンタクトホール３７の位置のみにソース電極３５を形成した後、図１０の工程（１０）に示すようにＢＰＳＧ等により第３層間絶縁層４３を形成する。
【０１１４】
この第３層間絶縁層４３は、図１０の工程（１０）に点線で示すように前記ホール８１’内にも形成される。従って、遮光層３用のコンタクトホール形成位置における当該遮光層３上には、第３層間絶縁層４３と第１層間絶縁層４１が形成されることになる。
【０１１５】
一方、画素電極１１用のコンタクトホール３８の形成位置においては、ポリシリコン層３２上に、ゲート絶縁膜３３及び第２層間絶縁層４２並びに第３層間絶縁層４３が形成されることになる。これにより、前記遮光層３上に形成された層の厚さよりも、前記ポリシリコン層３２上に形成された層の厚さの方が大きくなる。
【０１１６】
従って、図１０の工程（１０）に示すように、画素電極１１用のコンタクトホール３８の形成工程を、第１の実施の形態と同様に異方性ドライエッチングで行った場合でも、画素電極１１用のコンタクトホール３８側にオーバーエッチングを生じさせず、当該コンタクトホール３８を形成すると同時に、前記遮光層３用のコンタクトホール８１が形成される。
【０１１７】
そして、図１０の工程（１１）に示すように、ＩＴＯ等からなる画素電極１１と同じくＩＴＯ等からなる定電位配線８４が形成されることになる。
【０１１８】
以上のように本実施形態によれば、遮光層３用のコンタクトホールの形成のみを行う工程を省略することができ、異方性エッチングにより所望の大きさのコンタクトホール８１を形成することができる。
【０１１９】
また、前記ホール８１’内に形成された第３層間絶縁層４３により、ホール８１’の内周面が覆われることになり、画素電極１１用のコンタクトホール３８の形成にドライエッチングだけでなくウェットエッチングを併用した場合であっても、第２層間絶縁層４２とＨＴＯ膜３３’と第１層間絶縁層４１の界面をホール８１’側に露出させず、サイドエッチングを確実に防ぐことができるという効果もある。
【０１２０】
以上説明したように、本実施形態においても、図６の工程（５’）に示した工程を省略しつつ、遮光層３用のコンタクトホールを形成することができる
（第３の実施の形態）
次に、本発明の第３の実施の形態を図１１に基づいて説明する。なお、上述した各実施の形態と共通する箇所の説明は省略する。
【０１２１】
本実施形態は、第２の実施の形態のように、遮光層３にコンタクトホール８１を介して画素電極１１と同様のＩＴＯからなる定電位配線８４を電気的に接続した場合の、当該定電位配線８４と上述した実装端子１０２との接続例を示すものである。
【０１２２】
図４に示す実装端子１０２は、アルミニウムからなる配線により、各電極等と電気的に接続されているが、図１１（Ｂ）に示すようにＩＴＯからなる配線８５とアルミニウムからなる配線８６とを直接に接触させた場合には、電食によりアルミニウムが腐食するという問題が発生する。
【０１２３】
そこで、本実施形態では、図１１（Ａ）に示すように、チャネル層を形成するポリシリコン層３２を介してＩＴＯからなる配線８５とアルミニウムからなる配線８６とを電気的に接続している。このＩＴＯからなる配線８５は、図１１（Ａ）に示すように前記定電位配線８４と接続されているため、結局、前記遮光層３と前記実装端子１０２との電気的接続がなされる。
【０１２４】
また、図１１（Ｃ）に示すように、ゲート電極３１を介してＩＴＯからなる配線８５とアルミニウムからなる配線８６とを電気的に接続するようにしても良い。
【０１２５】
本実施形態のように構成することで、遮光層３と電気的に接続される定電位配線として、ＩＴＯを用いた場合でも、実装端子１０２との良好な電気的接続を実現することができる。
【０１２６】
なお、以上説明した各実施の形態における液晶表示パネル１００は、カラー液晶プロジェクタに適用されるため、３つの液晶表示パネル１００がＲＧＢ用のライトバルブとして夫々用いられ、各パネルには夫々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板２に、カラーフィルタは設けられていない。しかしながら、液晶表示パネル１００においてもブラックマトリックス２３の形成されていない画素電極１１に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶表示装置に本実施の形態の液晶表示パネルを適用できる。
【０１２７】
各実施の形態の液晶表示パネル１００では、従来と同様に入射光を対向基板２の側から入射することとしたが、遮光層３が存在するので、ＴＦＴアレイ基板１の側から入射光を入射し、対向基板２の側から出射するようにしても良い。即ち、このように液晶表示パネル１００ａ
液晶プロジェクタに取り付けても、チャネル形成用のａ−Ｓｉ層３２に光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。
【０１２８】
各実施の形態の液晶表示パネル１００において、ＴＦＴアレイ基板１側における液晶分子の配向不良を抑制するために、第３層間絶縁層４３の上に更に平坦化膜をスピンコート等で塗布してもよい。
【０１２９】
また、各実施の形態では、液晶表示パネル１００のスイッチング素子は、正スタガ型のｐ−ＳｉＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやａ−ＳｉＴＦＴ等の他の形式のＴＦＴに対しても、戻り光がチャネル形成用の半導体層に入射するのを阻止するという課題の下に、各種の形態での応用が可能である。
【０１３０】
更に、各実施の形態の液晶表示パネル１００においては、一例として液晶層５０をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜１２及び２２、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶表示パネルの高輝度化や低消費電力化の利点が得られる。更に、画素電極１１をＡｌ等の反射率の高い金属膜から構成することにより、液晶表示パネル１００を反射型液晶表示装置に適用する場合には、電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。更にまた、液晶表示パネル１００においては、液晶層５０に対し垂直な電界（縦電界）を印加するように対向基板２の側に共通電極２１を設けているが、液晶層５０に平行な電界（横電界）を印加するように一対の横電界発生用の電極から画素電極１１を夫々構成する（即ち、対向基板２の側には縦電界発生用の電極を設けることなく、ＴＦＴアレイ基板１の側に横電界発生用の電極を設ける）ことも可能である。このように横電界を用いると、縦電界を用いた場合よりも視野角を広げる上で有利である。その他、各種の液晶材料（液晶相）、動作モード、液晶配列、駆動方法等に本実施の形態を適用することが可能である。
【０１３１】
【発明の効果】
請求項１に記載の液晶表示パネルの製造方法によれば、導電層を形成して遮光層と電気的に接続する工程を、スイッチング素子のチャネル層との選択比の高いエッチングにより、信号電極とチャネル層との電気的接続を行うためのコンタクトホールと遮光層と導電層との電気的接続を行うための遮光層用のコンタクトホールとを同時に形成する工程と、信号電極と同材料の導電層を信号電極と同時に形成する工程とから構成したので、液晶表示パネルの製造工程を削減しつつ、遮光層の電位を安定して一定の電位に維持できる液晶表示パネルを製造することができる。
【０１３２】
請求項２に記載の液晶表示パネルの製造方法によれば、導電層を形成して遮光層と電気的に接続する工程を、信号電極とチャネル層との電気的接続を行うためのコンタクトホールと、遮光層と導電層との電気的接続を行うための遮光層用のコンタクトホールの基礎となるホールとを同時に形成する工程と、前記基礎となるホール及び信号電極上に絶縁層を設ける工程と、チャネル層と画素電極との電気的接続を行うためのコンタクトホールと、前記基礎となるホール上の絶縁層から遮光層に至る前記遮光層用コンタクトホールとを同時に形成する工程と、画素電極と同材料の導電層を画素電極と同時に形成する工程とから構成したので、液晶表示パネルの製造工程を削減しつつ、遮光層の電位を安定して一定の電位に維持できる液晶表示パネルを製造することができる。
【０１３３】
請求項３に記載の液晶表示パネルによれば、請求項２に記載の製造方法により少ない工程で透明導電膜と遮光層とが電気的に接続された液晶表示パネルを製造した場合でも、前記透明導電膜と液晶表示パネルの実装端子に電気的に接続される金属層とを、スイッチング素子のチャネル層またはゲート電極を介して電気的に接続したので、電食による金属層の腐食を防ぐことができ、遮光層と実装端子との電気的接続を長期間に渡って良好に保つことができ、遮光層の電位を一定の電位に維持することができる。その結果、スイッチング素子のスイッチング特性に悪影響を与えることがなく、高コントラストで色付きのよい高画質の画像表示が可能となる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態の液晶表示パネルの構成を示す断面図である。
【図２】 図１の液晶表示パネルを構成するＴＦＴアレイ基板上に形成される各層の透視図である。
【図３】 図１の液晶表示パネルを構成する蓄積容量の断面図である。
【図４】 図１の液晶表示パネルの全体的な構成を示す平面図である。
【図５】 図４のＨ−Ｈ’線断面図である。
【図６】 比較例の液晶表示パネルの製造プロセスを順を追って示す工程図（その１）である。
【図７】 比較例の液晶表示パネルの製造プロセスを順を追って示す工程図（その２）である。
【図８】 図１の液晶表示パネルの製造プロセスを順を追って示す工程図（その１）である。
【図９】 図１の液晶表示パネルの製造プロセスを順を追って示す工程図（その２）である。
【図１０】 本発明の第２の実施の形態における液晶表示パネルの製造プロセスを順を追って示す工程図である。
【図１１】 遮光層と電気的に接続された定電位配線の接続例を示す図であり、（Ａ）は本発明の第３の実施の形態における接続例を示す断面図、（Ｂ）は比較例の接続例を示す断面図、（Ｃ）は本発明の第３の実施の形態における他の接続例を示す断面図である。
【符号の説明】
１…ＴＦＴアレイ基板
２…対向基板
３…遮光層
３ａ…コンタクト部
１１…画素電極
１２…配向膜
２１…共通電極
２２…配向膜
３０…ＴＦＴ
３１…ゲート電極
３２…ｐ−Ｓｉ層
３３…ゲート絶縁層
３３’…熱酸化膜
３３”…ＨＴＯ膜
３４…ソース領域
３５…ソース電極（信号電極）
３６…ドレイン領域
３７、３８…コンタクトホール
４１…第１層間絶縁層
４２…第２層間絶縁層
４３…第３層間絶縁層
５０…液晶層
５２…シール剤
８１…コンタクトホール
８２…スリット
８３,８４…定電位配線
１００…液晶表示パネル
１０１…Ｘ側駆動用ドライバ回路
１０２…外部実装端子
１０４…Ｙ側駆動用ドライバ回路
【発明の属する技術分野】
本発明は、ＴＦＴ（薄膜トランジスタ）駆動によるアクティブマトリクス駆動方式の液晶表示パネルの技術分野に属し、特に、液晶プロジェクタ等に用いられる、ＴＦＴの下側にブラックマトリクスを設けた形式の液晶表示パネルの技術分野に属する。
【０００２】
【従来の技術】
従来、この種の液晶プロジェクタ等にライトバルブとして用いられる液晶表示パネルにおいては一般に、液晶層を挟んでＴＦＴアレイ基板に対向配置される対向基板の側から投射光が入射される。ここで、投射光がＴＦＴのａ−Ｓｉ（アモルファスシリコン）膜やｐ−Ｓｉ（ポリシリコン）膜から構成されたチャネル形成用の領域に入射すると、この領域において光電変換効果により光電流が発生してしまいＴＦＴのトランジスタ特性が劣化する。このため、対向基板には、各ＴＦＴに夫々対向する位置に複数のブラックマトリクスと呼ばれる遮光層が形成されるのが一般的である。このようなブラックマトリクスは、Ｃｒ（クロム）などの金属材料や、カーボンをフォトレジストに分散した樹脂ブラックなどの材料から作られ、上述のＴＦＴのａ−Ｓｉ膜やｐ−Ｓｉ膜に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を有する。
【０００３】
更に、この種の液晶表示パネルにおいては特にトップゲート構造（即ち、ＴＦＴアレイ基板上においてゲート電極がチャネルの上側に設けられた構造）を採る正スタガ型またはコプレーナ型のａ−Ｓｉ又はｐ−ＳｉＴＦＴを用いる場合には、投射光の一部が液晶プロジェクタ内の投射光学系により戻り光として、ＴＦＴアレイ基板の側からＴＦＴのチャネルに入射するのを防ぐ必要がある。
【０００４】
このために、特開平９−１２７４９７号公報、特公平３−５２６１１号公報，特開平３−１２５１２３号公報、特開平８−１７１１０１号公報等では、石英基板等からなるＴＦＴアレイ基板上においてＴＦＴに対向する位置（即ち、ＴＦＴの下側）にも、遮光層を形成する技術を提案している。この遮光層により、ＴＦＴのｐ−Ｓｉ膜に対する戻り光の遮光が可能となるとされている。特にこの技術によれば、ＴＦＴアレイ基板上のブラックマトリクス形成工程の後に行われるＴＦＴ形成工程における高温処理により、遮光層が破壊されたり溶融したりしないようにするために、遮光層を不透明な高融点金属から形成するようにしている。
【０００５】
しかし、遮光層を高融点金属で形成した場合には、ＴＦＴと絶縁を図る必要があり、遮光層とＴＦＴとの間に絶縁層が設けられる。その結果、例えばトップゲート型ＴＦＴでは、ソース、ドレインとなるポリシリコン層と遮光層とが絶縁層を介して対向し、コンデンサを形成することになる。そして、遮光層はフローティング電位であるため、ポリシリコン層の電荷の影響を受けて、遮光層の電荷が変動する。逆にＴＦＴも遮光層の電荷の影響を受けることになり、この遮光層が本来のゲートとは別のゲートとして機能するおそれがある。すなわち、遮光層の持つ電荷に起因してＴＦＴにリーク電流が流れたり、あるいは、ＴＦＴにリーク電流が流れたり、あるいはＴＦＴのゲートに高い電圧を印加しなければ、ＴＦＴがオンしなくなる。このことは、ＴＦＴと遮光層とを絶縁する絶縁膜が薄い程顕著であり、これを防止するためには、遮光層の持つ電荷がＴＦＴに影響しない程のかなり厚い絶縁層を形成しなければならない。このような現象は、スイッチング素子として、バックツーバックダイオードを用いた場合も同様である。
【０００６】
そこで、このような問題を解決するために、遮光層を画素領域外でショートさせ、コンタクトホールを形成して接地電位あるいは対向電極電位もしくは負電位等の定電位を供給する配線に接続する技術が提案された。このような構成によれば、遮光層は定電位となるため、前記リーク電流の発生やＴＦＴの特性の劣化を防ぐことができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術によれば、前記遮光層のコンタクトホールを形成する場合には、前記遮光層とＴＦＴのチャネル層との間に絶縁層が形成されるため、該チャネル層と電極との電気的接続を行うためのコンタクトホールを形成する場合に比べて、前記絶縁層分だけ被エッチング層が多くなる。
【０００８】
また、コンタクトホールを形成するためのエッチングは、開口形状を設計値どおり形成するという要請から、チャネル層との選択比の低い異方性のドライエッチングにより行われており、更にエッチング量を時間で制御する方法が採られている。
【０００９】
従って、電極用のコンタクトホール形成領域の方が、遮光層用のコンタクトホール形成領域よりも被エッチング層の層厚が薄い場合には、従来のエッチング方法では、遮光層用のコンタクトホールのエッチング中に、電極用のコンタクトホールのエッチングが完了し、更にチャネル層までエッチングしてしまう恐れがあった。
【００１０】
そこで、従来は、前記電極用のコンタクトホールを形成する工程とは別の工程により、前記遮光層用のコンタクトホールを形成する必要があり、液晶表示パネルの製造プロセスにおいて、工程が多くなるという問題があった。
【００１１】
本発明は上述した問題点に鑑みなされたものであり、コンタクトホールを形成して遮光層と定電位配線とを電気的に接続させる場合でも、工程数を増やすことのない、アクティブマトリクス駆動方式の液晶表示パネルの製造方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
請求項１に記載の液晶表示パネルの製造方法は上記課題を解決するために、一対の第１及び第２基板と、該第１及び第２基板間に挟持された液晶と、前記第１基板の前記液晶に対面する側にマトリクス状に設けられた複数の透明な画素電極と、各画素電極に対応して複数の信号電極と複数のスイッチング素子が形成され、前記信号電極からのデータに基づいて該スイッチング素子を介して前記画素電極に電圧が印加される液晶表示パネルの製造方法であって、前記第１基板と前記スイッチング素子との間で、前記複数のスイッチング素子に夫々対向する前記第１基板上の位置に高融点金属又はシリサイドからなる遮光層を形成する工程と、ゲート電極及びチャネル層を有する前記複数のスイッチング素子を形成する工程と、前記信号電極を形成し前記信号電極と前記チャネル層とを電気的に接続する工程と、前記画
素電極を形成し前記画素電極と前記チャネル層とを電気的に接続する工程と、定電位源に接続される導電層を形成し、前記導電層と前記遮光層とを電気的に接続する工程と、前記各工程間あるいは各工程内において層間絶縁層を形成する工程とを備え、前記ゲート電極及び前記チャネル層の上層であって前記信号電極の下層の前記層間絶縁層は、シリケートガラスの層を含み、前記導電層を形成して前記遮光層と電気的に接続する工程は、前記チャネル層との選択比が高いＨＦ＋ＮＨ４Ｆを用いたウエットエッチングにより、前記信号電極とチャネル層との電気的接続を行うためのコンタクトホールと前記遮光層と前記導電層との電気的接続を行うための遮光層用のコンタクトホールとを同時に形成する第１の工程と、前記信号電極と同材料の導電層を前記信号電極と同時に形成する第２の工程とを有することを特徴とする。
【００１３】
請求項１に記載の液晶表示パネルの製造方法によれば、液晶を挟持する一対の基板の一方の基板上に高融点金属又はシリサイドからなる遮光層が形成され、この遮光層に対向するように、層間絶縁層を介してチャネル層を有する複数のスイッチング素子が形成される。次に、複数のスイッチング素子のチャネル層上にも層間絶縁層が形成される。従って、チャネル層上の層間絶縁層は１層であるのに対し、スイッチング素子が形成された画素領域外における遮光層上の層間絶縁層は２層となる。しかしながら、次に層間絶縁層にコンタクトホールを形成するために行われるエッチングは、チャネル層との選択比が高いエッチングなので、遮光層上の層間絶縁層をエッチング中にチャネル層上の層間絶縁層のエッチングが完了した場合でも、チャネル層に対するエッチングは殆ど進行しない。従って、チャネル層を突き抜けることなく、信号電極用のコンタクトホールと遮光層用のコンタクトホールが同一の工程で形成される。次に、チャネル層上の層間絶縁層上に信号電極が形成され、信号電極用のコンタクトホールを介して信号電極とチャネル層が電気的に接続される。また同時に、遮光層用のコンタクトホールを介して、信号電極と同材料からなる導電層が、遮光層と電気的に接続されることになる。次に、信号電極及び導電層上に層間絶縁層が形成され、この層間絶縁層に画素電極用のコンタクトホールが形成される。そして、このコンタクトホールを介して画素電極が形成され、画素電極とチャネル層との電気的接続が行われる。次に、第１基板と第２基板の間に液晶層が封入されて液晶表示パネルが製造される。以上のように、遮光層と導電層との電気的接続のための工程は、他の工程と別個に行われるのではなく、信号電極とチャネル層とを電気的に接続する工程と同時に行われることになり、従来に比べて工程の削減が図られる。
【００１４】
請求項２に記載の液晶表示パネルの製造方法は上記課題を解決するために、一対の第１及び第２基板と、該第１及び第２基板間に挟持された液晶と、前記第１基板の前記液晶に対面する側にマトリクス状に設けられた複数の透明な画素電極と、各画素電極に対応して複数の信号電極と複数のスイッチング素子が形成され、前記信号電極からのデータに基づいて該スイッチング素子を介して前記画素電極に電圧が印加される液晶表示パネルの製造方法であって、前記第１基板と前記スイッチング素子との間で、前記複数のスイッチング素子に夫々対向する前記第１基板上の位置に高融点金属又はシリサイドからなる遮光層を形成する工程と、チャネル層を有する前記複数のスイッチング素子を形成する工程と、前記信号電極を形成し前記信号電極と前記チャネル層とを電気的に接続する工程と、前記画素電極を形成し前記画素電極と前記チャネル層とを電気的に接続する工程と、定電位源に接続される導電層を形成し前記遮光層と電気的に接続する工程と、前記各工程間あるいは各工程内において層間絶縁層を形成する工程とを備え、前記導電層を形成して前記遮光層と電気的に接続する工程は、前記信号電極と前記チャネル層との電気的接続を行うためのコンタクトホールと、前記遮光層と前記導電層との電気的接続を行うための遮光層用のコンタクトホールの基礎となるホールとを同時に形成する第１の工程と、前記基礎となるホール及び信号電極上に絶縁層を設ける第２の工程と、該チャネル層と前記画素電極との電気的接続を行うためのコンタクトホールと、前記基礎となるホール上の絶縁層から前記遮光層に至る前記遮光層用コンタクトホールとを同時に形成する第３の工程と、前記画素電極と同材料の導電層を前記画素電極と同時に形成する第４の工程とから構成されることを特徴とする。
【００１５】
請求項２に記載の液晶表示パネルの製造方法によれば、液晶層を挟持する一対の基板の一方の基板上に高融点金属からなる遮光層が形成され、この遮光層に対向するように、層間絶縁層を介してチャネル層を有する複数のスイッチング素子が形成される。次に、複数のスイッチング素子のチャネル層上にも層間絶縁層が形成される。従って、チャネル層上の層間絶縁層は１層であるのに対し、スイッチング素子が形成された画素領域外における遮光層上の層間絶縁層は２層となる。従って、次に層間絶縁層にコンタクトホールを形成するエッチングが行われると、チャネル層上には信号電極との電気的接続が可能なコンタクトホールが貫通することになるが、遮光層上においては、層間絶縁層の１層分に、遮光層用のコンタクトホールの基礎となるホールが形成される。次に、チャネル層上の層間絶縁層上に信号電極が形成され、信号電極用のコンタクトホールを介して信号電極とチャネル層が電気的に接続される。次に、信号電極及び前記基礎となるホール上に層間絶縁層が形成される。従って、ここまでの工程において、チャネル層上には２層の層間絶縁層が形成され、遮光層上においては３つの層間絶縁膜が形成されることになる。しかし、基礎となるホール上では、前記コンタクトホールのエッチングで１つの層間絶縁膜がエッチングされているため２つの層間絶縁膜が存在する。又、画素電極用のコンタクトホールは２つの層間絶縁膜に対してエッチングが行われる。ここにおいて画素電極用のコンタクトホールの形成のためのエッチングが行われると、画素電極用のコンタクトホールのエッチング終了前又は同時に、遮光層用のコンタクトホールのエッチングが終了することになり、チャネル層を突き抜けることなく、一つの工程で二つのコンタクトホールが形成される。そして、このコンタクトホールを介して画素電極が形成されると、画素電極とチャネル層との電気的接続が行われ、同時に、画素電極と同材料の導電層と遮光層との電気的接続が行われる。次に、第１基板と第２基板の間に液晶層が封入されて液晶表示パネルが製造される。以上のように、遮光層と導電層との電気的接続のための工程は、他の工程と別個に行われるのではなく、信号電極とチャネル層とを電気的に接続する工程と同時に行われることになり、従来に比べて工程の削減が図られる。
【００１６】
請求項３に記載の液晶表示パネルは上記課題を解決するために、一対の第１及び第２基板と、該第１及び第２基板間に挟持された液晶と、前記第１基板の前記液晶に対面する側にマトリクス状に設けられた複数の透明な画素電極と、該複数の画素電極に夫々隣接する位置において前記第１基板に設けられており前記複数の画素電極を夫々スイッチング制御する複数のスイッチング素子と、前記複数のスイッチング素子に夫々対向する位置において前記第１基板と前記複数のスイッチング素子との間に夫々設けられた高融点金属又はシリサイドからなる遮光層と、前記画素電極と同材料からなり前記遮光層と電気的に接続される透明導電膜と、前記複数の遮光層と前記複数のスイッチング素子との間、及び前記遮光層と前記導電層との間に設けられた層間絶縁層と、液晶表示パネルの実装端子に電気的に接続される金属層とを備え、前記透明導電膜と前記金属層は、前記スイッチング素子のチャネル層またはゲート電極を介して電気的に接続されていることを特徴とする。
【００１７】
請求項３に記載の液晶表示パネルによれば、高融点金属又はシリサイドからなる遮光層は、スイッチング素子に対向する位置に設けられているので、第１基板の側から戻り光などの光が当該液晶表示パネルに入射しても、この光がスイッチング素子に入射するのを防ぐことが出来る。また、遮光層は、画素電極と同材料からなる透明導電膜と電気的に接続されている。つまり、この透明導電膜と遮光層との電気的接続は、画素電極とチャネル層との電気的接続を行う工程と同一工程により行われたものであり、従来よりも少ない工程で遮光層と導電膜とが電気的に接続された液晶表示パネルとなっている。そして、この透明導電膜は、液晶表示パネルの実装端子に接続される金属層との間で、スイッチング素子のチャネル層またはゲート電極を介して電気的に接続されている。つまり、透明電極膜と金属層とが直接に接触していないため、電食により金属層が腐食されることがない。更に、透明電極膜と金属層とが電気的に接続されると、遮光層と実装端子とが電気的に接続されたことになり、液晶表示パネルを実装して、当該実装端子を定電位源に接続することにより、遮光層の持つ電荷の影響は、スイッチング素子に対して一定となり、スイッチング素子のスイッチング動作に悪影響を及ぼすことがない。
【００１８】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされよう。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２０】
（第１の実施の形態）
図１は、本発明の第１の実施の形態である液晶表示パネルの断面図である。尚、図１においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また図２は、図１に示したＴＦＴアレイ基板１上に形成される各種電極等の透視図である。
【００２１】
図１において、液晶表示パネル１００は、透明な第１基板の一例を構成するＴＦＴアレイ基板１と、これに対向配置される透明な第２基板の一例を構成する対向基板２とを備えている。ＴＦＴアレイ基板１は、例えば石英基板や無アルカリガラスからなり、対向基板２は、例えばガラス基板からなる。
【００２２】
ＴＦＴアレイ基板１には、図２に示すように、マトリクス状に複数の透明な画素電極１１が設けられており、図１に示すようにその上側には、ラビング処理等の所定の配向処理が施された配向膜１２がその全面に渡って設けられている。画素電極１１は例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる。また配向膜１２は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００２３】
他方、対向基板２には、その全面に渡って共通電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。共通電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００２４】
ＴＦＴアレイ基板１には、図１及び図２に示すように、複数の画素電極１１に夫々隣接する位置に、複数の画素電極１１を夫々スイッチング制御する、スイッチング素子の一例としての複数のＴＦＴトランジスタ３０が設けられている。
【００２５】
対向基板２には、更に、ブラックマトリクス２３が、ＴＦＴトランジスタ３０に対向する所定領域に設けられている。このようなブラックマトリクスは、Ｃｒ（クロム）やＮｉ（ニッケル）などの金属材料や、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料から作られ、ＴＦＴ３０のｐ−Ｓｉ（ポリシリコン）層３２に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を有する。
【００２６】
ＴＦＴ３０に夫々対向する位置においてＴＦＴアレイ基板１と複数のＴＦＴ３０との間には、高融点金属からなる複数の遮光層３が設けられている。また、複数の遮光層３と複数のＴＦＴ３０との間には、第１層間絶縁層４１が設けられている。第１層間絶縁層４１は、ＴＦＴ３０を構成するｐ−Ｓｉ層３２を遮光層３から電気的絶縁するために設けられるものである。更に、第１層間絶縁層４１は、ＴＦＴアレイ基板１の全面に形成されることにより、ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１の表面の研磨時における荒れや、洗浄後に残る汚れ等でＴＦＴ３０の特性の劣化を防止する機能を有する。
【００２７】
第１層間絶縁層４１は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、ＳｉＮｘ、酸化窒化膜等からなる。
【００２８】
遮光層３は、例えば、 Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｄ（鉛）などの高融点金属からなる。より好ましくは、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む金属シリサイド（例えば、タングステンシリサイドＷＳｉ）からなる。このように金属シリサイドから構成すると、即ち、シリコンを遮光層の材料に含ませると、シリコンを含んでなる第１層間絶縁層４１との熱的相性が良くなる。より具体的には、高温環境と常温環境とに置かれた場合でも、遮光層３と第１層間絶縁層４１との間で、熱膨張率等の物理的性質の差に起因して発生する応力が緩和される。
【００２９】
遮光層３は図２に示すコンタクトホール８１を介して定電位配線８３に接続されており、定電位配線８３は、接地されているか、または定電位源に接続されている。このため、遮光層３の電位が変化することにより、ＴＦＴ３０のスイッチング特性等に悪影響を及ぼすことがない。但し、遮光層３は電気的に浮遊していも良いし、あるいは、遮光層３を後述の蓄積容量（図３参照）用の配線として使用することも可能である。
【００３０】
また、図１に示すように、ＴＦＴ３０は、ゲート電極３１（走査電極）、ゲート電極３１からの電界によりチャネルが形成されるｐ−Ｓｉ層３２、ゲート電極３１とｐ−Ｓｉ層３２とを絶縁するゲート絶縁層３３、ｐ−Ｓｉ層３２に形成されたソース領域３４、ソース電極３５（信号電極）、及びｐ−Ｓｉ層３２に形成されたドレイン領域３６を備えている。ドレイン領域３６には、複数の画素電極１１のうちの対応する一つが接続されている。ソース領域３４及びドレイン領域３６は後述のように、ｐ−Ｓｉ層３２に対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、ｐ型チャネルのＴＦＴは、ｐ型チャネルを形成するのが容易であるという利点がある。ソース電極３５（信号電極）は、画素電極１１と同様にＩＴＯ膜等の透明導電性薄膜から構成してもよいし、Ａｌ等の金属膜や金属シリサイドなどの不透明な薄膜から構成してもよい。また、ゲート電極３１、ゲート絶縁層３３及び第１層間絶縁層４１の上には、ソース領域３４へ通じるコンタクトホール３７及びドレイン領域３６へ通じるコンタクトホール３８が夫々形成された第２層間絶縁層４２が形成されている。このソース領域３４へのコンタクトホール３７を介して、ソース電極３５（信号電極）はソース領域３４に電気的接続されている。更に、ソース電極３５（信号電極）及び第２絶縁層４２の上には、ドレイン領域３６へのコンタクトホール３８が形成された第３層間絶縁層４３が形成されている。このドレイン領域３６へのコンタクトホール３８を介して、画素電極１１はドレイン領域３６に電気的接続されている。前述の画素電極１１は、このように構成された第３層間絶縁層４３の上面に設けられている。
【００３１】
ここで、一般には、チャネルが形成されるｐ−Ｓｉ層３２は、光が入射するとｐ−Ｓｉが有する光電変換効果により光電流が発生してしまいＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、対向基板２には各ＴＦＴ３０に夫々対向する位置に複数のブラックマトリクス２３が形成されているので、入射光が直接にｐ−Ｓｉ層３２に入射することが防止される。更にこれに加えて又は代えて、ゲート３１を上側から覆うようにソース電極３５（信号電極）をＡｌ等の不透明な金属薄膜から形成すれば、ブラックマトリクス２３と共に又は単独で、ｐ−Ｓｉ層３２への入射光（即ち、図１で上側からの光）の入射を効果的に防ぐことが出来る。
【００３２】
図２に示すように、以上のように構成された画素電極１１は、ＴＦＴアレイ基板１上にマトリクス状に配列され、各画素電極１１に隣接してＴＦＴ３０が設けられており、また画素電極１１の縦横の境界に夫々沿ってソース電極３５（信号電極）及びゲート電極３１（走査電極）が設けられている。尚、図２は、説明の都合上、画素電極１１のマトリクス状配列等を簡略化して示すためのものであり、実際の各電極は層間絶縁層の間や上をコンタクトホール等を介して配線されており、図１から分かるように３次元的により複雑な構成を有している。図１においては、コンタクトホール３８の下にも遮光膜３が設けられているが、図２に示されるようにコンタクトホール下に遮光膜３を設けない場合もある。遮光膜は少なくともチャネル領域及びＬＤＤ領域の下には形成することが望ましい。
【００３３】
図１には示されていないが、図２及び図３に示すように、画素電極１１には蓄積容量７０が夫々設けられている。この蓄積容量７０は、より具体的には、ｐ−Ｓｉ層３２と同一工程により形成されるｐ−Ｓｉ層３２ａ、ゲート絶縁層３３と同一工程により形成される絶縁層３３ａ、ゲート電極３１と同一工程により形成される蓄積容量電極（容量線）３１ａ、第２及び第３層間絶縁層４２及び４３、並びに第２及び第３層間絶縁層４２及び４３を介して蓄積容量電極３１ａに対向する画素電極１１の一部から構成されている。このように蓄積容量７０が設けられているため、デューティー比が小さくても高詳細な表示が可能とされる。尚、蓄積容量電極（容量線）３１ａは、図２に示すように、ＴＦＴアレイ基板１の面上においてゲート電極（走査電極）３１と平行に設けられている。また前述のように、遮光層３を蓄積容量７０の配線として利用することも可能である。
【００３４】
次に、図４及び図５に基づいて本実施形態のアクティブマトリクス型液晶表示パネルの全体の構成について説明する。
【００３５】
図４は本実施形態における液晶表示パネルの平面図である。また、図５は、図４のＨ−Ｈ’線における液晶表示パネルの断面図を示す。
【００３６】
図４及び図５に示すように、本実施形態における液晶表示パネルにおいては、前記ＴＦＴアレイ基板１上に形成した画素電極１１の表面に、前記共通電極２１を有する対向基板２が、適当な間隔をおいて配置され、ＴＦＴ３０により構成される各画素と対向基板２とで形成される画面表示領域を、シール剤５２により封止している。シール剤５２により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極１１からの電界が印加されていない状態で配向膜１２及び２２により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール剤５２は、二つの基板１及び２をそれらの周辺で張り合わせるための接着剤である。
【００３７】
また、ＴＦＴアレイ基板１上のＸ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４は、電荷の直流成分によりポリイミド等の配向膜１２，２２や液晶層５０の劣化を防ぐために、前記対向基板２の外周より外側に配置している。
【００３８】
更に、画面表示領域外側は、モジュールとして組み立てた際に光が漏れないように対向基板２上にブラックマトリクス２３と同一層で周辺見切り５３を形成する。
【００３９】
なお、ＴＦＴアレイ基板１上には、対向基板２側に設けられた共通電極２１に、ＴＦＴアレイ基板１側から共通電極電位を供給するための上下基板導通用端子１０６が、所定の径を有する導電性接着剤を介在させて、対向基板２と導通を図るように構成されている。また、外部実装端子１０２は、前記対向基板２より外側の部分に配置され、ワイヤーボンディング、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）圧着等により外部ＩＣと接続される。
【００４０】
図１においては、Ｘ側駆動用ドライバ回路１０１と前記外部実装端子１０２のみが描かれているが、ＴＦＴアレイ基板１上にはその周辺部には、上述のようにＸ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４が設けられており、図示しない配線によりソース電極３５（信号電極）及びゲート電極３１（走査電極）に夫々電気的接続されている。Ｘ側駆動用ドライバ回路１０１には、図示しない制御回路から即時表示可能な形式に変換された表示信号が入力され、Ｙ側駆動用ドライバ回路１０４がパルス的にゲート電極３１（走査電極）に順番にゲート電圧を送るのに合わせて、Ｘ側駆動用ドライバ回路１０１は表示信号に応じた信号電圧をソース電極３５（信号電極）に送る。本実施の形態では特に、ＴＦＴ３０はｐ−Ｓｉ（ポリシリコン）タイプのＴＦＴであるので、ＴＦＴ３０の形成時に同一工程で、 Ｘ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４を形成することも可能であり、製造上有利である。
【００４１】
尚、Ｘ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４をＴＦＴアレイ基板１の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【００４２】
また、図１乃至図５には示されていないが、対向基板２の投射光が入射する側及びＴＦＴアレイ基板１の投射光が出射する側には夫々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００４３】
次に以上のように構成された本実施の形態の動作について図１を参照して説明する。
【００４４】
図１において、制御回路から表示信号を受けたＸ側駆動用ドライバ回路１０１は、この表示信号に応じたタイミング及び大きさで信号電圧をソース電極３５（信号電極）に印加し、これと並行して、Ｙ側駆動用駆動回路１０２は、所定タイミングで電極３１（走査電極）にゲート電圧をパルス的に順次印加し、ＴＦＴ３０は駆動される。これにより、ゲート電圧がオンとされた時点でソース電圧が印加されたＴＦＴ３０においては、ソース領域３４、ｐ−Ｓｉ層３２に形成されたチャネル及びドレイン領域３６を介して画素電極１１に電圧が印加される。そして、この画素電極１１の電圧は、ソース電圧が印加された時間よりも例えば３桁も長い時間だけ蓄積容量７０（図３参照）により維持される。
【００４５】
このように画素電極１１に電圧が印加されると、液晶層５０におけるこの画素電極１１と共通電極２１とに挟まれた部分における液晶の配向状態が変化し、ノーマリーホワイトモードであれば、電圧が印加された状態で入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、電圧が印加された状態で入射光がこの液晶部分を通過可能とされ、全体として液晶表示パネル１００ａからは表示信号に応じたコントラストを持つ光が出射する。
【００４６】
そして、ＴＦＴ３０の下側に設けられた遮光層３により、戻り光による悪影響が低減されるため、ＴＦＴ３０のトランジスタ特性が改善されており、更には、遮光層３が上述したような良好な電気的接続により、安定して一定の電位に保たれるため、ＴＦＴ３０のスイッチング特性は良好に維持され、最終的には、液晶表示パネル１００により、高コントラストで色付きの良い高画質の画像を表示することが可能となる。
【００４７】
しかし、遮光層３は、上述したように高融点金属で形成されているため、ＴＦＴ３０と絶縁を図る必要があり、遮光層３とＴＦＴ３０との間には、第１層間絶縁層４１が設けられる。その結果、ソース、ドレインとなるポリシリコン層３２と遮光層３とが第１層間絶縁層４１を介して対向し、コンデンサを形成することになる。従って、この遮光層３がフローティング電位である場合には、ポリシリコン層３２の電荷の影響を受けて、遮光層３の電荷が変動する。逆にＴＦＴ３０も遮光層３の電荷の影響を受けることになり、この遮光層３が本来のゲートとは別のゲートとして機能するおそれがある。すなわち、遮光層３の持つ電荷に起因してＴＦＴ３０にリーク電流が流れたり、あるいは、ＴＦＴ３０にリーク電流が流れたり、あるいはＴＦＴ３０のゲートに高い電圧を印加しなければ、ＴＦＴ３０がオンしなくなる。
【００４８】
そこで、本実施形態では、このような問題を解決するために、図２に示すように、遮光層３を画素領域外でショートさせ、コンタクトホール８１を形成して接地電位あるいは対向電極電位もしくは負電位等の定電位を供給する定電位配線８３と、コンタクト部３ａにおいて電気的に接続している。このため、遮光層３の電位が変化することにより、ＴＦＴ３０のスイッチング特性等に悪影響を及ぼすことがない。
【００４９】
しかしながら、遮光層３を前記定電位配線８３に接続するには、遮光層３上に形成された第１層間絶縁層４１及び第２層間絶縁層４２にコンタクトホール８１を形成する必要があり、このコンタクトホール８１の形成のための工程分だけ工程が増えるという問題があった。
【００５０】
ここで、前記工程の増加の理由を説明するために、比較例として従来の液晶表示パネルの製造プロセスについて図６及び図７を参照して説明する。なお、図６及び図７に示す工程は、図２におけるａ−ａ’線断面と、ｂ−ｂ’線断面とを理解の容易のために繋げて描いたものである。
【００５１】
先ず図６の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１を用意する。このＴＦＴアレイ基板１の全面に、スパッタリング法、ＣＶＤ法等によりＷなどの高融点金属の金属シリサイド等からなる遮光層をＴＦＴアレイ基板１の全面に形成する。その後フォトリソグラフィ工程及びエッチング工程により、これらの基板全面に形成された遮光層をＴＦＴ３０を形成する予定の領域にのみ残して、遮光層３を形成する。この際、非単結晶シリコン層を遮光層の上下の一方又は両方に形成してもよい。
【００５２】
遮光層３の層厚としては、約１０００〜３０００Åである。遮光層３は、少なくともＴＦＴ３０のｐ−Ｓｉ層３２のうちチャネル形成用の領域、ソース領域３４及びドレイン領域３６をＴＦＴアレイ基板１の裏面から見て覆うように形成される。
【００５３】
次に図６の工程（２）に示すように、遮光層３の上に、減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オソル・シリケート）ガス等を用いて、ＮＳＧなどのシリケートガラス膜等からなる第１層間絶縁層４１を形成する。第１層間絶縁層４１の層厚は、約５００〜８０００Åである。
【００５４】
次に図６の工程（３）に示すように、第１層間絶縁層４１の上に、約４５０〜５５０℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、ａ−Ｓｉ（アモルファスシリコン）膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜２４時間のアニール処理を施することにより、ｐ−Ｓｉ（ポリシリコン）膜を約５００〜２０００Åの厚さとなるまで固相成長させる。この際、ｎチャネル型のＴＦＴ３０を作成する場合には、Ｓｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを僅かにイオン注入等によりドープする。また、ＴＦＴ３０をｐチャネル型とする場合には、Ａｌ（アルミニウム）、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパントを僅かにイオン注入等によりドープする。
【００５５】
次に図６の工程（４）に示すように、ｐ−Ｓｉ層３２を約９００〜１３００℃の温度により熱酸化して、約３００Åの比較的薄い厚さの熱酸化膜３３’を形成する。
【００５６】
更に図６の工程（５）に示すように、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）３３”を約５００Åの比較的薄い厚さに堆積し、多層構造を持つゲート絶縁層３３を形成する。この結果、ｐ−Ｓｉ層３２の厚さは、約４５０〜１８５００Åの厚さとなり、ゲート絶縁層３３の厚さは、約２００〜１５００Å、好ましくは８００Åの厚さとなる。
【００５７】
次に図６の工程（５’）に示すように、遮光層３のコンタクト部３ａと定電位配線８３との接続を行うためのコンタクトホール８１を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。このような異方性エッチングを用いるのは、開口形状をマスク形状とほぼ同じにできるためである。
【００５８】
次に図６の工程（６）に示すように、ｐ−Ｓｉ層３２上にゲート絶縁層３３を介して、減圧ＣＶＤ法等によりｐ−Ｓｉを堆積した後、ゲートマスクを用いたフォトリソグラフィ工程、エッチング工程等により、ゲート電極３１（走査電極）及びコンタクト部３ａの接続用電極３１ａを形成する。なお、ゲート電極３１（走査電極）及び接続用電極３１ａは、同じ材料で形成されているが、互いに接触しない位置に設けられている。
【００５９】
次に図７の工程（７）に示すように、ＴＦＴ３０をＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ Ｓｔｒｕｃｔｕｒｅ）構造を持つｎチャネル型のＴＦＴとする場合、ｐ−Ｓｉ層３２に、先ずソース領域３４及びドレイン領域３６のうちチャネル側に夫々隣接する一部を構成する低濃度ドープ領域を形成するために、ゲート電極３１を拡散マスクとして、ＰなどのＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０13／ｃｍ2のドース量にて）ドープし、続いて、ゲート電極３１よりも幅の広いマスクでレジスト層をゲート電極３１上に形成した後、同じくＰなどのＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドース量にて）ドープする。また、ＴＦＴ３０をｐチャネル型とする場合、ｐ−Ｓｉ層３２に、ソース領域３４及びドレイン領域３６を形成するために、ＢなどのIII族元素のドーパントを用いてドープする。
【００６０】
これらの工程と並行して、ｎチャネル型ｐ−ＳｉＴＦＴ及びｐチャネル型ｐ−ＳｉＴＦＴから構成されるＣＭＯＳ（相補型ＭＯＳ）構造を持つＸ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４をＴＦＴアレイ基板１上の周辺部に形成する。
次に図７の工程（８）に示すように、ゲート電極３１（走査電極）及び接続用電極３１ａを覆うように、減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧのシリケートガラス膜等からなる第２層間絶縁層４２を形成する。第２層間絶縁層４２の層厚は、約５０００〜１５０００Åである。そして、ソース領域３４及びドレイン領域３６を活性化するために約８００〜１０００℃のアニール処理を２０〜６０分程度行った後、ソース電極３１（信号電極）に対するコンタクトホール３７と、接続用電極３１ａに対するコンタクトホール８１ａとを、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。また、ゲート電極３１（走査電極）を図示しない配線と接続するためのコンタクトホールも、コンタクトホール３７と同一の工程により第２層間絶縁層４２に開ける。
【００６１】
次に図７の工程（９）に示すように、第２層間絶縁層４２の上に、スパッタリング処理等により、Ａｌ等の低抵抗金属等を、約１０００〜１００００Åの厚さに堆積し、更にフォトリソグラフィ工程、ウエットエッチング工程等により、ソース電極３５（信号電極）及び定電位配線８３を形成する。なお、ソース電極３５（信号電極）及び定電位配線８３は同じ材料で形成されるが、図６の工程（９）に示すように、互いに接触しない位置関係にある。
【００６２】
また、このような工程により、定電位配線８３とコンタクト３ａとが接続用電極３１ａを介して電気的に接続され、定電位配線８３に接地電位あるいは負電位等の定電位を印加することにより、遮光層３の電位を所定の定電位に保つことができる。
【００６３】
次に図７の工程（１０）に示すように、ソース電極３５（信号電極）及び定電位配線８３上を覆うように、常圧又は減圧ＣＶＤ法等を用いて、ＮＳＧのシリケートガラス膜やＢＰＳＧ膜等からなる第３層間絶縁層４３を形成する。第３層間絶縁層４３の層厚は、約５０００〜１５０００Åである。
【００６４】
更に、画素電極１１とドレイン領域３６とを電気的接続するためのコンタクトホール３８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【００６５】
次に図７の工程（１１）に示すように、第３層間絶縁層４３の上に、スパッタリング処理等により、ＩＴＯ膜等の透明導電性薄膜を、約５００〜２０００Åの厚さに堆積し、更にフォトリソグラフィ工程、ウエットエッチング工程等により、画素電極１１を形成する。
【００６６】
続いて、画素電極１１の上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、図１に示した配向膜１２が形成される。
【００６７】
他方、図１に示した対向基板２については、ガラス基板等が先ず用意され、この上において複数のＴＦＴ３０に夫々対応した位置にブラックマトリクス２３が、例えば金属クロムをスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。
【００６８】
その後、対向基板２の全面にスパッタリング処理等により、ＩＴＯ等の透明導電性薄膜を、約５００〜２０００Åの厚さに堆積することにより、共通電極２１を形成する。更に、共通電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２が形成される。
【００６９】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１と対向基板２とは、配向膜１２及び２２が対面するようにシール剤５２により張り合わされ、真空吸引等により、両基板間の空間に、例えば数種類のネマティック液晶を混合してなる液晶が吸引されて、液晶層５０が形成される。
【００７０】
以上の製造プロセスにより、液晶表示パネルが完成する。
【００７１】
以上説明したように、比較例においては、図６の工程（５’）に示すように、遮光層３のコンタクトホール８１を形成するための工程を、図７の工程（８）に示すコンタクトホール３７の形成工程あるいは図７の工程（１０）に示すコンタクトホール３８の形成工程とは別に設けている。
【００７２】
工程を減らすためには、例えば図７の工程（８）においてコンタクトホール３７を形成すると同時に、コンタクトホール８１を形成することも考えられるが、コンタクトホール３７の形成位置とコンタクトホール８１との形成位置においては、エッチング対象となる絶縁層の層厚が異なるため、上述した異方性ドライエッチングでは、次のような理由により、コンタクトホール３７の形成位置においてオーバーエッチングが生ずるという問題点があった。
【００７３】
図７の工程（８）におけるエッチング対象となる絶縁層は、コンタクトホール３７の形成位置においては、層厚が約８０００Åの第２層間絶縁層４２と、層厚が約５００ÅのＨＴＯ膜３３”と、層厚が約３００Åの熱酸化膜３３’であり、コンタクトホール８１の形成位置においては、前記第２層間絶縁層４２及びＨＴＯ膜３３”と、層厚が約８０００Åの第１層間絶縁層４１である。
【００７４】
従って、コンタクトホール３７の形成位置におけるエッチング対象層厚は、合計で約９０００Åであるのに対し、コンタクトホール８１の形成位置におけるエッチング対象層厚は、合計で約１６５００Åに及ぶことになる。
【００７５】
一方、開口形状及び面積を設計値に近付けるという要請から、コンタクトホールのエッチングには、上述したように異方性３００Åドライエッチングが採用されているが、異方性ドライエッチングは、ポリシリコン層３２との選択比が十分に採れないため、エッチング量を時間で制御する方法では、上述のような層厚差がある場合には、コンタクトホール８１のエッチング中において、コンタクトホール３７の形成位置におけるポリシリコン層３２に対してオーバーエッチングが生じてしまう。
【００７６】
このような理由から、従来は、図７の工程（８）に示すコンタクトホール３７の形成工程の前に、図６の工程（５’）に示す工程を別個に設けなければならなかった。
【００７７】
そこで、本実施形態では、ソース電極３５用のコンタクトホール３７の形成工程におけるエッチングとして、ポリシリコン層３２との選択比が高いウェットエッチングを採用し、図６の工程（５’）に示す遮光層３用のコンタクトホール８１の形成工程を減らすように構成した。
【００７８】
以下、図８及び図９に基づいて、本実施形態における液晶表示パネル１００の製造プロセスについて説明する。
【００７９】
先ず図８の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約１０００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１に生じる歪みが少なくなるように前処理しておく。このように処理されたＴＦＴアレイ基板１の全面に、スパッタリング法、ＣＶＤ法等により好ましくはＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄなどの高融点金属の金属シリサイド等からなる遮光層を多結晶シリコン層の全面に形成する。その後フォトリソグラフィ工程及びエッチング工程により、これらの基板全面に形成された多結晶シリコン層及び遮光層をＴＦＴ３０を形成する予定の領域にのみ残して、遮光層３を形成する。
【００８０】
遮光層３の層厚としては、約１０００〜３０００Åが好ましく、更に約１５００〜２５００Åがより好ましい。１０００Åより薄いと遮光の効果（例えば、１／１０００程度の透過率）が十分に得られず、また３０００Åより厚いと、ＴＦＴ３０の形成工程における高温環境と常温環境とにおける熱応力の発生が大きくなり過ぎ、加えて遮光層３自体を形成するための時間やコストの上昇を招くと共に後にＴＦＴ３０を形成する第１層間絶縁層４１の段差が大きくなり過ぎてＴＦＴ３０の形成が困難になる。更に遮光層３の厚さが約１５００〜２５００Åであれば、良好な遮光性が得られると共に、段差の問題も実用上殆ど生じないで済む。遮光層３は、少なくともＴＦＴ３０のｐ−Ｓｉ層３２のうちチャネル形成用の領域、ソース領域３４及びドレイン領域３６をＴＦＴアレイ基板１の裏面から見て覆うように形成される。
【００８１】
次に図８の工程（２）に示すように、遮光層３の上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＳＰＧなどのシリケートガラス膜、窒化膜や酸化シリコン膜等からなる第１層間絶縁層４１を形成する。第１層間絶縁層４１の層厚は、約５００〜８０００Åが好ましい。或いは、熱酸化膜を形成した後、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化膜を約５００Åの比較的薄い厚さに堆積し、厚さ約２０００Åの多層構造を持つ第１層間絶縁層４１を形成してもよい。更に、このようなシリケートガラス膜に重ねて又は代えて、ＳＯＧ（スピンオンガラス：紡糸状ガラス）をスピンコートして平坦な膜を形成してもよい。このように、第１層間絶縁層４１の上面をスピンコート処理により平坦化しておけば、後に上側にＴＦＴ３０を形成し易いという利点が得られる。
【００８２】
尚、第１層間絶縁層４１に対し、約９００℃のアニール処理を施すことにより、汚染を防ぐと共に平坦化してもよい。
【００８３】
次に図８の工程（３）に示すように、第１層間絶縁層４１の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、ａ−Ｓｉ膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜２４時間、好ましくは、４〜６時間のアニール処理を施することにより、ｐ−Ｓｉ膜を約３００〜２０００Åの厚さ、好ましくは約５５０Åの厚さとなるまで固相成長させる。この際、ｎチャネル型のＴＦＴ３０を作成する場合には、Ｓｂ、Ａｓ、ＰなどのＶ族元素のドーパントを僅かにイオン注入等によりドープする。また、ＴＦＴ３０をｐチャネル型とする場合には、Ａｌ、Ｂ、Ｇａ、ＩｎなどのIII族元素のドーパントを僅かにイオン注入等によりドープしてもよい。尚、ａ−Ｓｉ膜を経ないで、減圧ＣＶＤ法等によりｐ−Ｓｉ膜を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したｐ−Ｓｉ膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてｐ−Ｓｉ膜を形成しても良い。
【００８４】
次に図８の工程（４）に示すように、ｐ−Ｓｉ層３２を約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３００Åの比較的薄い厚さの熱酸化膜３３’を形成する。
【００８５】
更に図８の工程（５）に示すように、減圧ＣＶＤ法等により窒化膜あるいは高温酸化シリコン膜（ＨＴＯ膜）３３”を約５００Åの比較的薄い厚さに堆積し、多層構造を持つゲート絶縁層３３を形成する。
【００８６】
この結果、ｐ−Ｓｉ層３２の厚さは、約１５０〜１８５０Åの厚さ、好ましくは約３５０〜４５０Åの厚さとなり、ゲート絶縁層３３の厚さは、２００〜１５００Åの厚さ、好ましくは約８００Åの厚さとなる。ただしゲート絶縁膜３３の厚さは８００Åに限るものでなく、１００〜２０００Åの範囲で設定して良い。その際熱酸化膜３３’と酸化シリコン膜３３’’は１００〜２０００Åの範囲で各々設定できる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型ウエーハを使用する場合に熱によるそりを防止することができる。但し、ｐ−Ｓｉ層３２を熱酸化することのみにより、単一層構造を持つゲート絶縁層３３を形成してもよい。
【００８７】
次に図８の工程（６）に示すように、ｐ−Ｓｉ層３２上にゲート絶縁層３３を介して、減圧ＣＶＤ法等によりｐ−Ｓｉを堆積した後、ゲートマスクを用いたフォトリソグラフィ工程、エッチング工程等により、ゲート電極３１（走査電極）を形成する。
【００８８】
但し、ゲート電極３１（走査電極）を、ｐ−Ｓｉ層ではなく、Ａｌ等の金属膜又は金属シリサイド膜から形成してもよいし、若しくはこれらの金属膜又は金属シリサイド膜とｐ−Ｓｉ膜を組み合わせて多層に形成してもよい。この場合、ゲート電極３１（走査電極）を、ブラックマトリクス２３が覆う領域の一部又は全部に対応する遮光膜として配置すれば、金属膜や金属シリサイド膜の持つ遮光性により、ブラックマトリクス２３の一部又は全部を省略することも可能となる。この場合特に、対向基板２とＴＦＴアレイ基板１との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。
【００８９】
次に図９の工程（７）に示すように、ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、ｐ型のｐ−Ｓｉ層３２に、先ずソース領域３４及びドレイン領域３６のうちチャネル側に夫々隣接する一部を構成する低濃度ドープ領域を形成するために、ゲート電極３１を拡散マスクとして、ＰなどのＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０13／ｃｍ2のドース量にて）ドープし、続いて、ゲート電極３１よりも幅の広いマスクでレジスト層をゲート電極３１上に形成した後、同じくＰなどのＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドース量にて）ドープする。また、ＴＦＴ３０をｐチャネル型とする場合、ｎ型のｐ−Ｓｉ層３２に、ソース領域３４及びドレイン領域３６を形成するために、ＢなどのIII族元素のドーパントを用いてドープする。このようにＬＤＤ構造とした場合、ショートチャネル効果を低減できる利点が得られる。尚、このように低濃度と高濃度の２段階に分けて、ドープを行わなくても良い。例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、ゲート電極３１をマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。
【００９０】
これらの工程と並行して、ｎチャネル型ｐ−ＳｉＴＦＴ及びｐチャネル型ｐ−ＳｉＴＦＴから構成されるＣＭＯＳ構造を持つＸ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４をＴＦＴアレイ基板１上の周辺部に形成する。このように、ＴＦＴ３０はｐ−ＳｉＴＦＴであるので、ＴＦＴ３０の形成時に同一工程で、Ｘ側駆動用ドライバ回路１０１及びＹ側駆動用ドライバ回路１０４を形成することができ、製造上有利である。
【００９１】
次に、図９に示す工程（８）において、ゲート電極３１（走査電極）を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜や酸化シリコン膜等からなる第２層間絶縁層４２を形成する。第２層間絶縁層４２の層厚は、約５０００〜１５０００Åが好ましい。
【００９２】
そして、ソース領域３４及びドレイン領域３６を活性化するために約８００〜１０００℃のアニール処理を２０〜６０分程度行った後、コンタクトホールの形成を行うのであるが、本実施形態においては、比較例と異なり、ウェットエッチングのみによってコンタクトホール３７とコンタクトホール８１とを同時に形成する。
【００９３】
ウェットエッチングを採用することにより、ポリシリコン層３２との選択比を高くすることができ、コンタクトホール８１の形成位置とコンタクトホール３７の形成位置とで、上述のような層厚差がある場合でも、ポリシリコン層３２をオーバーエッチングすることなく、両方のコンタクトホールを良好に形成することができる。
【００９４】
具体的には、エッチング液として緩衝弗酸液と呼ばれるＨＦ＋ＮＨ４Ｆを用いた。このようなエッチング液を用いることで、ポリシリコン層３２をエッチングすることなく、また、遮光層３及びＴＦＴアレイ基板１の表面に損傷を与えることなく、必要なエッチングを行って、コンタクトホール３７及びコンタクトホール８１を同時に形成することができる。
【００９５】
そして、図９に示す工程（９）において、第２層間絶縁層４２の上に、スパッタリング処理等により、Ａｌ等の低抵抗金属や金属シリサイド等を、約１０００〜１００００Åの厚さに堆積し、更にフォトリソグラフィ工程、ウエットエッチング工程等により、ソース電極３５（信号電極）及び定電位配線８３を形成する。
【００９６】
なお、ソース電極３５（信号電極）及び定電位配線８３は同じ材料で形成されるが、図９の工程（９）に示すように、互いに接触しない位置関係にある。
【００９７】
また、このような工程により、定電位配線８３とコンタクト部３ａとが電気的に接続され、定電位配線８３に接地電位あるいは負電位等の定電位を印加することにより、遮光層３の電位を所定の定電位に保つことができる。
【００９８】
また、ソース電極３５（信号電極）を、ブラックマトリクス２３が覆う領域の一部又は全部に対応する遮光膜として配置すれば、Ａｌ等の金属膜や金属シリサイド膜の持つ遮光性により、ブラックマトリクス２３の一部又は全部を省略することも可能となる。この場合特に、対向基板２とＴＦＴアレイ基板１との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。
【００９９】
次に図９の工程（１０）に示すように、ソース電極３５（信号電極）及び定電位配線８３上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化膜や酸化シリコン膜等からなる第３層間絶縁層４３を形成する。第３層間絶縁層４３の層厚は、約５０００〜１５０００Åが好ましい。或いは、このようなシリケートガラス膜に代えて又は重ねて、有機膜やＳＯＧ（スピンオンガラス）をスピンコートして平坦な膜を形成してもよい。
【０１００】
更に、画素電極１１とドレイン領域３６とを電気的接続するためのコンタクトホール３８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール３８を開口した方が、開口形状をマスク形状とほぼ同じにできるという利点が得られる。但し、ドライエッチングとウエットエッチングとを組み合わせて開口すれば、コンタクトホール３８をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【０１０１】
次に図９の工程（１１）に示すように、第３層間絶縁層４３の上に、スパッタリング処理等により、ＩＴＯ膜等の透明導電性薄膜を、約５００〜２０００Åの厚さに堆積し、更にフォトリソグラフィ工程、ウエットエッチング工程等により、画素電極１１を形成する。尚、当該液晶表示パネル１００ａを反射型の液晶表示装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極１１を形成してもよい。
【０１０２】
続いて、画素電極１１の上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、図１に示した配向膜１２が形成される。
【０１０３】
他方、図１に示した対向基板２については、ガラス基板等が先ず用意され、この上において複数のＴＦＴ３０に夫々対応した位置にブラックマトリクス２３が、例えば金属クロムをスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、ブラックマトリクス２３は、ＣｒやＮｉなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。その後、対向基板２の全面にスパッタリング処理等により、ＩＴＯ等の透明導電性薄膜を、約５００〜２０００Åの厚さに堆積することにより、共通電極２１を形成する。更に、共通電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２が形成される。
【０１０４】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１と対向基板２とは、配向膜１２及び２２が対面するようにシール剤５２により張り合わされ、真空吸引等により、両基板間の空間に、例えば数種類のネマティック液晶を混合してなる液晶が吸引されて、液晶層５０が形成される。
【０１０５】
以上の製造プロセスにより、液晶表示パネル１００が完成する。
【０１０６】
以上説明したように、本実施形態によれば、ポリシリコン層３２をオーバーエッチングすることなく、従来よりも少ない工程で遮光層３用のコンタクトホール８１を形成することができる。
【０１０７】
（第２の実施の形態）
次に、本発明の第２の実施の形態を図１０に基づいて説明する。なお、第１の実施の形態との共通箇所の説明は省略する。
【０１０８】
上述した第１の実施形態では、ウェットエッチングのみを採用することにより、遮光層３用のコンタクトホール８１を形成する工程を別個に設けることなく、工程の削減を実現することができた。しかしながら、第１の実施の形態においては、コンタクトホール８１の内壁に、第１層間絶縁層４１及びＨＴＯ膜３３”並びに第２層間絶縁層４２の界面が露出するため、これらの層及び膜に対するサイドエッチングが進行する場合があった。特に、ウェットエッチングは等方性であるため、サイドエッチングが発生し易い。その結果、コンタクトホール８１の開口面積が設計値よりも大きくなるという問題が生ずる。
【０１０９】
そこで、本実施形態では、ウェットエッチングのみによって１回で遮光層３用のコンタクトホール８１を形成するのではなく、ソース電極３５用のコンタクトホール３７の形成工程と、画素電極１１用のコンタクトホール３８の形成工程の２回の工程に分けて、遮光層３用のコンタクトホール８１を形成することとした。
【０１１０】
このように構成した場合でも、遮光層３用のコンタクトホール８１を形成工程を別個に設ける必要がないので、工程の省略を図ることができる。
【０１１１】
以下、本実施形態における製造プロセスを図１０に基づいて詳しく説明する。なお、本実施形態においても図８に示した工程（１）〜（６）及び図９に示した工程（７）を行うが、これらの工程は第１の実施の形態と同様なので、図示及び説明を省略する。
【０１１２】
本実施形態においては、図８に示した工程（１）〜（６）及び図１０に示す工程（７）を経た後、図１０の工程（８）に示すように、ソース電極３５用のコンタクトホール３７の形成工程を行う。そして、この際に、遮光層３用のコンタクトホール形成位置において、所望のコンタクトホールよりも大きなサイズのホール８１’を形成する。この工程におけるエッチングは、上述した異方性のドライエッチングを用いることができ、遮光層３用のコンタクトホール形成位置においてこの工程によりエッチングが行われるのはおよそ第２層間絶縁層４２とＨＴＯ膜３３”までである。
【０１１３】
次に、図１０の工程（９）に示すようにソース電極３５用のコンタクトホール３７の位置のみにソース電極３５を形成した後、図１０の工程（１０）に示すようにＢＰＳＧ等により第３層間絶縁層４３を形成する。
【０１１４】
この第３層間絶縁層４３は、図１０の工程（１０）に点線で示すように前記ホール８１’内にも形成される。従って、遮光層３用のコンタクトホール形成位置における当該遮光層３上には、第３層間絶縁層４３と第１層間絶縁層４１が形成されることになる。
【０１１５】
一方、画素電極１１用のコンタクトホール３８の形成位置においては、ポリシリコン層３２上に、ゲート絶縁膜３３及び第２層間絶縁層４２並びに第３層間絶縁層４３が形成されることになる。これにより、前記遮光層３上に形成された層の厚さよりも、前記ポリシリコン層３２上に形成された層の厚さの方が大きくなる。
【０１１６】
従って、図１０の工程（１０）に示すように、画素電極１１用のコンタクトホール３８の形成工程を、第１の実施の形態と同様に異方性ドライエッチングで行った場合でも、画素電極１１用のコンタクトホール３８側にオーバーエッチングを生じさせず、当該コンタクトホール３８を形成すると同時に、前記遮光層３用のコンタクトホール８１が形成される。
【０１１７】
そして、図１０の工程（１１）に示すように、ＩＴＯ等からなる画素電極１１と同じくＩＴＯ等からなる定電位配線８４が形成されることになる。
【０１１８】
以上のように本実施形態によれば、遮光層３用のコンタクトホールの形成のみを行う工程を省略することができ、異方性エッチングにより所望の大きさのコンタクトホール８１を形成することができる。
【０１１９】
また、前記ホール８１’内に形成された第３層間絶縁層４３により、ホール８１’の内周面が覆われることになり、画素電極１１用のコンタクトホール３８の形成にドライエッチングだけでなくウェットエッチングを併用した場合であっても、第２層間絶縁層４２とＨＴＯ膜３３’と第１層間絶縁層４１の界面をホール８１’側に露出させず、サイドエッチングを確実に防ぐことができるという効果もある。
【０１２０】
以上説明したように、本実施形態においても、図６の工程（５’）に示した工程を省略しつつ、遮光層３用のコンタクトホールを形成することができる
（第３の実施の形態）
次に、本発明の第３の実施の形態を図１１に基づいて説明する。なお、上述した各実施の形態と共通する箇所の説明は省略する。
【０１２１】
本実施形態は、第２の実施の形態のように、遮光層３にコンタクトホール８１を介して画素電極１１と同様のＩＴＯからなる定電位配線８４を電気的に接続した場合の、当該定電位配線８４と上述した実装端子１０２との接続例を示すものである。
【０１２２】
図４に示す実装端子１０２は、アルミニウムからなる配線により、各電極等と電気的に接続されているが、図１１（Ｂ）に示すようにＩＴＯからなる配線８５とアルミニウムからなる配線８６とを直接に接触させた場合には、電食によりアルミニウムが腐食するという問題が発生する。
【０１２３】
そこで、本実施形態では、図１１（Ａ）に示すように、チャネル層を形成するポリシリコン層３２を介してＩＴＯからなる配線８５とアルミニウムからなる配線８６とを電気的に接続している。このＩＴＯからなる配線８５は、図１１（Ａ）に示すように前記定電位配線８４と接続されているため、結局、前記遮光層３と前記実装端子１０２との電気的接続がなされる。
【０１２４】
また、図１１（Ｃ）に示すように、ゲート電極３１を介してＩＴＯからなる配線８５とアルミニウムからなる配線８６とを電気的に接続するようにしても良い。
【０１２５】
本実施形態のように構成することで、遮光層３と電気的に接続される定電位配線として、ＩＴＯを用いた場合でも、実装端子１０２との良好な電気的接続を実現することができる。
【０１２６】
なお、以上説明した各実施の形態における液晶表示パネル１００は、カラー液晶プロジェクタに適用されるため、３つの液晶表示パネル１００がＲＧＢ用のライトバルブとして夫々用いられ、各パネルには夫々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板２に、カラーフィルタは設けられていない。しかしながら、液晶表示パネル１００においてもブラックマトリックス２３の形成されていない画素電極１１に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶表示装置に本実施の形態の液晶表示パネルを適用できる。
【０１２７】
各実施の形態の液晶表示パネル１００では、従来と同様に入射光を対向基板２の側から入射することとしたが、遮光層３が存在するので、ＴＦＴアレイ基板１の側から入射光を入射し、対向基板２の側から出射するようにしても良い。即ち、このように液晶表示パネル１００ａ
液晶プロジェクタに取り付けても、チャネル形成用のａ−Ｓｉ層３２に光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。
【０１２８】
各実施の形態の液晶表示パネル１００において、ＴＦＴアレイ基板１側における液晶分子の配向不良を抑制するために、第３層間絶縁層４３の上に更に平坦化膜をスピンコート等で塗布してもよい。
【０１２９】
また、各実施の形態では、液晶表示パネル１００のスイッチング素子は、正スタガ型のｐ−ＳｉＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやａ−ＳｉＴＦＴ等の他の形式のＴＦＴに対しても、戻り光がチャネル形成用の半導体層に入射するのを阻止するという課題の下に、各種の形態での応用が可能である。
【０１３０】
更に、各実施の形態の液晶表示パネル１００においては、一例として液晶層５０をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜１２及び２２、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶表示パネルの高輝度化や低消費電力化の利点が得られる。更に、画素電極１１をＡｌ等の反射率の高い金属膜から構成することにより、液晶表示パネル１００を反射型液晶表示装置に適用する場合には、電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。更にまた、液晶表示パネル１００においては、液晶層５０に対し垂直な電界（縦電界）を印加するように対向基板２の側に共通電極２１を設けているが、液晶層５０に平行な電界（横電界）を印加するように一対の横電界発生用の電極から画素電極１１を夫々構成する（即ち、対向基板２の側には縦電界発生用の電極を設けることなく、ＴＦＴアレイ基板１の側に横電界発生用の電極を設ける）ことも可能である。このように横電界を用いると、縦電界を用いた場合よりも視野角を広げる上で有利である。その他、各種の液晶材料（液晶相）、動作モード、液晶配列、駆動方法等に本実施の形態を適用することが可能である。
【０１３１】
【発明の効果】
請求項１に記載の液晶表示パネルの製造方法によれば、導電層を形成して遮光層と電気的に接続する工程を、スイッチング素子のチャネル層との選択比の高いエッチングにより、信号電極とチャネル層との電気的接続を行うためのコンタクトホールと遮光層と導電層との電気的接続を行うための遮光層用のコンタクトホールとを同時に形成する工程と、信号電極と同材料の導電層を信号電極と同時に形成する工程とから構成したので、液晶表示パネルの製造工程を削減しつつ、遮光層の電位を安定して一定の電位に維持できる液晶表示パネルを製造することができる。
【０１３２】
請求項２に記載の液晶表示パネルの製造方法によれば、導電層を形成して遮光層と電気的に接続する工程を、信号電極とチャネル層との電気的接続を行うためのコンタクトホールと、遮光層と導電層との電気的接続を行うための遮光層用のコンタクトホールの基礎となるホールとを同時に形成する工程と、前記基礎となるホール及び信号電極上に絶縁層を設ける工程と、チャネル層と画素電極との電気的接続を行うためのコンタクトホールと、前記基礎となるホール上の絶縁層から遮光層に至る前記遮光層用コンタクトホールとを同時に形成する工程と、画素電極と同材料の導電層を画素電極と同時に形成する工程とから構成したので、液晶表示パネルの製造工程を削減しつつ、遮光層の電位を安定して一定の電位に維持できる液晶表示パネルを製造することができる。
【０１３３】
請求項３に記載の液晶表示パネルによれば、請求項２に記載の製造方法により少ない工程で透明導電膜と遮光層とが電気的に接続された液晶表示パネルを製造した場合でも、前記透明導電膜と液晶表示パネルの実装端子に電気的に接続される金属層とを、スイッチング素子のチャネル層またはゲート電極を介して電気的に接続したので、電食による金属層の腐食を防ぐことができ、遮光層と実装端子との電気的接続を長期間に渡って良好に保つことができ、遮光層の電位を一定の電位に維持することができる。その結果、スイッチング素子のスイッチング特性に悪影響を与えることがなく、高コントラストで色付きのよい高画質の画像表示が可能となる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態の液晶表示パネルの構成を示す断面図である。
【図２】 図１の液晶表示パネルを構成するＴＦＴアレイ基板上に形成される各層の透視図である。
【図３】 図１の液晶表示パネルを構成する蓄積容量の断面図である。
【図４】 図１の液晶表示パネルの全体的な構成を示す平面図である。
【図５】 図４のＨ−Ｈ’線断面図である。
【図６】 比較例の液晶表示パネルの製造プロセスを順を追って示す工程図（その１）である。
【図７】 比較例の液晶表示パネルの製造プロセスを順を追って示す工程図（その２）である。
【図８】 図１の液晶表示パネルの製造プロセスを順を追って示す工程図（その１）である。
【図９】 図１の液晶表示パネルの製造プロセスを順を追って示す工程図（その２）である。
【図１０】 本発明の第２の実施の形態における液晶表示パネルの製造プロセスを順を追って示す工程図である。
【図１１】 遮光層と電気的に接続された定電位配線の接続例を示す図であり、（Ａ）は本発明の第３の実施の形態における接続例を示す断面図、（Ｂ）は比較例の接続例を示す断面図、（Ｃ）は本発明の第３の実施の形態における他の接続例を示す断面図である。
【符号の説明】
１…ＴＦＴアレイ基板
２…対向基板
３…遮光層
３ａ…コンタクト部
１１…画素電極
１２…配向膜
２１…共通電極
２２…配向膜
３０…ＴＦＴ
３１…ゲート電極
３２…ｐ−Ｓｉ層
３３…ゲート絶縁層
３３’…熱酸化膜
３３”…ＨＴＯ膜
３４…ソース領域
３５…ソース電極（信号電極）
３６…ドレイン領域
３７、３８…コンタクトホール
４１…第１層間絶縁層
４２…第２層間絶縁層
４３…第３層間絶縁層
５０…液晶層
５２…シール剤
８１…コンタクトホール
８２…スリット
８３,８４…定電位配線
１００…液晶表示パネル
１０１…Ｘ側駆動用ドライバ回路
１０２…外部実装端子
１０４…Ｙ側駆動用ドライバ回路
Claims (2)
- 一対の第１及び第２基板と、該第１及び第２基板間に挟持された液晶と、前記第１基板の前記液晶に対面する側にマトリクス状に設けられた複数の透明な画素電極と、各画素電極に対応して複数の信号電極と複数のスイッチング素子が形成され、前記信号電極からのデータに基づいて該スイッチング素子を介して前記画素電極に電圧が印加される液晶表示パネルの製造方法であって、
前記第１基板と前記スイッチング素子との間で、前記複数のスイッチング素子に夫々対向する前記第１基板上の位置に高融点金属又はシリサイドからなる遮光層を形成する工程と、
ゲート電極及びチャネル層を有する前記複数のスイッチング素子を形成する工程と、
前記信号電極を形成し前記信号電極と前記チャネル層とを電気的に接続する工程と、
前記画素電極を形成し前記画素電極と前記チャネル層とを電気的に接続する工程と、
定電位源に接続される導電層を形成し、前記導電層と前記遮光層とを電気的に接続する工程と、
前記各工程間あるいは各工程内において層間絶縁層を形成する工程とを備え、 前記ゲート電極及び前記チャネル層の上層であって前記信号電極の下層の前記層間絶縁層は、シリケートガラスの層を含み、
前記導電層を形成して前記遮光層と電気的に接続する工程は、前記チャネル層との選択比が高いＨＦ＋ＮＨ４Ｆを用いたウエットエッチングにより、前記信号電極とチャネル層との電気的接続を行うためのコンタクトホールと前記遮光層と前記導電層との電気的接続を行うための遮光層用のコンタクトホールとを同時に形成する第１の工程と、前記信号電極と同材料の導電層を前記信号電極と同時に形成する第２の工程とを有することを特徴とする液晶表示パネルの製造方法。 - 一対の第１及び第２基板と、該第１及び第２基板間に挟持された液晶と、前記第１基板の前記液晶に対面する側にマトリクス状に設けられた複数の透明な画素電極と、各画素電極に対応して複数の信号電極と複数のスイッチング素子が形成され、前記信号電極からのデータに基づいて該スイッチング素子を介して前記画素電極に電圧が印加される液晶表示パネルの製造方法であって、
前記第１基板と前記スイッチング素子との間で、前記複数のスイッチング素子に夫々対向する前記第１基板上の位置に高融点金属又はシリサイドからなる遮光層を形成する工程と、
チャネル層を有する前記複数のスイッチング素子を形成する工程と、
前記信号電極を形成し前記信号電極と前記チャネル層とを電気的に接続する工程と、
前記画素電極を形成し前記画素電極と前記チャネル層とを電気的に接続する工程と、
定電位源に接続される導電層を形成し、前記導電層と前記遮光層とを電気的に接続する工程と、
前記各工程間あるいは各工程内において層間絶縁層を形成する工程とを備え、 前記導電層を形成して前記遮光層と電気的に接続する工程は、前記信号電極と前記チャネル層との電気的接続を行うためのコンタクトホールと、前記遮光層と前記導電層との電気的接続を行うための遮光層用のコンタクトホールの基礎となるホールとを同時に形成する第１の工程と、前記基礎となるホール及び信号電極上に絶縁層を設ける第２の工程と、該チャネル層と前記画素電極との電気的接続を行うためのコンタクトホールと、前記基礎となるホール上の絶縁層から前記遮光層に至る前記遮光層用コンタクトホールとを同時に形成する第３の工程と、前記画素電極と同材料の導電層を前記画素電極と同時に形成する第４の工程とを有することを特徴とする液晶表示パネルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26227097A JP3780653B2 (ja) | 1997-09-26 | 1997-09-26 | 液晶表示パネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26227097A JP3780653B2 (ja) | 1997-09-26 | 1997-09-26 | 液晶表示パネルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11101990A JPH11101990A (ja) | 1999-04-13 |
| JP3780653B2 true JP3780653B2 (ja) | 2006-05-31 |
Family
ID=17373468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26227097A Expired - Lifetime JP3780653B2 (ja) | 1997-09-26 | 1997-09-26 | 液晶表示パネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3780653B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100695299B1 (ko) | 2000-05-12 | 2007-03-14 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
| US9293480B2 (en) * | 2013-07-10 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the semiconductor device |
-
1997
- 1997-09-26 JP JP26227097A patent/JP3780653B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11101990A (ja) | 1999-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3744227B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3687399B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3711781B2 (ja) | 電気光学装置及びその製造方法 | |
| JP4021014B2 (ja) | 液晶表示パネル及び薄膜トランジスタアレイ基板 | |
| JPH11218781A (ja) | 液晶装置及びその製造方法並びに電子機器 | |
| JP3374717B2 (ja) | 液晶表示パネルの製造方法 | |
| JP4019600B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP2001265255A6 (ja) | 電気光学装置及びその製造方法 | |
| JP4434262B2 (ja) | 液晶表示パネル | |
| JP3456384B2 (ja) | 液晶表示パネル | |
| JP3780653B2 (ja) | 液晶表示パネルの製造方法 | |
| JP3767221B2 (ja) | 電気光学装置及びその製造方法 | |
| JP4148239B2 (ja) | 液晶表示パネル | |
| JP3620235B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JP3769389B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP3489409B2 (ja) | 液晶表示パネルの製造方法及び液晶表示パネル | |
| JP3767204B2 (ja) | 電気光学装置 | |
| JP3674260B2 (ja) | 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ | |
| JP3642326B2 (ja) | 液晶パネル、電子機器、及びｔｆｔアレイ基板 | |
| JPH11183934A (ja) | 液晶パネル及びその製造方法並びに電子機器 | |
| JP3855976B2 (ja) | 電気光学装置及び電子機器 | |
| JP4371089B2 (ja) | 液晶装置およびそれを用いた表示装置 | |
| JP3685178B2 (ja) | Ｔｆｔアレイ基板及び液晶表示パネル | |
| JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP4434271B2 (ja) | 液晶表示パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |