JP3711781B2 - 電気光学装置及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス駆動方式の電気光学装置及びその製造方法の技術分野に属し、特に蓄積容量を付加するために容量線を備えると共に画素電極と画素スイッチング用の薄膜トランジスタ（Thin Film Transistor:以下適宜、ＴＦＴと称す）との間で電気導通を良好にとるためのバリア層と称される導電層を備え、更にプロジェクタ等に好適に用いられるＴＦＴの下側に戻り光に対する遮光膜を設けた形式の電気光学装置及びその製造方法の技術分野に属する。
【０００２】
【背景技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の電気光学装置においては、ＴＦＴのゲート電極に走査線を介して走査信号が供給されると、ＴＦＴはオン状態とされ、半導体層のソース領域にデータ線を介して供給される画像信号が当該ＴＦＴのソース−ドレイン間を介して画素電極に供給される。このような画像信号の供給は、各ＴＦＴを介して画素電極毎に極めて短時間しか行われないので、ＴＦＴを介して供給される画像信号の電圧を、このオン状態とされた時間よりも遥かに長時間に亘って保持する。そのために、各画素電極には蓄積容量が付加されるのが一般的である。
【０００３】
【発明が解決しようとする課題】
この種の電気光学装置においては、表示画像の高品位化という一般的な要請が強く、このためには、画素ピッチを微細化しつつ、画素開口率を高める（即ち、各画素において、表示光が透過しない非画素開口領域に対して、表示光が透過する画素開口領域を広げる）と同時に各画素電極に対して付加する蓄積容量を増大させることが極めて重要となる。
【０００４】
しかしながら、画素開口領域には、蓄積容量を作り込むことは基本的に困難である。このため、画素開口率を高めれば高める程、蓄積容量を作り込むことができる非画素開口領域は狭くなってしまう、或いは蓄積容量を増大させればさせる程、画素開口率は低下してしまうという問題点がある。
【０００５】
本発明は上述の問題点に鑑みなされたものであり、画素開口率を高めると同時に蓄積容量を増大させることができ、高品位の画像表示が可能な電気光学装置及びそのような電気光学装置を比較的容易に製造可能な製造方法を提供することを課題とする。
【０００６】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、基板に複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線に接続されたトランジスタと、前記トランジスタに接続された画素電極と蓄積容量とを有する電気光学装置であって、前記基板上には少なくとも前記トランジスタのチャネル領域と平面的に重なるように配置された遮光膜と、前記遮光膜上に形成された下地絶縁膜と、該下地絶縁膜上に形成された前記トランジスタのチャネル領域及び前記蓄積容量の第１容量電極となる半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された前記走査線及び前記蓄積容量の第２容量電極となる容量線と、前記半導体層に接続されるとともに前記第２容量電極上に第１層間絶縁膜を介して対向配置された第３容量電極を含む第１導電層と、前記遮光膜と同一層からなり前記第１容量電極に前記下地絶縁膜を介して対向配置された第４容量電極とを備えており、前記下地絶縁膜は、第１容量電極及び第４容量電極間の少なくとも一部が薄膜化されていることを特徴とする。
【０００７】
本発明の電気光学装置によれば、ソース領域、チャネル領域及びドレイン領域を含む半導体層と、ゲート電極を含む走査線とから、画素スイッチング用の薄膜トランジスタが画素毎に構築されており、ソース領域にはデータ線が接続されており、ドレイン領域には第１導電層を中継して画素電極が接続されている。そして動作時に、走査線を介してゲート電極に走査信号が供給され且つデータ線を介してソース領域に画像信号が供給されると、画素スイッチング用の薄膜トランジスタは、ドレイン領域から画像信号を走査信号の供給タイミングで第１導電層を経由して画素電極に供給することにより、画素電極をスイッチング駆動する。
【０００８】
本発明では特に、半導体層からなる第１容量電極と容量線の一部である第２容量電極とが、ゲート絶縁膜を含む絶縁薄膜を介して対向配置されて画素電極に対して第１蓄積容量が付加されており、第２容量電極と第１導電層の一部である第３容量電極とが、第１層間絶縁膜を介して対向配置されて画素電極に対して第２蓄積容量が付加されており、更に、第１容量電極と遮光膜の一部である第４容量電極とが、下地絶縁膜を介して対向配置されて画素電極に対して第３蓄積容量が付加されている。即ち、第１導電層に接続された画素電極に対し第１から第３蓄積容量が付加されているので、大きな蓄積容量が画素電極に付加されている。更に下地絶縁膜は、少なくとも第１及び第４容量電極間に挟持された少なくとも一部分が局所的に薄膜化されているため、誘電体膜の膜厚に反比例する当該第３蓄積容量は効率的に増大されている。従って、上記の如き動作時に薄膜トランジスタ及び第１導電層を介して画素電極に供給された画像信号電圧は、これら第１から第３蓄積容量により極めて高い保持特性によって保持される。このように画素電極に対して大きな蓄積容量を付加することにより、特に高コントラストで高品位の画像表示が可能となる。
【０００９】
また、各画素における極限られた非開口領域（即ち、各画素において薄膜トランジスタ、蓄積容量、配線等が形成されており、表示に寄与する光が通過不可能な領域）内に立体的に３つの蓄積容量が積み上げられ且つ並列接続された構成を採用しているので、同一平面領域に大きな蓄積容量を構築できる。即ち、各画素の開口領域（即ち、各画素において表示に寄与する光が通過可能な領域）を狭めることなく蓄積容量を増加させることができる。このように画素開口領域を広くとることにより、特に明るく高品位の画像表示が可能となる。
【００１０】
更に、遮光膜は、半導体層と下地絶縁膜との間に形成されており、基板側から見て少なくともチャネル領域を覆うので、チャネル領域への戻り光等の入射を効果的に防止できるため、光電効果に基づく光リークの発生による薄膜トランジスタの特性劣化を防ぐことができる。これにより、特に高コントラストで画素間のクロストークやゴーストの低減された高品位の画像表示が可能となる。
【００１１】
これに加えて、遮光膜は、このように薄膜トランジスタを遮光する機能と前述したように第３蓄積容量の第４容量電極としての機能を有し、下地絶縁膜は、下地膜としての本来機能と第３蓄積容量の誘電体膜（しかも特に薄膜化された誘電体膜）としての機能との両方を有するので、積層構造の複雑化を招くこともない。
【００１２】
以上の結果、本発明の電気光学装置により、比較的簡単な構成を用いて、高コントラストで明るく高品位の画像表示が可能となる。
【００１３】
本発明の電気光学装置の一の態様では、前記第１導電層は、前記半導体層と前記画素電極との間に介在し、前記トランジスタのドレイン領域に第１コンタクトホールを介して接続されると共に前記画素電極に第２コンタクトホールを介して接続される。
【００１４】
この態様によれば、第１導電層は、半導体層と画素電極との間に介在しており、一方で半導体層のドレイン領域と第１コンタクトホールを介して接続されており、他方で、画素電極と第２コンタクトホールを介して接続されている。このため、画素電極からドレイン領域まで一つのコンタクトホールを開孔する場合と比較して、コンタクトホールの径を小さくできる。従って、画素ピッチの微細化を促進しつつ、第１コンタクトホールにおける第１導電層の表面に形成される窪みや凹凸も小さくて済むので、その上方に位置する画素電極部分における平坦化を促進できる。更に、第２コンタクトホールにおける画素電極の表面に形成される窪みや凹凸も小さくて済むので、この画素電極部分における平坦化が促進される。これらの結果、画素電極表面の窪みや凹凸に起因する液晶等の電気光学物質におけるディスクリネーション等の不良が低減され、精細度、コントラスト及び明るさを一層高めることが可能となる。
【００１５】
この態様では、前記半導体層と前記データ線との間に介在し、前記トランジスタのソース領域に第３コンタクトホールを介して接続されると共に前記データ線に第４コンタクトホールを介して接続された第２導電層を更に備えてよい。
【００１６】
このように構成すれば、第２導電層は、半導体層とデータ線との間に介在しており、一方で半導体層のソース領域と第３コンタクトホールを介して接続されており、他方で、データ線と第４コンタクトホールを介して接続されている。このため、データ線からソース領域まで一つのコンタクトホールを開孔する場合と比較して、コンタクトホールの径を小さくできる。従って、画素ピッチの微細化を促進しつつ、第３及び第４コンタクトホールの上方に位置する画素電極部分における平坦化を促進できる。
【００１７】
加えて、第２導電層により第３及び第４コンタクトホール付近の積層構造における合計膜厚が増すので、第３及び第４コンタクトホール付近の画素電極の下地表面の窪みも低減可能となり、平坦化処理の負担も軽減される。
【００１８】
これらの結果、画素電極表面の窪みや凹凸に起因する液晶等の電気光学物質におけるディスクリネーション等の不良が低減され、精細度、コントラスト及び明るさを一層高めることが可能となる。
【００１９】
更に、第２導電層を遮光性の導電性材料から形成することにより、第３及び第４コンタクトホール付近におけるソース領域やチャネル領域の遮光も可能となる。他方、その製造プロセスにおいて、第４コンタクトホールをエッチングにより開孔する際に、第２導電層がエッチングの突き抜け防止に役立つ。
【００２０】
この第２導電層を備えた態様では、前記第１導電層と前記第２導電層とは、同一膜からなってよい。
【００２１】
この態様によれば、第１導電層と第２導電層とは、同一膜からなるので、積層構造における層数を不必要に増加させないで済む。そして、第１コンタクトホールと第３コンタクトホールとは、同一エッチング工程で開孔可能となり製造プロセス上有利となる。
【００２２】
更にこれらの第２導電層を備えた態様では、前記遮光膜は導電性を有し、各画素が配置された画像表示領域の周囲に位置する接続領域において前記データ線と同一膜からなる定電位線に接続されてよい。
【００２３】
この態様によれば、導電性の遮光膜は、定電位線に接続されることにより定電位とされる。このため、下地絶縁膜を介してその上に形成される薄膜トランジスタの特性を、当該遮光膜における電位変動により劣化させることはなく、同時に第３蓄積容量の第４容量電極として良好に機能し得る。更に定電位線は、例えばＡｌ膜等のデータ線と同一膜からなるため、その製造プロセスにおいて、画像表示領域で第４コンタクトホールを開孔するのと同時に画像表示領域の周辺に位置する（即ち、周辺領域内にある）接続領域で導電性遮光膜と定電位線とを接続するコンタクトホールを開孔することも可能となるので製造プロセス上有利である。
【００２４】
本発明の電気光学装置の他の態様では、前記第１導電層は、高融点金属を含む。
【００２５】
この態様によれば、第１導電層は、例えば不透明な高融点金属であるＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このため、高温処理により、導電層が破壊されたり溶融しないようにできる。
【００２６】
本発明の電気光学装置の他の態様では、前記第１導電層は、前記データ線よりも前記基板に近い側に配置されている。
【００２７】
この態様では、第１導電層は、データ線よりも基板に近い側に配置されているので、フリッカ等の原因となる画像信号の電圧降下を引き起こすデータ線と走査線等との間の寄生容量を抑えるために、一定の厚みが要求されるデータ線の下地となる第２層間絶縁膜の厚みとは無関係に、第１導電層と第２容量電極との間に介在する第１層間絶縁膜を薄膜化できる。よって第２蓄積容量において誘電体膜の厚みに反比例する容量値を極めて効率的に増加させることが可能となる。加えて、このように第１層間絶縁膜を薄く形成することにより、第１コンタクトホールの径を更に小さく出来るので、前述した第１コンタクトホールにおける第１導電層の窪みや凹凸が更に小さくて済み、その上方に位置する画素電極における平坦化が更に促進される。従って、画素電極における窪みや凹凸に起因した電気光学物質の不良が低減され、最終的には一層高品位の画像表示が可能となる。
【００２８】
本発明の電気光学装置の他の態様では、前記基板、前記下地絶縁膜並びに前記遮光膜及び前記画素電極間に介在する層間絶縁膜のうちの少なくとも一つは、各画素の非開口領域における少なくとも一部分が凹状に窪んで形成されることにより、前記画素電極の下地表面がほぼ平坦化されている。
【００２９】
この態様によれば、基板、下地絶縁膜、層間絶縁膜のうちの少なくとも一つは、各画素の非開口領域における少なくとも一部分が凹状に窪んで形成されているので、データ線に重ねて薄膜トランジスタ、走査線、容量線等が形成される領域の他の領域に対する段差が低減される。このようにして画素電極の下地表面がほぼ平坦化されているので、画素電極をより一層平坦化でき、画素電極表面の窪みや凹凸に起因する液晶等の電気光学物質におけるディスクリネーション等の不良が低減され、最終的には高品位の画像表示が可能となる。
【００３０】
本発明の第１の電気光学装置の製造方法は上記課題を解決するために、上述した本発明の電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に、少なくとも前記トランジスタのチャネル領域と平面的に重なるように前記遮光膜を形成すると同時に前記遮光膜と同一層から前記第１容量電極に前記下地絶縁膜を介して対向配置される位置に前記第４容量電極を形成する工程と、前記遮光膜上に、前記第１容量電極及び前記第４容量電極間の少なくとも一部が薄膜化されるように前記下地絶縁膜を形成する工程と、前記下地絶縁膜上に前記チャネル領域及び前記第１容量電極となるように前記半導体層を形成する工程と、前記半導体層上に前記ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記走査線及び前記容量線を形成する工程と、前記半導体層に接続されるとともに前記第３容量電極を含むように前記第１導電層を形成する工程とを含む。
【００３１】
本発明の第１の電気光学装置の製造方法によれば、遮光膜を形成すると同時に第４容量電極を形成でき、その後第１容量電極及び第４容量電極間の少なくとも一部が薄膜化されるように下地絶縁膜を形成するので、上述した本発明の電気光学装置を、比較的少ない工程数で且つ比較的簡単な工程を用いて製造でき、低コスト化を促進できる。
【００３２】
本発明の第２の電気光学装置の製造方法は上記課題を解決するために、上述した本発明の遮光膜が定電位線に接続された態様の電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に前記遮光膜を形成する工程と、前記遮光膜上に前記第３蓄積容量が形成される予定の部分及び前記接続領域にある部分が局所的に薄膜化された前記下地絶縁膜を形成する工程と、前記下地絶縁膜上に前記半導体層を形成する工程と、前記半導体層上に前記ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記走査線及び前記容量線を形成する工程と、前記走査線及び前記容量線上に前記第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜及び前記ゲート絶縁膜に対し前記第１及び第３コンタクトホールを開孔すると同時に前記接続領域における前記第１層間絶縁膜及び前記ゲート絶縁膜に対し少なくとも前記下地絶縁膜に至る第５コンタクトホールを開孔する工程と、前記第１コンタクトホールを介して前記ドレイン領域に接続されるように前記第１導電層を形成すると共に前記第３コンタクトホールを介して前記ソース領域に接続されるように前記第２導電層を形成する工程と、前記第１導電層及び第２導電層上に第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜に対し前記第４コンタクトホールを開孔すると同時に前記接続領域における少なくとも前記第２層間絶縁膜に対し前記遮光膜に至る第６コンタクトホールを開孔する工程と、前記第２層間絶縁膜上に前記第４コンタクトホールを介して前記第２導電層に接続されるように前記データ線を形成すると共に前記第６コンタクトホールを介して前記遮光膜に接続されるように前記定電位線を形成する工程と、前記データ線及び前記定電位線上に第３層間絶縁膜を形成する工程と、前記第２及び第３層間絶縁膜に対し前記第２コンタクトホールを開孔する工程と、前記第２コンタクトホールを介して前記第１導電層に接続されるように前記画素電極を形成する工程とを含む。
【００３３】
本発明の第２の電気光学装置の製造方法によれば、下地絶縁膜は、第３蓄積容量が形成される予定の領域及び接続領域にある部分が同時に局所的に薄膜化され、更に、第１及び第３コンタクトホール開孔時に同時に第５コンタクトホールが開孔され、第４コンタクトホール開孔時に同時に第６コンタクトホールが開孔されるので、周辺領域における定電位線と導電性の遮光膜との接続は、画像表示領域における他の各種工程と同時に行うことができる。特に、第４コンタクトホールが完全に開孔された後に更に第６コンタクトホールが完全に開孔されるまで第４コンタトホールにおけるエッチングが継続されても、第２導電層が第４コンタクトホールにおけるエッチングに対するストッパとして機能するので、その下方にある半導体層への突き抜けを防止できる。
【００３４】
以上の結果、導電性の遮光膜を定電位線に接続するための専用工程は必要とされないので、製造プロセス上有利であり、定電位に固定される遮光膜を有する電気光学装置を、比較的少ない工程数で且つ比較的簡単な工程を用いて製造でき、低コスト化を促進できる。
【００３５】
本発明の第２の電気光学装置の製造方法の一の態様では、前記下地絶縁膜を形成する工程は、前記基板上に一の絶縁膜を形成する工程と、該一の絶縁膜のうち前記第３蓄積容量が形成される予定の領域及び前記接続領域にある部分をエッチングにより除去する工程と、前記エッチングにより除去する工程後に、前記一の絶縁膜上に他の絶縁膜を形成する工程とを含む。
【００３６】
この態様によれば、下地絶縁膜を形成する工程において、先ず基板上に、例えば酸化シリコン膜等の一の絶縁膜が形成される。次に、該一の絶縁膜のうち第３蓄積容量が形成される予定の領域及び接続領域にある部分がエッチングにより除去される。次に、この一の絶縁膜上に、例えば一の絶縁膜と同一種類の酸化シリコン膜等或いは異なる種類の窒化シリコン膜等の他の絶縁膜が形成される。この結果、他の絶縁膜と同じ膜厚に局所的に薄膜化された下地絶縁膜部分が第３蓄積容量が形成される予定の領域及び接続領域に形成される。このように局所的に薄膜化された下地絶縁膜部分の膜厚は、エッチングではなく薄膜形成により制御されるので、非常に薄く且つ一定にできる。
【００３７】
或いは、本発明の第２の電気光学装置の他の態様では、前記下地絶縁膜を形成する工程は、前記基板上に一の絶縁膜を形成する工程と、該一の絶縁膜上に他の絶縁膜を形成する工程と、該他の絶縁膜のうち前記第３蓄積容量が形成される予定の領域及び前記接続領域にある部分を除去する工程とを含む。この場合、前記一の絶縁膜は、窒化シリコン膜であることが好ましい。また、 前記他の絶縁膜は酸化シリコン膜であることが好ましい。
【００３８】
この態様によれば、下地絶縁膜を形成する工程において、先ず基板上に、例えば窒化シリコン膜等の一の絶縁膜が形成される。次に、この一の絶縁膜上に、例えば一の絶縁膜と異なる種類の酸化シリコン膜等の他の絶縁膜が形成される。次に、該他の絶縁膜のうち第３蓄積容量が形成される予定の領域及び接続領域にある部分がエッチングにより除去される。この際、他の絶縁膜に対するエッチングレートが一の絶縁膜に対するエッチングレートよりも高いエッチングにより除去されるので、一の絶縁膜の膜厚を非常に薄くしてもエッチングが該一の絶縁膜を突き抜ける事態を容易に回避し得る。この結果、一の絶縁膜と比べて殆ど同じか若干薄い膜厚にまで局所的に薄膜化された下地絶縁膜部分が第３蓄積容量が形成される予定の領域及び接続領域に形成される。このように局所的に薄膜化された下地絶縁膜部分の膜厚は、エッチングではなく薄膜形成により支配されるので、非常に薄く且つ一定にできる。
【００３９】
尚、下地絶縁膜を形成する工程では、単一の絶縁膜を形成した後、第３蓄積容量が形成される予定の領域及び接続領域をエッチングして、当該エッチングの時間管理により、これらの領域における下地絶縁膜部分が所望の膜厚となるようにしてもよい。
【００４０】
この態様では、前記一の絶縁膜は、前記他の絶縁膜よりも誘電率が高くてよい。
【００４１】
この場合特に、一の絶縁層として誘電率の高い、例えば窒化シリコン膜を形成すれば、第３蓄積容量の誘電体部分の誘電率を高めることになるので、非常に効率的に第３蓄積容量を増大できる。
【００４２】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００４４】
（電気光学装置の第１実施形態）
本発明による電気光学装置の第１実施形態である液晶装置の構成について、図１から図４を参照して説明する。図１は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、周辺領域における遮光膜と定電位線との接続部を示す平面図であり、図４は、図２のＡ−Ａ’断面図である。尚、図４においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４５】
図１において、本実施形態における液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。
【００４６】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。画素電極９ａは、図中右上がりの斜線で示した領域に形成された第１導電層の一例を構成する第１バリア層８０ａを中継して、第１コンタクトホール８ａ及び第２コンタクトホール８ｂを介して半導体層１ａのうち後述のドレイン領域に電気接続されている。データ線６ａは、図中右上がりの斜線で示した領域に形成された第２導電層の一例を構成する第２バリア層８０ｂを中継して第３コンタクトホール５ａ及び第４コンタクトホール５ｂを介してポリシリコン膜等からなる半導体層１ａのうち後述のソース領域に電気接続されている。また、半導体層１ａのうちチャネル領域１ａ’（図中右下りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置されたＴＦＴ３０が設けられている。
【００４７】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部とを有する。
【００４８】
また、図中太線で示した領域には夫々、走査線３ａ、容量線３ｂ及びＴＦＴ３０の下側を通るように、第１遮光膜１１ａが設けられている。より具体的には図２において、第1遮光膜１１ａは夫々、走査線３ａに沿って縞状に形成されていると共に、データ線６ａと交差する箇所が図中下方に幅広に形成されており、この幅広の部分により各ＴＦＴの少なくともチャネル領域１ａ’をＴＦＴアレイ基板側から見て夫々覆う位置に設けられている。
【００４９】
図３において、ＴＦＴアレイ基板上の図２に示した如き画像表示領域の周辺に位置する周辺領域には、図２に示した第１遮光膜１１ａが、走査線３ａ及び容量線３ｂの下を通って周辺領域にまで延設され、遮光配線１１ｂとして引き出されている。また、周辺領域には、Ａｌ膜等のデータ線６ａと同一膜から形成された定電位線６ｂが配線されている。これら遮光配線１１ｂと定電位線６ｂとは、後述の如く画像表示領域の第３コンタクトホール５ａと同一エッチング工程で開孔された第５コンタクトホール５ａ’が一旦層間絶縁膜により埋められた後、同一位置に更に第４コンタクトホール５ｂと同一エッチング工程で開孔された第６コンタクトホール５ｂ’を介して、相互に接続されている。また、図３において特に、第６コンタクトホール５ｂ’を含む破線で囲まれた矩形領域においては、後述の下地絶縁膜が凹状に窪んで、窪み６２が形成されており、窪み６２以外の領域においては、当該下地絶縁膜が相対的に凸状に（平面状に）形成されている。
【００５０】
次に図４の断面図に示すように、液晶装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板やガラス基板やシリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００５１】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００５２】
ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００５３】
対向基板２０には、更に図４に示すように、各画素の非開口領域に、ブラックマスク或いはブラックマトリクスと称される第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、カラーフィルタを形成した場合における色材の混色防止などの機能を有する。
【００５４】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材（スペーサ）が混入されている。
【００５５】
更に図４に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、第１遮光膜１１ａが設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの反射光（戻り光）等が光に対して励起しやすい画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’や低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに入射する事態を未然に防ぐことができ、光に起因したリーク電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００５６】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的に絶縁するために設けられるものである。更に、下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。下地絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。下地絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００５７】
本実施形態では、半導体層１ａを高濃度ドレイン領域１ｅから延設して第１容量電極１ｆとし、これに対向する容量線３ｂの一部を第２容量電極とし、絶縁薄膜２を第１容量電極及び第２容量電極間に挟持された誘電体膜として利用することにより、第１蓄積容量７０ａが構築されている。更に、この第２容量電極と対向する第１バリア層８０ａの一部を第３容量電極とし、第２容量電極及び第３容量電極間に設けられる第１層間絶縁膜８１を誘電体膜として利用することにより、第２蓄積容量７０ｂが構築されている。更に、第１容量電極１ｆと第１遮光膜１１ａの一部である第４容量電極とが、下地絶縁膜１２を介して対向配置されて、即ち下地絶縁膜１２を誘電体膜として利用することにより、第３蓄積容量７０ｃが構築される。
【００５８】
このように、第１バリア層８０ａに接続された画素電極９ａに対し、第１蓄積容量７０ａ、第２蓄積容量７０ｂ及び第３蓄積容量７０ｃからなる蓄積容量７０が付加されているので、従来例の如き第１蓄積容量７０ａのみが付加される場合と比較して、遥かに大きな蓄積容量７０を画素電極９ａに付加できる。
【００５９】
特に第３蓄積容量７０ｃについては、下地絶縁膜１２には、第１容量電極１ｆ及び第１遮光膜１１ａからなる第４容量電極間に挟持された第３蓄積容量７０ｃの誘電体膜を構成する部分に、図３で説明した窪み６２と後述の如く同一工程で形成される凹状の窪み６１が形成されている。即ち、第３蓄積容量７０ｃの誘電体膜部分が、局所的に薄膜化されているので、表面積に比例すると共に誘電体膜の膜厚に反比例する第３蓄積容量７０は効率的に増大されている。これに加えて、第１遮光膜１１ａは、ＴＦＴ３０を遮光する機能と第３蓄積容量７０ｃの蓄積容量電極形成のための電極としての機能との両方を有し、下地絶縁膜１２も下地膜としての本来機能と第３蓄積容量７０ｃの誘電体膜としての機能との両方を有するので、積層構造の複雑化を招くこともない。
【００６０】
また第１蓄積容量７０ａについては、その誘電体膜としての絶縁薄膜２は、高温酸化等によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、第１蓄積容量７０ａは比較的小面積で大容量の蓄積容量として構成できる。
【００６１】
更に第２蓄積容量７０ｂについては、その誘電体膜としての第１層間絶縁膜８１は絶縁薄膜２と同様に薄く形成することが可能なので、図２に示したように相隣接するデータ線６ａ間の領域を利用して、第２蓄積容量７０ｂは比較的小面積で大容量の蓄積容量として構成できる。
【００６２】
更にまた、第１蓄積容量７０ａ、第２蓄積容量７０ｂ及び第３蓄積容量７０ｃについて、各々の誘電体膜である絶縁薄膜２、第１層間絶縁膜８１及び下地絶縁膜１２は、いずれも、データ線６ａと走査線３ｂとの間に介在する第２層間絶縁膜４とは異なる誘電体膜である。従って、フリッカ等の原因となる画像信号の電圧降下を引き起こすデータ線６ａ及び走査線３ａ間の寄生容量を抑えるために、一定の厚みが必要な第２層間絶縁膜４とは無関係に、これら各誘電体膜を技術的な限界まで薄く構成してもよい。このため、誘電体膜の厚みに反比例する各容量値を極めて効率的に増加させることが可能となる。因みに、画素スイッチング用ＴＦＴ３０における絶縁薄膜２のように余り薄く構成するとトンネル効果等の特異現象が発生することもないので、膜破れなどの欠陥が生じないことを条件に、例えば２００ｎｍ程度或いは絶縁薄膜２よりも薄い１００ｎｍ以下の厚みを持つ極薄い誘電体膜を形成すればよい。
【００６３】
以上説明したように、本実施形態によれば、図２に示した各画素における限られた非開口領域内に、夫々が大容量化可能な第１蓄積容量７０ａ、第２蓄積容量７０ｂ及び第３蓄積容量７０ｃが立体的に積み上げられ且つ並列接続された構成を採用しているので、従来例の如き第１蓄積容量のみが同一平内に設けられる場合と比較して、同一平面領域に遥かに大きな蓄積容量を構築できる。更に、データ線６ａ下の領域や走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という画素開口領域を外れたスペースを有効に利用することで、このような立体構造の蓄積容量７０をより一層増大させている。従って、各画素の開口領域を狭めることなく蓄積容量７０を増加させることにより、前述の如き当該液晶装置の動作時には、ＴＦＴ３０及び第１バリア層８０ａを介して画素電極９ａに供給された画像信号は、蓄積容量７０により極めて高い保持特性によって保持されるので、高コントラストで高品位の画像表示が可能となり、しかも広い開口領域により明るい画像表示が可能となる。
【００６４】
図４において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lighty Doped Drain)構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁する絶縁薄膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが第１バリア層８０ａを中継して接続されている。低濃度ソース領域１ｂ及び高濃度ソース領域１ｄ並びに低濃度ドレイン領域１ｃ及び高濃度ドレイン領域１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用の不純物イオンをドープすることにより形成されている。本実施形態では特にデータ線６ａは、Ａｌ等の低抵抗な金属膜や金属シリサイド等の合金膜などの遮光性且つ導電性の薄膜から構成されている。
【００６５】
走査線３ａ及び容量線３ｂ上に設けられた第１層間絶縁膜８１には、高濃度ソース領域１ｄへ通じる第３コンタクトホール５ａ及び高濃度ドレイン領域１ｅへ通じる第１コンタクトホール８ａが各々形成されている。
【００６６】
第１層間絶縁膜８１上には、第１コンタクトホール８ａを介して高濃度ドレイン領域１ｅに接続された第１バリア層８０ａ及び第３コンタクトホール５ａを介して高濃度ソース領域１ｄに接続された第２バリア層８０ｂが同一の導電膜から形成されている。
【００６７】
第１バリア層８０ａ及び第２バリア層８０ｂ上には、第２層間絶縁膜４が形成されている。データ線６ａは、第２層間絶縁膜４に開孔された第４コンタクトホール５ｂを介して第２バリア層８０ｂに電気接続されている。
【００６８】
更に、データ線６ａ及び第２層間絶縁膜４の上には、第１バリア層８０ａへの第２コンタクトホール８ｂが形成された第３層間絶縁膜７が形成されている。第２コンタクトホール８ｂを介して、画素電極９ａは第１バリア層８０ａに電気接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００６９】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部であるゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するセルフアライン型のＴＦＴであってもよい。
【００７０】
また本実施形態では、画素スイッチング用ＴＦＴ３０の走査線３ａの一部からなるゲート電極３ａを高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース・ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００７１】
次に第１バリア層８０ａについて更に説明する。
【００７２】
図２及び図４に示すように、第１バリア層８０ａは、導体層１ａと画素電極９ａとの間に介在しており、高濃度ドレイン領域１ｅと画素電極９ａとを第１コンタクトホール８ａ及び第２コンタクトホール８ｂを経由して電気接続する。
【００７３】
このため、画素電極９ａから半導体層１ａのドレイン領域まで一つのコンタクトホールを開孔する場合と比較して、第１コンタクトホール８ａ及び第２コンタクトホール８ｂの径を夫々小さくできる。即ち、一つのコンタクトホールを開孔する場合には、エッチング時の選択比が低いとコンタクトホールを深く開孔する程エッチング精度は落ちるため、例えば５０ｎｍ程度の非常に薄い半導体層１ａにおける突き抜けを防止するためには、コンタクトホールの径を小さくできるドライエッチングを途中で停止して、最終的にウエットエッチングで半導体層１ａまで開孔するように工程を組まねばならない。或いは、ドライエッチングによる突き抜け防止用のポリシリコン膜を別途設けたりする必要が生じてしまうのである。
【００７４】
これに対して本実施形態では、画素電極９ａ及び高濃度ドレイン領域１ｅを２つの直列な第１コンタクトホール８ａ及び第２コンタクトホール８ｂにより接続すればよいので、これら第１コンタクトホール８ａ及び第２コンタクトホール８ｂを夫々、ドライエッチングにより開孔することが可能となるのである。或いは、少なくともウエットエッチングにより開孔する距離を短くすることが可能となるのである。但し、第1コンタクトホール８ａ及び第２コンタクトホール８ｂに夫々、若干のテーパを付けるために、ドライエッチング後に敢えて比較的短時間のウエットエッチングを行うようにしてもよい。以上のように本実施形態によれば、第１コンタクトホール８ａ及び第２コンタクトホール８ｂの径を夫々小さくでき、第１コンタクトホール８ａにおける第１バリア層８０ａの表面に形成される窪みや凹凸も小さくて済むので、その上方に位置する画素電極９ａの部分における平坦化が促進される。更に、第２コンタクトホール８ｂにおける画素電極９ａの表面に形成される窪みや凹凸も小さくて済むので、この画素電極９ａの部分における平坦化が促進される。更に本実施形態では、このように第１層間絶縁膜８１を薄く形成することにより、第２コンタクトホール８ａの径を更に小さく出来る。
【００７５】
次に第２バリア層８０ｂについて更に説明する。
【００７６】
図２及び図４に示すように、第２バリア層８０ｂは、高濃度ソース領域１ｄに第３コンタクトホール５ａを介して接続されると共にデータ線６ａに第４コンタクトホール５ｂを介して接続されている。従って、データ線６ａから高濃度ソース領域１ｄまで一つのコンタクトホールを開孔する場合と比較して、コンタクトホールの径を小さくできる。従って、画素ピッチの微細化を促進しつつ、第３コンタクトホール５ａ及び第４コンタクトホール５ｂの上方に位置する画素電極９ａ部分における平坦化を促進できる。加えて、第２バリア層８０ｂにより第３コンタクトホール５ａ及び第４コンタクトホール５ｂ付近の積層構造における合計膜厚が増す。ここで仮に第２バリア層８０ｂがなかったとすれば、これら第３コンタクトホール５ａ及び第４コンタクトホール５ｂ付近の合計膜厚が、その周囲のデータ線６ａ、走査線３ａ、ＴＦＴ３０等が重ねて形成された領域における（比較的大きい）合計膜厚と比較して小さくなるため、この付近で画素電極９ａの下地表面が窪んでしまうか、或いはその平坦化処理が必要になる。しかるに本実施形態では、第２バリア層８０ｂにより第３コンタクトホール５ａ及び第４コンタクトホール５ｂ付近の積層構造における合計膜厚が増すので、その付近の画素電極９ａの下地表面の凹みも低減可能となり、平坦化処理の負担も軽減される。これらの結果、画素電極９ａ表面の窪みや凹凸に起因する液晶層５０におけるディスクリネーション等の不良が低減され、精細度、コントラスト及び明るさを一層高めることが可能となる。
【００７７】
更に、第２バリア層８０ｂを遮光性の導電性材料から形成することにより、第３コンタクトホール５ａ及び第４コンタクトホール５ｂ付近における高濃度ソース領域１ｄ、低濃度ソース領域１ｂ、チャネル領域１ａ’の遮光も可能となる。一般にはＡｌ膜等の金属膜から形成されるデータ線６ａにより、この付近の遮光を行うことが可能であるが、Ａｌ膜等をパターンニングする露光段階における光の回り込み（ハレーション）等により、マスクパターンよりもＡｌ膜等が細る現象が頻発するので、その際細ったＡｌ膜等の脇を通り抜けてくる光に対して（図２参照）、第２バリア層８０ｂが冗長的な遮光を行うので、この領域における遮光性能が格段に高められる。
【００７８】
他方、後述の如き製造プロセスにおいて、第４コンタクトホール５ｂをエッチングにより開孔する際に、第２バリア層８０ｂがエッチングの突き抜け防止にも役立つ。
【００７９】
尚、本実施形態の如く、第１バリア層８０ａと第２バリア層８０ｂとを同一膜から形成すれば、同一工程でこれらを同時に形成でき、更に第１コンタクトホール８ａと第３コンタクトホール５ａとを絶縁薄膜２に対して同一エッチング工程で開孔可能できるので、製造プロセス上有利となる。また、積層構造における層数を不必要に増加させないで済むため装置信頼性も向上する。
【００８０】
第１バリア層８０ａ及び第２バリア層８０ｂの具体的な材料としては、例えば不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等が挙げられる。これらから構成すれば、第１バリア層８０ａ及び第２バリア層８０ｂの形成工程の後に行われる高温処理により、これらが破壊されたり溶融しないようにできる。更に、このような高融点金属と画素電極９ａを構成するＩＴＯ膜とが接触しても高融点金属が腐食することはないため、第２コンタクトホール８ｂを介して第１バリア層８０ａ及び画素電極９ａ間で良好な電気接続が得られる。
【００８１】
但し、第１バリア層８０ａ及び第２バリア層８０ｂは、導電性のポリシリコン膜から構成してもよい。この場合でも、蓄積容量７０を増加させる機能及び中継機能は十分に発揮し得る。この場合には特に、第１層間絶縁膜８１との間で熱等によるストレスが発生しにくくなるので、クラック防止に役立つ。或いは、第１バリア層８０ａ及び第２バリア層８０ｂは、データ線６ａと同一のＡｌ膜等から構成してもよい。
【００８２】
また、第１バリア層８０ａ及び第２バリア層８０ｂの膜厚は、例えば５０ｎｍ以上５００ｎｍ以下程度とするのが好ましい。５０ｎｍ程度の厚みがあれば、製造プロセスにおける第２コンタクトホール８ｂ及び第４コンタクトホール５ｂの開孔時に突き抜ける可能性は低くなり、また５００ｎｍ程度であれば画素電極９ａの表面の凹凸は問題とならないか或いは比較的容易に平坦化可能だからである。但し、第１バリア層８０ａ及び第２バリア層８０ｂは高融点金属膜やその合金膜から構成すれば、金属膜と層間絶縁膜とのエッチングにおける選択比が大きく異なるため、前述の如きドライエッチングによる突き抜けの可能性は殆ど無い。
【００８３】
以上説明した実施形態では特に、図３に示したように、第１遮光膜１１ａは、ＴＦＴアレイ基板１０上の周辺領域に遮光配線１１ｂとして引き出されて、定電位線６ｂに接続されているので、一定電位に固定される。このため、下地絶縁膜１２を介して第１遮光膜１１ａ上に形成されるＴＦＴ３０の特性を、第１遮光膜１１ａにおける電位変動により劣化させることはない。この場合、定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等が挙げられる。更に定電位線６ｂは、例えばＡｌ膜等のデータ線６ａと同一膜からなるため、その製造プロセスにおいて後述の如く、画像表示領域において第４コンタクトホール５ｂを開孔するのと同時に周辺領域において第６コンタクトホール５ｂ’を開孔することも可能となる。
【００８４】
以上説明した実施形態では、データ線６ａと半導体層１ａとの間に第１バリア層８０ａ及び第２バリア層８０ｂが設けられているが、データ線６ａよりも半導体層１ａから遠い側にＡｌ膜、高融点金属等から第１バリア層８０ａ及び第２バリア層８０ｂのうち少なくとも一方を設けるようにしてもよい。この場合にも、各バリア層による中継機能は良好に発揮される。
【００８５】
また、コンタクトホール８ａ、８ｂ、５ａ、５ｂ、５ａ’及び５ｂ’の平面形状は、円形や四角形或いはその他の多角形状等でもよいが、円形は特にコンタクトホールの周囲の層間絶縁膜等におけるクラック防止に役立つ。そして、良好な電気接続を得るために、ドライエッチング後にウエットエッチングを行って、これらのコンタクトホールに夫々若干のテーパをつけることが好ましい。
【００８６】
（電気光学装置の第１実施形態における製造プロセス）
次に、以上のような構成を持つ実施形態における液晶装置の製造プロセスについて、図５及び図６を参照して説明する。尚、図５は各工程におけるＴＦＴアレイ基板側の各層を、図４と同様に図２のＡ−Ａ’断面に対応させて示す工程図であり、図６は、図３のＡ−Ａ’断面に対応させて示す工程図である。
【００８７】
図５に示した画像表示領域における各工程（１）から（１０）と、図６に示した周辺領域における各工程（１）から（１０）とは、夫々同時に行われるので、これらを並行して以下に説明する。
【００８８】
先ず図５及び図６の工程（１）に夫々示すように、石英基板、ハードガラス基板、シリコン基板等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ_２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。そして、このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜を形成する。尚、遮光膜上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【００８９】
そして、該形成された遮光膜上にフォトリソグラフィ工程及びエッチング工程等により、画像表示領域に第１遮光膜１１ａを形成する（図５参照）と同時に周辺領域に遮光配線１１ｂを形成する（図６参照）。
【００９０】
次に図５及び図６の工程（２）に夫々示すように、第１遮光膜１１ａ及び遮光配線１１ｂの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２の下層絶縁膜１２ａを形成する。この下層絶縁膜１２ａの膜厚は、例えば、約５００〜２０００ｎｍとする。
【００９１】
次に図５及び図６の工程（３）に夫々示すように、ウエットエッチング又はドライエッチングにより、画像表示領域においては、画素毎に第３蓄積容量７０ｃを形成する予定の領域に窪み６１’を開孔し（図５参照）、同時に周辺領域においては、定電位線６ｂと遮光配線１１ｂとを接続するための接続部に窪み６２’を開孔する（図６参照）。
【００９２】
次に図５及び図６の工程（４）に夫々示すように、窪み６１’及び６２’が形成された下層絶縁膜１２ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２の上層絶縁膜１２ｂを形成する。この上層絶縁膜１２ｂの膜厚は、欠陥のない良質な絶縁膜が形成できる限りにおいて薄い程よく、例えば約５００ｎｍ以下の膜厚とされる。
【００９３】
以上の工程（２）から（４）により、画像表示領域に窪み６１が形成されており（図２及び図４参照）、且つ周辺領域に窪み６２の形成されている（図３参照）、下層絶縁膜１２ａ及び上層絶縁膜１２ｂの２層構造からなる下地絶縁膜１２が完成する。
【００９４】
次に、図５及び図６の工程（５）に夫々示すように、下地絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal)を使ったアニール処理でも良いし、エキシマレーザー等を用いたレーザーアニールでも良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜を形成しても良い。
【００９５】
次に、フォトリソグラフィ工程、エッチング工程等により、所定パターンを有する半導体層１ａを形成する。更に、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜２ａを形成し、更に、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる絶縁膜２ｂを約５０ｎｍの比較的薄い厚さに堆積し、熱酸化シリコン膜２ａ及び絶縁膜２ｂを含む多層構造を持つ絶縁薄膜２を形成する。この結果、半導体層１ａ及び第１容量電極１ｆの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄膜２（即ち、第１蓄積容量７０ａの誘電体膜）の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン膜を熱酸化することのみにより、単一層構造を持つ絶縁薄膜２を形成してもよい。
【００９６】
次に、フォトリソグラフィ工程、エッチング工程等によりレジスト層を第１蓄積容量電極１ｆを除く半導体層１ａ上に形成した後、例えばＰ（リン）イオンをドーズ量約３×１０^１２／ｃｍ^２でドープして、第1蓄積容量電極１ｆを低抵抗化しても良い。
【００９７】
次に、このレジスト層を除去した後、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にＰを熱拡散し、このポリシリコン膜を導電化する。又は、Ｐイオンをポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。ポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【００９８】
次に、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。走査線３ａ及び容量線３ｂは、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。
【００９９】
次に、図４に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａの一部であるゲート電極をマスクとして、ＰなどのＶ族元素の不純物イオンを低濃度で（例えば、Ｐイオンを１〜３×１０^１３／ｃｍ^２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。この不純物イオンのドープにより容量線３ｂ及び走査線３ａも低抵抗化される。
【０１００】
次に、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層を走査線３ａ上に形成した後、同じくＰなどのＶ族元素の不純物イオンを高濃度で（例えば、Ｐイオンを１〜３×１０^１５／ｃｍ^２のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素の不純物イオンを用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａの一部であるゲート電極をマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物イオンのドープにより容量線３ｂ及び走査線３ａも更に低抵抗化される。
【０１０１】
尚、これらのＴＦＴ３０の素子形成工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成してもよい。このように、本実施形態において画素スイッチング用ＴＦＴ３０を構成する半導体層１ａをポリシリコン膜で形成すれば、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形成することができ、製造上有利である。
【０１０２】
そして、レジスト層を除去した後、容量線３ｂ及び走査線３ａ並びに絶縁薄膜２上に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる第１層間絶縁膜８１を１０ｎｍ以上２００ｎｍ以下の比較的薄い厚さに堆積する。但し、前述のように、第１層間絶縁膜８１は、多層膜から構成してもよいし、一般にＴＦＴのゲート絶縁膜を形成するのに用いられる各種の公知技術により、第１層間絶縁膜８１を形成可能である。また、第１層間絶縁膜８１は、第２容量電極３ｂと第１バリア層８０の間で、第２誘電体膜として機能する。そして、第１層間絶縁膜８１を薄くする程、第２蓄積容量７０ｂは大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、絶縁薄膜２よりも薄い５０ｎｍ以下の厚みを持つ極薄い絶縁膜となるように第１層間絶縁膜８１を形成すると本実施形態の効果を増大させることができる。
【０１０３】
次に図５及び図６の工程（６）に夫々示すように、画像表示領域においては、第１バリア層８０ａと高濃度ドレイン領域１ｅとを電気接続するための第１コンタクトホール８ａ及び第２バリア層８０ｂと高濃度ソース領域１ｄとを電気接続するための第３コンタクトホール５ａを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより開孔する（図５参照）。同時に周辺領域においては、第５コンタクトホール５ａ’を開孔する（図６参照）。このようなドライエッチングは、指向性が高いため、小さな径のコンタクトホールを開孔可能である。或いは、第１コンタクトホール８ａ及び第３コンタクトホール５ａが半導体層１ａを突き抜けるのを防止するのに有利なウエットエッチングを併用してもよい。このウエットエッチングは、第１コンタクトホール８ａ及び第３コンタクトホール５ａに対し、より良好な電気接続を得るためにテーパを付与する観点からも有効である。
【０１０４】
次に図５及び図６の工程（７）に夫々示すように、第１層間絶縁膜８１並びに第１コンタクトホール８ａを介して覗く高濃度ドレイン領域１ｅ及び第３コンタクトホール５ａを介して覗く高濃度ソース領域１ｄの全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜をスパッタリング等により堆積して、５０〜５００ｎｍ程度の膜厚の導電膜を形成する。５０ｎｍ程度の厚みがあれば、後に第２コンタクトホール８ｂ及び第４コンタクトホール５ｂを開孔する時に突き抜ける可能性は殆どない。尚、この導電膜上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。また、導電膜は応力緩和のためにドープトポリシリコン膜等を用いても良い。
【０１０５】
そして、このように形成された導電膜上にフォトリソグラフィ工程及びエッチング工程等により第３容量電極８０ａを含む第１バリア層８０ａ及び第２バリア層８０ｂを形成する。
【０１０６】
次に図５及び図６の工程（８）に夫々示すように、第１層間絶縁膜８１並びに第１バリア層８０ａ及び第２バリア層８０ｂの全面を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましい。第２層間絶縁膜４の膜厚が５００ｎｍ以上あれば、データ線６ａ及び走査線３ａ間における寄生容量は余り又は殆ど問題とならない。
【０１０７】
そして、半導体層１ａを活性化するために約１０００℃のアニール処理を２０分程度行った後、画像表示領域において、第２バリア層８０ｂに至る第４コンタクトホール５ｂを第２層間絶縁膜４に開孔する（図５参照）。同時に周辺領域において、遮光配線１１ｂに至る第６コンタクトホール５ｂ’をも第２層間絶縁膜４に開孔する（図６参照）。
【０１０８】
この工程（８）においては特に、第４コンタクトホール５ｂは、第２層間絶縁膜４の厚み（例えば、８００ｎｍ程度）だけエッチングすれば必要十分であるのに対し、第６コンタクトホール５ｂ’は、第２層間絶縁膜４と下層絶縁膜１２ａとの合計の厚み（例えば、８００ｎｍ＋２００ｎｍ程度）だけ、より深くエッチングする必要がある。従って、このように深度の相異なるコンタクトホールを同時にエッチングで開孔しようとすれば、浅い方の第４コンタクトホール５ｂが完全に開孔された後に、更に第６コンタクトホール５ｂ’が完全に開孔されるまで、第４コンタトホール５ｂにおけるエッチングが継続される。しかるに本実施形態では、第２バリア層８０ｂが第４コンタクトホール５ｂにおけるエッチングに対するストッパとして機能する。このため、その下方にある半導体層１ａへの突き抜けを防止できる。即ち、仮に第２バリア層８０ｂがなかったとすれば、第６コンタクトホール５ｂ’の開孔完了を待つ間に、第４コンタクトホール５ｂにおけるエッチングが進行して薄い半導体層１ａを突き抜ける危険性がある。このため、装置信頼性及び製造効率が低下して、コスト上昇を招くと共に、ドライエッチングを用いた小径の開孔エッチング制御が困難となり、画素ピッチの微細化が困難となる。これに対して、本実施形態では、第２バリア層８０ｂが第４コンタクトホール５ｂの開孔時にエッチングに対するストッパとなるので、このような問題は生じないのである。
【０１０９】
次に、図５及び図６の工程（９）に示すように、第２層間絶縁膜４の上に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【０１１０】
次に、画像表示領域において、フォトリソグラフィ工程、エッチング工程等によりデータ線６ａを形成し、同時に周辺領域において、定電位線６ｂを形成する。
【０１１１】
次に図５及び図６の工程（１０）に示すように、データ線６ａや定電位線６ｂ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましい。
【０１１２】
次に、画素電極９ａと第１バリア層８０ａとを電気接続するための第２コンタクトホール８ｂを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。また、テーパ状にするためにウェットエッチングを用いても良い。
【０１１３】
次に、第３層間絶縁膜７及び第２コンタクトホールから覗く第１バリア層８０ａの全面に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積し、その後、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１１４】
次に、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６が形成される。
【０１１５】
他方、図４に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び額縁としての第３遮光膜が、例えば金属クロムをスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。これらの第２遮光膜２３及び第３遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。尚、ＴＦＴアレイ基板１０上で、データ線６ａ、第１バリア層８０ａ、第１遮光膜１１ａ等で遮光領域を規定すれば、対向基板２０上の第２遮光膜２３を省くことができる。
【０１１６】
その後、対向基板２０の全面にスパッタリング等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２が形成される。
【０１１７】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材（後述する）により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１１８】
以上の結果、遮光配線１１ｂを定電位線６ｂに接続のために専用工程は必要とされないので、製造プロセス上有利であり、定電位に固定される第１遮光膜１１ａを有する液晶装置を、比較的少ない工程数で且つ比較的簡単な工程を用いて製造でき、低コスト化を促進できる。更に、工程（２）から工程（４）により窪み６１及び６２が形成された２層構造の下地絶縁膜１２を形成するので、局所的に薄膜化された下地絶縁膜１２（即ち、第３蓄積容量７０ｃの誘電体膜）の部分の膜厚は、エッチングではなく薄膜形成により制御されるので、非常に薄く且つ一定にできる。従って、最終的には品質が安定しており比較的大容量の第３蓄積容量７０ｃを形成できることになる。
【０１１９】
（電気光学装置の第２実施形態）
本発明による電気光学装置の第２実施形態である液晶装置の製造プロセスについて、その構成と共に図７を参照して説明する。図７は、第２実施形態の液晶装置の製造プロセスを図２のＡ−Ａ’断面に対応する断面について順を追って示す工程図である。尚、図７に示した第２実施形態において図５に示した第1実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図７においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１２０】
第２実施形態は、第１実施形態と比べて、工程（２）から（４）における窪み６１及び６２を持つ下地絶縁膜１２の形成工程が異なり、構成上も２層構造を持つ下地絶縁膜１２の構成が若干異なる。その他の構成及び製造プロセスについては第１実施形態の場合と同様である。
【０１２１】
即ち図７において先ず、第１実施形態における図７の工程（１）と同様の工程（１）が行われる。
【０１２２】
次に、図７の工程（２）に示すように、所定パターンの第１遮光膜１１ａ及び図示しない遮光配線１１ｂが形成されたＴＦＴアレイ基板１０上の全面に、下層絶縁膜１２ａ’を形成する。
【０１２３】
次に、図７の工程（３）に示すように、この下層絶縁膜１２ａ’上の全面に上層絶縁膜１２ｂ’を形成する。
【０１２４】
次に、図７の工程（４）に示すように、画像表示領域においては、上層絶縁膜１２ｂ’のうち第３蓄積容量７０ｃが形成される予定の領域を、フォトリソグラフィ及びエッチングにより局所的に開孔する。尚、これと同時に、図示しない周辺領域においては、定電位線６ｂと遮光配線１１ｂとの接続領域をエッチングにより局所的に開孔する。この際特に、上層絶縁膜１２ｂ’に対するエッチングレートが下層絶縁膜１２ａ’に対するエッチングレートよりも高いエッチングにより除去されるので、下層絶縁膜１２ａ’の膜厚を非常に薄くしてもエッチングが下層絶縁膜１２ａ’を突き抜ける事態を容易に回避し得る。この結果、下層絶縁膜１２ａ’と比べて殆ど同じか若干薄い膜厚にまで局所的に薄膜化された下地絶縁膜１２部分が第３蓄積容量７０ｃが形成される予定の領域及び接続領域に形成される。このように局所的に薄膜化された下地絶縁膜１２部分（即ち、第３蓄積容量７０ｃの誘電体膜）の膜厚は、エッチングではなく薄膜形成により支配されるので、非常に薄く且つ一定にできる。従って、最終的には品質が安定しており比較的大容量の第３蓄積容量７０ｃを形成できることになる。
【０１２５】
この場合特に、下層絶縁膜１２ａ’を誘電率の高い窒化シリコン膜から形成し、上層絶縁膜１２ｂ’をエッチングレートの高い酸化シリコン膜から形成すれば、窪み６１及び６２を容易に形成しつつ、第３蓄積容量７０ｃの誘電体部分の誘電率を高めることもなるので、非常に効率的に第３蓄積容量７０ｃを増大できる。
【０１２６】
次に、図７において、第１実施形態における図５の工程（５）から工程（１０）と同様の工程（５）から工程（１０）が行われる。
【０１２７】
以上の結果、第１実施形態と比べて、下地絶縁膜１２の内部積層構造のみが若干異なる電気光学装置が製造される。
【０１２８】
尚、上述した第１及び第２実施形態の製造プロセスでは、下地絶縁膜１２を下層絶縁膜と上層絶縁膜との２層構造から構成したが、単一の絶縁膜を形成した後、エッチングの時間管理により、第３蓄積容量７０ｃが形成される予定の領域及び接続領域をエッチングして、下地絶縁膜１２部分が所望の膜厚となるようにしてもよい。
【０１２９】
（電気光学装置の第３実施形態）
本発明による電気光学装置の第３実施形態である液晶装置の構成について、図８を参照して説明する。図８は、第１実施形態における図４の平面図のＡ−Ａ’断面に対応する第３実施形態の断面図である。尚、図８に示した第３実施形態において図４に示した第１実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。また、図８においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１３０】
図８において、第３実施形態では第１実施形態とは異なり、ＴＦＴアレイ基板１０’は、その上側表面が、データ線６ａ、走査線３ａ及び容量線３ｂに対向する部分が凹状に窪んで形成されている。この結果、ＴＦＴアレイ基板１０’上にこれらの配線や層間絶縁膜を介して形成される画素電極９ａ及び配向膜１６も平坦化されている。その他の構成については第１実施形態の場合と同様である。
【０１３１】
従って、第３実施形態によれば、データ線６ａに重ねて走査線３ａ、ＴＦＴ３０、容量線３ｂ等が形成される領域の他の領域に対する段差が低減される。このようにして画素の非開口領域の少なくとも一部分を埋め込むだけで画素電極９ａがほぼ平坦化され、当該平坦化の度合いに応じて液晶層５０のディスクリネーション（配向不良）を低減できる。この結果、第３実施形態によれば、より高品位の画像表示が可能となり、画素開口領域を広げることも可能となる。
【０１３２】
尚、このようなＴＦＴアレイ基板１０’は、例えば、第１実施形態の製造プロセスにおける工程（１）の前に、凹状の窪みを形成すべき領域にエッチングを施せばよい。
【０１３３】
上述のように第３実施形態では、基板を凹状に溝を形成した上に配線や素子部を形成して最終的に画素電極を平坦化しているが、第２層間絶縁膜４又は下地絶縁膜１２を凹状に窪めて形成しても同様の平坦化の効果が得られる。この場合、各層間絶縁膜を凹状に形成する方法としては、各層間絶縁膜を二層構造として、一層のみからなる薄い部分を凹状の窪み部分として二層の厚い部分を凹状の土手部分とするように薄膜形成及びエッチングを行なえばよい。或いは、各層間絶縁膜を単一層構造として、エッチングにより凹状の窪みを開孔するようにしてもよい。また、第３層間絶縁膜７をＴＦＴアレイ基板１０側から見て凹状に窪むように形成してもよい。即ち、第３層間絶縁膜７の上面をＣＭＰ（Chemical Mechanical Polishing）処理、スピンコート処理、リフロー法等により行ったり、有機ＳＯＧ（Spin On Glass)、無機ＳＯＧ、ポリイミド膜等を利用して平坦化すればよい。
【０１３４】
（電気光学装置の全体構成）
以上のように構成された各実施形態における液晶装置の全体構成を図９及び図１０を参照して説明する。尚、図９は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１０は、図９のＨ−Ｈ’断面図である。
【０１３５】
図９において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る画像表示領域の周辺を規定する額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画像表示領域の一方の辺に沿って配設されたデータ線駆動回路１０１から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路１０１の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとるための導通材１０６が設けられている。そして、図１０に示すように、図９に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。尚、本実施の形態によれば、対向基板２０上の第２遮光膜２３はＴＦＴアレイ基板１０の遮光領域よりも小さく形成することができる。また、液晶装置の用途により、第２遮光膜２３は容易に取り除くことができる。
【０１３６】
以上図１から図１０を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated Bonding)基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertically Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１３７】
以上説明した各実施形態における液晶装置は、カラー液晶プロジェクタに適用されるため、３枚の液晶装置がＲ（赤）Ｇ（緑）Ｂ（青）用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施形態における液晶装置を適用できる。更に、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１３８】
以上説明した各実施形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’に光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Anti Reflection)被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があったが、各実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’との間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、各実施形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１３９】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施形態は有効である。
【０１４０】
本発明の電気光学装置は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】電気光学装置の第１実施形態である液晶装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】第１実施形態の液晶装置におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】第１実施形態の液晶装置の周辺領域における遮光配線と定電位線との接続部を示す平面図である。
【図４】図２のＡ−Ａ’断面図である。
【図５】第１実施形態の液晶装置の製造プロセスを図２のＡ−Ａ’断面について順を追って示す工程図である。
【図６】第１実施形態の液晶装置の製造プロセスを図３のＢ−Ｂ’断面について順を追って示す工程図である。
【図７】第２実施形態の液晶装置の製造プロセスを図２のＡ−Ａ’断面に対応する断面について順を追って示す工程図である。
【図８】電気光学装置の第３実施形態である液晶装置の断面図である。
【図９】各実施形態の液晶装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１０】図１２のＨ−Ｈ’断面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１容量電極
２…絶縁薄膜
３ａ…走査線
３ｂ…容量線
４…第２層間絶縁膜
５ａ…第３コンタクトホール
５ａ’…第５コンタクトホール
５ｂ…第４コンタクトホール
５ｂ’…第６コンタクトホール
６ａ…データ線
６ｂ…定電位線
７…第３層間絶縁膜
８ａ…第１コンタクトホール
８ｂ…第２コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…第１遮光膜
１１ｂ…遮光配線
１２…下地絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
２３…第２遮光膜
３０…画素スイッチング用ＴＦＴ
５０…液晶層
５２…シール材
５３…第３遮光膜
６１、６２…窪み
７０…蓄積容量
７０ａ…第１蓄積容量
７０ｂ…第２蓄積容量
７０ｃ…第３蓄積容量
８０ａ…第１バリア層
８０ｂ…第２バリア層
８１…第１層間絶縁膜
１０１…データ線駆動回路
１０４…走査線駆動回路

Claims (16)

1. 基板に複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線に接続されたトランジスタと、前記トランジスタに接続された画素電極と蓄積容量とを有する電気光学装置であって、
   前記基板上には少なくとも前記トランジスタのチャネル領域と平面的に重なるように配置された遮光膜と、前記遮光膜上に形成された下地絶縁膜と、該下地絶縁膜上に形成された前記トランジスタのチャネル領域及び前記蓄積容量の第１容量電極となる半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された前記走査線及び前記蓄積容量の第２容量電極となる容量線と、前記半導体層に接続されるとともに前記第２容量電極上に第１層間絶縁膜を介して対向配置された第３容量電極を含む第１導電層と、前記遮光膜と同一層からなり前記第１容量電極に前記下地絶縁膜を介して対向配置された第４容量電極とを備えており、
   前記下地絶縁膜は、第１容量電極及び第４容量電極間の少なくとも一部が薄膜化されていることを特徴とする電気光学装置。
2. 前記第１導電層は、前記半導体層と前記画素電極との間に介在し、前記トランジスタのドレイン領域に第１コンタクトホールを介して接続されると共に前記画素電極に第２コンタクトホールを介して接続されることを特徴とする請求項１に記載の電気光学装置。
3. 前記半導体層と前記データ線との間に介在し、前記トランジスタのソース領域に第３コンタクトホールを介して接続されると共に前記データ線に第４コンタクトホールを介して接続された第２導電層を更に備えたことを特徴とする請求項２に記載の電気光学装置。
4. 前記第１導電層と前記第２導電層とは、同一膜からなることを特徴とする請求項３に記載の電気光学装置。
5. 前記遮光膜は導電性を有し、各画素が配置された画像表示領域の周囲に位置する接続領域において前記データ線と同一膜からなる定電位線に接続されていることを特徴とする請求項３又は４に記載の電気光学装置。
6. 前記第１導電層は、高融点金属を含むことを特徴とする請求項１から５のいずれか一項に記載の電気光学装置。
7. 前記第１導電層は、前記データ線よりも前記基板に近い側に配置されていることを特徴とする請求項１から６のいずれか一項に記載の電気光学装置。
8. 前記基板、前記下地絶縁膜並びに前記遮光膜及び前記画素電極間に介在する層間絶縁膜のうちの少なくとも一つは、各画素の非開口領域における少なくとも一部分が凹状に窪んで形成されることにより、前記画素電極の下地表面がほぼ平坦化されていることを特徴とする請求項１から７のいずれか一項に記載の電気光学装置。
9. 請求項１に記載の電気光学装置を製造する電気光学装置の製造方法であって、
   前記基板上に、少なくとも前記トランジスタのチャネル領域と平面的に重なるように前記遮光膜を形成すると同時に前記遮光膜と同一層から前記第１容量電極に前記下地絶縁膜を介して対向配置される位置に前記第４容量電極を形成する工程と、
   前記遮光膜上に、前記第１容量電極及び前記第４容量電極間の少なくとも一部が薄膜化されるように前記下地絶縁膜を形成する工程と、
   前記下地絶縁膜上に前記チャネル領域及び前記第１容量電極となるように前記半導体層を形成する工程と、
   前記半導体層上に前記ゲート絶縁膜を形成する工程と、
   前記ゲート絶縁膜上に前記走査線及び前記容量線を形成する工程と、
   前記半導体層に接続されるとともに前記第３容量電極を含むように前記第１導電層を形成する工程と
   を含むことを特徴とする電気光学装置の製造方法。
10. 請求項５に記載の電気光学装置を製造する電気光学装置の製造方法であって、
    前記基板上に前記遮光膜を形成する工程と、
    前記遮光膜上に前記第３蓄積容量が形成される予定の部分及び前記接続領域にある部分が局所的に薄膜化された前記下地絶縁膜を形成する工程と、
    前記下地絶縁膜上に前記半導体層を形成する工程と、
    前記半導体層上に前記ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に前記走査線及び前記容量線を形成する工程と、
    前記走査線及び前記容量線上に前記第１層間絶縁膜を形成する工程と、
    前記第１層間絶縁膜及び前記ゲート絶縁膜に対し前記第１及び第３コンタクトホールを開孔すると同時に前記接続領域における前記第１層間絶縁膜及び前記ゲート絶縁膜に対し少なくとも前記下地絶縁膜に至る第５コンタクトホールを開孔する工程と、
    前記第１コンタクトホールを介して前記ドレイン領域に接続されるように前記第１導電層を形成すると共に前記第３コンタクトホールを介して前記ソース領域に接続されるように前記第２導電層を形成する工程と、
    前記第１導電層及び第２導電層上に第２層間絶縁膜を形成する工程と、
    前記第２層間絶縁膜に対し前記第４コンタクトホールを開孔すると同時に前記接続領域における少なくとも前記第２層間絶縁膜に対し前記遮光膜に至る第６コンタクトホールを開孔する工程と、
    前記第２層間絶縁膜上に前記第４コンタクトホールを介して前記第２導電層に接続されるように前記データ線を形成すると共に前記第６コンタクトホールを介して前記遮光膜に接続されるように前記定電位線を形成する工程と、
    前記データ線及び前記定電位線上に第３層間絶縁膜を形成する工程と、
    前記第２層間絶縁膜及び第３層間絶縁膜に対し前記第２コンタクトホールを開孔する工程と、
    前記第２コンタクトホールを介して前記第１導電層に接続されるように前記画素電極を形成する工程と
    を含むことを特徴とする電気光学装置の製造方法。
11. 前記下地絶縁膜を形成する工程は、
    前記基板上に一の絶縁膜を形成する工程と、
    該一の絶縁膜のうち前記第３蓄積容量が形成される予定の領域及び前記接続領域にある部分をエッチングにより除去する工程と、
    前記エッチングにより除去する工程後に、前記一の絶縁膜上に他の絶縁膜を形成する工程と
    を含むことを特徴とする請求項１０に記載の電気光学装置の製造方法。
12. 前記下地絶縁膜を形成する工程は、
    前記基板上に一の絶縁膜を形成する工程と、
    該一の絶縁膜上に他の絶縁膜を形成する工程と、
    該他の絶縁膜のうち前記第３蓄積容量が形成される予定の領域及び前記接続領域にある部分を除去する工程と
    を含むことを特徴とする請求項１０に記載の電気光学装置の製造方法。
13. 前記一の絶縁膜は、前記他の絶縁膜よりも誘電率が高いことを特徴とする請求項１２に記載の電気光学装置の製造方法。
14. 前記一の絶縁膜は、窒化シリコン膜であることを特徴とする請求項１３に記載の電気光学装置の製造方法。
15. 前記他の絶縁膜は酸化シリコン膜であることを特徴とする請求項１３又は１４に記載の電気光学装置の製造方法。
16. 前記他の絶縁膜を除去する工程では、時間管理により、所望の膜厚となるように除去することを特徴とする請求項１２乃至１５のいずれか一項に記載の電気光学装置の製造方法。

Images