[go: up one dir, main page]

KR100695303B1 - 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법 - Google Patents

제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100695303B1
KR100695303B1 KR1020000064396A KR20000064396A KR100695303B1 KR 100695303 B1 KR100695303 B1 KR 100695303B1 KR 1020000064396 A KR1020000064396 A KR 1020000064396A KR 20000064396 A KR20000064396 A KR 20000064396A KR 100695303 B1 KR100695303 B1 KR 100695303B1
Authority
KR
South Korea
Prior art keywords
signal
gate
wiring
pad
contact hole
Prior art date
Application number
KR1020000064396A
Other languages
English (en)
Other versions
KR20020034283A (ko
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19696469&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100695303(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority to KR1020000064396A priority Critical patent/KR100695303B1/ko
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to TW090101915A priority patent/TW521224B/zh
Priority to US09/964,639 priority patent/US6888585B2/en
Priority to JP2001334576A priority patent/JP2002214638A/ja
Publication of KR20020034283A publication Critical patent/KR20020034283A/ko
Priority to US10/999,986 priority patent/US7081939B2/en
Priority to US11/483,487 priority patent/US7583328B2/en
Publication of KR100695303B1 publication Critical patent/KR100695303B1/ko
Application granted granted Critical
Priority to JP2008083064A priority patent/JP2008186025A/ja
Priority to JP2011138501A priority patent/JP5325938B2/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시 장치 및 그 제조 방법에 관한 것으로, 배선 오픈을 방지하기 위하여, 신호 배선을 드러내는 접촉 구멍을 형성할 때, 신호 배선과 경계를 이루는 측변의 길이가 신호 배선의 폭보다 크게 되도록 접촉 구멍을 형성한다. 본 발명에 따른 제어 신호부에서는, 기판 위에 신호 배선이 형성되어 있고, 절연막이 신호 배선을 덮고 있으며, 신호 배선을 드러내도록 형성되되, 신호 배선과 경계를 이루는 측변의 길이가 신호 배선의 폭보다 크게 되도록 형성되는 접촉 구멍이 형성되어 있으며, 신호 배선 보조 패드가 이러한 접촉 구멍을 통하여 드러난 신호 배선에 연결되어 있다.
배선 오픈, 언더 컷, 알루미늄층, 신호 배선, 정전기, 전압 강하, 접촉 구멍

Description

제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시 장치 및 그 제조 방법{CONTROL SIGNAL PART AND FABRICATING METHOD THEREOF AND LIQUID CRYSTAL DISPLAY INCLUDING THE CONTROL SIGNAL PART AND FABRICATING METHOD THEREOF}
도 1은 본 발명의 제1 실시예에 따른 신호 배선의 평면도이고,
도 2 및 도 3은 도 1에 보인 절단선Ⅱ-Ⅱ' 및 Ⅲ-Ⅲ'에 따른 신호 배선의 단면도이고,
도 4a 및 도 4b는 신호 배선의 다른 평면도이고,
도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치의 개략도이고,
도 6 및 도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치의 평면도로서,
도 6은 도 5에 보인 액정 표시 장치에서의 화소부 및 패드부의 단면도이며,
도 7은 도 5에 보인 액정 표시 장치에서의 제어 신호부의 단면도이고,
도 8은 도 6에 보인 절단선 Ⅷ-Ⅷ'에 따른 화소부 및 패드부의 개략적인 단면도이며,
도 9는 도 7에 보인 절단선 Ⅸ-Ⅸ'에 따른 제어 신호부의 개략적인 단면도이고,
도 10a 내지 도 14d는 본 발명의 제3 실시예에 따른 액정 표시 장치의 제조 공정도이고,
도 15 및 도 16은 본 발명의 제4 실시예에 따른 액정 표시 장치의 평면도로서,
도 15는 도 5에 보인 액정 표시 장치에서의 화소부 및 패드부의 단면도이며,
도 16은 도 5에 보인 액정 표시 장치에서의 제어 신호부의 단면도이고,
도 17 및 도 18은 도 15에 보인 절단선 ⅩⅦ-ⅩⅦ'에 따른 화소부 및 패드부의 개략적인 단면도이며,
도 19는 도 15에 보인 절단선 ⅩⅨ-ⅩⅨ'에 따른 제어 신호부의 개략적인 단면도이고,
도 20a 내지 도 27e는 본 발명의 제4 실시예에 따른 액정 표시 장치의 제조 공정도이다.
본 발명은 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층을 포함하고 있으며, 두 기판에 형성된 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열 시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 박막 트랜지스터 액정 표시 장치이다.
박막 트랜지스터가 형성되는 기판(이하, "박막 트랜지스터 기판"이라 함)의 중앙에는 화면이 표시되는 표시 영역이 위치한다.
표시 영역에는 다수의 게이트선 및 데이터선이 교차하여 정의된 다수의 화소 영역이 매트릭스 형상으로 배열되어 있다. 각각의 화소 영역에는 게이트선과 데이터선에 전기적으로 연결되는 박막 트랜지스터와 화소 전극이 형성되어 있으며, 박막 트랜지스터는 게이트선을 통하여 전달되는 게이트 신호에 따라 데이터선을 통하여 전달되는 데이터 신호를 제어하여 화소 전극으로 내보낸다.
표시 영역의 밖에는 게이트선과 데이터선에 각각 연결되어 있는 다수의 게이트 패드 및 데이터 패드가 형성되어 있으며, 이 패드들은 외부 구동 집적 회로와 직접 연결되어, 외부 구동 직접 회로로부터 게이트 신호 및 데이터 신호를 인가 받아 게이트선과 데이터선에 전달한다.
게이트 신호 및 데이터 신호를 전달하기 위하여 게이트용 인쇄 회로 기판 및 데이터용 인쇄 회로 기판이 박막 트랜지스터 기판에 연결된다. 이 때, 박막 트랜지스터 기판과 데이터용 인쇄 회로 기판 사이에는 전기적인 신호를 데이터 신호로 변환하여 데이터선에 출력하는 데이터 구동 집적 회로가 실장되어 있는 데이터 신호 전송용 필름이 연결되어 있다. 또한, 박막 트랜지스터 기판과 게이트용 인쇄 회로 기판 사이에는 전기적인 신호를 게이트 신호로 변환하여 게이트선에 출력하는 게이트 구동 집적 회로가 실장되어 있는 게이트 신호 전송용 필름이 연결되어 있다.
이 때, 게이트용 인쇄 회로 기판을 사용하지 않고 데이터용 인쇄 회로 기판에서 게이트 신호를 제어하는 게이트 제어 신호를 출력하고, 이러한 신호를 박막 트랜지스터 기판을 통하여 게이트 신호 전송용 필름 위의 게이트 구동 직접 회로에 전달하여 게이트 구동 신호를 제어할 수 있다.
게이트 제어 신호는 게이트 구동 직접 회로가 출력하는 게이트 온 전압(Von)과 게이트 오프 전압(Voff) 및 박막 트랜지스터 기판 내의 데이터 전압 차이에 대한 기준이 되는 공통 전압(Vcom)을 포함하는 각종 제어 신호를 포함하고 있다.
이러한 게이트 제어 신호를 전송하기 위한 제어 신호 배선들은 고속 동작을 위하여 저저항 도전 물질로 형성된다. 통상적인 경우, 저저항 특성을 가지는 알루미늄이 저저항 배선 물질로 사용된다. 그러나, 알루미늄은 물리적 및 화학적 특성이 불안정하여 알루미늄보다는 상대적으로 고저항 특성이 있는 타금속 물질과 이중층 혹은 삼중층 구조로 하여 저저항 배선에 이용된다.
그런데, 투명한 도전 물질인 ITO(indium tin oxide)를 사용하여 화소 전극을 형성하거나 패드부의 신뢰성을 확보하는 경우에, 알루미늄 계열의 금속과 ITO의 접촉 특성이 좋지 않아 접촉부에서의 알루미늄층을 제거한다.
제어 신호부의 제어 신호 배선의 구조는 다음 공정들을 통하여 형성된다.
기판 위에 금속층과 알루미늄층을 증착한 후, 사진식각하여 이중층 구조의 신호 배선을 형성하고, 그 상부를 절연막으로 덮는다. 이어, 절연막에 접촉 구멍을 형성하고, 접촉 구멍을 통하여 드러난 신호 배선의 알루미늄층 부분을 식각하여 제거한다. 이어, 보호막 위에 접촉 구멍을 통하여 드러난 금속층 부분에 접촉되는 신호 배선 보조 패드를 형성한다. 이 때, 알루미늄층의 드러난 부분을 완전히 제거하는 과정에서 알루미늄층이 절연막 안쪽으로 더 식각되는 언더컷 영역이 발생한다.
한 편, 액정 표시 장치에 강한 정전기가 발생되면, 이 정전기는 기판내에 다른 부분보다 상대적으로 매우 큰 캐패시터를 가지는 두 제어 신호 배선 특히, 게이트 오프 전압 배선과 공통 전압 배선에 축적된다. 그 후, 정전기 방출 과정에서 게이트 오프 전압 배선과 공통 전압 배선에 축적된 전하를 방출시키게 되는데, 이 때, 이들 배선을 따라서 정전기 방출에 따른 서지(surge) 전류가 흐르게 되고, 그에 따른 줄열(Joule Heating)이 발생한다.
특히, 언더컷 영역에서는 다른 부분과는 달리 전압 강하가 집중되는데, 이는 언더컷 영역에서의 금속층의 상부에 정전기를 받아주는 알루미늄층 또는 다른 도전층이 존재하지 않기 때문이다. 그래서, 이러한 언더컷 영역에서 전압 강하가 집중되고, 그에 따라 줄열이 크게 발생되는데, 이 줄열이 커지게 되면, 금속층을 녹여서 배선 오픈을 유발한다.
본 발명이 이루고자 하는 기술적 과제는 정전기 방출에 의하여 야기되는 배 선 오픈을 방지하는 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시 장치 및 그 제조 방법을 제공하고자 한다.
이러한 과제를 해결하기 위하여 본 발명에서는, 배선을 드러내는 접촉 구멍을 형성할 때, 접촉 구멍의 배선과 경계를 이루는 측변의 길이가 접촉 구멍의 폭보다 크게 되도록 형성한다.
상세하게 본 발명에 따른 신호 제어부에서는, 기판 위에 신호 배선이 형성되어 있고, 절연막이 신호 배선을 덮고 있으며, 신호 배선을 드러내되, 측변의 길이가 폭보다 크게 되도록 패터닝된 접촉 구멍이 형성되어 있으며, 신호 배선 보조 패드가 접촉 구멍을 통하여 드러난 신호 배선과 연결되어 있다. 여기서, 접촉 구멍의 측변은 접촉 구멍의 폭 방향에 대하여 경사진 형상을 가질 수 있는데, 접촉 구멍의 측변은 신호 배선의 길이 방향을 향하여 돌출되어 있는 돌출 형상을 가질 수 있다. 이 때의 돌출 형상의 적어도 한 변은 상기 신호 배선에 중첩될 수 있다.
신호 배선은 이중층 구조로 형성되어 있고, 접촉 구멍은 상기 절연막 및 신호 배선의 상부 금속층에 형성될 수 있으며, 신호 배선의 상부 금속층은 알루미늄 계열로 형성될 수 있다.
또한, 본 발명에 따른 제어 신호부에서는, 기판 위에 다수개의 신호 배선이 형성되어 있고, 절연막이 신호 배선 각각을 덮고 있으며, 신호 배선 각각을 드러내되, 측변의 길이가 폭보다 크게 되도록 패터닝되는 다수개의 접촉 구멍이 형성되어 있고, 접촉 구멍 각각을 통하여 드러난 신호 배선 각각과 연결되는 다수개의 신호 배선 보조 패드가 형성되어 있다.
이 때, 다수개의 신호 배선에 일대일로 대응되는 다수개의 신호 리드를 가지는 신호 전송용 필름을 더 포함할 수 있다. 신호 전송용 필름에는 다수개의 신호 리드 중 고전압 신호를 전송하는 제1 신호 리드 및 저전압 신호를 전송하는 제2 신호 리드의 사이에 더미 리드가 형성될 수 있는데, 더미 리드는 제1 신호 리드와 동일한 전압이 인가될 수 있고, 수 ~ 수십 ㎛의 두께를 가질 수 있다.
또한, 기판에는 더미 리드에 대응하는 더미 배선이 형성될 수 있는데, 더미 배선은 신호 배선보다 산화 경향이 작은 특성을 가지는 도전 물질로 형성되는 것이 바람직하다.
또 한, 본 발명에 따른 액정 표시 장치에서는, 기판 위에 형성되는 게이트 전극 및 게이트선을 포함하는 게이트 배선 및 다수개의 신호 배선이 형성되어 있고, 게이트 절연막이 게이트 배선 및 다수개의 신호 배선을 덮고 있으며, 게이트 절연막 위에 형성되는 박막 트랜지스터용 반도체 패턴이 형성되어 있다. 그리고, 게이트선에 절연되게 교차하는 데이터선, 데이터선에서 연장되어 반도체 패턴에 접촉되는 소스 전극, 소스 전극에 대응되어 반도체패턴에 접촉되는 드레인 전극을 포함하는 데이터 배선이 형성되어 있고, 보호막이 데이터 배선과 반도체 패턴을 덮고 있으며, 드레인 전극을 드러내는 제1 접촉 구멍과 신호 배선 각각을 드러내되, 측변의 길이가 폭보다 크게 되도록 패터닝되는 다수개의 제2 접촉 구멍이 형성되어 있으며, 드레인 전극에 연결되는 화소 전극 및 신호 배선에 연결되는 다수개의 신호 배선 보조 패드가 형성되어 있다.
여기서, 게이트 배선 및 신호 배선은 알루미늄층을 포함하는 이중층 구조의 금속층으로 형성될 수 있고, 제2 접촉 구멍은 게이트 절연막, 보호막, 신호 배선의 알루미늄층에 형성될 수 있다. 다수개의 신호 배선에 일대일로 대응되는 다수개의 신호 리드를 가지는 신호 전송용 필름을 더 포함할 수 있다. 신호 전송용 필름에는 다수개의 신호 리드 중 고전압 신호를 전송하는 제1 신호 리드 및 저전압 신호를 전송하는 제2 신호 리드의 사이에 더미 리드가 형성될 수 있으며, 더미 리드는 제1 신호 리드와 동일한 전압이 인가된다. 더미 리드는 수 ~ 수십 ㎛의 두께를 가질수 있으며, 기판에 더미 리드에 대응하는 더미 배선이 형성될 수 있다. 더미 배선은 상기 신호 배선보다 산화 경향이 작은 특성을 가지는 도전 물질로 형성될 수 있다. 그리고, 게이트 배선은 게이트선에 연결되는 게이트 패드를 더 포함하고, 데이터 배선은 상기 데이터선에 연결되는 데이터 패드를 더 포함하고, 게이트 패드를 드러내는 제3 접촉 구멍 및 데이터 패드를 드러내는 제4 접촉 구멍이 형성되고, 제3 접촉 구멍을 통하여 게이트 패드를 덮는 게이트 보조 패드, 제4 접촉 구멍을 통하여 데이터 패드를 덮는 데이터 보조 패드를 더 포함할 수 있다. 이 때, 제3 접촉 구멍은 측변의 길이가 폭보다 크게 되도록 패터닝되고, 제4 접촉 구멍은 측변의 길이가 폭보다 크게 되도록 패터닝될 수 있다.
또한, 기판에 형성되는 공통 전압용 패드, 공통 전압용 패드를 게이트 절연막 및 상기 보호막 중 적어도 하나의 절연막이 덮고, 절연막에 공통 전압용 패드를 드러내되, 측변의 길이가 폭보다 크게 되도록 패터닝되는 접촉 구멍, 접촉 구멍을 통하여 공통 전압용 패드에 연결되는 공통 전압용 보조 패드를 더 포함할 수 있다.
이 때, 공통 전압용 보조 패드에 연결되는 공통 전극이 형성되어 있는 상부 기판을 더 포함할 수 있다.
본 발명에 따른 액정 표시 장치에서는, 기판 위에 게이트 전극 및 게이트선을 포함하는 게이트 배선 및 신호 배선을 형성하고, 게이트 배선 및 신호배선을 덮는 게이트 절연막을 형성하고, 게이트 절연막 위에 반도체 패턴을 형성한다. 이어, 게이트선에 교차하는 데이터선, 반도체의 일부분에 접촉되는 소스 전극, 소스 전극에 대응되어 반도체층의 다른 부분에 접촉되는 드레인 전극을 포함하는 데이터 배선을 형성하고, 데이터 배선 및 반도체 패턴을 덮는 보호막을 형성하고, 드레인 전극을 드러내는 제1 접촉 구멍 및 신호 배선을 드러내는 제2 접촉 구멍을 형성한다. 이어, 제1 및 제2 접촉 구멍을 통하여 드레인 전극에 연결되는 화소 전극 및 신호 배선에 연결되는 신호 배선 보조 패드를 형성한다.
여기서, 제2 접촉 구멍은 신호 배선을 드러내되, 측변의 길이가 폭보다 크게 되도록 패터닝할 수 있다. 신호 배선은 알루미늄을 포함하는 이중층 구조로 형성하고, 제2 접촉 구멍은 신호 배선을 덮는 게이트 절연막 및 보호막을 사진 식각 공정에 의하여 건식 식각하여 알루미늄층을 드러내고, 알루미늄층의 드러난 부분을 알루미늄 식각액을 사용하여 습식식각하여 형성할 수 있다.
게이트 배선은 게이트선에 연결되는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되는 데이터 패드를 더 포함하며, 제1 및 제2 접촉 구멍 형성시에 게이트 패드를 드러내는 제3 접촉 구멍 및 데이터 패드를 드러내는 제4 접촉 구멍을 각각 형성하고, 드레인 전극 및 신호 배선 보조 패드 형성시에, 게이트 패 드 및 데이터 패드를 덮는 게이트 보조 패드 및 데이터 보조 패드를 형성할 수 있다.
또한, 제3 접촉 구멍은 측변의 길이가 폭보다 크게 되도록 형성하고, 제4 접촉 구멍은 측변의 길이가 폭보다 크게 되도록 형성할 수 있다.
여기서, 반도체 패턴 및 데이터 배선은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성할 수 있는데, 감광막 패턴은 데이터 배선의 상부에서 제1 두께를 가지는 제1 부분 및 소스 전극과 드레인 전극 사이의 상부에서 제1 두께보다 얇은 제2 두께를 가지는 제2 부분으로 형성될 수 있다.
반도체 패턴 및 상기 데이터 배선의 형성은, 게이트 절연막 위에 반도체층 및 도전층을 증착한 후, 감광막 패턴을 형성하고, 감광막 패턴을 마스크로 도전층을 식각하여 반도체층의 일부를 드러낸다. 이어, 반도체층의 드러난 부분 및 감광막 패턴의 제2 부분을 제거하여 제거하여 반도체 패턴을 완성하고, 소스 전극과 드레인 전극 사이에 도전층의 일부를 드러내고, 도전층의 드러난 부분을 제거하여 데이터 배선을 완성하고, 감광막 패턴의 제1 부분을 제거한다. 감광막 패턴은 제1 영역, 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광 마스크를 이용하여 형성할 수 있다.
그러면, 도면을 참고로 하여 본 발명에 대하여 설명한다.
도 1은 본 발명의 제1 실시예에 따른 제어 신호부에서의 신호 배선의 평면 도이고, 도 2 및 도 3은 도 1에 보인 절단선 Ⅱ-Ⅱ' 및 Ⅲ-Ⅲ'에 따른 신호 배선의 단면도이다.
기판(10) 위에 500∼1500Å의 크롬층(201)과 2500∼3500Å의 알루미늄층(202)의 이중층 구조를 가지는 신호 배선(220)이 형성되어 있다.
이러한 이중층 구조의 신호 배선(220)을 제1 절연막(30)과 제2 절연막(70)이 덮고 있으며, 제1 및 제2 절연막(30, 70)과 신호 배선(220)의 알루미늄층(202)에는 크롬층(201)을 드러내는 접촉 구멍(270)이 형성되어 있다.
접촉 구멍(270)은 신호 배선(220)의 형상을 따라 형성되되, 측변(L)의 길이가 폭(W)보다 크게 되도록 형성한다. 그 일예가 도 1에 제시되어 있는데, 접촉 구멍(270)의 측변(L)은 접촉 구멍(270)의 폭(W) 방향에 대하여 경사진 형상을 가지고 있는데, 이 경우, 접촉 구멍(270)의 측변(L)이 접촉 구멍(270)의 폭(w) 방향에 수직으로 지나서, 접촉 구멍(270)의 측변(L)의 길이가 접촉 구멍(270)의 폭과 같아지는 경우보다 신호 배선(220)과 경계를 이루는 부분인 측변(L)의 길이를 길게 할 수 있다.
신호 배선(220)과 경계를 이루는 측변(L)의 길이를 길게 하기 위하여 접촉 구멍(270)의 측변(L)은 돌출 형상을 가질 수 있다. 이 때, 돌출 형상의 적어도 한 변이 신호 배선(220)과 중첩되는 것이 바람직하다.
접촉 구멍의 돌출 형상은 도 4a 및 도 4b에 도시한 바와 같이, 신호 배선(220)의 상부 또는 중앙부에 위치하도록 형성할 수 있다.
신호 배선(220)을 드러내는 접촉 구멍(270)은 신호 배선(220)을 덮고 있는 제1 및 제2 절연막(30, 70)을 마스크를 사용하는 사진 식각 공정에 의하여 건식 식각하여 알미늄층(202)을 드러낸 후, 알루미늄층(202)의 드러난 부분을 습식 식각하 여 형성한다. 이 때, 알루미늄층(202)의 드러난 부분을 충분히 제거하도록 습식 식각 작업을 진행하는데, 이 과정에서 알루미늄층(202)이 절연막(30, 70) 안쪽으로 더 식각되어 도면에 보인 바와 같이, 언더컷 영역(200)이 발생될 수 있다.
이후, 제2 절연막(70) 위에 접촉 구멍(270)을 통하여 드러난 신호 배선(220)의 상부 금속층인 크롬층(201)을 덮는 제어 신호 보조 패드(280)를 형성한다. 제어 신호 보조 패드(280)는 ITO 또는 IZO와 같은 투명 도전 물질로 형성될 수 있다.
이러한 제어 신호부의 신호 배선(220)은 신호 전송용 필름의 신호 리드에 부착되어 신호 전송용 필름과의 신호 전송 작동을 진행한다.
한 편, 액정 표시 패널에 강한 정전기가 발생되면, 이 정전기는 기판 내의 다른 부분보다 상대적으로 매우 큰 캐패시터를 가지고 있는 두 제어 신호 배선 특히, 게이트 오프 전압을 전송하는 신호 배선과 공통 전압을 전송하는 신호 배선에 축적된다. 그 후, 정전기 방출 과정에서 이 배선들에 축적된 전하를 방출시키게 되는데, 이 때, 이들 신호 배선을 따라서 정전기 방출에 따른 서지(surge) 전류가 흐르게 되고, 그에 따른 줄열이 발생한다.
특히, 언더컷 영역(200)에서의 신호 배선(220)의 크롬층(201) 부분은 상부에 정전기를 받아주는 도전 물질층 특히, 저저항 금속인 알루미늄층(202)이 존재하지 않기 때문에 전압 강하가 크게 일어나고, 전압 강하에 비례하여 줄열이 크게 발생한다. 그러나, 본 발명에서의 언더컷 영역(200)에서는, 접촉 구멍(270)을 신호 배선(220)과 경계를 이루는 부분인 측변(L)의 길이를 연장시키도록 패터닝함으로써 크롬층(201)과 알루미늄층(202)과의 경계선을 길게 연장시켰기 때문에, 알루미늄층(202)에서 크롬층(201)으로 정전기를 방출하는 과정에서 일어나는 전압 강하의 크기를 줄일수 있다. 따라서, 이 부분에서 발생되는 줄열의 크기를 줄일 수 있어서, 신호 배선의 오픈 현상을 방지할 수 있다.
줄열은 다음 식에 의하여 계산될 수 있다.
줄열 ∝ i2RT
(이 때, R=D/L 이고, D는 전하의 이동에 대한 수직 거리, 즉, 언더컷 영역에서의 크롬층의 나비를 나타내고, L는 전하의 이동에 대한 수평 거리, 즉, 언더컷 영역에서의 크롬층과 알루미늄층의 경계선의 길이 즉, 접촉 구멍의 측변 길이를 나타낸다.)
본 발명의 실시예에 따른 신호 배선에서는, 언더컷 영역(200)에서의 크롬층과 알루미늄층의 경계선의 길이를 연장하였기 때문에 서지 전류가 이동하는데 장애가 되는 금속층의 저항을 줄이고, 그에 따라 줄열을 감소시킬 수 있다.
예를 들어, 신호 배선의 폭이 23㎛인 경우에, 도 1에 보인 바와 같이, 접촉 구멍(270)의 측변(L)을 신호 배선의 폭 방향에 대하여 경사진 형상을 가지도록 개선하여 그 측변(L)의 길이(W)를 230㎛으로 연장하였다면, 접촉 구멍의 측변(L)이 신호 배선의 폭 방향과 동일하게 되도록 형성한 경우보다 크롬층(201)에서 발생하는 단위 길이 당 줄열을 최소 1/10로 감소시킬 수 있는 것이다.
상술된 본 발명의 실시예에서는, 신호 배선(220)보다 크게 형성된 접촉 구멍(270)을 예로 하였지만, 접촉 구멍(270)을 신호 배선(220)보다 작게 형성된 경우 즉, 접촉 구멍(270)을 신호 배선(220)의 내부 영역에 위치하도록 형성된 경우에도 본 발명은 적용이 가능하다. 또한, 본 발명의 실시예에 따른 제어 신호부의 구조에서, 접촉 구멍의 형상은 제시된 실시예에 국한되지 않고, 신호 배선과 경계를 이루는 측변의 길이가 신호 배선의 폭보다 크게 하는 조건에서 다양하게 변용이 가능하다.
그러면, 이러한 신호 배선을 가지는 제어 신호부를 포함하는 액정 표시 장치에 대하여 다음 도면들을 참조하여 자세히 설명한다.
도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치의 개략도이다.
기판(10) 위에 가로 방향으로 다수의 게이트선(22)이 형성되어 있고, 게이트선(22)과 절연되어 교차하며 세로 방향으로 다수의 데이터선(62)이 형성되어 있다.
게이트선(22)과 데이터선(62)이 교차하여 정의된 다수의 화소 영역(P)이 매트릭스 형상으로 배열되어 있으며, 이러한 다수의 화소 영역(P)이 모여 화상을 표시하는 표시 화면(D)을 이룬다. 각각의 화소 영역(P)에는 게이트선(22) 및 데이터선(62)과 연결되어 있는 박막 트랜지스터(TFT)가 형성되어 있고, 박막 트랜지스터(TFT)와 연결되어 있는 화소 전극(PE)도 형성되어 있다. 표시 영역(D) 바깥쪽(빗금친 부분)에는 블랙 매트릭스(11)가 형성되어 있어 표시 영역(D) 밖으로 누설되는 빛을 차단하고 있다.
기판(10)의 상부에는 액정 표시 장치를 구동하기 위한 게이트용 및 데이터용 전기 신호를 출력하는 인쇄 회로 기판(100)이 위치하고 있으며, 기판(10)과 인쇄 회로 기판(100)은 데이터 신호 전송용 필름(300)을 통하여 서로 전기적으로 연결되어 있다.
데이터 신호 전송용 필름(300)에는 영상 신호를 출력하는 데이터 구동 집적 회로(350)가 실장되어 있으며, 데이터 구동 집적 회로(350)로부터 데이터선(62)에 영상 신호를 전달하는 다수의 데이터 신호용 리드(310)가 형성되어 있다. 이 때, 데이터 신호용 리드(310)와 데이터선(62)은 접촉부(c2)를 통하여 서로 연결된다.
기판(10)의 좌측부에는 다수의 게이트 신호 전송용 필름(400)이 기판(10)에 전기적으로 연결되어 있으며, 게이트 신호 전송용 필름(400)에는 게이트 신호를 출력하는 게이트 구동 집적 회로(450)가 실장되어 있으며, 게이트 구동 집적 회로(450)로부터 게이트선(22)에 게이트 신호를 전달하는 게이트 신호용 리드(420)가 형성되어 있다. 이 때, 게이트 신호용 리드(410)와 게이트선(22)은 접촉부(c1)를 통하여 서로 연결된다.
표시 영역(D) 밖에는 게이트 신호 제어용 신호 배선(220)이 형성되어 있으며, 게이트 신호 제어용 신호 배선(220)은 접촉부(c3, c4)를 통하여 데이터 신호 전송용 필름(300)의 게이트 신호 제어용 신호 리드(320) 및 게이트 신호 전송용 필름(400)의 게이트 신호 제어용 신호 리드(420)에 연결되어 있다.
여기서, 접촉부(c3, c4)를 통하여 상부 게이트 및 데이터 신호 전송용 필름(300, 400)의 게이트 신호 제어용 신호 리드(320, 420)에 연결되는 기판(10)의 신호 제어용 신호 배선(220)은 도 1 내지 도 3에 보인 바와 같은 배선의 구조를 가질 수 있다. 즉, 기판(10) 위에 신호 배선(220)이 형성되고, 그 상부를 절연막이 덮고, 절연막에 신호 배선(220)을 드러내는 접촉 구멍(270)을 형성되어 있는데, 이 접촉 구멍(270)은 측변(L)의 길이가 폭(W)보다 크게 되어 있다. 그리고, 이러한 접촉 구멍(270)을 통하여 신호 배선(220)과 연결되는 보조 패드가 형성된다.
이러한 배선부의 구조는 하부 기판(10)과 컬러 필터 및 공통 전극 등이 형성되어 있는 상부 기판(도면 미표시)의 접촉부에도 적용될 수 있다. 즉, 상부 기판과 하부 기판이 서로 부착되는 액정 표시 장치에서, 상부 기판의 공통 전극에 공통 전압 신호를 보내기 위하여 하부 기판(10)에 형성되는 공통 전압용 배선 부분의 구조에도 적용할 수 있다.
이 경우, 하부 기판(10)의 공통 전압용 배선은 도 1 내지 도 3에 보인 바와 같은 배선의 구조를 가질 수 있다. 즉, 기판(10) 위에 상부 기판과 접촉될 공통 전압용 패드가 형성되고, 그 상부를 절연막이 덮고, 절연막에 공통 전압용 패드를 드러내는 접촉 구멍이 형성되어 있는데, 이 접촉 구멍은 측변의 길이가 폭보다 크게 되어 있다. 그리고, 이러한 접촉 구멍을 통하여 공통 전압용 패드와 연결되는 보조 패드가 형성되어 있다. 이러한 공통 전압용 패드에 상부 기판의 공통 전극을 접촉시키면 된다.
한 편, 이러한 구조의 액정 표시 장치에서, 인쇄 회로 기판(100)에서 출력된 게이트 신호 제어용 신호는 도면의 화살표 방향에서와 같이 데이터 신호 전송용 필름(300)의 게이트 신호 제어용 신호 리드(320)를 통하여 박막 트랜지스터 기판(10)의 게이트 신호 제어용 신호 배선(220)으로 전달되고 게이트 신호 전송용 필름(400)의 게이트 신호 제어용 신호 리드(420)를 통하여 게이트 구동 집적 회로(450)로 입력된다.
그리고, 게이트 신호 제어용 신호에 의하여 게이트 구동 집적 회로(450)에서는 게이트 신호를 게이트 신호용 리드(410)를 통하여 기판(10)의 게이트선(21)으로 출력한다.
한편, 데이터 신호 전송용 필름(300) 외에 인쇄 회로 기판(100)과 기판(10)을 연결하는 신호 전송용 필름이 별도로 형성할 수 있다.
도 6 및 도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치의 평면도로서, 도 6은 도 5에서 P 부분의 화소부 및 접촉부(c1, c2)를 확대하여 나타낸 것이고, 도 7은 도 5에서 제어 신호부의 접촉부(c4)를 확대하여 나타낸 것이다. 도 8은 도 6에서의 절단선 Ⅷ-Ⅷ'에 따른 단면 구조를 나타낸 것이고, 도 9는 도 7에서의 절단선 Ⅸ-Ⅸ'에 따른 단면 구조를 나타낸 것이다.
제어 신호부의 접촉부(c3)에서의 배선의 구조는 접촉부(c4)에서의 배선의 구조와 동일하므로, 이에 대한 설명은 생략한다.
절연 기판(10) 위에 크롬 계열 또는 몰리브덴 계열 등의 도전 물질로 이루어진 500∼1000Å 두께의 하부 금속층(201) 위에 저저항 특성이 있는 알루미늄 계열로 이루어진 1500∼2500Å 두께의 상부 금속층(202)으로 구성된 이중층 구조의 게이트 배선(22, 24, 26) 및 게이트 신호 제어용 신호 배선(223, 224, 225)이 형성되어 있다. 이 때, 게이트 배선(22. 24. 26) 및 게이트 신호 제어용 신호 배선(223, 224, 225)은 단일층 혹은 삼중층 이상으로도 형성될 수 있다.
게이트 배선(22, 24, 26)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트 전극(26), 게이트선(22)의 끝에 연결되어 게이트 신호 전송용 필름(400)의 게이트 신호용 리드(410)를 통하여 게이트 신호를 인가받아 게이트선(22)으로 전달하는 게이트 패드(26)를 포함한다.
게이트 신호 제어용 신호 배선(22, 224, 225)은 도 5에 보인 바와 같이, 기판(10)의 상부에서 게이트선(22)과 수직인 방향의 장축을 가지고 연장되다가, 기판(10)의 좌측부에서는 게이트선(22)과 평행한 방향의 장축을 가지고 연장된다. 도 7에 보인 게이트 신호 제어용 신호 배선(223, 224, 225)은 기판(10)의 상부에 위치하여 접촉부(c4)에서 데이터 신호 전송용 필름(300)과 연결된다.
게이트 배선(22, 24, 26) 및 게이트 신호 제어용 신호 배선(223, 224, 225)은 질화 규소와 같은 절연 물질로 이루어진 게이트 절연막(30)으로 덮여 있다.
게이트 전극(26) 상부의 게이트 절연막(30) 위에는 비정질 규소와 같은 반도체 물질로 이루어진 반도체 패턴(42)이 형성되어 있으며, 반도체 패턴(42) 위에는 불순물이 도핑되어 있는 비정질 규소와 같은 불순물이 도핑된 반도체 물질로 이루어진 저항성 접촉층(55, 56)이 형성되어 있다.
저항성 접촉층(55. 56) 및 게이트 절연막(30) 위에는 몰리브덴(Mo) 계열 또는 크롬(Cr) 계열로 형성된 하부 금속층(601)과 알루미늄(Al) 계열로 형성된 상부 금속층(602)으로 구성된 이중층 구조의 데이터 배선(62, 64, 65, 66)이 형성되어 있다.
데이터 배선(62, 64, 65, 66)은 세로 방향으로 뻗어 있는 데이터선(62), 소스 전극(65), 드레인 전극(66), 데이터선(62)에 연결되어 데이터 신호 전송용 필름(300)의 데이트 신호용 리드(310)로부터 화상 신호를 인가받아 데이터선(62)에 전달하는 데이터 패드(64)를 포함한다.
데이터 배선(62, 64, 65, 66)도 게이트 배선(22, 24, 26) 및 게이트 신호 제어용 신호 배선(223, 224, 225)과 마찬가지로 단일층 또는 삼중층 이상으로 형성될 수 있다.
여기서, 게이트 전극(26), 반도체 패턴(42), 소스 전극(65) 및 드레인 전극(66)은 박막 트랜지스터(TFT)를 이루고 있다.
데이터 배선(62, 64, 65, 66), 반도체 패턴(42) 및 게이트 절연막(30) 위에는 질화 규소 또는 유기 절연 물질로 이루어진 보호막(70)이 형성되어 있다.
화소부에서는, 보호막(70)과 드레인 전극(66)의 알루미늄층(602)에 드레인 전극(66)의 하부 금속층(601)을 드러내는 접촉 구멍(72)이 형성되어 있다. 그리고, 접촉부(c1)에서는, 보호막(70), 게이트 절연막(30) 및 게이트 패드(24)의 알루미늄층(202)에 게이트 패드(24)의 하부 금속층(201)을 드러내는 접촉 구멍(74)이 형성되어 있고, 접촉부(c2)에서는, 보호막(70) 및 데이터 패드(64)의 알루미늄층(602)에 데이터 패드(64)의 하부 금속층(601)을 드러내는 접촉 구멍(76)이 형성되어 있다. 또한, 접촉부 (c4)에서는, 보호막(70), 게이트 절연막(30) 및 게이트 신호 제어용 신호 배선(223, 224, 225)의 알루미늄층(202)에 게이트 신호 제어용 신호 배선(223, 224, 225)의 하부 금속층(201)을 드러내는 접촉 구멍(273, 274, 275)이 각각 형성되어 있다.
게이트 신호 제어용 신호 배선(223, 224, 225)을 드러내는 접촉 구멍(273, 274, 275)은 신호 배선(223, 224, 225)의 형상을 따라 형성되되, 측변의 길이가 폭보다 크게 되도록 형성되어 있다. 또한, 게이트 패드(24) 및 데이터 패드(64)를 드러내는 접촉 구멍(74, 76) 역시, 게이트 패드(24) 및 데이터 패드(64)의 형상을 따라 형성되되, 측변의 길이가 폭보다 크게 되도록 형성되어 있다. 도면에서, 접촉 구멍(74, 76, 273, 274, 275) 각각은 하부 금속층(201, 601)과 경계를 이루는 측변이 하부 금속층(201, 601)의 폭 방향에 대하여 경사진 형상을 가지고 있다.
이와 같이, 본 발명에서는, 접촉 구멍(74, 76, 273, 274, 275)과 배선(24, 64, 223, 224, 225)이 이루는 경계선의 길이를 늘리도록 접촉 구멍의 형상을 개선함으로써, 접촉 구멍(74, 76, 273, 274, 275) 부분에서 상부 금속층(202, 602)인 알루미늄층과 하부 금속층(201, 601)의 경계 부분의 길이를 길게 연장한다. 따라서, 알루미늄층인 상부 금속층(202, 602)에서 하부 금속층(201, 601)으로 정전기를 방출하는 과정에서 일어나는 전압 강하를 줄일 수 있고, 그에 따라 이 부분에서 발생되는 줄열의 크기를 줄일 수 있어서, 배선의 오픈 현상을 방지할 수 있다.
이 때, 드레인 전극(66)을 드러내는 접촉 구멍(72)은 하부 금속층(601)보다 보호막(70)에 더 큰 폭을 가지도록 형성하는 것이 바람직하다. 이 경우, 접촉 구멍(72)이 상부가 하부보다 넓게 오픈되어 있기 때문에, 후술되는 화소 전극(82)이 접촉 구멍(72)을 통하여 드레인 전극(66)의 하부 금속층(601)에 안정적으로 접촉할 수 있다는 장점이 있다. 데이터 패드(64)를 드러내는 접촉 구멍(76)은 드레인 전극(66)을 드러내는 접촉 구멍(72)과 동시에 형성되므로, 도면에 보인 바와 같이, 접촉 구멍(72)과 동일한 단면 구조를 가진다.
보호막(70) 위에는 ITO 따위의 투명 도전 물질로 이루어진 화소 전극(82), 보조 게이트 패드(84), 보조 데이터 패드(86)와 게이트 신호 제어용 보조 패드(283, 284, 285)가 형성되어 있다.
화소 전극(82)은 접촉 구멍(72)을 통하여 드레인 전극(66)과 연결되어 화상 신호를 전달받는다. 보조 게이트 패드(84)와 보조 데이터 패드(86)는 접촉 구멍(74, 76)을 통해 게이트 패드(24) 및 데이터 패드(64)에 각각 연결되어 있으며, 이들은 패드(24, 64)와 후술되는 데이터 및 게이트 신호 전송용 필름(300, 400)의 리드(310, 410)와의 접착성을 보완한다.
게이트 신호 제어용 보조 패드(283, 284, 285)는 접촉 구멍(273, 274, 275)을 통해 게이트 신호 제어용 신호 배선(223, 224, 225)과 연결된다. 마찬가지로, 게이트 신호 제어용 보조 패드(283, 284, 285)도 게이트 신호 제어용 신호 배선(223, 224, 225)과 데이터 신호 전송용 필름(300)의 게이트 신호 제어용 신호 리드(323, 324, 325)와의 접착성을 보완한다.
한편, 이러한 기판에 게이트 신호 전송용 필름(400) 및 데이터 신호 전송용 필름(300)이 도전성 입자(501)와 접착제(502)로 이루어지는 이방성 도전막(500)에 의하여 부착된다.
게이트 신호 전송용 필름(400)의 게이트 신호용 리드(410)는 접촉부(c1)에서 이방성 도전막(500)의 도전성 입자(501)에 의하여 기판의 보조 게이트 패드(84)와 전기적으로 연결된다. 또한, 데이터 신호 전송용 필름(300)의 데이터 신호용 리드(310)는 접촉부(c2)에서 이방성 도전막(500)의 도전성 입자(501)에 의하여 기 판의 보조 데이터 패드(86)와 전기적으로 연결된다. 또한, 데이터 신호 전송용 필름(300)에도 게이트 신호 제어용 신호 리드(323, 324, 325)가 형성되어 있는데, 이 게이트 신호 제어용 신호 리드(323, 324, 325)는 접촉부(c3)에서 이방성 도전막(500)의 도전성 입자(501)에 의하여 기판의 게이트 신호 제어용 신호 배선(223, 224, 225)에 전기적으로 연결된다.
게이트 신호 제어용 신호 리드(323, 324, 325)는 20V 정도의 게이트 온 전압(Von)을 전송하는 신호 리드(323), 0V 이하의 게이트 오프 전압(Voff)을 전송하는 신호 리드(324) 및 7V 정도의 공통 전압(Vcom)을 전송하는 신호 리드(325) 이외에 다수의 게이트 제어 신호를 전송하는 신호 배선을 포함하고 있으며, 기판(10)의 게이트 신호 제어용 신호 배선(223, 224, 225)에 전기적으로 접촉되어 게이트 제어 신호를 전달한다.
각각의 신호 리드(323, 324, 325)를 통하여 게이트 온 전압, 게이트 오프 전압 및 공통 전압이 기판의 각각의 신호 배선(223, 224, 225)에 전달된다. 이 경우, 게이트 온 전압을 전송하는 신호 배선(223)과 게이트 오프 전압을 전송하는 신호 배선(224) 사이에는 게이트 온 전압과 게이트 오프 전압의 차이에 해당하는 전위차가 걸린다. 또한, 게이트 오프 전압을 전송하는 신호 배선(224)과 공통 전압을 전송하는 신호 배선(225) 사이에도 게이트 온 전압과 공통 전압의 차이에 해당하는 전위차가 걸린다. 마찬가지로, 도면에 표시하지 않은 다른 신호 배선 사이에도 소정 크기의 전위차가 걸린다.
이러한 전위차는 액정 표시 장치를 제작하거나 사용 중에 습기가 있는 환경 하에서 제어 신호부에 침투하는 수분 중의 음이온 입자가 신호 배선(223, 224, 225)과 전기 화학적으로 반응하게 하여 신호 배선(223, 224, 225)을 녹이는 현상을 유발한다. 그러나, 이러한 문제는 다음 제시된 기술로 극복할 수 있다.
기판(10)의 신호 배선에 대응되어 부착되는 제어 신호 전송용 필름(300)에, 기판의 고전압 신호 배선 예를 들어, 게이트 온 전압을 전송하는 신호 배선(223)과 저전압 신호 배선 예를 들어, 게이트 오프 전압을 전송하는 신호 배선(224) 사이에 공간적으로 위치하는 두꺼운 더미 리드를 형성한다. 즉, 본 발명은 신호 전송용 필름에 수~수십 ㎛의 더미 리드를 형성하되, 이 더미 리드가 기판(10)의 수백~수천Å 두께의 신호 배선(223, 224, 225) 중 고전압 신호 배선(223) 및 저전압 신호 배선(224) 사이에 공간적으로 위치하도록 신호 전송용 필름 위에 배열한다.
데이터 전송용 필름(300)과 기판(10)이 이방성 도전막(500)을 매개로, 열압착을 통하여 부착될 때, 더미 리드가 있는 이방성 도전막(500)의 접착제(502) 부분은 그 조직이 두꺼운 더미 리드에 밀리면서 압착되는데, 이 때, 음이온 입자의 이동을 저지할 수 있을 만큼 조직이 조밀해진다. 따라서, 더미 리드는 그 주변에 존재하는 음이온의 이동을 막는 장벽 역할을 한다고 할 수 있다.
이 경우, 수분이 제어 신호부에 침투한다 할지라도 두꺼운 더미 리드가 수분 중의 음이온 입자가 고전압 신호 배선(223)으로 침투하는 것을 막는다.
이 때, 이 더미 리드에 고전압 신호 배선(223)이 전송하는 신호 전압 예를 들어, 게이트 온 전압과 동일한 크기의 전압을 인가할 경우, 고전압 신호 배선(223)과 더미 리드 사이에는 등전위가 형성된다. 이 경우, 고전압 신호 배선(223) 주변으로 음이온 입자가 침투한다 할지라도 고전압 신호 배선(223) 주변에 등전위가 걸리기 때문에 음이온 입자는 고전압 신호 배선(223) 주변 공간에 방향을 잃고 플로팅된다.
따라서, 고전압 신호 배선이 음이온 입자와 전기 화학 반응을 일으키는 경우는 거의 없으며, 액정 표시 장치 구동시에도, 음이온 입자에 의한 손상을 받지 않는다.
여기서, 데이터 신호 전송용 필름(300)의 더미 리드에 대응되어 전기적으로 연결되는 더미 배선을 기판(10)의 고전압 신호 배선(223)과 저전압 신호 배선(224) 사이에 형성하는 경우에는 고전압 신호 배선(223) 주변부에 더욱 크고 안정한 등전위를 걸리게 할 수 있는 장점이 있다.
이 때, 제어 신호부의 신호 배선은 통상의 금속 물질, 예를 들어, 게이트 배선 또는 데이터 배선 형성용 도전 물질로 형성될 수 있다. 또한, 제어 신호부의 신호 배선은 산화 경향이 작은 도전 물질 예를 들어, 구리 계열, 은 계열, 크롬 계열 또는 몰리브덴 계열 또는 질화 크롬 또는 질화 몰리브덴으로 형성되는 것이 전기 분해에 영향을 덜 받을 수 있어서 유리하다. 또는, 더미 배선이 ITO나 IZO와 같이 산화가 되어 있는 도전 물질로 형성되는 경우에도 음이온 입자에 의한 반응을 줄일 수 있어서 유리하다.
한 편, 데이터 및 게이트 신호 전송용 필름(300, 400)의 리드들(310, 410, 323, 324, 325)은 접촉 구멍(74, 76, 273, 274, 275)의 길이 방향으로는 접촉 구멍(74, 76, 273, 274, 275)을 전부 덮되, 접촉 구멍(74, 76, 273, 274, 275)의 폭 방향으로는 접촉 구멍(74, 76, 273, 274, 275)의 한 변만을 덮도록 형성될 수 있다.
이러한 본 발명의 액정 표시 장치의 구조에서는, 게이트 및 데이터 신호 전송용 필름(400, 300)의 리드(310, 410, 323, 324, 325) 또는 이방성 도전막(500)을 이용하여 기판의 패드 또는 배선(84, 86, 283, 284, 285) 상부의 접촉 구멍(74, 76, 273, 274, 275)을 덮어 줌으로써 접촉부(c1, c2, c3, c4)에서 발생하는 부식을 방지할 수 있으며, 접착력을 보강할 수 있어 접촉부(c1, c2, c3, c4)의 접촉 특성을 확보할 수 있다.
그러면, 본 발명의 제3 실시예에 따른 액정 표시 장치의 제조 방법에 대하여 앞서의 도 5 내지 도 9와 도 10a 내지 도 14d를 참조하여 상세히 설명한다.
우선, 도 10a, 도 10b, 도 10c 및 도 10d에 도시한 바와 같이, 기판(10) 위에 하부 금속층(201)을 증착하고, 그 위에 알루미늄 계열로 이루어진 상부 금속층(202)을 적층한다. 이어, 마스크를 이용한 사진 식각 공정으로 이 두 금속층(201, 202)을 식각하여, 기판(10) 위에 이중층 구조의 게이트 배선(22, 24, 26)과 게이트 신호 제어용 신호 배선(223, 224, 225)을 형성한다. 게이트 배선(22, 24, 26)은 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함한다.
다음, 도 11a, 도 11b, 도 11c 및 도 11d에 도시한 바와 같이, 게이트 절연막(30), 반도체층, 불순물이 도핑된 반도체층을 순차적으로 적층한다. 이어, 마스크를 이용한 사진 식각 공정으로 불순물이 도핑된 반도체층과 반도체층을 식각하여 섬 모양의 반도체 패턴(42)과 저항성 접촉층(52)을 형성한다.
다음, 도 12a, 도 12b, 도 12c 및 도 12d에 도시한 바와 같이, 하부 금속층(601)을 증착하고, 그 위에 알루미늄 계열로 이루어진 상부 금속층(602)을 적층한다. 이어, 마스크를 이용한 사진 식각 공정으로 두 금속층(601, 602)을 식각하여 데이터 배선(62, 64, 65, 66)을 형성한다. 데이터 배선(62, 64, 65, 66)은 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66)을 포함한다.
이어, 소스 전극(65)과 드레인 전극(66)을 마스크로 하여 일체형으로 있는 섬 모양의 저항성 접촉층(52)을 식각하여 소스 전극(65)에 접촉되는 저항성 접촉층(55) 및 드레인 전극(66)에 접촉되는 저항성 접촉층(56)으로 분리한다.
다음, 도 13a, 도 13b, 도 13c 및 도 13d에 도시한 바와 같이, 데이터 배선(62, 64, 65, 66) 위에 질화 규소 또는, 유기 절연 물질과 같은 절연 물질을 증착하여 보호막(70)을 형성한다.
이어, 드레인 전극(66), 게이트 패드(24), 데이터 패드(64) 및 게이트 신호 제어용 신호 배선(223, 224, 225)에 위치하는 접촉 구멍(72, 74, 76, 273, 274, 275)을 정의하는 마스크를 사용하는 사진 식각 공정에 의하여 보호막(70)과 게이트 절연막(30)을 건식 식각하여 드레인 전극(66), 게이트 패드(24), 데이터 패드(74) 및 게이트 신호 제어용 신호 배선(223, 224, 225)의 상부 금속층인 알루미늄층(202, 602)을 드러낸다. 그리고, 알루미늄층(202, 602)의 드러난 부분을 알루미늄 식각액으로 습식 식각하여 제거해낸다.
이렇게 하여, 게이트 패드(24) 및 게이트 신호 제어용 신호 배선(223, 224, 225)의 하부 금속층인 크롬층(201, 601)을 드러내는 접촉 구멍(72, 273, 274, 275) 의 형성한다.
이어, 드레인 전극(66) 및 데이터 패드(64)의 알루미늄층(602)의 측면 부분이 드러나도록 그 상부에 위치하는 보호막(70)을 측면 식각하여 접촉 구멍(72, 76)을 계단 형상으로 형성한다. 이 경우, 후술되는 화소 전극(82)이 상부가 하부보다 넓게 오픈되는 형상의 접촉 구멍(72)을 통하여 드레인 전극(66)과 안정적으로 접촉될 수 있다는 특징이 있다.
이 때, 신호 배선(223, 224, 225)을 드러내는 접촉 구멍(273, 274, 275)은 신호 배선(223, 224, 225)의 형상을 따라 길게 형성하되, 그 측변의 길이가 폭보다 크게 되도록 형성하는 것이 바람직하다. 또한, 게이트 패드(24) 및 데이터 패드(64)를 드러내는 접촉 구멍(74, 76) 역시, 게이트 패드(24) 및 데이터 패드(64)의 형상을 따라 길게 형성하되, 그 측변의 길이가 폭보다 크게 되도록 형성한다.
다음, 도 14a, 도 14b, 도 14c 및 도 14d에 도시한 바와 같이, ITO로 이루어진 투명 물질층을 증착하고 마스크를 사용하는 사진 식각 공정을 통하여 드레인 전극(66)에 연결되는 화소 전극(82), 게이트 패드(24) 및 데이터 패드(64)에 각각 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(86) 및 게이트 신호 제어용 배선(223, 224, 225)에 연결되는 게이트 신호 제어용 보조 패드(283, 284, 285)를 형성한다. 여기서, ITO로 이루어진 화소 전극(82), 보조 패드(84, 86, 283, 284, 285)는 알루미늄층이 아닌 그 하부 금속층인 크롬층(201, 601)에 직접 접촉된다.
다음, 다시 도 6, 도 7, 도 8 및 도 9에 도시한 바와 같이, 하부 박막 트랜 지스터 기판을 마련한 다음, 데이터 신호 전송용 필름(300) 및 게이트 신호 전송용 필름(400)을 이방성 도전막(500)을 사용하여 박막 트랜지스터 기판에 부작한다.
이 때, 박막 트랜지스터 기판의 보조 게이트 패드(84), 보조 데이터 패드(86) 및 게이트 신호 제어용 신호 배선(223, 224, 225)은 데이터 및 게이트 신호 전송용 필름(300, 400)의 게이트 신호용 리드(410), 데이터 신호용 리드(310) 및 게이트 신호 제어용 신호 리드(323, 324, 325)에 각각 일대일 대응으로 전기적으로 연결된다.
도 15 및 도 16은 본 발명의 제4 실시예에 따른 액정 표시 장치의 평면도로서, 도 15는 도 5에서 P 부분의 화소부 및 접촉부(c1, c2)를 확대하여 나타낸 것이고, 도 16은 도 5에서 제어 신호부의 배선의 접촉부(c4)를 확대하여 나타낸 것이다. 그리고, 도 17과 도 18은 도 15에서의 절단선 ⅩⅦ-ⅩⅦ' 및 ⅩⅧ-ⅩⅧ'에 따른 단면 구조를 나타낸 것이고, 도 19는 도 16에서의 절단선 ⅩⅨ-ⅩⅨ'에 따른 단면 구조를 나타낸 것이다.
제어 신호부의 접촉부(c3)에서의 배선의 구조는 접촉부(c4)에서의 배선의 구조와 동일하므로 이에 대한 설명은 생략한다.
절연 기판(10) 위에 크롬 계열 또는 몰리브덴 계열과 같은 도전 물질로 이루어진 500∼1000Å 두께의 하부 금속층(201) 위에 저저항 특성이 있는 알루미늄 계열로 이루어진 1500∼2500Å 두께의 상부 금속층(202)으로 구성된 이중층 구조의 게이트 배선(22, 24, 26, 28) 및 게이트 신호 제어용 신호 배선(223, 224, 225)이 형성되어 있다. 게이트 배선(22, 24, 26, 28) 및 게이트 신호 제어용 신호 배선(223, 224, 225)은 이중층 구조 이외에 단일막 또는 삼중층 이상의 구조로도 형성될 수 있다.
게이트 배선(22, 24, 26, 28)은 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)으로 이루어지는 게이트선부(22, 24, 26)와 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가받는 유지 축전기용 유지 전극(28)을 포함하고 있다.
유지 전극(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 신호 제어용 신호 배선은 도 5에 보인 바와 같이, 기판(10)의 상부에서 게이트선(22)과 수직인 방향의 장축을 가지고 연장되다가, 기판(10)의 좌측부에서는 게이트선(22)과 평행한 방향의 장축을 가지고 연장된다.
질화 규소 따위로 이루어진 2500∼4000Å 두께의 게이트 절연막(30)이 게이트 배선(22, 24, 26, 28) 및 게이트 신호 제어용 배선(223, 224, 225)을 덮고 있다.
게이트 절연막(30) 위에는 비정질 규소와 같은 반도체 물질로 이루어진 800∼1500Å 두께의 반도체 패턴(42, 48)이 형성되어 있고, 반도체 패턴(42, 48) 위에는 불순물이 고농도로 도핑되어 있는 비정질 규소와 같은 불순물이 도핑된 반도체 물질로 이루어진 500∼800Å 두께의 저항성 접촉층 패턴(55, 56, 58)이 형성되어 있다.
반도체 패턴(42, 48)은 박막 트랜지스터용 반도체 패턴(42)과 유지 축전기용 반도체 패턴(48)을 포함하는데, 소스 전극(65)과 드레인 전극(66) 사이의 영역 즉, 박막 트랜지스터의 채널 영역을 제외하면, 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 즉, 유지 축전기용 반도체 패턴(48)은 유지 축전기용 도전체 패턴(68) 및 유지 축전기용 접촉층 패턴(58)과 동일한 반면에, 박막 트랜지스터용 반도체 패턴(42)은 후술되는 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66)이 이루는 데이터선부(62, 64, 65, 66)와는 동일하되, 소스 전극(65)과 드레인 전극(66)의 사이에 위치하는 박막 트랜지스터의 채널로 정의되는 영역을 더 포함하고 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 크롬 계열 또는 몰리브덴 계열 등과 같은 도전 물질로 이루어진 500∼1000Å 두께의 하부 금속층(601) 위에 저저항 특성이 있는 알루미늄 계열로 이루어진 1500∼2500Å 두께의 상부 금속층(602)으로 구성된 이중층 구조의 데이터 배선(62, 64, 65, 66, 68)이 형성되어 있다. 데이터 배선(62, 64, 65, 66, 68) 역시, 게이트 배선(22, 24, 26, 28) 및 게이트 신호 제어용 신호 배선(223, 224, 225)과 같이 단일막 또는 삼중막으로도 형성될 수 있다.
데이터 배선(62, 64, 65, 66, 68)은 세로 방향으로 형성되어 있는 데이터선(62), 데이터 패드(64), 박막 트랜지스터의 소스 전극(65) 및 드레인 전극(66)으로 이루어지는 데이터선부(62, 64, 65, 66)와 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(68)을 포함하고 있다.
저항성 접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 동일한 형태를 가진다. 이 때, 하나의 저항성 접촉층 패턴(55)은 일체를 이루는 데이터선(62), 데이터 패드(64) 및 소소 전극(65)에 접촉되어 있고, 다른 저항성 접촉층 패턴(56)은 드레인 전극(66)에 접촉되어 있고, 또 다른 접촉층 패턴(58)은 유지 축전기용 도전체 패턴(68)에 접촉되어 있다.
데이터 배선(62, 64, 65, 66, 68)을 포함하는 노출된 전면에는 질화 규소와 같은 절연 물질로 이루어진 보호막(70)이 형성되어 있다.
화소부에서는, 보호막(70)과 드레인 전극(66) 및 유지 축적기용 도전체 패턴(68)의 알루미늄층(602)에 드레인 전극(66) 및 유지 축전기용 도전체 패턴(68)의 하부 금속층(601)을 드러내는 접촉 구멍(72, 78)이 각각 형성되어 있다. 그리고, 접촉부(c1)에서는, 보호막(70), 게이트 절연막(30) 및 게이트 패드(24)의 알루미늄층(202)에 게이트 패드(24)의 하부 금속층(201)을 드러내는 접촉 구멍(74)이 형성되어 있고, 접촉부(c2)에서는, 보호막(70) 및 데이터 패드(64)의 알루미늄층(602)에 데이터 패드(64)의 하부 금속층(601)을 드러내는 접촉 구멍(76)이 형성되어 있다. 또한, 접촉부 (c4)에서는, 보호막(70), 게이트 절연막(30) 및 게이트 신호 제어용 신호 배선(223, 224, 225)의 알루미늄층(202)에는 게이트 신호 제어용 신호 배선(223, 224, 225)의 하부 금속층(201)을 드러내는 접촉 구멍(273, 274, 275)가 각각 형성되어 있다.
이 때, 게이트 신호 제어용 신호 배선(223, 224, 225)을 드러내는 접촉 구멍(273, 274, 275)은 신호 배선(223, 224, 225)의 형상을 따라 형성되되, 측변의 길이가 폭보다 크게 되도록 형성되어 있다. 또한, 게이트 패드(24) 및 데이터 패드(64)를 드러내는 접촉 구멍(74, 76) 역시, 게이트 패드(24) 및 데이터 패드(64)의 형상을 따라 형성되되, 측변의 길이가 폭보다 크게 되도록 형성되어 있다. 도면에서, 접촉 구멍(74, 76, 273, 274, 275)각각은 하부 금속층(201, 601)과 경계를 이루는 측변이 하부 금속층(201, 601)의 폭 방향에 대하여 경사진 형상을 가지고 있다.
이와 같이, 본 발명에서는, 접촉 구멍(74, 76, 273, 274, 275)과 배선(24, 64, 223, 224, 225)이 이루는 경계선의 길이를 늘리도록 접촉 구멍의 형상을 개선함으로써, 접촉 구멍(74, 76, 273, 274, 275) 부분에서 상부 금속층(202, 602)인 알루미늄층과 하부 금속층(201, 601)의 경계 부분의 길이를 길게 연장한다. 따라서, 알루미늄층인 상부 금속층(202, 602)에서 하부 금속층(201, 601)으로 정전기를 방출하는 과정에서 일어나는 전압 강하를 줄일 수 있고, 그에 따라 이 부분에서 발생되는 줄열의 크기를 줄일 수 있어서, 배선의 오픈 현상을 방지할 수 있다.
또한, 게이트 패드(24) 및 데이터 패드(64)를 드러내는 접촉 구멍(74, 76) 각각은 게이트 패드(24) 및 데이터 패드(64)의 형상을 따라 형성되되, 측변의 길이가 폭보다 크게 되도록 형성되어 있다. 도면에서, 접촉 구멍(74, 76) 각각은 게이트 패드(24) 및 데이터 패드(64)의 하부 금속층(201, 601)과 경계를 이루는 측변이 하부 금속층(201, 601)의 폭 방향에 대하여 경사진 형상을 가지고 있다.
이 때, 드레인 전극(66) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉 구멍(72, 78)은 하부 금속층(601)보다 보호막(70)에 더 큰 폭을 가지도록 형성하는 것이 바람직하다. 이 경우, 접촉 구멍(72, 78)이 상부가 하부보다 넓게 오픈되어 있기 때문에, 후술되는 화소 전극(82)이 접촉 구멍(72, 78)을 통하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(68)의 하부 금속층(601)에 안정적으로 접촉할 수 있다는 장점이 있다. 데이터 패드(64)를 드러내는 접촉 구멍(76)은 드레인 전극(66) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉 구멍(72, 78)과 동시에 형성되므로, 도면에 보인 바와 같이, 접촉 구멍(72, 78)과 동일한 형상으로 형성된다.
보호막(70) 위에는 ITO 따위의 투명 도전 물질로 이루어진 화소 전극(82), 보조 게이트 패드(84), 보조 데이터 패드(86)와 게이트 신호 제어용 보조 패드(283, 284, 285)가 형성되어 있다.
화소 전극(82)은 접촉 구멍(72, 78)을 통하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(68)과 연결되어 화상 신호를 전달받는다. 보조 게이트 패드(84)와 보조 데이터 패드(86)는 접촉 구멍(74, 76)을 통해 게이트 패드(24) 및 데이터 패드(64)와 각각 연결되어 있으며, 이들은 패드(24, 64)와 후술되는 데이터 및 게이트 신호 전송용 필름(300, 400)의 리드(310, 410)와의 접착성을 보완한다.
게이트 신호 제어용 보조 패드(283, 284, 285)는 접촉 구멍(273, 274, 275)을 통해 게이트 신호 제어용 신호 배선(223, 224, 225)과 연결된다. 마찬가지로, 게이트 신호 제어용 보조 패드(283, 284, 285)도 게이트 신호 제어용 신호 배선(223, 224, 225)과 데이터 신호 전송용 필름(300)의 게이트 신호 제어용 신호 리드(323, 324, 325)와의 접착성을 보완한다.
한편, 이러한 기판에 게이트 신호 전송용 필름(400) 및 데이터 신호 전송용 필름(300)이 도전성 입자(501)와 접착제(502)로 이루어지는 이방성 도전막(500)에 의하여 부착된다.
게이트 신호 전송용 필름(400)의 게이트 신호용 리드(410)는 접촉부(c1)에서, 이방성 도전막(500)의 도전성 입자(501)에 의하여 기판의 보조 게이트 패드(84)와 전기적으로 연결된다. 또한, 데이터 신호 전송용 필름(300)의 데이터 신호용 리드(310)는 접촉부(c2)에서, 이방성 도전막(500)의 도전성 입자(501)에 의하여 기판의 보조 데이터 패드(86)와 전기적으로 연결된다.
또한, 데이터 신호 전송용 필름(300)에도 게이트 신호 제어용 신호 리드(323, 324, 325)가 형성되어 있는데, 이 게이트 신호 제어용 신호 리드(323, 324, 325)는 접촉부(c4)에서, 이방성 도전막(500)의 도전성 입자(501)에 의하여 기판의 게이트 신호 제어용 신호 배선(223, 224, 225)에 전기적으로 연결된다. 게이트 신호 제어용 신호 리드(323, 324, 325)는 20V 정도의 게이트 온 전압(Von)을 전송하는 신호 리드(323), 0V 이하의 게이트 오프 전압(Voff)을 전송하는 신호 리드(324) 및 7V 정도의 공통 전압(Vcom)을 전송하는 신호 리드(325) 이외에 다수의 게이트 제어 신호를 전송하는 신호 배선을 포함하고 있으며, 기판(10)의 게이트 신호 제어용 신호 배선(223, 224, 225)에 전기적으로 접촉되어 게이트 제어 신호를 전달한다.
제어 신호부에 대한 다른 구조는 본 발명의 제3 실시예에 따른 액정 표시 장치를 설명하는 과정을 통하여 설명한 바와 같으므로, 이에 대한 설명을 생략한다.
그러면, 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 앞서의 도 15 내지 도 19와 도 20a 내지 도 27e를 참조하여 설명한다.
먼저, 20a, 20b, 20c, 20d 및 도 20e에 도시한 바와 같이, 크롬 계열 또는 몰리브덴 계열로 이루어진 하부 금속층(201)을 증착하고, 그 위에 알루미늄 계열로 이루어진 상부 금속층(202)을 증착한다.
이어, 마스크를 이용한 사진 식각 공정으로 두 금속층(201, 202)을 식각하여 기판(10) 위에 이중층 구조의 게이트 배선(22, 24, 26, 28)과 게이트 신호 제어용 신호 배선(223, 224, 225)을 형성한다. 이 때, 게이트 배선(22. 24. 26. 28)은 게이트선(22), 게이트 패드(24), 게이트 전극(26)으로 이루어지는 게이트선부(22, 24, 26) 및 유지 축전기용 유지 전극(28)을 포함한다.
다음, 도 21a, 도 21b, 도 21c, 도 21d 및 도 21e에 도시한 바와 같이, 게이트 절연막(30)을 형성하고, 게이트 절연막(30) 위에 반도체 패턴(42, 48), 저항성 접촉층 패턴(55, 56, 58) 및 하부 금속층(601)과 알루미늄 계열로 이루어진 상부 금속층(602)으로 이루어진 이중층 구조의 데이터 배선(62, 64, 65, 66, 68)을 형성한다.
이 때, 데이터 배선(62, 64, 65, 66, 68)은 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66)으로 이루어지는 데이터선부(62, 64, 65, 66) 및 유지 축전기용 유지 전극(68)을 포함한다.
데이터 배선(62, 64, 65, 66, 68) 하단에는 그와 동일한 패턴을 가지는 저항성 접촉층 패턴(55, 56, 58)이 접촉되어 있고, 저항성 접촉층 패턴(55, 56, 58) 하단에는 박막 트랜지스터용 반도체 패턴(42)과 유지 축전기용 반도체 패턴(48)을 포함하는 반도체 패턴(42, 48)이 접촉되어 있다. 박막 트랜지스터용 반도체 패턴(42)은 데이터선부(62, 64, 65, 66)와는 동일하되, 소스 전극(65)과 드레인 전극(66)의 사이에 위치하는 박막 트랜지스터의 채널로 정의되는 영역을 더 포함한다.
이러한 데이터 배선(62, 64, 65, 66, 68), 저항성 접촉층(55, 56, 58) 및 반도체 패턴(42, 48)은 하나의 마스크만을 사용하여 형성할 수 있다. 이를 도 22a 내지 도 25c를 참조하여 자세히 설명한다.
우선, 도 22a, 도 22b 및 도 22c에 도시한 바와 같이, 게이트 배선(22, 24, 26, 28)을 포함하는 노출된 전면에 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 불순물이 도핑된 반도체층(50)을 화학 기상 증착법을 이용하여 연속 증착한다. 그리고, 계속해서, 하부 금속층(601)과 그 위에 상부 금속층(602)을 증착하고, 그 위에 감광막을 도포한다.
이어, 마스크를 통하여 감광막에 빛을 조사한 후, 현상하여 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114)은 데이터 배선 부분(A)에 위치한 감광막의 제1 부분(112)이 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 감광막의 제2 부분(114)보다 두껍게 되도록 형성하며, 기타 부분(B)은 잔류하지 않도록 형성된다. 감광막의 제2 부분(114)의 감광막의 제1 부분(112)의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제2 부분(114)의 두께를 제1 부분(112) 두께의 1/2 이하로 하는 것이 바람직하다.
이와 같이, 부분적으로 다른 두께를 가지는 감광막 패턴은 부분적으로 다른 투과율을 가지는 하나의 마스크를 사용하여 형성한다. 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴, 혹은 반투명막이 있는 마스크를 사용한다. 이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분(C)에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막에 대응되는 부분(B)에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분(A)에서는 고분자가 거의 분해되지 않는다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이와 같이 선택 노광된 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남는다.
다음, 도 23a, 도 23b 및 도 23c에 도시한 바와 같이, 감광막 패턴(112, 114)을 마스크로하여 기타 부분(B)의 노출되어 있는 알루미늄 계열의 상부 도전층(602)과 하부 도전층(601)을 제거하여 그 하부의 불순물이 도핑된 반도체층(50)을 노출시킨다.
이렇게 하면, 채널부(C) 및 데이터 배선부(A)에 있는 도전체 패턴(67, 68)만이 남고, 기타 부분(B)의 도전층은 제거되어 그 하부에 위치하는 불순물이 도핑된 반도체층(50)이 드러난다. 도전체 패턴(68)은 유지 축전기용 도전체 패턴이고, 도전체 패턴(67)은 소스 전극(65)과 드레인 전극(66)이 아직 분리되지 않아 일체인 상태로 존재하는 데이터 배선 금속층이다.
다음, 도 24a, 도 24b 및 도 24c에 도시한 바와 같이, 기타 부분(B)의 노출된 불순물이 도핑된 반도체층(50) 및 그 하부의 반도체층(40)을 감광막의 제 2 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 불순물이 도핑된 반도체층(50) 및 반도체층(40)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다.
감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우, 감광막의 제 2 부분(114)의 두께는 반도체층(40)과 불순물이 도핑된 반도체층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 채널부(C)에 위치한 감광막의 제 2 부분(114)이 제거되어 채널 부(C)의 도전체 패턴(67)이 드러나고, 기타 부분(B)의 불순물이 도핑된 반도체층(50) 및 반도체층(40)은 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 감광막의 제 1 부분(112) 역시 식각되므로 두께가 얇아진다.
이 단계에서 박막 트랜지스터용 반도체 패턴(42)과 유지 축전기용 반도체 패턴(48)을 포함하는 반도체 패턴(42, 48)이 완성된다.
그리고, 박막 트랜지스터용 반도체 패턴(42) 위에는 저항성 접촉층(57)이 반도체 패턴(42)과 동일한 패턴으로 형성되어 있고, 유지 축전기용 반도체 패턴(48) 위에도 저항성 접촉층(58)이 반도체 패턴(48)과 동일한 패턴으로 형성되어 있다.
이어, 애싱(ashing)을 통하여 채널부(C)의 도전체 패턴(67) 표면에 남아 있는 감광막의 제 2 부분의 잔류물을 제거하여 한다.
다음, 도 25a, 도 25b 및 도 25c에 도시한 바와 같이, 남아 있는 감광막 패턴의 제1 부분(112)을 마스크로하여 채널부(C)에 위치하는 이중층의 도전체 패턴(67) 및 그 하부의 저항성 접촉층 패턴(57) 부분을 식각하여 제거한다.
이때, 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제1 부분(112)도 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 감광막 패턴의 제1 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 도전체 패턴(67)에서 소스 전극(65)과 드레인 전극(66)이 분리 되어 데이터선(62), 소스 전극(65) 및 드레인 전극(66)이 완성되고, 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 패턴의 제1 부분(112)을 에싱 작업에 의하여 제거하면, 도 21c, 도 21d 및 도 21e에 보인 바와 같은 단면 구조를 얻을 수 있다.
다음, 도 26a, 도 26b, 도 26c, 도 26d 및 도 26e에 도시한 바와 같이, 데이터 배선(62, 64, 65, 66, 68) 위에 질화 규소 따위의 절연 물질을 증착하여 보호막(70)을 형성한다.
이어, 드레인 전극(66), 게이트 패드(24), 데이터 패드(64), 유지 축전기용 도전체 패턴(68) 및 게이트 신호 제어용 신호 배선(223, 224, 225)에 위치하는 접촉 구멍(72, 74, 76, 78, 273, 274, 275)을 정의하는 마스크를 사용하는 사진 식각 공정에 의하여 보호막(70)과 게이트 절연막(30)을 건식 식각하여 드레인 전극(66), 게이트 패드(24), 데이터 패드(64), 유지 축전기용 도전체 패턴(68) 및 게이트 신호 제어용 신호 배선(223, 224, 225)의 상부 금속층인 알루미늄층(202, 602)을 드러낸다. 그리고, 알루미늄층(202, 602)의 드러난 부분을 알루미늄 식각액으로 습식 식각하여 제거해낸다.
이렇게 하여, 게이트 패드(24) 및 게이트 신호 제어용 신호 배선(223, 224, 225)의 하부 금속층인 크롬층(201, 601)을 드러내는 접촉 구멍(74, 273, 274, 275)을 형성한다.
이어, 드레인 전극(66), 유지 축전기용 도전체 패턴 및 데이터 패드(64)의 알루미늄층(602)의 측면 부분이 드러나도록 그 상부에 위치하는 보호막(70)을 측면 식각하여 접촉 구멍(72, 78, 76)을 계단 형상으로 형성한다. 이 경우, 후술되는 화소 전극(82)이 상부가 하부보다 넓게 오픈되는 형상의 접촉 구멍(72, 78)을 통하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(68)과 안정적으로 접촉될 수 있다는 특징이 있다.
이 때, 신호 배선(223, 224, 225)을 드러내는 접촉 구멍(273, 274, 275)은 신호 배선(223, 224, 225)의 형상을 따라 길게 형성하되, 그의 측변의 길이가 그의 폭보다 크게 되도록 형성하는 것이 바람직하다. 또한, 게이트 패드(24) 및 데이터 패드(64)를 드러내는 접촉 구멍(74, 76) 역시, 게이트 패드(24) 및 데이터 패드(64)의 형상을 따라 길게 형성하되, 그의 측변의 길이가 그의 폭보다 크게 되도록 형성한다.
다음, 도 27a, 도 27b, 도 27c, 도 27d 및 도 27e에 도시한 바와 같이, ITO로 이루어진 투명 물질층을 증착하고 마스크를 사용하는 사진 식각 공정을 통하여 드레인 전극(66)에 연결되는 화소 전극(82), 게이트 패드(24) 및 데이터 패드(64)에 각각 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(86) 및 게이트 신호 제어용 배선(223, 224, 225)에 연결되는 게이트 신호 제어용 보조 패드(273, 274, 275)를 형성한다. 여기서, ITO로 이루어진 화소 전극(82), 보조 패드(84, 86, 273, 274, 275)는 알루미늄층이 아닌 그 하부 금속층인 크롬층(201, 601)에 직접 접촉된다.
이와 같이 하여, 하부 박막 트랜지스터 기판을 마련한 다음, 데이터 신호 전 송용 필름(300) 및 게이트 신호 전송용 필름(400)을 이방성 도전막(500)을 사용하여 박막 트랜지스터 기판에 부작한다 (도 5, 도 6, 도 7 및 도 8 참조). 이 때, 박막 트랜지스터 기판의 보조 게이트 패드(84), 보조 데이터 패드(86) 및 게이트 신호 제어용 신호 배선(223, 224, 225)은 데이터 및 게이트 신호 전송용 필름(300, 400)의 게이트 신호용 리드(410), 데이터 신호용 리드(310) 및 게이트 신호 제어용 신호 리드(323, 324, 435)에 각각 일대일 대응으로 전기적으로 연결된다.
상술된 본 발명의 실시예에 따른 액정 표시 장치에서는, 배선 또는 패드보다 크게 형성된 접촉 구멍을 예로 하였지만, 접촉 구멍을 배선 또는 패드보다 작게 형성된 경우 즉, 접촉 구멍을 배선 또는 패드의 내부 영역에 위치하도록 형성된 경우에도 본 발명은 적용이 가능하다. 또한, 본 발명의 실시예에 따른 액정 표시 장치에서, 접촉 구멍의 형상은 제시된 실시예에 국한되지 않고, 신호 배선과 경계를 이루는 측변의 길이가 신호 배선의 폭보다 크게 하는 조건에서 다양하게 변용이 가능하다.
이상과 같이, 본 발명에서는, 배선을 드러내는 접촉 구멍을 형성할 때, 접촉 구멍의 측변의 길이를 접촉 구멍의 폭보다 크게 되도록 형성한다.
본 발명은 배선을 드러내는 접촉 구멍 부분을 형성할 때, 접촉 구멍의 측변의 길이를 접촉 구멍의 폭보다 크게 되도록 형성함으로써, 배선에 축적된 정전기를 방출하면서 야기되는 접촉 구멍과 배선의 경계부에서의 전압 강하에 따른 줄열량을 줄일수 있어서 배선 오픈 방지에 유리하다.

Claims (35)

  1. 기판,
    상기 기판 위에 형성되는 신호 배선,
    상기 신호 배선을 덮는 절연막,
    상기 신호 배선을 드러내되, 측변의 길이가 폭보다 크게 되도록 형성되어 상기 측변이 상기 신호 배선의 길이 방향을 향하여 돌출되어 있는 돌출 형상을 가지는 접촉 구멍,
    상기 접촉 구멍을 통하여 드러난 상기 신호 배선과 연결되는 신호 배선 보조 패드
    를 포함하는 제어 신호부.
  2. 제1항에서,
    상기 접촉 구멍의 측변은 상기 접촉 구멍의 폭 방향에 대하여 경사진 형상을 가지는 제어 신호부.
  3. 삭제
  4. 제1항에서,
    상기 돌출 형상의 적어도 한 변은 상기 신호 배선에 중첩되어 있는 제어 신호부.
  5. 제1항에서,
    상기 신호 배선은 이중층 구조로 형성되어 있고,
    상기 접촉 구멍은 상기 절연막 및 상기 신호 배선의 상부 금속층에 형성되는 제어 신호부.
  6. 제5항에서,
    상기 신호 배선의 상부 금속층은 알루미늄 계열로 형성되는 제어 신호부.
  7. 기판,
    상기 기판 위에 형성되는 다수개의 신호 배선,
    상기 신호 배선 각각을 덮는 절연막,
    상기 신호 배선 각각을 드러내되, 측변의 길이가 폭보다 크게 되도록 형성되는 다수개의 접촉 구멍,
    상기 접촉 구멍 각각을 통하여 드러난 상기 신호 배선 각각과 연결되는 다수개의 신호 배선 보조 패드
    를 포함하는 제어 신호부.
  8. 제7항에서,
    상기 다수개의 신호 배선에 일대일로 대응되는 다수개의 신호 리드를 가지는 신호 전송용 필름을 더 포함하는 제어 신호부.
  9. 제8항에서,
    상기 신호 전송용 필름에는 상기 다수개의 신호 리드 중 고전압 신호를 전송하는 제1 신호 리드 및 저전압 신호를 전송하는 제2 신호 리드의 사이에 더미 리드가 형성되는 제어 신호부.
  10. 제9항에서,
    상기 더미 리드는 제1 신호 리드와 동일한 전압이 인가되는 제어 신호부.
  11. 제10항에서,
    상기 더미 리드는 수 ~ 수십 ㎛의 두께를 가지는 제어 신호부.
  12. 제10항에서,
    상기 기판에 상기 더미 리드에 대응하는 더미 배선이 형성되어 있는 제어 신호부.
  13. 제12항에서,
    상기 더미 배선은 상기 신호 배선보다 산화 경향이 작은 특성을 가지는 도전 물질로 형성되는 제어 신호부.
  14. 기판,
    상기 기판 위에 형성되는 게이트 전극 및 게이트선을 포함하는 게이트 배선 및 다수개의 신호 배선,
    상기 게이트 배선 및 상기 다수개의 신호 배선을 덮는 게이트 절연막,
    상기 게이트 절연막 위에 형성되는 박막 트랜지스터용 반도체 패턴,
    상기 게이트선에 절연되게 교차하는 데이터선, 상기 데이터선에서 연장되어 상기 반도체 패턴에 접촉되는 소스 전극, 상기 소스 전극에 대응되어 상기 반도체패턴에 접촉되는 드레인 전극을 포함하는 데이터 배선,
    상기 데이터 배선과 상기 반도체 패턴을 덮는 보호막,
    상기 드레인 전극을 드러내는 제1 접촉 구멍,
    상기 신호 배선 각각을 드러내되, 측변의 길이가 폭보다 크게 되도록 형성되는 다수개의 제2 접촉 구멍,
    상기 드레인 전극에 연결되는 화소 전극 및 상기 신호 배선에 연결되는 다수개의 신호 배선 보조 패드
    를 포함하는 액정 표시 장치.
  15. 제14항에서,
    상기 게이트 배선 및 상기 신호 배선은 알루미늄층을 포함하는 이중층 구조의 금속층으로 형성되는 액정 표시 장치.
  16. 제14항에서,
    상기 제2 접촉 구멍은 상기 게이트 절연막, 상기 보호막, 상기 신호 배선의 알루미늄층에 형성되는 액정 표시 장치.
  17. 제14항에서,
    상기 다수개의 신호 배선에 일대일로 대응되는 다수개의 신호 리드를 가지는 신호 전송용 필름을 더 포함하는 액정 표시 장치.
  18. 제17항에서,
    상기 신호 전송용 필름에는 상기 다수개의 신호 리드 중 고전압 신호를 전송하는 제1 신호 리드 및 저전압 신호를 전송하는 제2 신호 리드의 사이에 더미 리드가 형성되는 액정 표시 장치.
  19. 제18항에서,
    상기 더미 리드는 제1 신호 리드와 동일한 전압이 인가되는 액정 표시 장치.
  20. 제18항에서,
    상기 더미 리드는 수 ~ 수십 ㎛의 두께를 가지는 액정 표시 장치.
  21. 제18항에서,
    상기 기판에 상기 더미 리드에 대응하는 더미 배선이 형성되어 있는 액정 표시 장치.
  22. 제21항에서,
    상기 더미 배선은 상기 신호 배선보다 산화 경향이 작은 특성을 가지는 도전 물질로 형성되는 액정 표시 장치.
  23. 제14항에서,
    상기 게이트 배선은 상기 게이트선에 연결되는 게이트 패드를 더 포함하고,
    상기 데이터 배선은 상기 데이터선에 연결되는 데이터 패드를 더 포함하고,
    상기 게이트 패드를 드러내는 제3 접촉 구멍,
    상기 데이터 패드를 드러내는 제4 접촉 구멍,
    상기 제3 접촉 구멍을 통하여 상기 게이트 패드를 덮는 게이트 보조 패드,
    상기 제4 접촉 구멍을 통하여 상기 데이터 패드를 덮는 데이터 보조 패드를 더 포함하는 액정 표시 장치.
  24. 제23항에서,
    상기 제3 접촉 구멍은 측변의 길이가 폭보다 크게 되도록 패터닝되고,
    상기 제4 접촉 구멍은 측변의 길이가 폭보다 크게 되도록 패터닝되는 액정 표시 장치.
  25. 제14항에서,
    상기 기판에 형성되는 공통 전압용 패드,
    상기 공통 전압용 패드를 상기 게이트 절연막 및 상기 보호막 중 적어도 하나의 절연막이 덮고,
    상기 절연막에 상기 공통 전압용 패드를 드러내되, 측변의 길이가 폭보다 크게 되도록 패터닝되는 접촉 구멍,
    상기 접촉 구멍을 통하여 상기 공통 전압용 패드에 연결되는 공통 전압용 보조 패드
    를 더 포함하는 액정 표시 장치.
  26. 제25항에서,
    상기 공통 전압용 보조 패드에 연결되는 공통 전극이 형성되어 있는 상부 기판을 더 포함하는 액정 표시 장치.
  27. 기판 위에 게이트 전극 및 게이트선을 포함하는 게이트 배선 및 신호 배선을 형성하는 단계,
    상기 게이트 배선 및 상기 신호배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체 패턴을 형성하는 단계,
    상기 게이트선에 교차하는 데이터선, 상기 반도체 패턴의 일부분에 접촉되는 소스 전극, 상기 소스 전극에 대응되어 상기 반도체 패턴의 다른 부분에 접촉되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선 및 상기 반도체 패턴을 덮는 보호막을 형성하는 단계,
    상기 드레인 전극을 드러내는 제1 접촉 구멍 및 상기 신호 배선을 드러내고, 측변의 길이가 폭보다 크게 되도록 제2 접촉 구멍을 형성하는 단계,
    상기 제1 및 제2 접촉 구멍을 통하여 상기 드레인 전극에 연결되는 화소 전극 및 상기 신호 배선에 연결되는 신호 배선 보조 패드를 형성하는 단계를 포함하는 액정 표시 장치의 제조방법.
  28. 삭제
  29. 제27항에서,
    상기 신호 배선은 알루미늄을 포함하는 이중층 구조로 형성하고,
    상기 제2 접촉 구멍은 상기 신호 배선을 덮는 게이트 절연막 및 보호막을 사진 식각 공정에 의하여 건식 식각하여 알루미늄층을 드러내고, 상기 알루미늄층의 드러난 부분을 알루미늄 식각액을 사용하여 습식식각하여 형성하는 액정 표시 장치의 제조 방법.
  30. 제27항에서,
    상기 게이트 배선은 상기 게이트선에 연결되는 게이트 패드를 더 포함하고,
    상기 데이터 배선은 상기 데이터선에 연결되는 데이터 패드를 더 포함하며,
    상기 제1 및 제2 접촉 구멍 형성시에 상기 게이트 패드를 드러내는 제3 접촉 구멍 및 상기 데이터 패드를 드러내는 제4 접촉 구멍을 각각 형성하고,
    상기 드레인 전극 및 상기 신호 배선 보조 패드 형성시에, 상기 게이트 패드 및 상기 데이터 패드를 덮는 게이트 보조 패드 및 데이터 보조 패드를 형성하는 액정 표시 장치의 제조 방법.
  31. 제30항에서,
    상기 제3 접촉 구멍은 측변의 길이가 폭보다 크게 형성하고,
    상기 제4 접촉 구멍은 측변의 길이가 폭보다 크게 형성하는 액정 표시 장치의 제조 방법.
  32. 제27항에서,
    상기 반도체 패턴 및 상기 데이터 배선은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성하는 액정 표시 장치의 제조 방법.
  33. 제32항에서,
    상기 감광막 패턴은 상기 데이터 배선의 상부에서 제1 두께를 가지는 제1 부분 및 상기 소스 전극과 상기 드레인 전극 사이의 상부에서 제1 두께보다 얇은 제2 두께를 가지는 제2 부분으로 형성되는 액정 표시 장치의 제조 방법.
  34. 제32항에서,
    상기 반도체 패턴 및 상기 데이터 배선의 형성은,
    상기 게이트 절연막 위에 반도체층 및 도전층을 증착한 후, 상기 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 상기 도전층을 식각하여 상기 반도체층의 일부를 드러내는 단계,
    상기 반도체층의 드러난 부분 및 상기 감광막 패턴의 제2 부분을 제거하여 상기 반도체 패턴을 완성하고, 상기 소스 전극과 상기 드레인 전극 사이에 상기 도전층의 일부를 드러내는 단계,
    상기 도전층의 드러난 부분을 제거하여 상기 데이터 배선을 완성하는 단계,
    상기 감광막 패턴의 제1 부분을 제거하는 단계
    를 포함하는 액정 표시 장치의 제조 방법.
  35. 제34항에서,
    상기 감광막 패턴은 제1 영역, 상기 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 상기 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광 마스크를 이용하여 형성하는 액정 표시 장치의 제조 방법.
KR1020000064396A 2000-10-31 2000-10-31 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법 KR100695303B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020000064396A KR100695303B1 (ko) 2000-10-31 2000-10-31 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법
TW090101915A TW521224B (en) 2000-10-31 2001-01-31 Control signal unit for liquid crystal display and method of fabricating same
US09/964,639 US6888585B2 (en) 2000-10-31 2001-09-28 Control signal unit for a liquid crystal display
JP2001334576A JP2002214638A (ja) 2000-10-31 2001-10-31 制御信号部及びその製造方法とこれを含む液晶表示装置及びその製造方法
US10/999,986 US7081939B2 (en) 2000-10-31 2004-12-01 Display device having a black matrix overlapping a gate control signal line formed on substrate
US11/483,487 US7583328B2 (en) 2000-10-31 2006-07-10 Control signal unit for a liquid crystal display and a method for fabricating the same
JP2008083064A JP2008186025A (ja) 2000-10-31 2008-03-27 制御信号部及びその製造方法とこれを含む液晶表示装置及びその製造方法
JP2011138501A JP5325938B2 (ja) 2000-10-31 2011-06-22 液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000064396A KR100695303B1 (ko) 2000-10-31 2000-10-31 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020034283A KR20020034283A (ko) 2002-05-09
KR100695303B1 true KR100695303B1 (ko) 2007-03-14

Family

ID=19696469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000064396A KR100695303B1 (ko) 2000-10-31 2000-10-31 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법

Country Status (4)

Country Link
US (3) US6888585B2 (ko)
JP (3) JP2002214638A (ko)
KR (1) KR100695303B1 (ko)
TW (1) TW521224B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101609557B1 (ko) * 2008-09-19 2016-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101622981B1 (ko) * 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800318B1 (ko) * 2001-12-20 2008-02-01 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시패널 및 그 제조방법
JP4007074B2 (ja) * 2002-05-31 2007-11-14 ソニー株式会社 表示装置の製造方法
KR100870013B1 (ko) * 2002-08-27 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100898784B1 (ko) * 2002-10-14 2009-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US7436473B2 (en) * 2002-11-27 2008-10-14 Samsung Electronics Co., Ltd. Liquid crystal display and manufacturing method thereof
JP2004302466A (ja) * 2003-03-29 2004-10-28 Lg Philips Lcd Co Ltd 水平電界印加型液晶表示装置及びその製造方法
KR100971950B1 (ko) * 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP2005108912A (ja) * 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
CN100371813C (zh) * 2003-10-14 2008-02-27 Lg.菲利浦Lcd株式会社 面内切换型液晶显示装置中的液晶显示板及其制造方法
JP4319517B2 (ja) * 2003-10-28 2009-08-26 東芝モバイルディスプレイ株式会社 アレイ基板および平面表示装置
KR101006438B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 액정 표시 장치
KR101007686B1 (ko) * 2003-12-11 2011-01-13 엘지디스플레이 주식회사 액정표시패널의 제조방법
JP2005215279A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
KR101061844B1 (ko) * 2004-06-29 2011-09-02 삼성전자주식회사 박막 표시판의 제조 방법
KR100686345B1 (ko) * 2004-10-27 2007-02-22 삼성에스디아이 주식회사 평판표시소자 및 그 제조방법
KR101127838B1 (ko) * 2005-03-03 2012-03-21 엘지디스플레이 주식회사 액정 표시 장치
KR100778354B1 (ko) * 2005-08-08 2007-11-22 미쓰비시덴키 가부시키가이샤 액정표시장치
KR100736576B1 (ko) * 2006-04-10 2007-07-06 엘지전자 주식회사 전계발광소자와 그 제조방법
TWI294185B (en) * 2006-04-14 2008-03-01 Au Optronics Corp Manufacturing method of a pixel structure
JP4364226B2 (ja) * 2006-09-21 2009-11-11 株式会社東芝 半導体集積回路
KR101328912B1 (ko) * 2006-11-29 2013-11-13 엘지디스플레이 주식회사 액정표시장치
KR101304412B1 (ko) * 2007-01-24 2013-09-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101565798B1 (ko) * 2009-03-31 2015-11-05 삼성전자주식회사 콘택 패드와 도전 라인과의 일체형 구조를 가지는 반도체 소자
KR102416978B1 (ko) 2009-07-10 2022-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWM402435U (en) * 2010-10-15 2011-04-21 Chunghwa Picture Tubes Ltd Display panel
JP5907697B2 (ja) * 2011-11-09 2016-04-26 三菱電機株式会社 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
KR20130053053A (ko) * 2011-11-14 2013-05-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR20140020565A (ko) * 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
CN108957815B (zh) * 2014-03-14 2021-06-15 群创光电股份有限公司 显示装置
JP6518117B2 (ja) * 2015-04-20 2019-05-22 株式会社ジャパンディスプレイ 表示装置
US9678371B2 (en) * 2015-06-01 2017-06-13 Apple Inc. Display with delay compensation to prevent block dimming
CN104916252B (zh) * 2015-07-13 2017-08-25 京东方科技集团股份有限公司 圆形显示面板及其制作方法、显示装置
KR20180027693A (ko) * 2016-09-06 2018-03-15 삼성디스플레이 주식회사 표시 장치
CN110165054B (zh) * 2018-03-09 2022-04-15 京东方科技集团股份有限公司 面板及其制备方法、显示装置
EP4131371A4 (en) * 2020-03-24 2023-05-17 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE
EP4006890A4 (en) * 2020-05-13 2022-10-19 BOE Technology Group Co., Ltd. Driving substrate, fabrication method therefor and display apparatus
CN114980478B (zh) * 2021-02-25 2025-02-18 北京京东方显示技术有限公司 一种柔性线路板、柔性线路板的制备方法及显示装置
TWI802393B (zh) * 2022-05-03 2023-05-11 友達光電股份有限公司 畫素陣列基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08313924A (ja) * 1995-05-15 1996-11-29 Hitachi Ltd フリップチップ方式の液晶表示素子
JPH10161094A (ja) * 1996-11-29 1998-06-19 Toshiba Corp 表示装置用アレイ基板
KR20000024704A (ko) * 1998-10-01 2000-05-06 윤종용 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판
KR20000033835A (ko) * 1998-11-26 2000-06-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151989A (en) * 1987-02-13 1992-09-29 International Business Machines Corporation Directory cache management in a distributed data processing system
US5148301A (en) * 1990-02-27 1992-09-15 Casio Computer Co., Ltd. Liquid crystal display device having a driving circuit inside the seal boundary
JPH06208132A (ja) * 1990-03-24 1994-07-26 Sony Corp 液晶表示装置
EP0463874A2 (en) * 1990-06-29 1992-01-02 Digital Equipment Corporation Cache arrangement for file system in digital data processing system
JPH06290096A (ja) * 1993-03-31 1994-10-18 Matsushita Electric Ind Co Ltd パス名解決装置
JPH06347822A (ja) * 1993-06-03 1994-12-22 Hitachi Ltd 液晶表示基板の製造方法
US5701462A (en) * 1993-12-29 1997-12-23 Microsoft Corporation Distributed file system providing a unified name space with efficient name resolution
JP3281167B2 (ja) * 1994-03-17 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
JPH0843856A (ja) * 1994-07-28 1996-02-16 Casio Comput Co Ltd 導電膜のコンタクト構造
JPH08179361A (ja) * 1994-12-20 1996-07-12 Casio Comput Co Ltd アクティブマトリックスパネル
US5914758A (en) * 1995-03-10 1999-06-22 Sharp Kabushiki Kaisha Liquid crystal display with non-linear switching elements having electrode portion substantially surrounding upper electrode
JP3082129B2 (ja) * 1995-03-27 2000-08-28 セイコーインスツルメンツ株式会社 液晶表示装置
JP3643640B2 (ja) * 1995-06-05 2005-04-27 株式会社東芝 表示装置及びこれに使用されるｉｃチップ
US5819275A (en) * 1995-06-07 1998-10-06 Trusted Information Systems, Inc. System and method for superimposing attributes on hierarchically organized file systems
US5739880A (en) * 1995-12-01 1998-04-14 Hitachi, Ltd. Liquid crystal display device having a shielding film for shielding light from a light source
KR0181781B1 (ko) * 1995-12-30 1999-05-01 구자홍 액정표시장치의 배열기판 및 그 제조방법
KR100237679B1 (ko) * 1995-12-30 2000-01-15 윤종용 저항 차를 줄이는 팬 아웃부를 가지는 액정 표시 패널
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2776356B2 (ja) * 1996-01-30 1998-07-16 日本電気株式会社 液晶表示装置
KR100264238B1 (ko) * 1996-10-21 2000-08-16 윤종용 평면구동방식의액정표시장치및그기판
JP3484307B2 (ja) * 1996-12-06 2004-01-06 株式会社 日立ディスプレイズ 液晶表示装置
KR100252308B1 (ko) * 1997-01-10 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터 어레이
JPH10215039A (ja) * 1997-01-31 1998-08-11 Toyota Motor Corp 電子回路用配線基板
JP3850510B2 (ja) * 1997-04-09 2006-11-29 東芝電子エンジニアリング株式会社 表示装置
KR100264887B1 (ko) * 1997-08-11 2000-09-01 구본준 액정표시장치
JPH1165472A (ja) * 1997-08-26 1999-03-05 Toshiba Corp 平面表示装置
JP3711398B2 (ja) * 1997-11-12 2005-11-02 カシオ計算機株式会社 配線基板
JP3988227B2 (ja) * 1997-12-01 2007-10-10 日立化成工業株式会社 半導体チップ搭載用基板の製造法および半導体装置
JPH11183924A (ja) * 1997-12-24 1999-07-09 Toshiba Corp 液晶表示素子
JP3361278B2 (ja) * 1997-12-26 2003-01-07 シャープ株式会社 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法
TWI250337B (en) * 1998-02-09 2006-03-01 Seiko Epson Corp An electro-optical apparatus and electronic appliances
JP3805523B2 (ja) * 1998-03-10 2006-08-02 シャープ株式会社 薄膜デバイス
JPH11259015A (ja) * 1998-03-11 1999-09-24 Sony Corp 電極の信号印加装置
JP3003998B2 (ja) * 1998-03-18 2000-01-31 インターナショナル・ビジネス・マシーンズ・コーポレイション ドライエッチング方法およびその方法を用いたｔｆｔの製造方法
JP4184522B2 (ja) * 1999-01-29 2008-11-19 富士通株式会社 薄膜トランジスタ基板
US6279007B1 (en) * 1998-11-30 2001-08-21 Microsoft Corporation Architecture for managing query friendly hierarchical values
US6510450B1 (en) * 1999-02-04 2003-01-21 Novell, Inc. Multiple storage class distributed nametags for locating items in a distributed computing system
US7366708B2 (en) * 1999-02-18 2008-04-29 Oracle Corporation Mechanism to efficiently index structured data that provides hierarchical access in a relational database system
US6427123B1 (en) * 1999-02-18 2002-07-30 Oracle Corporation Hierarchical indexing for accessing hierarchically organized information in a relational system
JP2000252597A (ja) * 1999-02-25 2000-09-14 Sanyo Electric Co Ltd プリント基板
JP2000259091A (ja) * 1999-03-04 2000-09-22 Casio Comput Co Ltd 表示パネル、フレキシブル配線基板及びそれらを備えた表示装置
JP3428511B2 (ja) * 1999-07-02 2003-07-22 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR100315209B1 (ko) * 1999-12-17 2001-11-29 구본준, 론 위라하디락사 액정표시소자 및 그 제조방법
US6922226B2 (en) * 1999-12-31 2005-07-26 Lg. Philips Lcd Co. Ltd. Liquid crystal display device implementing improved electrical lines and the fabricating method
US6535970B1 (en) * 2000-01-04 2003-03-18 International Business Machines Corporation Method and apparatus for enhanced performance caching for path names
KR100695299B1 (ko) * 2000-05-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100450982B1 (ko) * 2000-05-31 2004-10-02 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR100385082B1 (ko) * 2000-07-27 2003-05-22 삼성전자주식회사 액정 표시 장치
KR20020017322A (ko) * 2000-08-29 2002-03-07 윤종용 제어 신호부 구조 및 이를 포함하는 액정 표시 장치
US7171407B2 (en) * 2002-10-03 2007-01-30 International Business Machines Corporation Method for streaming XPath processing with forward and backward axes
US6970975B2 (en) * 2002-11-15 2005-11-29 Exanet Co. Method for efficient caching and enumerating objects in distributed storage systems
US8166005B2 (en) * 2004-09-21 2012-04-24 Emc Corporation Pathname caching and protection of the root directory in a nested multilayer directory structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08313924A (ja) * 1995-05-15 1996-11-29 Hitachi Ltd フリップチップ方式の液晶表示素子
JPH10161094A (ja) * 1996-11-29 1998-06-19 Toshiba Corp 表示装置用アレイ基板
KR20000024704A (ko) * 1998-10-01 2000-05-06 윤종용 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판
KR20000033835A (ko) * 1998-11-26 2000-06-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101609557B1 (ko) * 2008-09-19 2016-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101622981B1 (ko) * 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
KR101622978B1 (ko) * 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US9478597B2 (en) 2008-09-19 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101760341B1 (ko) * 2008-09-19 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101827333B1 (ko) * 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US11139359B2 (en) 2008-09-19 2021-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12250855B2 (en) 2008-09-19 2025-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
TW521224B (en) 2003-02-21
US20060250538A1 (en) 2006-11-09
US20050157221A1 (en) 2005-07-21
JP2011242785A (ja) 2011-12-01
KR20020034283A (ko) 2002-05-09
JP2002214638A (ja) 2002-07-31
JP2008186025A (ja) 2008-08-14
US7081939B2 (en) 2006-07-25
US7583328B2 (en) 2009-09-01
JP5325938B2 (ja) 2013-10-23
US6888585B2 (en) 2005-05-03
US20020051110A1 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
KR100695303B1 (ko) 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
JP4662700B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
JP2004341550A (ja) 液晶表示装置および液晶表示装置の製造方法
JP4166300B2 (ja) 液晶表示装置の製造方法
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100878242B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20020037845A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100695300B1 (ko) 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법
KR20000047142A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JPH01282522A (ja) アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置
KR100777694B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20000065687A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
KR20010009268A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100816339B1 (ko) 박막 트랜지스터 기판
KR20010017529A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100878263B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020027731A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100929668B1 (ko) 박막 트랜지스터 표시판
KR100945576B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법
KR100729768B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100783696B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20060128521A (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 그의 제조 방법
KR20020018886A (ko) 접촉 구멍 형성 방법 및 이를 이용한 박막 트랜지스터기판 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001031

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20051004

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20001031

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061120

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070305

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070308

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070309

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100216

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110215

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120215

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120215

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130228

Start annual number: 7

End annual number: 7

PC1903 Unpaid annual fee
FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 8

PR0401 Registration of restoration

Patent event code: PR04011E01D

Patent event date: 20140926

Comment text: Registration of Restoration

PR1001 Payment of annual fee

Payment date: 20140929

Start annual number: 8

End annual number: 8

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150226

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160226

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170224

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180227

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180227

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190227

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20200227

Start annual number: 14

End annual number: 14

PC1801 Expiration of term