[go: up one dir, main page]

KR100558714B1 - 액정표시패널 및 그 제조 방법 - Google Patents

액정표시패널 및 그 제조 방법 Download PDF

Info

Publication number
KR100558714B1
KR100558714B1 KR1020030071377A KR20030071377A KR100558714B1 KR 100558714 B1 KR100558714 B1 KR 100558714B1 KR 1020030071377 A KR1020030071377 A KR 1020030071377A KR 20030071377 A KR20030071377 A KR 20030071377A KR 100558714 B1 KR100558714 B1 KR 100558714B1
Authority
KR
South Korea
Prior art keywords
gate
pad
data
electrode
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030071377A
Other languages
English (en)
Other versions
KR20050035660A (ko
Inventor
류순성
장윤경
남승희
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030071377A priority Critical patent/KR100558714B1/ko
Priority to US10/962,448 priority patent/US8576367B2/en
Priority to CNB2004100837046A priority patent/CN100354736C/zh
Publication of KR20050035660A publication Critical patent/KR20050035660A/ko
Application granted granted Critical
Publication of KR100558714B1 publication Critical patent/KR100558714B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 마스크 공정 수를 절감할 수 있는 액정표시패널 및 그 제조 방법에 관한 것이다.
본 발명에 따른 액정표시패널은 기판 상에 형성되는 게이트 라인, 상기 게이트 라인과 게이트절연패턴을 사이에 두고 교차하여 화소 영역을 결정하는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터, 상기 박막트랜지스터를 보호하는 보호막, 상기 화소영역에 형성되며 상기 박막트랜지스터와 접속된 화소전극, 상기 게이트라인과 접속되며 게이트라인에 포함된 투명도전막으로 형성된 게이트패드, 상기 데이터라인과 접속되며 상기 투명도전막으로 형성된 데이터패드를 갖는 박막트랜지스터 어레이 기판과; 상기 박막트랜지스터 어레이 기판과 대향되어 합착되는 칼라필터 어레이 기판을 구비하며; 상기 보호막은 상기 칼라필터 어레이 기판과 중첩되는 영역에 형성되어 상기 게이트패드 및 데이터패드에 포함된 투명도전막을 노출시키는 것을 특징으로 한다.

Description

액정표시패널 및 그 제조 방법{LIQUID CRYSTAL DISPLAY AND FABRICATING METHOD THEREOF}
도 1은 종래 액정표시패널의 하부 어레이 기판을 나타내는 평면도이다.
도 2는 도 1에 도시된 하부 어레이 기판을 선"Ⅱ-Ⅱ'"를 따라 절단하여 도시한 단면도이다.
도 3a 내지 도 3d는 도 2에 도시된 하부 어레이 기판의 제조 방법 을 단계적으로 도시한 단면도들이다.
도 4는 본 발명의 제1 실시 예에 따른 액정표시패널의 하부 어레이 기판을 도시한 평면도이다.
도 5는 도 4에 도시된 하부 어레이 기판을 선"Ⅴ-Ⅴ'"을 따라 절단하여 도시한 단면도이다.
도 6a 및 도 6b는 도 4에 도시된 데이터라인 하부에 형성된 리던던시라인을 나타내는 평면도 및 단면도이다.
도 7a 및 도 7b는 본 발명의 제1 실시 예에 따른 하부 어레이 기판의 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 8a 및 도 8b는 본 발명의 제1 실시 예에 따른 하부 어레이 기판의 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 9a 내지 도 9c는 도 8a 및 도 8b에 도시된 제2 마스크공정을 구체적으로 설명하기 위한 단면도이다.
도 10a 및 도 10b는 본 발명의 제1 실시 예에 따른 하부 어레이 기판의 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 11a 내지 도 11e는 도 10a 및 도 10b에 도시된 제3 마스크 공정을 구체적으로 설명하기 위한 단면도이다.
도 12는 도 5에 도시된 하부 어레이 기판을 포함하는 액정표시패널을 나타내는 단면도이다.
도 13은 도 5에 도시된 하부 어레이 기판을 포함하는 액정표시패널의 다른 형태를 나타내는 단면도이다.
도 14는 본 발명의 제2 실시 예에 따른 액정표시패널의 하부 어레이 기판을 도시한 평면도이다.
도 15는 도 14에 도시된 하부 어레이 기판을 선"ⅩⅤ1-ⅩⅤ1'", "ⅩⅤ2-ⅩⅤ2'"을 따라 절단하여 도시한 단면도이다.
도 16a 내지 도 16c는 도 15에 도시된 하부 어레이 기판의 제조 방법을 설명하기 위한 단면도이다.
도 17a 내지 도 17e는 도 16c에 도시된 제3 마스크 공정을 구체적으로 설명하기 위한 단면도이다.
도 18은 도 15에 도시된 하부 어레이 기판을 포함하는 액정표시패널을 나타 내는 단면도이다.
도 19는 도 15에 도시된 하부 어레이 기판을 포함하는 액정표시패널의 다른 형태를 나타내는 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
2,102 : 게이트 라인 4,104 : 데이터 라인
6,106 : 게이트전극 8,108 : 소스전극
10,110 : 드레인전극 12,112 : 게이트절연막
14,114 : 활성층 16,116 : 오믹접촉층
18,118 : 보호막 20,42,56,66,120 : 접촉홀
22,122 : 화소전극 28,128 : 스토리지전극
40,140 : 스토리지캐패시터 50,150 : 게이트패드
52 : 게이트 패드 하부 전극 54 : 게이트 패드 상부 전극
60,160 : 데이터패드 62 : 데이터 패드 하부 전극
64 : 데이터 패드 상부 전극 152 : 게이트링크
168 : 데이터링크 170 : 투명도전막
172 : 게이트금속막
본 발명은 액정표시패널에 관한 것으로, 특히 공정을 단순화시킬 수 있는 액정표시패널 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정 표시 장치는 상하부 기판에 대향하게 배치된 화소 전극과 공통 전극 사이에 형성되는 전계에 의해 액정을 구동하게 된다.
액정 표시 장치는 서로 대향하여 합착된 하부 어레이 기판(박막트랜지스터 어레이 기판) 및 상부 어레이 기판(칼라 필터 어레이 기판)과, 두 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
하부 어레이 기판은 다수의 신호 배선들 및 박막 트랜지스터와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다. 상부 어레이 기판은 칼러 구현을 위한 칼라 필터 및 빛샘 방지를 위한 블랙 매트릭스와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다.
이러한 액정 표시 장치에서 박막 트랜지스터 어레이 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 중요 원인이 되고 있다. 이를 해결하기 위하여, 박막 트랜지스터 어레이 기판은 마스크 공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 박막 증착 공정, 세정 공정, 포토리소그래피 공정, 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 많은 공정을 포함하고 있기 때 문이다. 이에 따라, 최근에는 하부 어레이 기판의 표준 마스크 공정이던 5 마스크 공정에서 하나의 마스크 공정을 줄인 4 마스크 공정이 대두되고 있다.
도 1은 종래의 4마스크 공정을 이용한 하부 어레이 기판을 나타내는 평면도이고, 도 2는 도 1에서 선"Ⅱ-Ⅱ'"를 따라 절취한 하부 어레이 기판을 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 종래 액정표시패널의 하부 어레이 기판은 하부 기판(1) 위에 게이트 절연막(12)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(30)와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극(22)과, 게이트라인(2)과 스토리지전극(28)의 중첩부에 형성된 스토리지 캐패시터(40)와, 게이트 라인(2)과 접속된 게이트 패드(50)와, 데이터 라인(4)과 접속된 데이터 패드(60)를 구비한다.
게이트 신호를 공급하는 게이트 라인(2)과 데이터 신호를 공급하는 데이터 라인(4)은 교차 구조로 형성되어 화소 영역(5)을 정의한다.
박막 트랜지스터(30)는 게이트 라인(2)의 게이트 신호에 응답하여 데이터 라인(4)의 화소 신호가 화소 전극(22)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(30)는 게이트 라인(2)에 접속된 게이트 전극(6)과, 데이터 라인(4)에 접속된 소스 전극(8)과, 화소 전극(22)에 접속된 드레인 전극(10)을 구비한다. 또한, 박막 트랜지스터(30)는 게이트 전극(6)과 게이트 절연막(12)을 사이에 두고 중첩되면서 소스 전극(8)과 드레인 전극(8) 사이에 채널을 형성하는 활성층(14)을 더 구비한다.
그리고, 활성층(14)은 데이터 라인(4), 데이터 패드 하부 전극(62) 및 스토리지 전극(28)과도 중첩되게 형성된다. 이러한 활성층(14) 위에는 데이터 라인(4), 소스 전극(8), 드레인 전극(10), 데이터 패드 하부 전극(62) 및 스토리지 전극(28)과 오믹 접촉을 위한 오믹 접촉층(16)이 더 형성된다.
화소 전극(22)은 보호막(18)을 관통하는 제1 접촉홀(20)을 통해 박막 트랜지스터(30)의 드레인 전극(10)과 접속되어 화소 영역(5)에 형성된다.
이에 따라, 박막 트랜지스터(30)를 통해 화소 신호가 공급된 화소 전극(22)과 기준 전압이 공급된 공통 전극(도시하지 않음) 사이에는 전계가 형성된다. 이러한 전계에 의해 하부 어레이 기판과 상부 어레이 기판 사이의 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역(5)을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
스토리지 캐패시터(40)는 게이트 라인(2)과, 그 게이트 라인(2)과 게이트 절연막(12), 활성층(14) 및 오믹 접촉층(16)을 사이에 두고 중첩되는 스토리지 전극(28)으로 구성된다. 여기서, 스토리지전극(28)은 보호막(18)에 형성된 제2 접촉홀(42)을 통해 화소전극(22)과 접속된다. 이러한 스토리지 캐패시터(40)는 화소 전극(22)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
게이트패드(50)는 게이트드라이버(도시하지 않음)와 접속되어 게이트라인(2)에 게이트신호를 공급한다. 이러한 게이트 패드(50)는 게이트 라인(2)으로부터 연장되는 게이트 패드 하부 전극(52)과, 게이트 절연막(12) 및 보호막(18)을 관통하 는 제3 접촉홀(56)을 통해 게이트 패드 하부 전극(52)과 접속된 게이트 패드 상부 전극(54)으로 구성된다.
데이터패드(60)는 데이터 드라이버(도시하지 않음)와 접속되어 데이터라인(4)에 데이터신호를 공급한다. 이러한 데이터 패드(60)는 데이터 라인(4)으로부터 연장되는 데이터 패드 하부 전극(62)과, 보호막(18)을 관통하는 제4 접촉홀(66)을 통해 데이터 패드 하부 전극(62)과 접속된 데이터 패드 상부 전극(64)으로 구성된다.
이러한 구성을 가지는 액정표시패널의 하부 어레이 기판의 제조 방법을 4마스크 공정을 이용하여 상세히 하면 도 3a 내지 도 3d에 도시된 바와 같다.
도 3a를 참조하면, 제1 마스크 공정을 이용하여 하부 기판(1) 상에 게이트 라인(2), 게이트 전극(6) 및 게이트 패드 하부 전극(52)을 포함하는 게이트패턴이 형성된다.
이를 상세히 설명하면, 하부 기판(1) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(2), 게이트 전극(6) 및 게이트 패드 하부 전극(52)을 포함하는 게이트패턴이 형성된다. 여기서, 게이트금속층으로는 알루미늄계 금속 등이 이용된다.
도 3b를 참조하면, 게이트패턴이 형성된 하부 기판(1) 상에 게이트 절연막(12)이 도포된다. 그리고 제2 마스크 공정을 이용하여 게이트 절연막(12) 위에 활성층(14) 및 오믹 접촉층(16)을 포함하는 반도체 패턴과; 데이터 라인(4), 소 스 전극(8), 드레인 전극(10), 데이터 패드 하부 전극(62), 스토리지 전극(28)을 포함하는 데이터패턴이 형성된다.
이를 상세히 설명하면, 게이트패턴이 형성된 하부 기판(1) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(12), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 데이터금속층이 순차적으로 형성된다. 여기서, 게이트 절연막(12)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 데이터 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
이어서, 데이터 금속층 위에 제2 마스크를 이용한 포토리소그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각 공정으로 데이터금속층이 패터닝됨으로써 데이터 라인(4), 소스 전극(8), 그 소스 전극(8)과 일체화된 드레인 전극(10), 스토리지 전극(28)을 포함하는 데이터패턴이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹 접촉층(14)과 활성층(16)이 형성된다.
그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부의 데이터금속층 및 오믹 접촉층(16)이 식각된다. 이에 따라, 채널부의 활성층(14)이 노출되어 소스 전극(8)과 드레인 전극(10)이 분리된다.
이어서, 스트립 공정으로 데이터패턴 위에 남아 있던 포토레지스트 패턴이 제거된다.
도 3c를 참조하면, 데이터패턴이 형성된 게이트 절연막(12) 상에 제3 마스크 공정을 이용하여 제1 내지 제4 접촉홀들(20,42,56,66)을 포함하는 보호막(18)이 형성된다.
상세히 하면, 데이터패턴이 형성된 게이트 절연막(12) 상에 PECVD 등의 증착 방법으로 보호막(18)이 전면 형성된다. 이어서, 보호막(18)이 제3 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 패터닝됨으로써 제1 내지 제4 접촉홀들(20,42,56,66)이 형성된다. 제1 접촉홀(20)은 보호막(18)을 관통하여 드레인 전극(10)을 노출시키고, 제2 접촉홀(42)은 보호막(18)을 관통하여 스토리지 전극(28)을 노출시킨다. 제3 접촉홀(56)은 보호막(18) 및 게이트 절연막(12)을 관통하여 게이트 패드 하부 전극(52)을 노출시키고, 제4 접촉홀(66)은 보호막(18)을 관통하여 데이터 패드 하부 전극(62)을 노출시킨다. 여기서, 데이터 금속으로 몰리브덴(Mo)과 같이 건식 식각비 큰 금속이 이용되는 경우 제1, 제2, 제4 접촉홀(20, 42, 66) 각각은 드레인 전극(10), 스토리지 전극(28), 데이터 패드 하부 전극(62)까지 관통하여 그들의 측면을 노출시키게 된다.
보호막(18)의 재료로는 게이트 절연막(12)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물 질이 이용된다.
도 3d를 참조하면, 제4 마스크 공정을 이용하여 보호막(18) 상에 화소 전극(22), 게이트 패드 상부 전극(54), 데이터 패드 상부 전극(64)을 포함하는 투명 도전 패턴이 형성된다.
상세히 하면, 보호막(18) 상에 스퍼터링 등의 증착 방법으로 투명 도전막이 도포된다. 이어서 제4 마스크를 이용한 포토리소그래피 공정과 식각 공정을 통해 투명 도전막이 패텅님됨으로써 화소 전극(22), 게이트 패드 상부 전극(54), 데이터 패드 상부 전극(64)을 포함하는 투명 도전 패턴이 형성된다. 화소 전극(22)은 제1 접촉홀(20)을 통해 드레인 전극(10)과 전기적으로 접속되고, 제2 접촉홀(42)을 통해 스토리지 전극(28)과 전기적으로 접속된다. 게이트 패드 상부 전극(54)은 제3 접촉홀(56)을 통해 게이트 패드 하부 전극(52)과 전기적으로 접속된다. 데이터 패드 상부 전극(64)은 제4 접촉홀(66)을 통해 데이터 패드 하부 전극(62)과 전기적으로 접속된다.
여기서, 투명 도전막의 재료로는 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO) 및 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 중 어느 하나가 이용된다.
이와 같이, 종래 박막 트랜지스터 어레이 기판 및 그 제조 방법은 4마스크 공정을 채용함으로써 5마스크 공정을 이용한 경우보다 제조 공정수를 줄임과 아울러 그에 비례하는 제조 단가를 절감할 수 있게 된다. 그러나, 4 마스크 공정 역시 여전히 제조 공정이 복잡하여 원가 절감에 한계가 있으므로 제조 공정을 더욱 단순화하여 제조 단가를 더욱 줄일 수 있는 방안이 요구된다.
따라서, 본 발명의 목적은 마스크 공정 수를 절감할 수 있는 액정표시패널 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 기판 상에 형성되는 게이트 라인, 상기 게이트 라인과 게이트절연패턴을 사이에 두고 교차하여 화소 영역을 결정하는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터, 상기 박막트랜지스터를 보호하는 보호막, 상기 화소영역에 형성되며 상기 박막트랜지스터와 접속된 화소전극, 상기 게이트라인과 접속되며 게이트라인에 포함된 투명도전막으로 형성된 게이트패드, 상기 데이터라인과 접속되며 상기 투명도전막으로 형성된 데이터패드를 갖는 박막트랜지스터 어레이 기판과; 상기 박막트랜지스터 어레이 기판과 대향되어 합착되는 칼라필터 어레이 기판을 구비하며; 상기 보호막은 상기 칼라필터 어레이 기판과 중첩되는 영역에 형성되어 상기 게이트패드 및 데이터패드에 포함된 투명도전막을 노출시키는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 기판 상에 형 성되는 게이트 라인과; 상기 게이트 라인과 절연되게 교차하여 화소 영역을 결정하는 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속되고 상기 화소 영역에 형성된 화소 전극과; 상기 게이트라인과 접속되며 게이트라인에 포함된 투명도전막으로 형성된 게이트패드와; 상기 데이터라인과 접속되며 상기 투명도전막으로 형성된 데이터패드와; 상기 게이트패드 및 데이터패드를 포함하는 패드영역을 제외한 나머지영역에 형성되는 배향막과; 상기 배향막 하부에 상기 배향막과 동일패턴으로 형성되어 상기 게이트패드 및 데이터패드의 투명도전막을 노출시키는 보호막을 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널의 제조방법은 기판 상에 형성되는 게이트 라인, 상기 게이트 라인과 절연되게 교차하여 화소 영역을 결정하는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터, 상기 박막트랜지스터를 보호하는 보호막, 상기 화소영역에 형성되며 상기 박막트랜지스터와 접속된 화소 전극, 상기 게이트라인과 접속되며 게이트라인에 포함된 투명도전막으로 형성된 게이트패드, 상기 데이터라인과 접속되며 상기 투명도전막으로 형성된 데이터패드를 갖는 박막트랜지스터 어레이 기판을 마련하는 단계와; 상기 박막트랜지스터 어레이 기판과 대향하는 컬러필터 어레이 기판을 마련하는 단계와; 상기 박막트랜지스터 어레이 기판과 컬러필터 어레이 기판을 상기 게이트패드 및 데이터패드를 포함하는 패드영역이 노출되도록 합착하는 단계와; 상기 컬러필터 어레이 기판을 마스크로 이용하여 패드영역의 투명도전막을 노출시키는 단계를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널의 제조방법은 기판 상에 투명도전막을 포함하는 게이트라인, 게이트전극, 게이트패드 및 데이터패드를 포함하는 게이트패턴들과 화소전극을 형성하는 단계와; 상기 게이트패턴들과 화소전극이 형성된 기판 상에 반도체패턴과 게이트절연패턴을 형성하고 상기 데이터패드, 게이트패드 및 화소전극에 포함된 투명도전막을 노출시키는 단계와; 상기 반도체패턴 및 게이트절연패턴이 형성된 기판 상에 데이터라인, 소스전극 및 드레인전극을 포함하는 데이터패턴을 형성하는 단계와; 상기 박막트랜지스터를 보호하기 위해 상기 기판 전면에 보호막을 형성하는 단계와; 상기 게이트패드 및 데이터패드를 포함하는 패드영역을 제외한 나머지 영역의 보호막 상에 배향막을 형성하는 단계와; 상기 배향막을 마스크로 상기 패드영역을 덮도록 형성된 보호막을 제거하여 상기 패드영역에 포함된 투명도전막을 노출시키는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 19를 참조하여 상세하게 설명하기로 한다.
도 4는 본 발명의 제1 실시 예에 따른 액정표시패널의 하부 어레이 기판을 나타내는 평면도이고, 도 5는 도 4에서 선"Ⅴ-Ⅴ'"를 따라 절취한 하부 어레이 기판을 나타내는 단면도이다.
도 4 및 도 5에 도시된 하부 어레이 기판은 하부 기판(101) 위에 게이트 절연패턴(112)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(130)와, 그 교차 구조로 마련된 화소 영역(105)에 형성된 화소 전극(122)과, 화소전극(122)과 게이트라인(102)의 중첩부에 형성된 스토리지 캐패시터(140)와, 게이트 라인(102)에서 연장된 게이트 패드(150)와, 데이터 라인(104)에서 연장된 데이터 패드(160)를 구비한다.
게이트 신호를 공급하는 게이트 라인(102)과 데이터 신호를 공급하는 데이터 라인(104)은 교차 구조로 형성되어 화소 영역(105)을 정의한다.
박막 트랜지스터(130)는 게이트 라인(102)의 게이트 신호에 응답하여 데이터 라인(104)의 화소 신호가 화소 전극(122)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(130)는 게이트 라인(102)에 접속된 게이트 전극(106)과, 데이터 라인(104)에 접속된 소스 전극(108)과, 화소 전극(122)에 접속된 드레인 전극(110)을 구비한다. 또한, 박막 트랜지스터(130)는 게이트 전극(106)과 게이트 절연패턴(112)을 사이에 두고 중첩되면서 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 반도체패턴(114,116)을 구비한다.
게이트전극(106)과 게이트라인(102)을 포함하는 게이트패턴은 투명도전막(170)과, 그 투명도전막(170) 상에 게이트금속막(172)이 적층된 구조로 형성된다.
반도체패턴은 소스전극(108)과 드레인전극(110) 사이의 채널을 형성하고, 게이트절연패턴(112)을 사이에 두고 게이트패턴과 부분적으로 중첩되게 형성된 활성 층(114)을 구비한다. 그리고, 반도체패턴은 활성층(114) 위에 형성되어 스토리지전극(128), 소스전극(108) 및 드레인전극(110)과 오믹접촉을 위한 오믹접촉층(116)을 추가로 구비한다. 이러한 반도체패턴은 셀과 셀 사이에서는 분리되게 형성되어 그 반도체패턴에 의한 셀들 간의 신호간섭을 방지하게 된다.
화소 전극(122)은 화소 영역(105)에 투명도전막(170)으로 형성되어 박막 트랜지스터(130)의 드레인 전극(110)과 직접 접속된다.
이에 따라, 박막 트랜지스터(130)를 통해 화소 신호가 공급된 화소 전극(122)과 기준 전압이 공급된 공통 전극(도시하지 않음) 사이에는 수직전계가 형성된다. 이러한 전계에 의해 상부 어레이 기판과 하부 어레이 기판 사이의 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역(105)을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
스토리지 캐패시터(140)는 게이트라인(102)과, 그 게이트라인(102)과 게이트절연패턴(112), 활성층(114) 및 오믹접촉층(116)을 사이에 두고 중첩되며 화소전극(122)과 직접 접속된 스토리지전극(128)으로 구성된다. 이러한 스토리지 캐패시터(140)는 화소 전극(122)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
게이트패드(150)는 게이트 드라이버(도시하지 않음)와 접속되어 게이트 드라이버에서 생성된 게이트신호를 게이트링크(152)를 통해 게이트라인(102)에 공급한다. 이러한 게이트 패드(150)는 게이트라인(102)과 접속된 게이트링크(152)로부터 신장된 투명도전막(170)이 노출된 구조로 형성된다. 여기서, 게이트링크(152)는 투명도전막(170)과, 그 투명도전막(170) 상에 형성되는 게이트금속층(172)으로 형성된다.
데이터패드(160)는 데이터 드라이버(도시하지 않음)와 접속되어 데이터 드라이버에서 생성된 데이터신호를 데이터링크(168)를 통해 데이터라인(104)에 공급한다. 이러한 데이터패드(160)는 데이터라인(104)과 접속된 데이터링크(168)로부터 신장된 투명도전막(170)이 노출된 구조로 형성된다. 여기서, 데이터링크(168)는 투명도전막(170)으로 이루어진 데이터링크하부전극(162)과; 데이터라인(104)과 접속된 데이터링크상부전극(166)으로 이루어진다.
한편, 본 발명에 따른 하부 어레이 기판은 데이터라인(104)의 저항을 보상하기 위해 도 6a 및 도 6b에 도시된 바와 같이 하부기판(101) 상에 데이터라인(104)과 직접 접속되며 데이터라인(104)보다 폭이 좁은 리던던시라인(290)을 구비한다. 여기서, 리던던시라인(290)은 투명도전막(170)으로 형성된다.
도 7a 및 도 7b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 7a 및 도 7b에 도시된 바와 같이 제1 마스크 공정으로 하부 기판(101) 상에 화소전극(122)과; 2층 구조의 게이트 라인(102), 게이트 전극(106), 게이트링크(152), 게이트 패드(150), 데이터패드(160), 데이터링크하부전극(162), 리던던시라인(도시하지 않음)을 포함하는 게이트패턴이 형성된다.
이를 위해, 하부기판(101) 상에 스퍼터링 등의 증착방법을 통해 투명도전막(170)과 게이트금속막(172)이 순차적으로 형성된다. 여기서, 투명도전막(170)은 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO)등과 같은 투명도전성물질이 이용되고, 게이트금속막(172)은 알루미늄/네오듐(AlNd)을 포함하는 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu), 크롬(Cr), 탄탈(Ta), 티타늄(Ti) 등과 같은 금속이 이용된다. 이어서, 투명도전막(170)과 게이트 금속층(172)이 제1 마스크를 이용한 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 2층 구조의 게이트 라인(102), 게이트 전극(106), 게이트링크(152) 및 데이터링크 하부전극(162)과; 게이트금속막(172)을 포함하는 게이트 패드(150), 데이터패드(160) 및 화소전극(122)이 형성된다.
도 8a 및 도 8b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 8a 및 도 8b에 도시된 바와 같이 제2 마스크공정으로 게이트패턴이 형성된 하부기판(101) 상에 게이트절연패턴(112)과; 활성층(114) 및 오믹접촉층(116)을 포함하는 반도체패턴이 형성된다. 그리고, 데이터패드(160), 데이터링크하부전극(162), 게이트패드(150) 및 화소전극(122)에 포함된 게이트금속막(172)이 제거되어 투명도전막(170)이 노출된다. 이러한 제2 마스크 공정을 도 9a 내지 도 9c를 참조하여 상세히 하면 다음과 같다.
우선, 게이트패턴이 형성된 하부 기판(101) 상에 도 9a에 도시된 바와 같이 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(111)과 제1 및 제2 반도체층(115,117)이 순차적으로 형성된다. 여기서, 게이트 절연막(111)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 이용되며, 제1 반도체층(115)은 불순물이 도핑되지 않은 비정질실리콘이 이용되며, 제2 반도체층(117)은 N형 또는 P형의 불순물이 도핑된 비정질실리콘이 이용된다. 이어서, 제2 반도체층(117) 위에 포토레지스트막(316)이 전면 형성된 다음 하부기판(101) 상부에 제2 마스크(310)가 정렬된다. 제2 마스크(310)는 투명한 재질인 마스크기판(312)과, 마스크기판(312)의 차단영역(S2)에 형성된 차단부(314)를 구비한다. 여기서, 마스크 기판(312)이 노출된 영역은 노광 영역(S1)이 된다. 이러한 제2 마스크(310)를 이용한 포토레지스트막(316)을 노광 및 현상함으로써 도 9b에 도시된 바와 같이 제2 마스크(310)의 차단부(314)와 대응하여 포토레지스트 패턴(318)이 형성된다. 이러한 포토레지스트 패턴(318)을 이용한 식각 공정으로 제1 및 제2 반도체층(115,117)과 게이트절연막(111)이 패터닝됨으로써 도 9c에 도시된 바와 같이 게이트라인(102), 게이트전극(106) 및 게이트링크(152)를 포함하는 게이트패턴과 중첩되는 게이트절연패턴(112)과, 그 게이트절연패턴(112) 상에 게이트패턴보다 폭이 넓은 활성층(114) 및 오믹접촉층(116)을 포함하는 반도체패턴이 형성된다. 이는 반도체패턴이 게이트전극(106)의 폭보다 폭이 좁을 경우 채널특성이 저하되므로 이를 방지하기 위해서이다.
그런 다음, 게이트절연패턴(112)과 반도체패턴(114,116)을 마스크로 이용하여 노출된 게이트금속막(172)이 습식식각으로 제거된다. 즉, 게이트패드(150), 데 이터패드(160), 데이터링크하부전극(162) 및 화소전극(122)에 포함된 게이트금속막(172)에 제거되어 이들(150,160,162,122)에 포함된 투명도전막(170)이 노출된다.
도 10a 및 도 10b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 10a 및 도 10b에 도시된 바와 같이 제3 마스크 공정으로 게이트절연패턴(112)과 반도체패턴이 형성된 하부 기판(101) 상에 데이터라인(104), 소스전극(108), 드레인전극(110), 스토리지전극(128), 데이터링크상부전극(166)을 포함하는 데이터패턴이 형성된다. 이러한 제3 마스크공정을 도 11a 내지 도 11e를 참조하여 상세히 하면 다음과 같다.
도 11a에 도시된 바와 같이 반도체패턴이 형성된 하부기판(101) 상에 스퍼터링 등의 증착 방법을 데이터금속층(109)과 포토레지스트막(328)이 순차적으로 형성된다. 여기서, 데이터금속층(109)은 몰리브덴(Mo), 구리(Cu) 등과 같은 금속으로 이루어진다.
그런 다음, 부분 노광 마스크인 제3 마스크(320)가 하부기판(101) 상부에 정렬된다. 제3 마스크(320)는 투명한 재질인 마스크 기판(322)과, 마스크 기판(322)의 차단 영역(S2)에 형성된 차단부(324)와, 마스크 기판(322)의 부분 노광 영역(S3)에 형성된 회절 노광부(326)(또는 반투과부)를 구비한다. 여기서, 마스크 기판(322)이 노출된 영역은 노광 영역(S1)이 된다. 이러한 제3 마스크(320)를 이용한 포토레지스트막(328)을 노광한 후 현상함으로써 도 11b에 도시된 바와 같이 제3 마스크(320)의 차단부(324)와 회절 노광부(326)에 대응하여 차단 영역(S2)과 부분 노광 영역(S3)에서 단차를 갖는 포토레지스트 패턴(330)이 형성된다. 즉, 부분 노광 영역(S3)에 형성된 포토레지스트 패턴(330)은 차단 영역(S2)에서 형성된 제1 높이를 갖는 포토레지스트 패턴(330)보다 낮은 제2 높이를 갖게 된다.
이러한 포토레지스트 패턴(330)을 마스크로 이용한 습식 식각 공정으로 데이터 금속층(109)이 패터닝됨으로써 스토리지전극(128), 데이터 라인(104), 데이터 라인(104)과 접속된 소스전극(108) 및 드레인 전극(110), 데이터 라인(104)과 다른 일측에 접속된 데이터 링크 상부전극(166)을 포함하는 데이터패턴이 형성된다.
그리고, 포토레지스트 패턴(330)을 마스크로 이용한 건식 식각 공정으로 활성층(114)과 오믹접촉층(116)은 데이터패턴을 따라 형성된다. 이 때, 데이터패턴과 중첩되는 활성층(114) 및 오믹접촉층(116)을 제외한 나머지 영역에 위치하는 활성층(114) 및 오믹접촉층(116)을 제거하게 된다. 이는 활성층(114) 및 오믹접촉층(116)을 포함하는 반도체패턴에 의한 셀들간의 단락을 방지하기 위해서이다.
이어서, 산소(O2) 플라즈마를 이용한 애싱(Ashing) 공정으로 부분 노광 영역(S3)에 제2 높이를 갖는 포토레지스트 패턴(230)은 도 11c에 도시된 바와 같이 제거되고, 차단 영역(S2)에 제1 높이(h1)를 갖는 포토레지스트 패턴(330)은 높이가 낮아진 상태가 된다. 이러한 포토레지스트 패턴(330)을 이용한 식각 공정으로 부분 노광 영역(S3), 즉 박막 트랜지스터의 채널부에 형성된 데이터 금속층과 오믹접 촉층(116)이 제거됨으로써 드레인 전극(110)과 소스 전극(108)이 분리된다. 그리고, 데이터패턴 위에 남아 있던 포토레지스트 패턴(330)은 도 11d에 도시된 바와 같이 스트립 공정으로 제거된다.
이어서, 데이터패턴이 형성된 기판(101)의 전면에 도 11e에 도시된 바와 같이 보호막(118)이 형성된다. 보호막(118)으로는 게이트 절연패턴(112)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
도 12는 도 5에 도시된 하부 어레이 기판을 포함하는 액정표시패널을 나타내는 단면도이다.
도 12에 도시된 액정표시패널은 실재(354)에 의해 합착된 상부 어레이 기판(300)과 하부 어레이 기판(302)을 구비한다.
상부 어레이 기판(300)은 블랙매트릭스, 컬러필터 및 공통전극을 포함하는 상부 어레이(352)가 상부기판(350) 상에 형성되어 있다.
하부 어레이 기판(302)은 상부 어레이 기판(300)과 중첩되는 영역이 보호패턴(304)에 의해 보호되고, 상부 어레이 기판(300)과 비중첩되는 패드영역의 게이트패드(150) 및 데이터패드(160) 중 적어도 어느 하나에 포함된 투명도전막(170)이 노출되게 형성된다.
이러한 액정표시패널의 제조방법을 살펴보면, 먼저 상부 어레이 기판(300)과 하부 어레이 기판(302)을 별도로 형성한 후 실재(354)로 합착한다. 그런 다음, 상부 어레이 기판(300)을 마스크로 이용한 패드오픈공정에 의해 하부 어레이 기판(302)의 보호막(118)이 패터닝됨으로써 표시영역에 보호패턴(304)이 형성되고 패드영역의 게이트패드(150) 및 데이터패드(160) 중 적어도 어느 하나에 포함된 투명도전막(170)이 노출된다.
한편, 패드오픈공정은 대기압 플라즈마 발생부에 의해 생성된 플라즈마를 이용하여 상부 어레이 기판(300)에 의해 노출된 각각의 패드를 순차적으로 스캐닝하거나 패드 단위별로 일괄적으로 스캐닝하여 게이트패드(150) 및 데이터패드(160)의 투명도전막(170)을 노출시킨다. 또는 챔버 내에 상부 어레이 기판(300)과 하부 어레이 기판(302)이 합착된 액정셀을 다수개 삽입한 후 상압 플라즈마를 이용하여 상부 어레이 기판(300)에 의해 노출된 패드영역의 보호막(118)을 식각하여 게이트패드(150) 및 데이터패드(160)의 투명도전막(170)을 노출시킨다. 또는 상부 어레이 기판(300)과 하부 어레이 기판(302)이 합착된 액정셀 전체를 식각액에 침지시키거나 게이트패드(150) 및 데이터패드(160)를 포함하는 패드영역만을 식각액에 침지시켜 게이트패드(150) 및 데이터패드(160)의 투명도전막(170)을 노출시킨다.
도 13은 도 5에 도시된 하부 어레이 기판을 포함하는 액정표시패널의 다른 형태를 나타내는 단면도이다.
도 13에 도시된 액정표시패널은 실재(354)에 의해 합착된 상부 어레이 기판(300)과 하부 어레이 기판(302)을 구비한다.
하부 어레이 기판(302)은 배향막(382)에 의해 한정된 표시영역이 보호패턴(304)에 의해 보호되고, 배향막(382)과 비중첩되는 영역에 포함되는 패드영역의 게이트패드(150), 데이터패드(160) 및 공통패드 중 적어도 어느 하나에 포 함된 투명도전막(170)이 노출되게 형성된다.
상부 어레이 기판(300)은 상부기판(350) 상에 블랙매트릭스, 컬러필터 및 공통전극을 포함하는 상부 어레이(352)가 형성된다.
이러한 액정표시패널의 제조방법을 살펴보면, 먼저, 제1 내지 제3 마스크공정에 의해 형성된 하부 어레이 기판(302)을 마련한다. 이 하부 어레이 기판을 세정액을 세정한 후 패드영역을 제외한 나머지영역에 폴리이미드 등을 포함하는 배향막(382)이 인쇄된다. 이 배향막(382)을 마스크로 이용한 식각공정에 의해 패드영역의 보호막(118)이 패터닝됨으로써 게이트패드(150) 및 데이터패드(160)의 투명도전막(170)을 노출시키는 보호패턴(304)이 형성된다. 식각공정시 이용되는 가스는 예를 들어 SF6 등을 포함한다. 그런 다음, 배향막(382)이 소정방향으로 러빙된 후 배향막(382)이 형성된 하부 어레이 기판(302)과 별도로 마련된 상부 어레이 기판(300)이 합착됨으로써 액정표시패널이 완성된다.
도 14는 본 발명의 제2 실시 예에 따른 액정표시패널의 하부 어레이 기판을 나타내는 평면도이며, 도 15는 도 14에서 선"ⅩⅤ1-ⅩⅤ1'", "ⅩⅤ2-ⅩⅤ2'"를 따라 절취한 하부 어레이 기판을 나타내는 단면도이다.
도 14 및 도 15에 도시된 액정표시패널의 하부 어레이 기판은 하부 기판(145) 위에 게이트 절연패턴(212)을 사이에 두고 교차하게 형성된 게이트 라인(202) 및 데이터 라인(204)과, 그 교차부마다 형성된 박막 트랜지스터(230)와, 그 교차 구조로 마련된 화소 영역(105)에 수평 전계를 형성하도록 형성된 화소 전 극(222) 및 공통 전극(284)과, 공통 전극(284)과 접속된 공통 라인(286)을 구비한다. 또한, 하부 어레이 기판은 스토리지 전극(228)과 공통 라인(286)의 중첩부에 형성된 스토리지 캐패시터(240)와, 게이트 라인(202)에서 연장된 게이트 패드(250)와, 데이터 라인(204)에서 연장된 데이터 패드(260)와, 공통 라인(286)에서 연장된 공통 패드(280)를 추가로 구비한다.
게이트 신호를 공급하는 게이트 라인(202)과 화소 신호를 공급하는 데이터 라인(204)은 교차 구조로 형성되어 화소 영역(205)을 정의한다.
액정 구동을 위한 기준 전압을 공급하는 공통 라인(286)은 화소 영역(205)을 사이에 두고 게이트 라인(202)과 나란하게 형성된다.
박막 트랜지스터(230)는 게이트 라인(202)의 게이트 신호에 응답하여 데이터 라인(204)의 화소 신호가 화소 전극(222)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(230)는 게이트 라인(202)에 접속된 게이트 전극(206)과, 데이터 라인(204)에 접속된 소스 전극(208)과, 화소 전극(222)에 접속된 드레인 전극(210)을 구비한다.
또한, 박막 트랜지스터(230)는 게이트 전극(206)과 게이트 절연패턴(212)을 사이에 두고 중첩되면서 소스 전극(208)과 드레인 전극(210)을 사이에 채널을 형성하는 활성층(214)을 더 구비한다. 그리고, 활성층(214)은 스토리지 전극(228)과도 중첩되게 형성된다. 이러한 활성층(214) 위에는 드레인 전극(210) 및 스토리지 전극(228)과 오믹 접촉을 위한 오믹 접촉층(216)이 더 형성된다.
화소 전극(222)은 박막 트랜지스터(230)의 드레인 전극(110)과 일체화됨과 아울러 스토리지 전극(228)과 일체화되어 화소 영역(205)에 형성된다. 특히, 화소 전극(222)은 드레인 전극(210)에서 인접한 게이트 라인(202)과 나란하게 연장된 수평부(222a)와, 수평부(222a)에서 수직 방향으로 신장된 핑거부(222b)를 구비한다.
공통 전극(284)은 공통 라인(286)과 접속되어 화소 영역(205)에 형성된다. 특히, 공통 전극(284)은 화소 영역(205)에서 화소 전극(222)의 핑거부(222b)와 나란하게 형성된다.
이에 따라, 박막 트랜지스터(230)를 통해 화소 신호가 공급된 화소 전극(222)과 공통 라인(286)을 통해 기준 전압이 공급된 공통 전극(284) 사이에는 수평 전계가 형성된다. 특히, 화소 전극(222)의 핑거부(222b)와 공통 전극(284) 사이에 수평 전계가 형성된다. 이러한 수평 전계에 의해 하부 어레이 기판과 상부 어레이 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역(205)을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.
스토리지 캐패시터(240)는 게이트 라인(202)과, 그 게이트 라인(202)과 게이트 절연패턴(212), 활성층(214), 그리고 오믹 접촉층(216)을 사이에 두고 중첩되고 화소 전극(222)과 일체화된 스토리지 전극(228)으로 구성된다. 이러한 스토리지 캐패시터(240)는 화소 전극(222)에 충전된 화소 신호가 다음 화소 신호에 충전될 때까지 안정적으로 유지되게 한다.
게이트패드(250)는 게이트 드라이버(도시하지 않음)와 접속되어 게이트 드라이버에서 생성된 게이트신호를 게이트링크(252)를 통해 게이트라인(202)에 공급한 다. 이러한 게이트 패드(250)는 게이트라인(202)과 접속된 게이트링크(252)로부터 신장된 투명도전막(170)이 노출된 구조로 형성된다. 여기서, 게이트링크(252)는 투명도전막(170)과, 그 투명도전막(170) 상에 형성되는 게이트금속층(172)으로 형성된다.
데이터패드(260)는 데이터 드라이버(도시하지 않음)와 접속되어 데이터 드라이버에서 생성된 데이터신호를 데이터링크(268)를 통해 데이터라인(204)에 공급한다. 이러한 데이터패드(260)는 데이터라인(204)과 접속된 데이터링크(268)로부터 신장된 투명도전막(170)이 노출된 구조로 형성된다. 여기서, 데이터링크(268)는 투명도전막(170)과 그 투명도전막(170) 상에 형성된 게이트금속층(172)으로 이루어진 데이터링크하부전극(262)과; 데이터라인(204)과 접속된 데이터링크상부전극(266)으로 이루어진다.
공통패드(280)는 게이트 드라이버(도시하지 않음)와 접속되어 게이트 드라이버에서 생성된 게이트신호를 공통링크(282)를 통해 공통라인(286)에 공급한다. 이러한 공통 패드(280)는 공통라인(286)과 접속된 공통링크(282)로부터 신장된 투명도전막(170)이 노출된 구조로 형성된다. 여기서, 공통링크(282)는 투명도전막(170)과, 그 투명도전막(170) 상에 형성되는 게이트금속층(172)으로 형성된다.
도 16a 내지 도 16c는 도 15에 도시된 하부 어레이 기판의 제조방법을 나타내는 단면도이다.
도 16a를 참조하면, 제1 마스크 공정으로 하부 기판(101) 상에 화소전극(222)과; 2층 구조의 게이트 라인(202), 게이트 전극(206), 게이트링크(252), 게이트 패드(250), 데이터패드(260), 데이터링크하부전극(262), 공통전극(284), 공통라인(286), 공통링크(282) 및 공통패드(280)를 포함하는 게이트패턴이 형성된다.
이를 위해, 하부기판(101) 상에 스퍼터링 등의 증착방법을 통해 투명도전막(170)과 게이트금속막(172)이 순차적으로 형성된다. 여기서, 투명도전막(170)은 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO)등과 같은 투명도전성물질이 이용되고, 게이트금속막(172)은 알루미늄/네오듐(AlNd)을 포함하는 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu), 크롬(Cr), 탄탈(Ta), 티타늄(Ti) 등과 같은 금속이 이용된다. 이어서, 투명도전막(170)과 게이트 금속층(172)이 제1 마스크를 이용한 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 2층 구조의 게이트 라인(202), 게이트 전극(206), 게이트링크(252), 게이트 패드(250), 데이터패드(260), 데이터링크하부전극(262), 공통전극(284), 공통라인(286), 공통링크(282) 및 공통패드(280)를 포함하는 게이트패턴과; 게이트금속막(172)을 포함하는 화소전극(222)이 형성된다.
도 16b를 참조하면, 제2 마스크공정으로 게이트패턴이 형성된 하부기판(101) 상에 게이트절연패턴(112)과; 활성층(114) 및 오믹접촉층(116)을 포함하는 반도체패턴이 형성된다.
이를 위해, 게이트패턴이 형성된 하부 기판(101) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막과 제1 및 제2 반도체층이 순차적으로 형성된다. 여기서, 게이트 절연막의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 이용되며, 제1 반도체층은 불순물이 도핑되지 않은 비정질실리콘이 이용되며, 제2 반도체층은 N형 또는 P형의 불순물이 도핑된 비정질실리콘이 이용된다. 이어서, 제1 및 제2 반도체층과 게이트절연막이 제2 마스크를 이용한 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 게이트라인(202), 게이트전극(206), 게이트링크(252), 공통링크(282)를 포함하는 게이트패턴과 중첩되는 게이트절연패턴(212)과, 그 게이트절연패턴(212) 상에 게이트패턴보다 폭이 넓은 활성층(214) 및 오믹접촉층(216)을 포함하는 반도체패턴이 형성된다. 이는 반도체패턴이 게이트전극(206)의 폭보다 폭이 좁을 경우 채널특성이 저하되므로 이를 방지하기 위해서이다.
도 16c를 참조하면, 제3 마스크 공정으로 게이트절연패턴(212)과 반도체패턴이 형성된 하부 기판(101) 상에 데이터라인(204), 소스전극(208), 드레인전극(210), 스토리지전극(228), 데이터링크상부전극(266) 및 화소전극(222)을 포함하는 데이터패턴이 형성된다. 그리고, 데이터패드(260), 게이트패드(250), 공통패드(280) 및 공통전극(282)에 포함된 게이트금속막(172)이 제거되어 투명도전막(170)이 노출된다. 이러한 제3 마스크공정을 도 17a 내지 도 17e를 참조하여 상세히 하면 다음과 같다.
도 17a에 도시된 바와 같이 반도체패턴이 형성된 하부기판(101) 상에 스퍼터 링 등의 증착 방법을 데이터금속층(209)과 포토레지스트막(378)이 순차적으로 형성된다. 여기서, 데이터금속층(209)은 몰리브덴(Mo), 구리(Cu) 등과 같은 금속으로 이루어진다.
그런 다음, 부분 노광 마스크인 제3 마스크(370)가 하부기판(101) 상부에 정렬된다. 제3 마스크(370)는 투명한 재질인 마스크 기판(372)과, 마스크 기판(372)의 차단 영역(S2)에 형성된 차단부(374)와, 마스크 기판(372)의 부분 노광 영역(S3)에 형성된 회절 노광부(376)(또는 반투과부)를 구비한다. 여기서, 마스크 기판(372)이 노출된 영역은 노광 영역(S1)이 된다. 이러한 제3 마스크(370)를 이용한 포토레지스트막(378)을 노광한 후 현상함으로써 도 17b에 도시된 바와 같이 제3 마스크(370)의 차단부(374)와 회절 노광부(376)에 대응하여 차단 영역(S2)과 부분 노광 영역(S3)에서 단차를 갖는 포토레지스트 패턴(260)이 형성된다. 즉, 부분 노광 영역(S3)에 형성된 포토레지스트 패턴(360)은 차단 영역(S2)에서 형성된 제1 높이를 갖는 포토레지스트 패턴(360)보다 낮은 제2 높이를 갖게 된다.
이러한 포토레지스트 패턴(360)을 마스크로 이용한 습식 식각 공정으로 데이터 금속층(209)이 패터닝됨으로써 스토리지전극(228), 데이터 라인(204), 데이터 라인(204)과 접속된 소스전극(208)과 드레인 전극(210) 및 화소전극(222), 데이터 라인(204)과 다른 일측에 접속된 데이터 링크 상부전극(266)을 포함하는 데이터패턴이 형성되고, 데이터패턴 하부에 형성된 게이트금속막(172)이 게이트절연패턴(212)을 마스크로 제거됨으로써 데이터패드(260), 게이트패드(250), 공통패드(280) 및 공통전극(284)에 포함된 투명도전막(170)이 노출된다.
그리고, 포토레지스트 패턴(360)을 마스크로 이용한 건식 식각 공정으로 활성층(214)과 오믹접촉층(216)은 데이터패턴을 따라 형성된다. 이 때, 데이터패턴과 중첩되는 활성층(214) 및 오믹접촉층(216)을 제외한 나머지 영역에 위치하는 활성층(214) 및 오믹접촉층(216)을 제거하게 된다. 이는 활성층(214) 및 오믹접촉층(216)을 포함하는 반도체패턴에 의한 셀들간의 단락을 방지하기 위해서이다.
이어서, 산소(O2) 플라즈마를 이용한 애싱(Ashing) 공정으로 부분 노광 영역(S3)에 제2 높이를 갖는 포토레지스트 패턴(360)은 도 17c에 도시된 바와 같이 제거되고, 차단 영역(S2)에 제1 높이(h1)를 갖는 포토레지스트 패턴(360)은 높이가 낮아진 상태가 된다. 이러한 포토레지스트 패턴(360)을 이용한 식각 공정으로 부분 노광 영역(S3), 즉 박막 트랜지스터의 채널부에 형성된 데이터 금속층과 오믹접촉층(216)이 제거됨으로써 드레인 전극(210)과 소스 전극(208)이 분리된다. 그리고, 데이터패턴 위에 남아 있던 포토레지스트 패턴(360)은 도 17d에 도시된 바와 같이 스트립 공정으로 제거된다.
이어서, 데이터패턴이 형성된 기판(101)의 전면에 도 17e에 도시된 바와 같이 보호막(218)이 형성된다. 보호막(218)으로는 게이트 절연패턴(212)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
도 18은 도 15에 도시된 하부 어레이 기판을 포함하는 액정표시패널을 나타 내는 단면도이다.
도 18에 도시된 액정표시패널은 실재(354)에 의해 합착된 상부 어레이 기판(300)과 하부 어레이 기판(302)을 구비한다.
상부 어레이 기판(300)은 블랙매트릭스, 컬러필터 및 공통전극을 포함하는 상부 어레이(352)가 상부기판(350) 상에 형성되어 있다.
하부 어레이 기판(302)은 상부 어레이 기판(300)과 중첩되는 영역이 보호패턴(304)에 의해 보호되고, 상부 어레이 기판(300)과 비중첩되는 패드영역의 게이트패드(250), 데이터패드(260) 및 공통패드 중 적어도 어느 하나에 포함된 투명도전막(170)이 노출되게 형성된다.
이러한 액정표시패널의 제조방법을 살펴보면, 먼저 상부 어레이 기판(300)과 하부 어레이 기판(302)을 별도로 형성한 후 실재(354)로 합착한다. 그런 다음, 상부 어레이 기판(300)을 마스크로 이용한 패드오픈공정에 의해 하부 어레이 기판(302)의 보호막(118)이 패터닝됨으로써 표시영역에 보호패턴(304)이 형성되고 패드영역의 게이트패드(150), 데이터패드(160) 및 공통패드 중 적어도 어느 하나에 포함된 투명도전막(170)이 노출된다.
한편, 패드오픈공정은 대기압 플라즈마 발생부에 의해 생성된 플라즈마를 이용하여 상부 어레이 기판(300)에 의해 노출된 각각의 패드를 순차적으로 스캐닝하거나 패드 단위별로 일괄적으로 스캐닝하여 게이트패드(150) 및 데이터패드(160)의 투명도전막(170)을 노출시킨다. 또는 챔버 내에 상부 어레이 기판(300)과 하부 어레이 기판(302)이 합착된 액정셀을 다수개 삽입한 후 상압 플라즈마를 이용하여 상 부 어레이 기판(300)에 의해 노출된 패드영역의 보호막(118)을 식각하여 게이트패드(150) 및 데이터패드(160)의 투명도전막(170)을 노출시킨다. 또는 상부 어레이 기판(300)과 하부 어레이 기판(302)이 합착된 액정셀 전체를 식각액에 침지시키거나 게이트패드(150) 및 데이터패드(160)를 포함하는 패드영역만을 식각액에 침지시켜 게이트패드(150) 및 데이터패드(160)의 투명도전막(170)을 노출시킨다.
도 19는 도 15에 도시된 하부 어레이 기판을 포함하는 액정표시패널의 다른 형태를 나타내는 단면도이다.
도 19에 도시된 액정표시패널은 실재(354)에 의해 합착된 상부 어레이 기판(300)과 하부 어레이 기판(302)을 구비한다.
하부 어레이 기판(302)은 배향막(382)에 의해 한정된 표시영역이 보호패턴(304)에 의해 보호되고, 배향막(382)과 비중첩되는 영역에 포함되는 패드영역의 게이트패드(250), 데이터패드(260) 및 공통패드 중 적어도 어느 하나에 포함된 투명도전막(170)이 노출되게 형성된다. 이 때, 보호패턴(304)은 배향막(382)을 마스크로 이용한 식각공정에 의해 패터닝되어 형성된다.
상부 어레이 기판(300)은 상부기판(350) 상에 블랙매트릭스, 컬러필터 및 공통전극을 포함하는 상부 어레이(352)가 형성된다.
상술한 바와 같이, 본 발명에 따른 액정표시패널 및 그 제조방법은 제1 마스크공정으로 화소전극과 게이트패턴을 형성하고, 제2 마스크공정으로 반도체패턴을 형성하고, 제3 마스크공정으로 데이터패턴을 형성됨으로써 하부 어레이 기판이 완성된다. 여기서, 화소전극 및 공통전극 중 적어도 어느 하나를 포함하는 구동전극은 제2 마스크공정 또는 제3 마스크공정시 이들에 포함된 투명도전막이 노출된다. 이와 같이 하부 어레이 기판을 3마스크공정으로 형성함으로써 구조 및 제조공정이 단순화되고 제조단가를 절감할 수 있음과 아울러 제조수율이 향상된다. 또한, 합착 후 또는 배향막이 인쇄된 후 패드 오픈 공정으로 패드에 포함된 투명도전막이 노출됨으로써 패드전극의 부식이 방지된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (26)

  1. 기판 상에 투명도전막 및 게이트금속막이 순차적으로 형성된 게이트라인과,
    상기 게이트라인이 형성된 기판 상에 형성된 게이트절연패턴과,
    상기 게이트라인과 게이트절연패턴을 사이에 두고 절연되게 교차하여 화소 영역을 결정하는 데이터라인과,
    상기 게이트라인 및 데이터라인의 교차부에 형성된 박막트랜지스터와,
    상기 박막트랜지스터의 드레인 전극과 직접 접속하며 상기 게이트라인과 동시에 형성되며 상기 투명도전막으로 형성된 화소전극과,
    상기 게이트라인과 접속되며 게이트라인에 포함된 투명도전막으로 형성된 게이트패드와,
    상기 데이터라인과 접속되며 상기 투명도전막으로 형성된 데이터패드와, 상기 게이트패드 및 데이터패드에 포함된 투명도전막을 노출시키는 보호막을 구비하는 것을 특징으로 하는 액정표시패널.
  2. 제 1 항에 있어서,
    상기 데이터라인에서 신장되어 상기 데이터패드와 접속된 데이터링크와;
    상기 게이트라인에서 신장되어 상기 게이트패드와 접속된 게이트링크를 추가로 구비하는 것을 특징으로 하는 액정표시패널.
  3. 제 2 항에 있어서,
    상기 데이터링크는
    상기 투명도전막을 포함하는 데이터 링크 하부전극과;
    상기 데이터 링크 하부전극 및 상기 데이터라인과 접속된 데이터 링크 상부전극을 포함하는 것을 특징으로 하는 액정표시패널.
  4. 제 1 항에 있어서,
    상기 게이트라인과, 그 게이트라인과 절연되게 중첩되어 형성되며 상기 화소전극과 접속된 스토리지전극을 포함하는 스토리지캐패시터를 추가로 구비하는 것을 특징으로 하는 액정표시패널.
  5. 제 3 항에 있어서,
    상기 게이트라인, 상기 박막트랜지스터의 게이트전극, 게이트링크 및 데이터링크하부전극은 상기 투명도전막, 그 투명도전막 상에 형성된 게이트금속막으로 이루어진 것을 특징으로 하는 액정표시패널.
  6. 제 1 항에 있어서,
    상기 박막 트랜지스터는
    상기 게이트 라인과 접속된 게이트 전극과;
    상기 데이터 라인과 접속된 소스 전극과;
    상기 소스 전극과 대향되는 드레인 전극과;
    상기 게이트 전극과 상기 게이트 절연패턴을 사이에 두고 중첩되고 상기 소스 전극 및 드레인 전극 사이에 채널부를 형성하는 반도체층을 구비하는 것을 특징으로 하는 액정표시패널.
  7. 제 1 항에 있어서,
    상기 컬러필터 어레이 기판에 포함되며 상기 화소전극과 수직전계를 이루는 공통전극을 추가로 구비하는 것을 특징으로 하는 액정표시패널.
  8. 제 1 항에 있어서,
    상기 화소전극과 나란하게 형성되어 상기 화소전극과 수평전계를 이루는 공통전극과;
    상기 게이트라인과 나란하게 형성되며 상기 공통전극과 접속된 공통라인과;
    상기 공통라인과 접속되며 상기 공통라인에 기준전압을 공급하는 공통패드를 추가로 구비하는 것을 특징으로 하는 액정표시패널.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 기판 상에 투명도전막 및 게이트금속막이 순차적으로 형성된 게이트라인과, 상기 게이트라인이 형성된 기판 상에 형성된 게이트절연패턴과, 상기 게이트라인과 게이트절연패턴을 사이에 두고 절연되게 교차하여 화소 영역을 결정하는 데이터라인과, 상기 게이트라인 및 데이터라인의 교차부에 형성된 박막트랜지스터와, 상기 박막트랜지스터의 드레인 전극과 직접 접속하며 상기 게이트라인과 동시에 형성되며 상기 투명도전막으로 형성된 화소전극과, 상기 게이트라인과 접속되며 게이트라인에 포함된 투명도전막으로 형성된 게이트패드와, 상기 데이터라인과 접속되며 상기 투명도전막으로 형성된 데이터패드와, 상기 게이트패드 및 데이터패드에 포함된 투명도전막을 노출시키는 보호막을 구비하는 박막트랜지스터 어레이 기판을 마련하는 단계와;
    상기 박막트랜지스터 어레이 기판과 대향하는 컬러필터 어레이 기판을 마련하는 단계와;
    상기 박막트랜지스터 어레이 기판과 컬러필터 어레이 기판을 상기 게이트패드 및 데이터패드를 포함하는 패드영역이 노출되도록 합착하는 단계와;
    상기 컬러필터 어레이 기판을 마스크로 이용하여 패드영역의 투명도전막을 노출시키는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  17. 제 16 항에 있어서,
    상기 박막트랜지스터 어레이 기판을 마련하는 단계는
    상기 기판 상에 투명도전막을 포함하는 게이트라인, 게이트전극, 게이트패드 및 데이터패드를 포함하는 게이트패턴들과 화소전극을 형성하는 단계와;
    상기 게이트패턴들과 화소전극이 형성된 기판 상에 반도체패턴과 게이트절연패턴을 형성하고 상기 데이터패드, 게이트패드 및 화소전극에 포함된 투명도전막을 노출시키는 단계와;
    상기 반도체패턴 및 게이트절연패턴이 형성된 기판 상에 데이터라인, 소스전극 및 드레인전극을 포함하는 데이터패턴을 형성하는 단계와;
    상기 데이터패턴이 형성된 기판 상에 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  18. 제 16 항에 있어서,
    상기 박막트랜지스터 어레이 기판을 마련하는 단계는
    상기 기판 상에 투명도전막을 포함하는 게이트라인, 게이트전극, 게이트패드, 공통라인, 공통전극, 공통패드 및 데이터패드를 포함하는 게이트패턴들과 화소전극을 형성하는 단계와;
    상기 게이트패턴들과 화소전극이 형성된 기판 상에 반도체패턴과 게이트절연패턴을 형성하는 단계와;
    상기 반도체패턴 및 게이트절연패턴이 형성된 기판 상에 데이터라인, 소스전극 및 드레인전극을 포함하는 데이터패턴을 형성하고 상기 데이패드, 게이트패드, 공통패드, 공통전극 및 화소전극에 포함된 투명도전막을 노출시키는 단계와;
    상기 데이터패턴이 형성된 기판 상에 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  19. 제 16 항에 있어서,
    상기 컬러필터 어레이 기판을 마련하는 단계는
    상기 화소전극과 수직전계를 이루는 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  20. 제 16 항에 있어서,
    상기 컬러필터 어레이 기판을 마스크로 이용하여 패드영역의 투명도전막을 노출시키는 단계는
    상기 컬러필터 어레이 기판을 마스크로 상기 보호막을 대기압 플라즈마를 이용하여 건식식각하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  21. 제 16 항에 있어서,
    상기 컬러필터 어레이 기판을 마스크로 이용하여 패드영역의 투명도전막을 노출시키는 단계는
    상기 컬러필터 어레이 기판을 마스크로 상기 보호막을 상압 플라즈마를 이용하여 건식식각하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  22. 제 16 항에 있어서,
    상기 컬러필터 어레이 기판을 마스크로 이용하여 패드영역의 투명도전막을 노출시키는 단계는
    상기 컬러필터 어레이 기판과 박막트랜지스터 어레이 기판이 합착된 액정셀을 식각액에 담가 상기 컬러필터 어레이 기판에 의해 노출된 상기 보호막을 습식식각하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  23. 기판 상에 투명도전막을 포함하는 게이트라인, 게이트전극, 게이트패드 및 데이터패드를 포함하는 게이트패턴들과 화소전극을 형성하는 단계와;
    상기 게이트패턴들과 화소전극이 형성된 기판 상에 반도체패턴과 게이트절연패턴을 형성하고 상기 데이터패드, 게이트패드 및 화소전극에 포함된 투명도전막을 노출시키는 단계와;
    상기 반도체패턴 및 게이트절연패턴이 형성된 기판 상에 데이터라인, 소스 전극 및 상기 화소전극과 직접 접속하는 드레인 전극을 포함하는 데이터패턴을 형성하는 단계와;
    상기 박막트랜지스터를 보호하기 위해 상기 기판 전면에 보호막을 형성하는 단계와;
    상기 게이트패드 및 데이터패드를 포함하는 패드영역을 제외한 나머지 영역의 보호막 상에 배향막을 형성하는 단계와;
    상기 배향막을 마스크로 상기 패드영역을 덮도록 형성된 보호막을 제거하여 상기 패드영역에 포함된 투명도전막을 노출시키는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  24. 제 23 항에 있어서,
    상기 게이트패턴들과 화소전극이 형성된 기판 상에 반도체패턴과 게이트절연패턴을 형성하고 상기 데이터패드, 게이트패드 및 화소전극에 포함된 투명도전막을 노출시키는 단계는
    상기 기판 상에 증착된 게이트절연막과 제1 및 제2 반도체층을 건식식각공정을 포함하는 포토리소그래피공정으로 상기 반도체패턴과 게이트절연패턴을 형성하는 단계와;
    상기 반도체패턴과 게이트절연패턴을 마스크로 이용하여 상기 데이터패드, 게이트패드 및 화소전극에 포함된 게이트금속막을 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  25. 제 23 항에 있어서,
    상기 배향막을 마스크로 상기 패드영역을 덮도록 형성된 보호막을 제거하여 상기 패드영역에 포함된 투명도전막을 노출시키는 단계는
    상기 보호막이 형성된 기판 상에 배향막을 인쇄하는 단계와;
    상기 배향막을 마스크로 이용하여 상기 게이트패드 및 데이터패드와 공통패드 중 적어도 어느 하나를 덮도록 형성된 보호막을 식각하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  26. 제 23 항에 있어서,
    상기 게이트라인과, 그 게이트라인과 절연되게 중첩되며 상기 화소전극과 접속된 스토리지전극을 포함하는 스토리지캐패시터를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
KR1020030071377A 2003-10-14 2003-10-14 액정표시패널 및 그 제조 방법 Expired - Fee Related KR100558714B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030071377A KR100558714B1 (ko) 2003-10-14 2003-10-14 액정표시패널 및 그 제조 방법
US10/962,448 US8576367B2 (en) 2003-10-14 2004-10-13 Liquid crystal display panel device with a transparent conductive film formed pixel electrode and gate pad and data pad on substrate and method of fabricating the same
CNB2004100837046A CN100354736C (zh) 2003-10-14 2004-10-14 液晶显示面板器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030071377A KR100558714B1 (ko) 2003-10-14 2003-10-14 액정표시패널 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050035660A KR20050035660A (ko) 2005-04-19
KR100558714B1 true KR100558714B1 (ko) 2006-03-10

Family

ID=34420646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030071377A Expired - Fee Related KR100558714B1 (ko) 2003-10-14 2003-10-14 액정표시패널 및 그 제조 방법

Country Status (3)

Country Link
US (1) US8576367B2 (ko)
KR (1) KR100558714B1 (ko)
CN (1) CN100354736C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295062B1 (ko) * 2006-06-30 2013-08-08 엘지디스플레이 주식회사 횡전계방식 액정표시장치의 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336336B2 (en) * 2003-10-14 2008-02-26 Lg. Philips Co. Ltd. Thin film transistor array substrate, method of fabricating the same, liquid crystal display panel having the same and fabricating method thereof
KR101125254B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
KR101167304B1 (ko) * 2004-12-31 2012-07-19 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
TW200638139A (en) * 2005-04-28 2006-11-01 Systems Technology Inc Method and apparatus for forming alignment film of liquid crystal display
KR101127836B1 (ko) * 2005-06-30 2012-03-21 엘지디스플레이 주식회사 박막트랜지스터 기판의 제조 방법
KR20070014715A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 개구율이 향상된 어레이 기판 및 이의 제조방법
KR101166842B1 (ko) * 2005-12-29 2012-07-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판
KR101159399B1 (ko) * 2009-02-18 2012-06-28 엘지디스플레이 주식회사 박막트랜지스터 어레이기판 및 그의 제조방법
KR101770969B1 (ko) * 2011-01-21 2017-08-25 삼성디스플레이 주식회사 터치 센싱 기판 및 이의 제조 방법
CN102636962B (zh) 2011-12-12 2014-03-12 北京京东方光电科技有限公司 一种空间成像套刻检验方法及阵列基板
CN103779357A (zh) * 2014-01-24 2014-05-07 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板制造方法
KR20160014179A (ko) 2014-07-28 2016-02-11 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469020A (en) * 1994-03-14 1995-11-21 Massachusetts Institute Of Technology Flexible large screen display having multiple light emitting elements sandwiched between crossed electrodes
KR0141766B1 (ko) 1994-04-18 1998-06-15 구자홍 액정표시소자 제조방법
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
KR100537020B1 (ko) 1997-03-03 2006-03-03 삼성전자주식회사 Ips모드박막트랜지스터용액정표시소자제조방법
KR100477130B1 (ko) * 1997-09-25 2005-08-29 삼성전자주식회사 평면구동방식액정표시장치의박막트랜지스터기판및제조방법
KR100590742B1 (ko) * 1998-05-11 2007-04-25 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP2000002886A (ja) 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置の製造方法
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
KR100601171B1 (ko) * 1999-07-08 2006-07-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP3420135B2 (ja) * 1999-10-26 2003-06-23 日本電気株式会社 アクティブマトリクス基板の製造方法
JP2001154221A (ja) 1999-11-25 2001-06-08 Nec Kagoshima Ltd アクティブマトリクス型液晶表示パネルの製造方法
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100679518B1 (ko) * 2000-07-13 2007-02-07 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법
KR20020042898A (ko) * 2000-12-01 2002-06-08 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 그 제조방법
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100412213B1 (ko) * 2001-05-17 2003-12-31 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시장치
TW508830B (en) * 2001-08-28 2002-11-01 Hannstar Display Corp Thin film transistor structure having four procedures of mask processing and the manufacturing method
JP2003108021A (ja) * 2001-09-28 2003-04-11 Hitachi Ltd 表示装置
KR100499371B1 (ko) * 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295062B1 (ko) * 2006-06-30 2013-08-08 엘지디스플레이 주식회사 횡전계방식 액정표시장치의 제조방법

Also Published As

Publication number Publication date
US20050078246A1 (en) 2005-04-14
CN100354736C (zh) 2007-12-12
KR20050035660A (ko) 2005-04-19
CN1607443A (zh) 2005-04-20
US8576367B2 (en) 2013-11-05

Similar Documents

Publication Publication Date Title
KR100583311B1 (ko) 액정표시패널 및 그 제조 방법
KR100598737B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7960199B2 (en) Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film
KR100886241B1 (ko) 액정표시소자의 제조방법
KR100500779B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100558714B1 (ko) 액정표시패널 및 그 제조 방법
KR20040026003A (ko) 액정표시소자 및 그 제조방법
JP4578402B2 (ja) 薄膜トランジスタ基板及びその製造方法
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558718B1 (ko) 액정표시패널 및 그 제조 방법
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558716B1 (ko) 액정표시패널 및 그 제조 방법
KR20050105422A (ko) 액정표시패널 및 그 제조 방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR100558715B1 (ko) 액정표시패널 및 그 제조 방법
KR100558712B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20050055384A (ko) 액정표시패널 및 그 제조 방법
KR100566815B1 (ko) 액정표시패널 및 그 제조방법
KR20070068776A (ko) 액정표시소자와 그 제조 방법
KR100583312B1 (ko) 액정표시패널 및 그 제조방법과 장치
KR101165843B1 (ko) 식각액, 이를 이용한 금속배선 형성방법 및 액정표시장치 제조방법
KR20040061206A (ko) 액정표시패널 및 그 제조방법
KR20080001990A (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031014

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050824

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060119

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060302

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060303

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20091218

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20101228

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20111221

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20121228

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20131227

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150227

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160226

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20180213

Start annual number: 13

End annual number: 13

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20201213