[go: up one dir, main page]

KR100939918B1 - 액정표시패널 및 그 제조 방법 - Google Patents

액정표시패널 및 그 제조 방법 Download PDF

Info

Publication number
KR100939918B1
KR100939918B1 KR1020030041612A KR20030041612A KR100939918B1 KR 100939918 B1 KR100939918 B1 KR 100939918B1 KR 1020030041612 A KR1020030041612 A KR 1020030041612A KR 20030041612 A KR20030041612 A KR 20030041612A KR 100939918 B1 KR100939918 B1 KR 100939918B1
Authority
KR
South Korea
Prior art keywords
gate
active layer
electrode
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030041612A
Other languages
English (en)
Other versions
KR20050000996A (ko
Inventor
오금미
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030041612A priority Critical patent/KR100939918B1/ko
Publication of KR20050000996A publication Critical patent/KR20050000996A/ko
Application granted granted Critical
Publication of KR100939918B1 publication Critical patent/KR100939918B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액티브층의 결정화 효율을 향상시킴과 아울러 게이트전극과 액티브층의 소스/드레인전극 간의 단락현상을 방지할 수 있는 액정표시패널 및 그 제조 방법을 제공하는 것이다.
본 발명의 액정표시패널은 부분적으로 산화된 게이트전극과, 상기 게이트전극 이하의 폭을 가지며 상기 게이트전극의 산화된 영역과 게이트절연막을 사이에 두고 절연되게 중첩되는 소스영역 및 드레인영역을 갖는 액티브층과, 상기 액티브층의 소스영역과 접촉되는 소스전극과, 상기 액티브층의 드레인영역과 접촉되는 드레인전극을 구비하는 것을 특징으로 한다.

Description

액정표시패널 및 그 제조 방법{LIQUID CRYSTAL DISPLAY PANEL AND FABRICATING METHOD THEREOF}
도 1은 종래의 폴리 실리콘형 박막트랜지스터를 갖는 액정표시패널을 나타내는 평면도이다.
도 2는 도 1에서 선"Ⅱ-Ⅱ'"를 따라 절취한 액정표시패널을 나타내는 단면도이다.
도 3a 내지 도 3f는 도 2에 도시된 액정표시패널의 제조방법을 나타내는 단면도이다.
도 4는 도 2에 도시된 게이트전극의 단차부에서 발생되는 액티브층의 오픈현상을 방지할 수 있는 액정표시패널을 나타내는 단면도이다.
도 5는 본 발명에 따른 폴리 실리콘형 박막트랜지스터를 갖는 액정표시패널을 나타내는 평면도이다.
도 6은 도 5에서 선"Ⅵ-Ⅵ'"를 따라 절취한 액정표시패널을 나타내는 단면도이다.
도 7은 본 발명에 따른 제1 마스크공정을 설명하기 위한 평면도 및 단면도이다.
도 8은 도 7에 도시된 제1 마스크 공정을 상세히 설명하기 위한 단면도이다.
도 9는 본 발명에 따른 제2 마스크공정을 설명하기 위한 평면도 및 단면도이다.
도 10은 본 발명에 따른 제3 마스크공정을 설명하기 위한 평면도 및 단면도이다.
도 11은 본 발명에 따른 제4 마스크공정을 설명하기 위한 평면도 및 단면도이다.
도 12는 본 발명에 따른 제5 마스크공정을 설명하기 위한 평면도 및 단면도이다.
도 13은 본 발명에 따른 제6 마스크공정을 설명하기 위한 평면도 및 단면도이다.
< 도면의 주요부분에 대한 설명>
2,102 : 게이트라인 4,104 : 데이터라인
6,106 : 게이트전극 8,108 : 소스전극
10,110 : 드레인전극 12,112 : 게이트절연막
14,114 : 액티브층 16,116 : 버퍼층
18,118 : 보호막 20,120 : 접촉홀
22,122 : 화소전극
본 발명은 폴리실리콘을 이용한 액정표시장치에 관한 것으로, 특히 액티브층의 결정화 효율을 향상시킴과 아울러 게이트전극과 액티브층의 소스/드레인영역 간의 단락현상을 방지할 수 있는 액정표시패널 및 그 제조 방법에 관한 것이다.
통상, 액정표시소자(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절함으로써 액정셀들이 매트릭스 형태로 배열되어진 액정패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이 경우, 액정셀들을 스위칭하는 소자로서 통상 박막트랜지스터(Thin film Transistor; TFT)가 이용되고 있다.
이러한 액정표시소자에 이용되는 박막트랜지스터는 반도체층으로 아몰퍼스(Amorphous) 실리콘 또는 폴리(Poly) 실리콘을 이용한다. 아몰퍼스 실리콘형 박막 트랜지스터는 아몰퍼스 실리콘막의 균일성이 비교적 좋아 특성이 안정된 장점을 가지고 있다. 그러나, 아몰퍼스 실리콘형 박막 트랜지스터는 전하 이동도가 낮아 응답 속도가 느리다는 단점을 가지고 있다. 이에 따라, 아몰퍼스 실리콘형 박막 트랜지스터는 빠른 응답 속도를 필요로 하는 고해상도 표시 패널이나 게이트 드라이버 및 데이터 드라이버의 구동 소자로는 적용이 어려운 단점을 가지고 있다.
폴리 실리콘형 박막 트랜지스터는 전하 이동도가 높음에 따라 빠른 응답 속도를 필요로 하는 고해상도 표시 패널에 적합할 뿐만 아니라 주변 구동 회로들을 표시 패널에 내장할 수 있는 장점을 가지고 있다. 이에 따라, 폴리 실리콘형 박막 트랜지스터를 이용한 액정 표시 장치가 대두되고 있다.
도 1 및 도 2는 종래 폴리 실리콘형 박막트랜지스터를 갖는 액정표시패널을 나타내는 평면도 및 단면도이다.
도 1 및 도 2를 참조하면, 종래 폴리 실리콘형 박막트랜지서터를 갖는 액정표시패널은 게이트라인(2)과, 게이트라인(2)과 게이트절연막(12)을 사이에 두고 교차되게 형성되는 데이터라인(4)과, 게이트라인(2) 및 데이터라인(4)의 교차부에 위치하는 TFT(30)와, 게이트라인(2) 및 데이터라인(4)의 교차로 정의된 화소영역에 형성되는 화소전극(22)을 구비한다.
게이트라인(2)은 박막트랜지스터(30)의 게이트전극(6)에 게이트신호를 공급한다.
데이터라인(4)은 박막트랜지스터(30)의 드레인전극(10)을 통해 화소전극(22)에 화소신호를 공급한다.
TFT(30)는 게이트라인(2)과 접속되는 게이트전극(6)과, 데이터라인(4)과 접속되는 소스전극(8)과, 화소전극(22)과 보호막(18)을 관통하는 접촉홀(20)을 통해 접속되는 드레인전극(10)을 구비한다.
게이트전극(6)은 버퍼막(16) 상에 형성되어 게이트절연막을 사이에 두고 액티브층의 채널영역(14C)과 중첩된다. 소스전극(8)은 게이트전극(6)과 게이트절연막(12)을 사이에 두고 절연되게 형성되어 액티브층의 소스영역(14S)과 직접 접촉된다. 드레인전극(10)은 게이트전극(6)과 게이트절연막(26)을 사이에 두고 절연되게 형성되어 액티브층의 드레인영역(14D)과 직접 접촉된다. 여기서, 액티브층(14)에는 TFT(30)의 채널에 따라 주입되는 이온이 달라진다. 즉, TFT(30)가 N 채널인 경우에는 n+ 및 n- 이온 중 적어도 어느 하나가 액티브층에 주입된다. n-이온이 주입된 액티브층은 엘디디영역이 되어 상대적으로 높은 오프전류를 감소시키며, n+이온이 주입된 액티브층은 소스영역 및 드레인영역이 되며, n-,n+이온이 주입되지 않은 액티브층은 채널영역이 된다. TFT(30)가 P 채널인 경우에는 p+이온이 액티브층에 주입된다. p+이온이 주입된 액티브층은 소스영역 및 드레인영역이 되며, p+이온이 주입되지 않은 액티브층은 채널영역이 된다.
이러한 TFT(30)는 게이트 라인(2)으로부터의 스캔 펄스에 응답하여 데이터 라인(4)으로부터의 비디오 신호, 즉 화소 신호를 액정셀에 충전되게 한다. 이에 따라, 액정셀은 충전된 화소 신호에 따라 광투과율을 조절하게 된다.
화소 전극(22)은 보호막(18)을 관통하는 접촉홀(20)을 통해 TFT(30)의 드레인 전극(10)과 접속되어 화소 영역에 형성된다.
이에 따라, TFT(30)를 통해 화소 신호가 공급된 화소 전극(22)과 공통 전극(도시하지 않음) 사이에는 전계가 형성된다. 이러한 전계에 의해 액정분자들이 유전 이방성에 의해 회전하게 된다. 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.
도 3a 내지 도 3f는 종래 폴리 실리콘형 박막트랜지스터를 이용한 액정표시장치의 제조방법을 나타내는 단면도이다.
먼저, 하부기판(1) 상에 SiO2 등의 절연물질로 전면 증착됨으로써 도 3a에 도시된 바와 같이 버퍼막(16)이 형성된다. 버퍼막(16)이 형성된 하부기판(1) 상에 게이트금속층이 전면 증착된 후 노광 및 현상공정을 포함하는 포토리쏘그래피공정과 식각공정에 의해 게이트금속층이 패터닝됨으로써 게이트전극(6)이 형성된다. 여기서, 게이트금속층은 알루미늄(Al), 알루미늄/네오듐(Al/Nd) 등을 포함하는 알루미늄계 금속이 이용된다.
게이트전극(6)이 형성된 하부기판(1) 상에 SiO2의 절연물질이 전면 증착됨으로써 도 3b에 도시된 바와 같이 게이트절연막(12)이 형성된다. 게이트절연막(12)이 형성된 하부기판(1) 상에 아몰퍼스 실리콘막이 증착된 후 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 된다. 그 폴리 실리콘막이 노광 및 현상공정을 포함하는 포토리쏘그래피공정과 식각공정에 의해 패터닝되어 액티브층(14)이 형성된다.
액티브층(14)이 형성된 하부기판(1) 상에 포토레지스트가 전면 증착된 후 노광 및 현상공정을 포함하는 포토리쏘그래피공정에 의해 포토레지스트가 패터닝됨으로써 포토레지스트패턴이 형성된다. 이 포토레지스트패턴을 마스크로 이용하여 액티브층의 채널영역(14C)을 제외한 영역에 소정 불순물 이온이 주입됨으로써 도 3c에 도시된 바와 같이 액티브층의 소스영역(14S) 및 드레인영역(14D)이 형성된다.
여기서, N형 TFT인 경우에는 제1 포토레지스트패턴을 마스크로 액티브층에 n+이온이 주입되고, 제1 포토레지스트패턴보다 폭이 좁은 제2 포토레지스트패턴을 마스크로 액티브층에 n-이온이 주입된다. 이에 따라, N형 TFT의 액티브층에서 n+,n-이온이 주입되지 않은 영역은 채널영역이 되며, n-이온이 주입된 영역은 LDD영역이 되며, n+이온이 주입된 영역은 소스영역 및 드레인영역이 된다.
P형 TFT인 경우에는 제3 포토레지스트패턴을 마스크로 액티브층에 p+이온이 주입된다. 이에 따라, P형 TFT의 액티브층에서 p+이온이 주입되지 않은 영역은 채널영역이 되며, p+이온이 주입된 영역은 소스영역 및 드레인영역이 된다.
채널영역(14C), 소스영역(14S) 및 드레인영역(14D)을 갖는 액티브층이 형성된 하부기판(1) 상에 데이터금속층이 전면 증착된 후 노광 및 현상공정을 포함하는 포토리쏘그래피공정과 식각공정에 의해 데이터금속층이 패터닝됨으로써 도 3d에 도시된 바와 같이 데이터라인(4), 소스전극(8) 및 드레인전극(10)이 형성된다.
데이터라인(4), 소스전극(8) 및 드레인전극(10)이 형성된 하부기판(1) 상에 절연물질이 전면 증착됨으로써 도 3e에 도시된 바와 같이 보호막(18)이 형성된다. 이 후 노광 및 현상공정을 포함하는 포토리쏘그래피공정과 식각공정에 의해 보호막(18)이 패터닝됨으로써 드레인전극(10)을 노출시키는 접촉홀(20)이 형성된다.
보호막(18)이 형성된 하부기판(1) 상에 투명전도성물질이 전면 증착된 후 노광 및 현상공정을 포함하는 포토리쏘그래피공정과 식각공정에 의해 투명전도성물질이 패터닝됨으로써 도 3f에 도시된 바와 같이 화소전극(22)이 형성된다. 화소전극(22)은 접촉홀(20)을 통해 드레인전극(10)과 전기적으로 접속된다.
종래 TFT의 게이트전극(6)과 단차진 게이트절연막(12) 상에 형성되는 아몰퍼 스 실리콘 막은 레이저에 의한 결정화공정에서 아몰퍼스실리콘막이 액상상태로 변해 비단차부로 흘러내리거나 들뜸현상이 발생하여 액티브층(14)의 오픈(open)이 발생되는 문제점이 있다.
이러한 문제점을 해결하기 위하여, 도 4에 도시된 바와 같이 게이트전극(6)의 폭을 상대적으로 넓게 형성하여 게이트전극(6)의 평면과 중첩되게 게이트절연막(12) 상에 액티브층(14)과 소스전극(8) 및 드레인전극(10)을 형성하게 된다. 이 경우, 게이트전극(6)의 단차부 상에 액티브층이 없이므로 결정화공정에 의한 액티브층(6)의 오픈현상을 방지하게 된다. 그러나, 게이트절연막(12)의 두께가 상대적으로 얇을 경우 게이트전극(6)과 액티브층의 소스영역(14S); 게이트전극(6)과 액티브층의 드레인영역(14D) 간의 쇼트(short)현상이 발생하여 게이트전극(6)과 소스(8) 및 드레인전극(10) 간의 쇼트현상이 발생하는 문제점이 있다. 또한, 게이트전극(6)과 소스전극(8); 게이트전극(6) 및 드레인전극(10) 간의 기생캐패시터(Cgs,Cgd)의 용량값이 커져 TFT의 특성이 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 액티브층의 결정화 효율을 향상시킴과 아울러 게이트전극과 액티브층의 소스/드레인영역 간의 단락현상을 방지할 수 있는 액정표시패널 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 부분적으로 산화된 게이트전극과, 상기 게이트전극 이하의 폭을 가지며 상기 게이트전극의 산화된 영역과 게이트절연막을 사이에 두고 절연되게 중첩되는 소스영역 및 드레인영역을 갖는 액티브층과, 상기 액티브층의 소스영역과 접촉되는 소스전극과, 상기 액티브층의 드레인영역과 접촉되는 드레인전극을 구비하는 것을 특징으로 한다.
상기 게이트전극은 상기 액티브층의 소스영역 및 드레인영역과 절연되게 중첩되는 산화층과, 상기 액티브층의 채널영역과 절연되게 중첩되는 게이트층을 포함하는 것을 특징으로 한다.
상기 산화층은 O2 및 UV 중 적어도 어느 하나를 이용하여 형성되는 것을 특징으로 한다.
상기 액정표시패널은 상기 드레인전극과 접촉하는 화소전극을 추가로 구비하는 것을 특징으로 한다.
상기 액티브층은 폴리실리콘으로 이루어지는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널의 제조방법은 기판 상에 부분적으로 산화된 게이트전극을 형성하는 단계와, 상기 게이트전극이 형성된 기판 상에 게이트절연막을 형성하는 단계와, 상기 게이트절연막 상에 상기 게이트전극 이하의 폭을 가지며 상기 게이트전극의 산화된 영역과 중첩되는 소스영역 및 드레인영역을 포함하는 액티브층을 형성하는 단계와, 상기 액티브층의 소스영역과 접촉하는 소스전극, 상기 액티브층의 드레인영역과 접촉하는 드레인전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 부분 산화된 게이트전극을 형성하는 단계는 상기 기판 상에 게이트금속층을 형성하는 단계와, 상기 게이트금속층 상에 단차진 포토레지스트패턴을 형성하는 단계와, 상기 포토레지스트패턴을 이용하여 상기 금속층을 패터닝하는 단계와, 상기 포토레지스트패턴을 에싱하여 상기 소스영역 및 드레인영역과 중첩되는 상기 금속층을 노출시키는 단계와, 상기 노출된 게이트금속층을 산화시키는 단계를 포함하는 것을 특징으로 한다.
상기 게이트금속층을 산화시키는 단계는 상기 노출된 게이트금속층에 O2 및 UV 중 적어도 어느 하나를 이용하여 상기 게이트금속층을 산화시키는 단계를 포함하는 것을 특징으로 한다.
상기 액티브층은 폴리실리콘으로 이루어지는 것을 특징으로 한다.
상기 액정표시패널의 제조방법은 상기 드레인전극을 노출시키는 보호막을 형성하는 단계와, 상기 보호막 상에 상기 드레인전극과 접촉하는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 13을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5는 본 발명에 따른 폴리실리콘형 박막트랜지스터를 이용한 액정표시패널 를 나타내는 평면도이며, 도 6은 도 5에서 선 "Ⅵ-Ⅵ'"를 따라 절취한 액정표시패널을 나타내는 단면도이다.
도 5 및 도 6을 참조하면, 본 발명에 따른 액정표시패널은 게이트라인(102)과, 게이트라인(102)과 게이트절연막(112)을 사이에 두고 교차되게 형성되는 데이터라인(104)과, 게이트라인(102) 및 데이터라인(104)의 교차부에 위치하는 TFT(130)와, 게이트라인(102) 및 데이터라인(104)의 교차로 정의된 화소영역에 형성되는 화소전극(122)을 구비한다.
게이트라인(102)은 박막트랜지스터(130)의 게이트전극(106)에 게이트신호를 공급한다.
데이터라인(104)은 박막트랜지스터(130)의 드레인전극(110)을 통해 화소전극(122)에 화소신호를 공급한다.
TFT(130)는 게이트라인(102)과 접속되는 게이트전극(106)과, 데이터라인(104)과 접속되는 소스전극(108)과, 보호막(118)을 관통하는 접촉홀(120)을 통해 화소전극(122)과 접속되는 드레인전극(110)을 구비한다.
게이트전극(106)은 버퍼막(116) 상에 형성되어 게이트절연막(112)을 사이에 두고 액티브층(114)과 중첩되게 형성된다. 이 게이트전극(106)은 액티브층의 채널영역(114C)과 중첩되는 게이트층(126)과, 액티브층의 소스영역(114S) 및 드레인영역(114D)과 중첩되는 산화층(128)을 포함한다.
게이트층(126)은 도 1 및 도 2에 도시된 종래 게이트전극과 유사한 폭을 갖도록 형성된다. 이 게이트층(126)과 소스전극(108); 게이트층(126)과 드레인전극(110) 간의 거리는 종래와 유사하므로 이들 사이에 형성되는 기생캐패시터의 용량값은 종래와 유사하다. 이에 따라, TFT특성변화를 방지할 수 있다.
산화층(128)은 액티브층의 소스영역(114S) 및 드레인영역(114D)을 감싸도록 상대적으로 넓은 폭으로 형성된다. 이에 따라, 게이트전극(106)의 단차영역 상에 액티브층(114)이 형성되지 않으므로 액티브층(114)의 오픈현상을 방지할 수 있다.
소스전극(108)은 게이트절연막(112)을 사이에 두고 게이트전극(106)의 산화층(128)과 중첩되게 형성되며 액티브층의 소스영역(114S)과 직접 접촉된다. 드레인전극(110)은 게이트절연막(126)을 사이에 두고 게이트전극(106)의 산화층(128)과 중첩되게 형성되며 액티브층의 드레인영역(114D)과 직접 접촉된다. 여기서, 액티브층(114)에는 TFT(130)의 채널에 따라 주입되는 이온이 달라진다. 즉, TFT(130)가 N 채널인 경우에는 n+ 및 n- 이온 중 적어도 어느 하나가 액티브층에 주입된다. n-이온이 주입된 액티브층은 엘디디영역이 되어 상대적으로 높은 오프전류를 감소시키며, n+이온이 주입된 액티브층은 소스영역 및 드레인영역이 되며, n-,n+이온이 주입되지 않은 액티브층은 채널영역이 된다. TFT(130)가 P 채널인 경우에는 p+이온이 액티브층에 주입된다. p+이온이 주입된 액티브층은 소스영역 및 드레인영역이 되며, p+이온이 주입되지 않은 액티브층은 채널영역이 된다.
이러한 TFT(130)는 게이트 라인(102)으로부터의 스캔 펄스에 응답하여 데이터 라인(104)으로부터의 비디오 신호, 즉 화소 신호를 액정셀에 충전되게 한다. 이에 따라, 액정셀은 충전된 화소 신호에 따라 광투과율을 조절하게 된다.
화소 전극(122)은 보호막(118)을 관통하는 접촉홀(120)을 통해 TFT(130)의 드레인 전극(110)과 접속되어 화소 영역에 형성된다.
이에 따라, TFT(130)를 통해 화소 신호가 공급된 화소 전극(122)과 공통 전극(도시하지 않음) 사이에는 전계가 형성된다. 이러한 전계에 의해 액정분자들이 유전 이방성에 의해 회전하게 된다. 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.
도 7은 본 발명에 따른 폴리실리콘형 박막트랜지스터를 이용한 액정표시패널의 제1 마스크공정을 상세히 설명하기 위한 평면도 및 단면도이다.
도 7을 참조하면, 하부기판(101) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 버퍼막(116)이 형성된다. 버퍼막(116)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 이용된다. 그 버퍼막(116) 상에 게이트층(126)과 산화층(128)을 갖는 게이트전극(106)이 형성된다. 이러한 게이트전극(106)의 형성공정을 도 8a 내지 도 8e를 참조하여 상세히 하면 다음과 같다.
버퍼막(116) 상에 게이트금속층(160)이 도 8a에 도시된 바와 같이 스퍼터링 등의 증착방법을 통해 전면 증착된다. 여기서, 게이트금속층(160)은 알루미늄계금속이 이용된다. 그런 다음, 게이트금속층(160) 상에 포토레지스트(158)가 전면 증착된 후 하부기판(101) 상부에 부분 노광 마스크(150)가 정렬된다. 부분 노광 마스크(150)는 투명한 재질로 형성되어 노출된 영역이 노광영역(S1)을 이루는 마스크 기판(152)과, 마스크 기판(152)의 차단 영역(S3)에 형성된 차단부(154)와, 마스크 기판(152)의 부분 노광 영역(S2)에 형성된 회절 노광부(156)(또는 반투과부)를 구비한다. 이러한 부분 노광 마스크(150)를 이용한 포토레지스트막을 노광한 후 현 상함으로써 도 8b에 도시된 바와 같이 부분 노광 마스크(150)의 차단부(154)와 회절 노광부(156)에 대응하여 차단 영역(S3)과 부분 노광 영역(S2)에서 단차를 갖는 포토레지스트 패턴(162)이 형성된다. 즉, 부분 노광 영역(S2)에 형성된 포토레지스트 패턴(162)은 차단 영역(S3)에서 형성된 제1 높이를 갖는 포토레지스트 패턴(162)보다 낮은 제2 높이를 갖게 된다.
이러한 포토레지스트 패턴(162)을 마스크로 이용한 습식 식각 공정으로 게이트금속층(160)이 패터닝됨으로써 도 8c에 도시된 바와 같이 게이트전극(106)이 형성된다.
이어서, 플라즈마를 이용한 애싱(Ashing) 공정으로 부분 노광 영역(S2)에 제2 높이를 갖는 포토레지스트 패턴(162)은 도 8d에 도시된 바와 같이 제거되고, 차단 영역(S3)에 제1 높이를 갖는 포토레지스트 패턴(162)은 높이가 낮아진 상태가 된다. 이러한 포토레지스트 패턴(162)을 이용하여 노출된 게이트전극(106)을 산화시킨다. 즉, 노출된 게이트전극(106)에 도 8d에 도시된 바와 같이 O2 및 UV 중 적어도 어느 하나가 조사됨으로써 게이트전극(106)은 산화된다. 이에 따라, 게이트전극(106)은 도 8e에 도시된 바와 같이 부분 산화되어 산화층(128)과 게이트층(126)으로 구분된다. 게이트층(126)은 포토레지스트패턴(162)과 중첩되어 산화되지 않은 영역이며, 산화층(128)은 포토레지스트패턴(162)과 비중첩되어 산화된 영역이다. 그런 다음, 게이트전극(106)의 게이트층(126) 상에 남아 있던 포토레지스트 패턴(162)은 스트립 공정으로 제거된다.
도 9는 본 발명에 따른 폴리실리콘형 박막트랜지스터를 이용한 액정표시패널의 제2 마스크공정을 상세히 설명하기 위한 평면도 및 단면도이다.
도 9를 참조하면, 게이트전극(106)이 형성된 하부기판(101) 상에 SiO2의 절연물질이 전면 증착됨으로써 게이트절연막(112)이 형성된다. 게이트절연막(112)이 형성된 하부기판(101) 상에 아몰퍼스 실리콘막이 증착된 후 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 된다. 그 폴리 실리콘막이 노광 및 현상공정을 포함하는 포토리쏘그래피공정과 식각공정에 의해 패터닝되어 액티브층(114)이 형성된다. 이 때, 액티브층은 게이트절연막(112) 상에 게이트전극(106)과 중첩되는 영역에 형성된다.
도 10은 본 발명에 따른 폴리실리콘형 박막트랜지스터를 이용한 액정표시패널의 제3 마스크공정을 상세히 설명하기 위한 평면도 및 단면도이다.
액티브층(114)이 형성된 하부기판(101) 상에 포토레지스트가 전면 증착된 후 노광 및 현상공정을 포함하는 포토리쏘그래피공정에 의해 포토레지스트가 패터닝됨으로써 포토레지스트패턴이 형성된다. 이 포토레지스트패턴을 마스크로 이용하여 게이트전극의 게이트층과 중첩되는 영역을 제외한 영역에 소정 불순물 이온이 주입된다. 이에 따라, 소정 불순물 이온이 주입된 영역은 액티브층의 소스영역(114S) 및 드레인영역(114D)으로 형성되며, 불순물 이온이 주입되지 않은 영역은 채널영역(114C)으로 형성된다.
여기서, N형 TFT인 경우에는 포토레지스트패턴을 마스크로 액티브층에 n+이 온이 주입되고, 포토레지스트패턴보다 폭이 좁은 포토레지스트패턴을 마스크로 액티브층에 n-이온이 주입된다. 이에 따라, N형 TFT의 액티브층에서 n+,n-이온이 주입되지 않은 영역은 채널영역이 되며, n-이온이 주입된 영역은 LDD영역이 되며, n+이온이 주입된 영역은 소스영역 및 드레인영역이 된다.
P형 TFT인 경우에는 포토레지스트패턴을 마스크로 액티브층에 p+이온이 주입된다. 이에 따라, P형 TFT의 액티브층에서 p+이온이 주입되지 않은 영역은 채널영역이 되며, p+이온이 주입된 영역은 소스영역 및 드레인영역이 된다.
도 11은 본 발명에 따른 폴리실리콘형 박막트랜지스터를 이용한 액정표시패널의 제4 마스크공정을 상세히 설명하기 위한 평면도 및 단면도이다.
도 11을 참조하면, 액티브층(114)이 형성된 하부기판(101) 상에 제4 마스크공정으로 소스전극(108) 및 드레인전극(110)이 형성된다.
이를 상세히 설명하면, 액티브층이 형성된 하부기판(101) 상에 데이터금속층이 스퍼터링 등의 증착방법을 통해 전면 증착된다. 이러한 데이터금속층 상에 포토레지스트가 전면 증착된 후 제4 마스크를 이용한 포토리쏘그래피공정에 의해 포토레지스트가 패터닝되어 포토레지스트패턴이 형성된다. 이 포토레지스트패턴을 마스크로 이용한 식각공정에 의해 데이터금속층이 패터닝됨으로써 소스전극(108) 및 드레인전극(110)이 형성된다. 소스전극(108) 및 드레인전극(110)은 액티브층의 소스영역(114S) 및 드레인영역(114D)과 직접 접촉하게 된다.
도 12는 본 발명에 따른 폴리실리콘형 박막트랜지스터를 이용한 액정표시패널의 제5 마스크공정을 상세히 설명하기 위한 평면도 및 단면도이다.
도 12를 참조하면, 소스전극(108) 및 드레인전극(110)이 형성된 하부기판(101) 상에 제5 마스크공정을 이용하여 화소접촉홀(120)을 갖는 보호막(118)이 형성된다.
이를 상세히 설명하면, 소스전극(108) 및 드레인전극(110)이 형성된 하부기판(101) 상에 PECVD 또는 스퍼터링 등의 증착방법을 통해 절연물질이 전면 증착됨으로써 보호막(118)이 형성된다. 여기서, 보호막(118)은 SiO2, SiNx를 포함하는 무기절연물질 또는 유기절연물질 등이 이용된다. 보호막(118)이 형성된 하부기판(101) 상에 포토레지스트가 증착된다. 이 후 제5 마스크를 이용한 포토리쏘그래피공정에 의해 포토레지스트가 패터닝되어 포토레지스트패턴이 형성된다. 이 포토레지스트패턴을 마스크로 이용한 식각공정에 의해 보호막(118)이 패터닝됨으로써 드레인전극(110)을 노출시키는 접촉홀(120)이 형성된다.
도 13은 본 발명에 따른 폴리실리콘형 박막트랜지스터를 이용한 액정표시패널의 제6 마스크공정을 상세히 설명하기 위한 평면도 및 단면도이다.
도 13을 참조하면, 보호막(118)이 형성된 하부기판(101) 상에 제6 마스크공정을 이용하여 화상표시부에 위치하는 화소전극(122)이 형성된다.
이를 상세히 설명하면, 보호막(118)이 형성된 하부기판(101) 상에 스퍼터링 등의 증착방법을 통해 투명전도성물질과 포토레지스트가 순차적으로 증착된다. 여기서, 투명전도성물질은 인듐 틴 옥사이드(Indium Tin Oxide), 인듐 징크 옥사이드(Indium Zinc Oxide) 및 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide) 중 어느 하나가 이용된다. 이 후, 마스크를 이용한 포토리쏘그래피공정에 의해 포토레지스트가 패터닝되어 포토레지스트패턴이 형성된다. 이 포토레지스트패턴을 마스크로 이용한 식각공정에 의해 투명금속층이 패터닝됨으로써 화소전극(122)이 형성된다. 화소전극(122)은 화소접촉홀(120)을 통해 화상표시부에 위치하는 N형 TFT의 드레인전극(110)과 접촉되는 화소전극(122)이 형성된다.
한편, 본 발명에 따른 액티브층과; 소스전극 및 드레인전극을 포함하는 데이터패턴은 동일 마스크를 이용하여 형성할 수도 있다. 즉, 액티브층에 불순물이온을 주입하여 소스영역, 드레인영역, 채널영역을 형성한 후 이 액티브층 상에 데이터금속층을 증착한 후 회절마스크 또는 반투과마스크를 이용하여 액티브층과 데이터금속층을 동시에 패터닝하게 된다. 이에 따라, 소스전극 및 드레인전극과; 이들 하부에 이들을 따라 형성되는 액티브층을 형성할 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 액티브층의 소스영역 및 드레인영역과 중첩되는 게이트전극을 산화시킨다. 이에 따라, 게이트전극과 소스전극; 게이트전극과 드레인전극 간의 기생캐패시터 용량값의 변동을 방지할 수 있다. 또한, 게이트전극과, 액티브층의 소스영역 및 드레인영역 간의 쇼트(Short)현상을 방지할 수 있어 게이트전극과, 소스전극 및 드레인전극 간의 쇼트현상을 방지할 수 있다. 뿐만 아니라 게이트전극과 액티브층이 완전히 중첩됨으로써 종래 게이트전극의 단차부에서 중첩되는 액티브층의 오픈(Open) 현상을 방 지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (10)

  1. 게이트층 및 상기 게이트층의 측면과 접촉하는 산화층을 포함하는 게이트전극;
    상기 게이트 전극 상에 소스영역 및 드레인영역을 갖는 액티브층;
    상기 액티브층의 소스영역과 접촉되는 소스전극; 및
    상기 액티브층의 드레인영역과 접촉되는 드레인전극을 구비하고,
    상기 액티브층 바닥면의 면적이 상기 게이트전극 상면의 면적보다 작은 것을 특징으로 하는 액정표시패널.
  2. 제 1 항에 있어서,
    상기 산화층은 상기 액티브층의 소스영역 및 드레인영역과 절연되게 대응하며, 상기 게이트층은 상기 액티브층의 채널영역과 절연되게 대응되는 것을 특징으로 하는 액정표시패널.
  3. 제 2 항에 있어서,
    상기 산화층은 O2 또는 UV를 이용하여 형성되는 것을 특징으로 하는 액정표시패널.
  4. 제 1 항에 있어서,
    상기 드레인전극과 접촉하는 화소전극을 추가로 구비하는 것을 특징으로 하는 액정표시패널.
  5. 제 1 항에 있어서,
    상기 액티브층은 폴리실리콘으로 이루어지는 것을 특징으로 하는 액정표시패널.
  6. 기판 상에 게이트층 및 상기 게이트층의 측면과 접촉하는 산화층을 포함하는 게이트전극을 형성하는 단계;
    상기 게이트전극이 형성된 기판 상에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 상에 소스영역 및 드레인영역을 포함하는 액티브층을 형성하는 단계; 및
    상기 액티브층의 소스영역과 접촉하는 소스전극, 상기 액티브층의 드레인 영역과 접촉하는 드레인전극을 형성하는 단계를 포함하고,
    상기 액티브층을 형성하는 단계는 상기 액티브층 바닥면의 면적이 상기 게이트 전극 상면의 면적보다 작도록 형성하는 것을 특징으로 하는 액정표시패널의 제조방법.
  7. 제 6 항에 있어서,
    상기 게이트전극을 형성하는 단계는,
    상기 기판 상에 게이트금속층을 형성하는 단계;
    상기 게이트금속층 상에 단차진 포토레지스트패턴을 형성하는 단계;
    상기 포토레지스트패턴을 이용하여 상기 게이트금속층을 패터닝하는 단계;
    상기 포토레지스트패턴을 에싱하여 상기 소스영역 및 드레인영역에 대응되는 상기 게이트금속층을 노출시키는 단계;
    상기 노출된 게이트금속층을 산화시키는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  8. 제 7 항에 있어서,
    상기 게이트금속층을 산화시키는 단계는,
    상기 노출된 게이트금속층에 O2 또는 UV를 이용하여 상기 게이트금속층을 산화시키는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  9. 제 6 항에 있어서,
    상기 액티브층은 폴리실리콘으로 이루어지는 것을 특징으로 하는 액정표시패널의 제조방법.
  10. 제 6 항에 있어서,
    상기 드레인전극을 노출시키는 보호막을 형성하는 단계;
    상기 보호막 상에 상기 드레인전극과 접촉하는 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
KR1020030041612A 2003-06-25 2003-06-25 액정표시패널 및 그 제조 방법 Expired - Fee Related KR100939918B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030041612A KR100939918B1 (ko) 2003-06-25 2003-06-25 액정표시패널 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030041612A KR100939918B1 (ko) 2003-06-25 2003-06-25 액정표시패널 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050000996A KR20050000996A (ko) 2005-01-06
KR100939918B1 true KR100939918B1 (ko) 2010-02-03

Family

ID=37216861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030041612A Expired - Fee Related KR100939918B1 (ko) 2003-06-25 2003-06-25 액정표시패널 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100939918B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61185724A (ja) * 1985-02-13 1986-08-19 Sharp Corp 薄膜トランジスタの製造方法
JPH09162409A (ja) * 1995-12-06 1997-06-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法と液晶表示装置の製造方法
JPH10333179A (ja) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 液晶画像表示装置および画像表示装置用半導体装置の製 造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61185724A (ja) * 1985-02-13 1986-08-19 Sharp Corp 薄膜トランジスタの製造方法
JPH09162409A (ja) * 1995-12-06 1997-06-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法と液晶表示装置の製造方法
JPH10333179A (ja) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 液晶画像表示装置および画像表示装置用半導体装置の製 造方法

Also Published As

Publication number Publication date
KR20050000996A (ko) 2005-01-06

Similar Documents

Publication Publication Date Title
US7759178B2 (en) Thin film transistor substrate and fabrication thereof
TWI383504B (zh) 形成薄膜電晶體（ｔｆｔ）陣列面板的裝置及其方法
US8158982B2 (en) Polysilicon thin film transistor device with gate electrode thinner than gate line
US20080197356A1 (en) Thin film transistor substrate and method of manufacturing the same
KR101055188B1 (ko) Ｃｍｏｓ - ｔｆｔ 어레이 기판 및 그 제조방법
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
KR100900404B1 (ko) 액정표시소자의 제조 방법
US20060119778A1 (en) Active matrix display device and method for manufacturing the same
KR100647774B1 (ko) 폴리 실리콘형 박막 트랜지스터 기판 및 제조 방법
KR100894594B1 (ko) 표시장치용 소자기판 및 이의 제조방법
KR100939918B1 (ko) 액정표시패널 및 그 제조 방법
KR101136296B1 (ko) 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법
KR101057902B1 (ko) 액정표시소자의 제조 방법
US20080054267A1 (en) Display apparatus and manufacturing method of the same
KR100994865B1 (ko) 액정표시장치 및 그 제조 방법
KR100989253B1 (ko) 액정표시패널 및 그 제조 방법
KR100959989B1 (ko) 액정표시패널 및 그 제조 방법
KR101022623B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법
KR100947778B1 (ko) 액정표시소자의 제조 방법
KR20060098255A (ko) 액정표시소자 및 그 제조방법
KR101147266B1 (ko) 폴리형 박막 트랜지스터 기판 및 제조 방법
JP2006259241A (ja) 電気光学装置の製造方法
KR100916108B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20050064298A (ko) 액정표시소자 및 그 제조 방법
KR20050100843A (ko) 폴리실리콘형 박막트랜지스터 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030625

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080418

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20030625

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090731

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100120

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100125

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100125

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20121228

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20131227

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20141230

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20151228

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20161214

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20171218

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20181226

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20191212

Start annual number: 11

End annual number: 11

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20211105