JP2001127298A

JP2001127298A - 絶縁ゲート型半導体装置及びそれを用いた液晶表示装置

Info

Publication number: JP2001127298A
Application number: JP30349199A
Authority: JP
Inventors: Yoshiaki Toyoda; 善章豊田; Takahiro Nagano; 隆洋長野; Genshiro Kawachi; 玄士朗河内; Takeshi Sato; 健史佐藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-10-26
Filing date: 1999-10-26
Publication date: 2001-05-11

Abstract

(57)【要約】【課題】島状半導体層端部の段差を減少させることによ
りゲート絶縁膜上に形成するゲート電極の断線を防止す
る絶縁ゲート型半導体装置及びそれを用いた液晶表示装
置を提供すること。【解決手段】表面が絶縁性である基板上に主表面及び端
面を有する複数の島状半導体層と、該島状半導体層中
に、ソース領域、ドレイン領域、及びそれらに挟まれた
チャネル領域を有し、前記島状半導体層の端面とのみ接
する前記絶縁性基板上の第１の絶縁膜と、前記島状半導
体層と前記第１の絶縁膜を覆う第２の絶縁膜と、前記チ
ャネル領域上に前記第２の絶縁膜を介して形成されたゲ
ート電極と、前記ソース領域及び前記ドレイン領域と接
触するソース電極及びドレイン電極とを有し、前記第１
の絶縁膜の膜厚は前記島状半導体層の膜厚の２倍よりも
薄くする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高い信頼性を有す
る絶縁ゲート型半導体装置に係り、特にこの絶縁ゲート
型半導体装置を用いたアクティブマトリクス型液晶表示
装置に関する。

【０００２】

【従来の技術】液晶表示装置に見られるように、絶縁性
基板上または絶縁膜上に薄膜トランジスタ（以下ＴＦＴ
と記す）を構成する場合、半導体層を堆積させ、エッチ
ング処理によりパターンニングを行い、島状半導体層を
形成する。その後ゲート絶縁膜を着膜させるが、島状半
導体層と絶縁性基板または絶縁膜との段差のため、島状
半導体層の端部ではゲート絶縁膜の膜厚が、島状半導体
層中央部の平らな部分と比べて薄くなる。その結果、絶
縁耐圧が低下し、半導体層端部でのゲート絶縁膜の絶縁
破壊が起こりやすくなる。この問題は、集積度の向上や
高精細化を目的に、素子を微細化するためゲート絶縁膜
を薄膜化するとより顕著になり、ゲート絶縁膜の耐圧の
著しい低下を引き起こす。

【０００３】

【発明が解決しようとする課題】上記の問題を解決する
ために、例えば特開平６−８５２５８号公報や特開平８
−２６４８０４号公報に記載されているように、ゲート
絶縁膜と島状半導体層との間に、島状半導体層の端部に
おいて重なりを持つように他の絶縁膜を堆積させる方法
や、島状半導体層の端部をテーパ状に加工しなだらかな
傾斜を持つようにする方法、またはその両者の組み合わ
せ等の方法がある。これらの方法によってゲート絶縁膜
の耐圧の低下を防止できる。しかし、島状半導体層の端
部において重なりを持つように他の絶縁膜を堆積させた
り、島状半導体層の端部をテーパ状に加工すると、島状
半導体層の幅に比べて実効チャネル幅は狭くなる。これ
は、回路性能を得るために必要なチャネル幅より半導体
層を大きくしなければならないということを意味し、集
積度や開口率の低下を引き起こす。特にこの問題は、集
積度、開口率の向上のため素子を微細化する程、顕著に
なる。

【０００４】他の解決方法として、例えば特開平８−８
３９１１号公報に記載されているように、絶縁基板上に
形成した非単結晶半導体層に酸素を打ち込み直接酸化し
て、島状非単結晶半導体層とその周囲に位置する酸化膜
を形成するという方法がある。

【０００５】この方法によれば、半導体層の周囲をとり
囲むように絶縁膜が形成されるので島状半導体端部にお
けるゲート絶縁膜の薄膜化は防止できる。しかし、この
方法では、島状半導体層とその周囲の酸化膜の段差が島
状半導体層の膜厚と同程度となるため、この段差によっ
てゲート絶縁膜上に形成するゲート電極の断線が生じて
しまう。

【０００６】本発明の第１の目的は、島状半導体層端部
でのゲート絶縁膜の薄膜化によるゲート絶縁膜の絶縁破
壊を防止したゲート絶縁型半導体装置及びそれを用いた
液晶表示装置を提供することである。

【０００７】本発明の第２の目的は、島状半導体層の幅
と略同一の実効チャネル幅を有するゲート絶縁型半導体
装置及びそれを用いた液晶表示装置を提供することであ
る。本発明の第３の目的は、ゲート電極の断線を防止し
たゲート絶縁型半導体装置及びそれを用いた液晶表示装
置を提供することである。

【０００８】

【課題を解決するための手段】本発明の絶縁ゲート型半
導体装置は、表面が絶縁性である基板上に主表面及び端
面を有する複数の島状半導体層と、該島状半導体層中
に、ソース領域、ドレイン領域、及びそれらに挟まれた
チャネル領域を有し、前記島状半導体層の端面とのみ接
する前記絶縁性基板上の第１の絶縁膜と、前記島状半導
体層と前記第１の絶縁膜を覆う第２の絶縁膜と、前記チ
ャネル領域上に前記第２の絶縁膜を介して形成されたゲ
ート電極と、前記ソース領域及び前記ドレイン領域と接
触するソース電極及びドレイン電極とを有している。こ
こで、前記第１の絶縁膜の膜厚を前記島状半導体層の膜
厚の１倍以上厚く２倍よりも薄くすることにより、島状
半導体層の端部の段差を減少でき、ゲート電極の断線を
防止できるだけでなく、ゲート絶縁膜の耐圧の低下をも
防ぐことができる。特に、前記第１の絶縁膜を前記島状
半導体層と略同じ膜厚にすると、ゲート絶縁膜の膜厚を
薄くでき、トランジスタのオン電流を大きくできる。

【０００９】また、前記第１の絶縁膜の膜厚を前記島状
半導体層の膜厚よりも薄くすることによっても島状半導
体層の端部の段差を減少でき、その段差によるゲート電
極の断線を防止できる。

【００１０】さらに、本発明の構造では、島状半導体層
周囲の絶縁膜は島状半導体層の端面とのみ接し主表面と
接触しないので、半導体層上に略均一な膜厚のゲート絶
縁膜を形成でき、半導体層の幅と同等の実効チャネル幅
を有するＴＦＴを実現できる。

【００１１】

【発明の実施の形態】図３は同一基板上に形成した周辺
回路とＴＦＴアクティブマトリクス回路の平面図の一部
で、図４は図３の等価回路である。図３及び図４はゲー
トドライバ３０とドレインドライバ３１と画像表示部３
２とからなり、ゲートドライバ３０及びドレインドライ
バ３１はCMOSTFT３４により構成される。画像表示部３
２はゲート電極６と同層のゲート線３６とソース、ドレ
イン電極１１と同層の信号線３７とがマトリクス状に形
成されている。画像表示部３２内に４つ描かれた画素部
は、それぞれスイッチング用ＴＦＴ３３と、ゲート絶縁
膜を誘電体としてゲート電極６と同層の容量線３８とポ
リシリコン層とで構成される保持容量３５と、ソース電
極１１を介して低抵抗ポリシリコン層８と電気的に接続
されている画素電極１３とで構成される。

【００１２】図１は図３中のＢ−Ｂ’での断面図で、本
発明の構造をわかりやすくするため、ＴＦＴのゲート電
極形成まで工程を経た状態の断面図を示す。ガラス基板
１上にバッファ層２を介して形成されたポリシリコン層
３及び絶縁膜４と、ポリシリコン層３と絶縁膜４を覆う
ゲート絶縁膜５と、ゲート絶縁膜５上のゲート電極６と
が図示されており、前記ポリシリコン層３と前記絶縁膜
４とはお互いに端面とのみ接触している。

【００１３】図２は図３中のＡ−Ａ’での断面図で、基
板上に形成したＴＦＴと画素電極ＩＴＯまでの構成を示
す。左からＣＭＯＳ周辺回路を構成するＰチャネルＴＦ
Ｔ、ＣＭＯＳ周辺回路を構成するＮチャネルＴＦＴ、そ
して画素表示部でのアクティブマトリクスに使用される
ＮチャネルＴＦＴをそれぞれ示す。

【００１４】それぞれのＴＦＴにおけるチャネル幅方向
の断面図は、すべて図１と同様である。

【００１５】（実施例１）まず、本発明の特徴である図
１に示す構造を持つＴＦＴの製造方法を図５に従って述
べる。歪点６７０℃の無アルカリガラス基板１上にバッ
ファ層としてＳｉＯ２膜２をスパッタリング法により２
５０ｎｍ堆積し、さらにプラズマＣＶＤ法によりアモル
ファスシリコン層を５０ｎｍ堆積する。次にＸｅＣｌエ
キシマレーザを照射しアモルファスシリコン層を結晶化
して多結晶シリコン膜３を得る（図５（a））。

【００１６】次にレジスト１５を塗布し、露光、現像処
理を行い、半導体島と同一形状にパターンニングする
（図５（b））。その後、ドライエッチングによってポ
リシリコン層を島状にパターンニングする（図５
（c））。このとき、レジスト１５は図５（c）に示すよ
うに逆テーパになるようにエッチングを行うことが望ま
しい。

【００１７】次にＳｉＯ２をスパッタリング法によって
７０ｎｍ堆積し（図５（d））、ポリシリコン層上部の
ＳｉＯ２膜をレジストとともにリフトオフすることによ
って、ポリシリコン層に対し自己整合的に形成されたＳ
ｉＯ２膜４を得る（図５（e））。

【００１８】その後、プラズマCVD法によりゲート絶縁
膜となるＳｉＯ２膜５を７０ｎｍ堆積し、さらにスパッ
タリング法によりＮｂを２５０ｎｍ堆積する。公知のホ
トエッチング工程によりＮｂをパターンニングしゲート
電極を形成する（図５（f））。

【００１９】その後のTFTの構成について図２を用いて
説明する。ゲート電極６形成の後、ＮチャネルＴＦＴに
対してはゲート電極６をマスクとして、イオン打ち込み
によって高抵抗Ｎ型ポリシリコン層７を形成の後、レジ
ストをマスクとして低抵抗Ｎ型ポリシリコン層８を形成
した。ＰチャネルＴＦＴに対してはゲート電極６をマス
クとして、イオン打ち込みによって低抵抗Ｐ型ポリシリ
コン層９を形成した。高抵抗ポリシリコン層のシート抵
抗値としては２０ｋΩ〜１００ｋΩが、低抵抗ポリシリ
コン層のシート抵抗値としては５００Ω〜１００００Ω
が望ましい範囲である。さらに全体を覆うようにＳｉＯ
２からなる層間絶縁膜１２が形成され、層間絶縁膜に設
けたコンタクトスルーホールを介して、Ｔｉ／Ａｌ／Ｔ
ｉの３層金属膜よりなるソース、ドレイン配線１１が形
成されている。ここで３層金属膜を用いたのは、低抵抗
ポリシリコン層８、９とＡｌとのコンタクト抵抗及び画
素電極ＩＴＯ１３とＡｌとのコンタクト抵抗を低減する
ためである。

【００２０】ソース、ドレイン配線パターンニングの
後、全体を覆うようにＳｉ３Ｎ４よりなる膜厚５００ｎ
ｍの保護絶縁膜１２を形成し、さらに保護絶縁膜に設け
たコンタクトスルーホールを介して画素電極ＩＴＯと画
像表示部のＮチャネルＴＦＴのソース電極とがコンタク
トされている。

【００２１】本発明によるＴＦＴでは、島状半導体層の
周りに絶縁膜を自己整合的に堆積させることで、チャネ
ル端部におけるゲート絶縁膜の薄膜化による絶縁耐圧の
低下を防ぐだけでなく、半導体層周囲の絶縁膜の膜厚
を、半導体層の膜厚の1倍以上厚く２倍より薄くするこ
とで島状半導体層端部の段差を減少でき、ゲート電極の
断線を効果的に防止できる。よってゲート電極を今まで
よりも薄くすることができ、ゲート線との交差部におけ
る信号線の断線を防止することができる。

【００２２】また、本発明によるＴＦＴは、島状半導体
層の周囲の絶縁膜が島状半導体層と重なる部分を持たな
いため半導体層の幅と略同一の実効チャネル幅が得られ
る。（実施例２）図６はポリシリコン層周囲の絶縁膜４をポ
リシリコン層３と略同じ膜厚にした実施例である。島状
のポリシリコン層とその周囲に形成するSiO2層の膜厚が
同じであるので、その上に形成するゲート絶縁膜やゲー
ト電極の形成が容易になる。本実施例ではゲートSiO2膜
厚を５０ｎｍと薄膜化した。この結果、トランジスタの
オン電流を大きくできる利点がある。

【００２３】図７はポリシリコン層周囲の絶縁膜４の膜
厚をポリシリコン層３の膜厚より薄くした実施例であ
る。前記絶縁膜４がない場合と比べてポリシリコン層端
部の段差を減少させることができ、その段差によるゲー
ト電極の断線を防ぐことができる。ポリシリコン層端部
でのゲート絶縁膜の薄膜化によるゲート絶縁膜の絶縁破
壊についても、段差が減少したことによって緩和され
る。

【００２４】（実施例３）本発明の絶縁ゲート型半導体
装置を用いた液晶表示装置の断面図を図８に示す。

【００２５】図８は図３のＣ−Ｃ’での断面図である。
画素スイッチング用ＴＦＴがガラス基板１上に形成さ
れ、前記ガラス基板と液晶層２０を挟んで備えられた対
向基板２１を有している。前記ガラス基板１と対向基板
２１には配向膜２２が塗布されており液晶の配向を制御
している。さらに、対向基板２１には対向電極２３と偏
光板２４とが備えられており、前記ガラス基板１にも偏
光板２４が備えられている。基板電極ＩＴＯに電圧を印
加し、液晶の配向を変化させることで、バックライト２
５からの光の透過率を変化させ、映像を表示できる。

【００２６】本発明による液晶表示装置では、島状半導
体層端部の段差を減少させることで、ゲート電極の断線
防止とゲート線の薄膜化による信号線の断線防止が実現
でき、歩留まりが向上する。また、島状半導体層の周囲
の絶縁膜が島状半導体層と重なる部分を持たないため半
導体層の幅と同程度の実効チャネル幅を得ることがで
き、微細化による素子寸法の縮小化にも適用できる。よ
って本発明の液晶表示装置は高精細化により素子寸法の
縮小化がなされた場合でも、集積度、開口率の低下は生
じない。

【００２７】（実施例４）本発明の液晶表示装置におい
て、島状半導体層の周囲の絶縁膜４を、ゲート線の下の
部分と島状半導体層の周囲を残して取り除いた場合の例
を図９に示す。主に光が透過する領域においては前記絶
縁膜４が存在していないため、この構造によって島状半
導体層端部におけるゲート絶縁膜の絶縁耐圧低下の防
止、ゲート電極の断線防止等という機能を保ちつつ、よ
り高い輝度が得られる。

【００２８】（実施例５）本発明の液晶表示装置におい
て、ゲート線の下の部分と島状半導体層の周囲を残し
て、島状半導体層の周囲の絶縁膜４とゲート絶縁膜５を
同一工程で取り除いた場合の例を図１０に示す。本実施
例では島状半導体層の周囲の絶縁膜４とゲート絶縁膜５
を同じ材料で形成することで、この両者を同一のエッチ
ング処理で取り除くことができ、実施例４と同じ工程数
で、より高い輝度を実現できる。

【００２９】以上実施例１から実施例５に記載の絶縁ゲ
ート型半導体装置または液晶表示装置において、基板は
他の絶縁性基板であってもよい。また、バッファ層とし
ては、ＳｉＯ２の代わりにＳｉ３Ｎ４あるいはＳｉＯ２
とＳｉ３Ｎ４との積層膜を用いても良い。Ｓｉ３Ｎ４を
バッファ層として用いれば、ガラス基板内の不純物がゲ
ート絶縁膜中に拡散侵入するのを効果的に防止できる。

【００３０】アモルファスシリコンの堆積方法は減圧Ｃ
ＶＤ法であっても良いし、アモルファスシリコンの結晶
化法は熱アニールによる固相成長法でも良いし、熱アニ
ールとレーザアニールの組み合わせであっても良い。

【００３１】ＳｉＯ２等の絶縁膜の堆積方法は、プラズ
マＣＶＤ法等、公知の堆積法であっても良い。また、ゲ
ート、ソース、ドレインの電極材料は、Ａｌ、Ｔｉ、Ｔ
ａ等公知の電極材料であっても良い。

【００３２】なお、本実施例においては、液晶表示装置
についてのみの記載であったが、本発明の絶縁ゲート型
半導体装置はメモリーなどの半導体集積回路、イメージ
センサ、サーマルヘッド、携帯機器等にも適用できる。

【００３３】

【発明の効果】本発明では、膜厚のコントロールが可能
であるので半導体層と周囲の絶縁膜との段差を減少で
き、その段差によるゲート電極の断線を効果的に防止す
る絶縁ゲート型半導体装置及びそれを用いた液晶表示装
置を提供できる。

【図面の簡単な説明】

【図１】本発明薄膜トランジスタのチャネル幅方向断面
図。

【図２】本発明薄膜トランジスタのチャネル長方向断面
図。

【図３】本発明絶縁ゲート型半導体装置の平面図。

【図４】図３の等価回路図。

【図５】（a）〜（f）は本発明薄膜トランジスタの製造
工程を示した断面図。

【図６】本発明薄膜トランジスタのチャネル幅方向断面
図。

【図７】本発明薄膜トランジスタのチャネル幅方向断面
図。

【図８】本発明絶縁ゲート型半導体装置を用いた液晶表
示装置の断面図。

【図９】本発明絶縁ゲート型半導体装置を用いた液晶表
示装置の断面図。

【図１０】本発明絶縁ゲート型半導体装置を用いた液晶
表示装置の断面図。

【符号の説明】

１…ガラス基板、２…バッファ層、３…チャネル層、４
…絶縁膜、５…ゲート絶縁膜、６…ゲート電極、７…高
抵抗N型拡散層、８…低抵抗N型拡散層、９…低抵抗P型
拡散層、１０…層間絶縁膜、１１…ソース、ドレイン電
極、１２…保護絶縁膜、１３…画素電極ＩＴＯ、１５…
レジスト、２０…液晶層、２１…対向基板、２２…配向
膜、２３…対向電極、２４…偏光板、２５…バックライ
ト、３０…ゲートドライバ、３１…ドレインドライバ、
３２…画像表示部、３３…スイッチング用ＴＦＴ、３４
…CMOSTFT、３５…保持容量、３６…ゲート線、３７…
信号線、３８…容量線。

───────────────────────────────────────────────────── フロントページの続き (72)発明者河内玄士朗茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者佐藤健史茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内Ｆターム(参考） 2H092 JA24 JA34 KA04 KA05 MA07 MA12 MA19 MA29 MA30 NA15 PA11 PA13 5C094 AA05 AA10 AA15 AA32 AA43 AA48 BA03 BA43 CA19 DA13 DA15 DB01 DB04 EA04 EA05 EB02 ED14 FA01 FA02 FB02 FB12 FB14 FB15 GB10 JA01 5F032 AA01 AA32 AA44 CA11 CA16 CA17 DA07 5F110 AA12 AA18 BB01 DD02 DD13 EE02 FF02 FF30 GG02 GG13 GG47 HJ13 HL03 HL04 HL12 NN02 NN23 NN24 PP03

Claims

【特許請求の範囲】

【請求項１】表面が絶縁性である基板上に主表面及び
端面を有する複数の島状半導体層と、該島状半導体層中
に、ソース領域、ドレイン領域、及びそれらに挟まれた
チャネル領域を有し、前記島状半導体層の端面とのみ接
する前記絶縁性基板上の第１の絶縁膜と、前記島状半導
体層と前記第１の絶縁膜を覆う第２の絶縁膜と、前記チ
ャネル領域上に前記第２の絶縁膜を介して形成されたゲ
ート電極と、前記ソース領域及び前記ドレイン領域と接
触するソース電極及びドレイン電極とを有し、前記第１
の絶縁膜の膜厚が前記島状半導体層の膜厚の1倍以上厚
く２倍よりも薄いことを特徴とする絶縁ゲート型半導体
装置。
【請求項２】表面が絶縁性である基板上に主表面及び
端面を有する複数の島状半導体層と、該島状半導体層中
に、ソース領域、ドレイン領域、及びそれらに挟まれた
チャネル領域を有し、前記島状半導体層の端面とのみ接
する前記絶縁性基板上の第１の絶縁膜と、前記島状半導
体層と前記第１の絶縁膜を覆う第２の絶縁膜と、前記チ
ャネル領域上に前記第２の絶縁膜を介して形成されたゲ
ート電極と、前記ソース領域及び前記ドレイン領域と接
触するソース電極及びドレイン電極とを有し、前記第１
の絶縁膜は前記島状半導体層と略同じ膜厚であることを
特徴とする絶縁ゲート型半導体装置。
【請求項３】表面が絶縁性である基板上に主表面及び
端面を有する複数の島状半導体層と、該島状半導体層中
に、ソース領域、ドレイン領域、及びそれらに挟まれた
チャネル領域を有し、前記島状半導体層の端面とのみ接
する前記絶縁性基板上の第１の絶縁膜と、前記島状半導
体層と前記第１の絶縁膜を覆う第２の絶縁膜と、前記チ
ャネル領域上に前記第２の絶縁膜を介して形成されたゲ
ート電極と、前記ソース領域及び前記ドレイン領域と接
触するソース電極及びドレイン電極とを有し、前記第１
の絶縁膜の膜厚は前記島状半導体層の膜厚よりも薄いこ
とを特徴とする絶縁ゲート型半導体装置。
【請求項４】請求項１から３に記載の絶縁ゲート型半
導体装置において、前記第１の絶縁膜と前記第２の絶縁
膜は同じ材質であることを特徴とする絶縁ゲート型半導
体装置。
【請求項５】請求項１から４に記載の絶縁ゲート型半
導体装置において、前記島状半導体層は非単結晶層であ
ることを特徴とする絶縁ゲート型半導体装置。
【請求項６】一対の基板と、これらの基板に挟持され
た液晶層を有する液晶表示装置であって、前記一対の基
板の一方の基板には請求項１から５に記載の絶縁ゲート
型半導体装置が構成されており、他方の基板は光学的に
透明であることを特徴とする液晶表示装置。
【請求項７】表面が絶縁性である基板上に主表面及び
端面を有する複数の島状半導体層と、該島状半導体層中
に、ソース領域、ドレイン領域、及びそれらに挟まれた
チャネル領域を有し、前記島状半導体層の主表面とは接
触しない前記絶縁性基板上の第１の絶縁膜と、前記島状
半導体層と前記第１の絶縁膜を覆う第２の絶縁膜と、前
記チャネル領域上に前記第２の絶縁膜を介して形成され
たゲート電極と、前記ソース領域及び前記ドレイン領域
と接触するソース電極及びドレイン電極とを有し、前記
第１の絶縁膜の膜厚が前記島状半導体層の膜厚の1倍以
上厚く２倍よりも薄いことを特徴とする絶縁ゲート型半
導体装置。