[go: up one dir, main page]

CN109148482B - 显示背板及其制备方法、显示装置 - Google Patents

显示背板及其制备方法、显示装置 Download PDF

Info

Publication number
CN109148482B
CN109148482B CN201810954488.XA CN201810954488A CN109148482B CN 109148482 B CN109148482 B CN 109148482B CN 201810954488 A CN201810954488 A CN 201810954488A CN 109148482 B CN109148482 B CN 109148482B
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
transparent
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810954488.XA
Other languages
English (en)
Other versions
CN109148482A (zh
Inventor
苏同上
王东方
王庆贺
赵策
周斌
闫梁臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810954488.XA priority Critical patent/CN109148482B/zh
Publication of CN109148482A publication Critical patent/CN109148482A/zh
Priority to US16/409,419 priority patent/US10741787B2/en
Application granted granted Critical
Publication of CN109148482B publication Critical patent/CN109148482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8794—Arrangements for heating and cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供一种显示背板及其制备方法、显示装置。显示背板包括：基底、设置在所述基底上的透明热传导层以及设置在所述热传导层上的阵列结构层；所述阵列结构层包括遮光层、第一薄膜晶体管和第二薄膜晶体管，所述遮光层设置在所述透明热传导层与第一薄膜晶体管之间。所述透明热传导层包括透明导电层、透明半导体层或者透明导电层和透明半导体层。本发明通过在基底与阵列结构层之间设置透明热传导层，能够有效解决现有OLED显示装置存在的驱动薄膜晶体管和开关薄膜晶体管特性分离的问题。

Description

显示背板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种显示背板及其制备方法、显示装置。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是显示技术领域非常重要的元件，在液晶显示(Liquid Crystal Display，LCD)和有机发光二极管显示(Organic Light EmittingDiode，OLED)起到非常重要的作用。目前，薄膜晶体管主要有两大类：底栅型薄膜晶体管和顶栅型薄膜晶体管。由于顶栅薄膜晶体管中栅电极与源漏电极之间不存在交叠区域，因此具有较小的寄生电容，较小的寄生电容则减小了RC电路延迟，因而具有更高的开关速度，容易实现较高分辨率的显示。同时，制备顶栅型薄膜晶体管所需的构图工艺次数少，具有制作工艺简单等优点。因此，顶栅型薄膜晶体管在高分辨率的OLED显示装置中得到广泛应用。
经本申请发明人研究发现，现有采用顶栅型薄膜晶体管的OLED显示装置中，存在驱动薄膜晶体管和开关薄膜晶体管特性分离的问题，直接影响OLED显示装置的显示效果。
发明内容
本发明实施例所要解决的技术问题是，提供一种显示背板及其制备方法、显示装置，以克服现有OLED显示装置存在驱动薄膜晶体管和开关薄膜晶体管特性分离的问题。
为了解决上述技术问题，本发明实施例提供了一种显示背板，包括：基底、设置在所述基底上的透明热传导层以及设置在所述热传导层上的阵列结构层；所述阵列结构层包括遮光层、第一薄膜晶体管和第二薄膜晶体管，所述遮光层设置在所述透明热传导层与第一薄膜晶体管之间。
可选地，所述透明热传导层包括透明导电层和第一缓冲层。
可选地，所述透明热传导层包括透明半导体层和第一缓冲层。
可选地，所述透明热传导层包括透明导电层、透明半导体层和第一缓冲层。
可选地，所述透明导电层的厚度为
Figure BDA0001772344300000021
或者，所述透明半导体层的厚度为
Figure BDA0001772344300000022
或者，所述透明导电层和透明半导体层的厚度为
Figure BDA0001772344300000023
可选地，所述透明导电层的材料包括氧化铟锡或氧化铟锌，所述透明半导体层的材料包括金属氧化物或硅材料，所述金属氧化物包括氧化铟镓锌或氧化铟锡锌。
可选地，所述阵列结构层包括：
形成在所述透明热传导层上的遮光层；
覆盖所述遮光层的第二缓冲层；形成在所述第二缓冲层上的第一有源层和第二有源层，所述第一有源层的位置与遮光层的位置相对应；
形成在所述第一有源层上的第一栅绝缘层和第一栅电极，形成在所述第二有源层上的第二栅绝缘层和第二栅电极；
覆盖所述第一栅电极和第二栅电极的层间绝缘层；
形成在所述层间绝缘层上的第一源电极、第一漏电极、第二源电极和第二漏电极，所述第一源电极和第一漏电极分别通过层间绝缘层上开设的过孔与第一有源层连接，所述第二源电极和第二漏电极分别通过层间绝缘层上开设的过孔与第二有源层连接；
覆盖所述第一源电极、第一漏电极、第二源电极和第二漏电极的钝化层。
本发明实施例还提供了一种显示装置，包括前述的显示背板。
为了解决上述技术问题，本发明实施例还提供了一种显示背板的制备方法，其特征在于，包括：
在基底上形成透明热传导层；
在所述透明热传导层上形成阵列结构层，所述阵列结构层包括遮光层、第一薄膜晶体管和第二薄膜晶体管，所述遮光层形成在所述透明热传导层与第一薄膜晶体管之间。
可选地，在基底上形成透明热传导层，包括：在基底上形成透明导电层和第一缓冲层。
可选地，在基底上形成透明热传导层，包括：在基底上形成透明半导体层和第一缓冲层。
可选地，在基底上形成透明热传导层，包括：在基底上形成透明导电层、透明半导体层和第一缓冲层。
可选地，所述透明导电层的厚度为
Figure BDA0001772344300000031
或者，所述透明半导体层的厚度为
Figure BDA0001772344300000032
或者，所述透明导电层和透明半导体层的厚度为
Figure BDA0001772344300000033
可选地，所述透明导电层的材料包括氧化铟锡或氧化铟锌，所述透明半导体层的材料包括金属氧化物或硅材料，所述金属氧化物包括氧化铟镓锌或氧化铟锡锌。
可选地，在所述透明热传导层上形成阵列结构层，包括：
在基底上形成透明热传导层时，形成所述遮光层；
依次沉积第二缓冲层和有源层薄膜，通过构图工艺在所述第二缓冲层上形成第一有源层和第二有源层，所述第一有源层的位置与遮光层的位置相对应；
依次沉积栅绝缘薄膜和栅金属薄膜，通过构图工艺在所述第一有源层上形成第一栅绝缘层和第一栅电极，在所述第二有源层上形成第二栅绝缘层和第二栅电极；
对第一有源层未被第一栅电极遮挡的区域进行离子掺杂，对第二有源层未被第二栅电极遮挡的区域进行离子掺杂，形成第一有源层和第二有源层的掺杂区；
沉积层间绝缘薄膜，通过构图工艺形成过孔，所述过孔分别位于所述第一有源层的掺杂区和第二有源层的掺杂区；
沉积源漏金属薄膜，通过构图工艺形成第一源电极、第一漏电极、第二源电极和第二漏电极，所述第一源电极和第一漏电极分别通过所述过孔与第一有源层的掺杂区连接，所述第二源电极和第二漏电极分别通过所述过孔与第二有源层的掺杂区连接；
形成覆盖所述第一源电极、第一漏电极、第二源电极和第二漏电极的钝化层。
本发明实施例提供了一种显示背板及其制备方法、显示装置，通过在基底与阵列结构层之间设置透明热传导层，能够有效解决现有OLED显示装置存在的驱动薄膜晶体管和开关薄膜晶体管特性分离的问题。具体地，在制备阵列结构层的高温工艺过程中，透明热传导层不仅可以实现向两个薄膜晶体管施加均衡的热效应，减小两个薄膜晶体管所受热效应的差别，提高两个薄膜晶体管阈值电压Vth的均匀性，最大限度地消除驱动薄膜晶体管和开关薄膜晶体管特性分离现象，同时，可以通过透明热传导层良好的散热功能，减少驱动两个薄膜晶体管所受的热应力，保障两个薄膜晶体管的电学特性，提高显示背板的工作性能。进一步地，透明热传导层还可以提高OLED显示装置工作过程中的散热效率，提高OLED显示装置的工作稳定性和可靠性。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其它优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。
图1为本发明显示背板第一实施例的结构示意图；
图2为本发明第一实施例形成遮光层图案后的示意图；
图3为本发明第一实施例形成有源层图案后的示意图；
图4为本发明第一实施例形成栅电极图案后的示意图；
图5为本发明第一实施例形成掺杂区图案后的示意图；
图6为本发明第一实施例形成层间绝缘层图案后的示意图；
图7为本发明第一实施例形成源电极和漏电极图案后的示意图；
图8为本发明显示背板第二实施例的结构示意图；
图9为本发明显示背板第三实施例的结构示意图；
图10为本发明实施例显示背板的制备方法的流程图。
附图标记说明:
10—基底； 11—遮光层； 12—第二缓冲层；
13A—第一有源层； 13B—第二有源层； 14—掺杂区；
15A—第一栅绝缘层； 15B—第二栅绝缘层； 16A—第一栅电极；
16B—第二栅电极； 17—层间绝缘层； 18A—第一源电极；
18B—第二源电极； 19A—第一漏电极； 19B—第二漏电极；
20—钝化层； 30—透明导电层； 40—透明半导体层；
50—第一缓冲层。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
经本申请发明人研究发现，现有OLED显示装置存在驱动薄膜晶体管和开关薄膜晶体管特性分离现象的原因，是制备显示背板过程中造成的。目前，现有OLED显示装置的显示背板通常采用两个薄膜晶体管和一个电容的2T1C的像素驱动电路，两个薄膜晶体管中，一个为开关薄膜晶体管(Switching TFT)，另一个为驱动薄膜晶体管(Driving TFT)，在扫描线开启时，开关TFT的栅极上施加一定电压，电压信号传输到驱动TFT使驱动TFT导通，同时为电容充电，当扫描线关闭时，存储于电容中的电压仍能保持驱动TFT的导通状态，故能在一个画面内维持显示的固定电流。由于薄膜晶体管对光照稳定性的要求非常高，薄膜晶体管受到光照会影响其电学特性，因此需要在薄膜晶体管的对应位置设置遮光层。对于顶栅底发射结构，显示背板会暴露在光环境中，光线会从基底一侧照射到薄膜晶体管，因此需要在基底与薄膜晶体管之间设置遮光层，遮光层通常采用金属材料。目前，在两个薄膜晶体管下方都设置遮光层将会严重降低OLED显示装置开口率，因此现有结构仅在驱动薄膜晶体管下方设置遮光层。经本申请发明人研究发现，由于遮光层采用金属材料，而金属材料的热导率大，因而在形成遮光层之后制备两个薄膜晶体管过程中，后续高温工艺会使得驱动薄膜晶体管受到的热效应大于开关薄膜晶体管，使得驱动薄膜晶体管中的有源层的导体化程度严重于开关薄膜晶体管，驱动薄膜晶体管的阈值电压Vth的负方偏移量大于开关薄膜晶体管，因而造成两个薄膜晶体管的电学特性不同，即存在驱动薄膜晶体管和开关薄膜晶体管特性分离的问题。
本发明实施例提供了一种显示背板，包括：基底，设置在基底上的透明热传导层，以及设置在热传导层上的阵列结构层。其中，阵列结构层包括设置在透明热传导层上作为驱动薄膜晶体管的第一薄膜晶体管和作为开关薄膜晶体管的第二薄膜晶体管，透明热传导层与第一薄膜晶体管之间设置有遮光层。
本发明实施例中，透明热传导层用于在后续制备阵列结构层的高温工艺过程中，一方面，向第一薄膜晶体管和第二薄膜晶体管施加均衡的热效应，以减小两个薄膜晶体管所受热效应的差别，提高两个薄膜晶体管阈值电压Vth的均匀性，最大限度地消除驱动薄膜晶体管和开关薄膜晶体管特性分离的问题。另一方面，通过透明热传导层良好的散热功能，可以在制备和工作过程中减少两个薄膜晶体管所受到的热应力，保障两个薄膜晶体管的电学特性，提高显示背板的工作性能。
在一个实施例中，透明热传导层包括透明导电层和第一缓冲层。
在另一个实施例中，透明热传导层包括透明半导体层和第一缓冲层。
在又一个实施例中，透明热传导层包括透明导电层、透明半导体层和第一缓冲层。
本发明实施例所提供的显示背板，通过在基底与阵列结构层之间设置透明热传导层，能够有效解决现有OLED显示装置存在的驱动薄膜晶体管和开关薄膜晶体管特性分离的问题。具体地，在制备阵列结构层的高温工艺过程中，透明热传导层不仅可以实现向两个薄膜晶体管施加均衡的热效应，减小两个薄膜晶体管所受热效应的差别，提高两个薄膜晶体管阈值电压Vth的均匀性，最大限度地消除驱动薄膜晶体管和开关薄膜晶体管特性分离现象，同时，可以通过透明热传导层良好的散热功能，在制备过程中减少驱动两个薄膜晶体管所受的热应力，保障两个薄膜晶体管的电学特性。进一步地，透明热传导层还可以提高OLED显示装置工作过程中的散热效率，提高OLED显示装置的工作稳定性和可靠性，提高显示背板的工作性能。
下面通过具体实施例详细说明本发明实施例的技术方案。
第一实施例
图1为本发明显示背板第一实施例的结构示意图，仅示意出驱动薄膜晶体管和开关薄膜晶体管部分。如图1所示，本实施例顶栅底发射结构OLED显示背板的主体结构包括在基底上形成的透明热传导层、在透明热传导层上形成的遮挡层、顶栅型的第一薄膜晶体管和第二薄膜晶体管。透明热传导层包括透明导电层和第一缓冲层，第一薄膜晶体管作为驱动薄膜晶体管(DRTFT)，第二薄膜晶体管作为开关薄膜晶体管(SW TFT)。具体地，本实施例显示背板包括：在基底10上依次形成的透明导电层30和第一缓冲层50，在第一缓冲层50上形成的遮光层11；覆盖遮光层11的第二缓冲层12；形成在第二缓冲层12上的第一有源层13A和第二有源层13B，第一有源层13A的位置与遮光层11的位置相对应；形成在第一有源层13A上的第一栅绝缘层15A和第一栅电极16A，形成在第二有源层13B上的第二栅绝缘层15B和第二栅电极16B；覆盖第一栅电极16A、第二栅电极16B、第一有源层13A和第二有源层13B的层间绝缘层17；形成在层间绝缘层17上的第一源电极18A、第一漏电极19A、第二源电极18B和第二漏电极19B，第一源电极18A和第一漏电极19A分别通过层间绝缘层17上开设的过孔与第一有源层13A连接，第二源电极18B和第二漏电极19B分别通过层间绝缘层17上开设的过孔与第二有源层13B连接；覆盖第一源电极18A、第一漏电极19A、第二源电极18B和第二漏电极19B的钝化层20。其中，第一有源层13A、第一栅电极16A、第一源电极18A和第一漏电极19A形成作为驱动薄膜晶体管的第一薄膜晶体管，第二有源层13B、第二栅电极16B、第二源电极18B和第二漏电极19B形成作为开关薄膜晶体管的第二薄膜晶体管。
本实施例中，透明导电层30和第一缓冲层50作为透明热传导层。透明导电层的材料可以采用氧化铟锡ITO或氧化铟锌IZO，厚度为
Figure BDA0001772344300000081
第一缓冲层的材料可以采用硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)或上述材料的组合等，可采用单层、双层、多层或复合层等组合形式。
下面通过显示背板的制备过程进一步说明本发明实施例的技术方案。其中，本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。
首先，在基底上形成遮光层图案。形成遮光层图案包括：在基底10上依次沉积透明导电材料薄膜、缓冲层薄膜和遮光薄膜；在遮光薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在遮光层图案位置形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶，暴露出遮光薄膜；对完全曝光区域暴露出遮光薄膜进行刻蚀并剥离剩余的光刻胶，在基底10上形成透明导电层30、第一缓冲层50和遮光层11图案，如图2所示。其中，基底可以采用玻璃基底、石英基底或柔性材料基底。透明导电材料薄膜可以采用氧化铟锡ITO或氧化铟锌IZO，沉积厚度为
Figure BDA0001772344300000091
Figure BDA0001772344300000092
缓冲层薄膜可以采用硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)或其组合等，遮光薄膜可以采用银Ag、钼Mo、铝Al、铜Cu等金属中的一种，或多种金属的复合层结构，如Mo/Cu/Mo。
随后，在形成有源层图案。形成有源层图案包括：在形成前述图案的基底上，依次沉积缓冲层薄膜和有源层薄膜；在有源层薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在有源层图案位置形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶；对完全曝光区域的有源层薄膜进行刻蚀并剥离剩余的光刻胶，形成第二缓冲层12、第一有源层13A和第二有源层13B图案，第一有源层13A与遮光层11的位置相对应，如图3所示。其中，第二缓冲层用于阻挡基底中离子对薄膜晶体管的影响，可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合薄膜，有源层薄膜可以采用金属氧化物或硅材料，金属氧化物包括氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO)，硅材料包括非晶硅和多晶硅。有源层薄膜也可以采用非晶硅a-Si，经过结晶化或激光退火等方式形成多晶硅。
随后，形成栅电极图案。形成栅电极图案包括：在形成前述图案的基底上，依次沉积栅绝缘薄膜和栅金属薄膜，通过构图工艺对栅绝缘薄膜和栅金属薄膜进行构图，在第一有源层13A上形成叠设的第一栅绝缘层15A和第一栅电极16A，在第二有源层13B上形成叠设的第二栅绝缘层15B和第二栅电极16B，如图4所示。由于是一次构图工艺形成，因此第一栅绝缘层15A和第一栅电极16A的图案相同，第二栅绝缘层15B和第二栅电极16B的图案相同，且均位于相应有源层图案的中部。其中，栅金属薄膜可以铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种，或多种金属的复合层结构，栅绝缘薄膜可以采用SiOx、SiNx、SiON或其组合。
随后，形成有源层的掺杂区图案。形成有源层的掺杂区图案包括：对第一有源层13A未被第一栅电极16A遮挡的区域进行离子掺杂，对第二有源层13B未被第二栅电极16B遮挡的区域进行离子掺杂，形成第一有源层和第二有源层的掺杂区14图案，如图5所示。在离子掺杂过程中，由于有栅绝缘层和栅电极的双重阻挡，因此可以避免掺杂离子对沟道区的影响。离子掺杂处理后，沟道区以外的有源层变成金属。
随后，形成层间绝缘层图案。形成层间绝缘层图案包括：在形成前述图案的基底上，沉积层间绝缘薄膜；在层间绝缘薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在过孔图案位置形成完全曝光区域，光刻胶被去除，在其它位置形成形成未曝光区域，保留光刻胶；对完全曝光区域暴露出的层间绝缘薄膜进行刻蚀并剥离剩余的光刻胶，形成开设有过孔的层间绝缘层17图案，过孔分别位于第一有源层13A的掺杂区和第二有源层13B的掺杂区，如图6所示。其中，层间绝缘薄膜可以采用SiOx、SiNx、SiON或其组合。
随后，形成源电极和漏电极图案。形成源电极和漏电极图案包括：在形成前述图案的基底上，沉积源漏金属薄膜，通过构图工艺对源漏金属薄膜进行构图，形成第一源电极18A、第一漏电极19A、第二源电极18B和第二漏电极19B，第一源电极18A和第一漏电极19A分别通过层间绝缘层17上开设的过孔与第一有源层13A的掺杂区连接，第二源电极18B和第二漏电极19B分别通过层间绝缘层17上开设的过孔与第二有源层13B的掺杂区连接，如图7所示。其中，源漏金属薄膜可以铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种，或多种金属的复合层结构。
随后，在形成前述图案的基底上，沉积钝化层20，钝化层20覆盖第一源电极18A、第一漏电极19A、第二源电极18B和第二漏电极19B，如图1所示。其中，钝化层可以采用SiOx、SiNx、SiON或其组合。
在实际实施时，本实施例还可以包括后续形成发光结构层的步骤，发光结构层包括平坦层(PLN)、阳极、像素界定层(PDL)、发光层、阴极和封装层等结构膜层，其结构以及制备手段与相关技术的相同，这里不再赘述。
本实施例所提供的显示背板，由于透明导电层具有良好的导热性能，在后续制备阵列结构层和发光结构层的高温工艺过程中，透明导电层可以一直保持均匀的温度，一直向第一薄膜晶体管和第二薄膜晶体管施加均衡的热效应，因此最大限度地消除了第一薄膜晶体管和第二薄膜晶体管所受热效应的差别，保证了第一薄膜晶体管和第二薄膜晶体管阈值电压Vth的均匀性。进一步地，覆盖整个基底且具有良好导热性能的透明导电层，不仅可以在制备过程中提供良好的散热功能，而且可以提高OLED显示装置工作过程中的散热效率，提高OLED显示装置的工作稳定性和可靠性。此外，由于透明导电层上设置第一缓冲层，第一缓冲层具有良好的隔热性能，可以减小向第一薄膜晶体管和第二薄膜晶体管施加的热应力，减小薄膜晶体管阈值电压Vth的漂移，提高薄膜晶体管的电学特性。
第二实施例
图8为本发明显示背板第二实施例的结构示意图。本实施例是前述第一实施例的扩展，顶栅底发射结构OLED显示背板的主体结构包括在基底上形成的透明热传导层、在透明热传导层上形成的遮挡层、顶栅型的第一薄膜晶体管和第二薄膜晶体管。与前述第一实施例不同的是，本实施例透明热传导层包括透明半导体层40和第一缓冲层50，如图8所示。
本实施例中，透明半导体层的材料可以采用金属氧化物或硅材料，金属氧化物可以包括铟(In)或镓(Ga)等金属元素中一种或多种形成的金属氧化物半导体，如铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)等，硅材料可以包括非晶硅和多晶硅，厚度为
Figure BDA0001772344300000111
本实施例其它膜层的结构及其材料与前述第一实施例相同，制备流程基本上相同，所不同的是在形成遮光层图案过程中，在基底上依次沉积透明半导体层薄膜、缓冲层薄膜和遮光薄膜。
本实施例采用透明半导体层作为透明热传导层，可以利用半导体的特点，在OLED显示装置工作时，吸收或滤除环境光中能量高的离子，增加光照稳定性，消除光照对第一薄膜晶体管和第二薄膜晶体管电学特性的影响。此外，虽然透明半导体层的热导率小于遮挡层，但由于透明半导体层在基底上形成的面积远远大于遮挡层，因此可以在一定程度上消除第一薄膜晶体管和第二薄膜晶体管所受热效应的差别，能够在一定程度上实现第一薄膜晶体管和第二薄膜晶体管阈值电压Vth的均匀性。因此，本实施例技术方案不仅可以解决驱动薄膜晶体管和开关薄膜晶体管特性分离的问题，提高OLED显示装置工作过程中的散热效率，而且可以最大限度地增加光照稳定性，提高OLED显示装置工作稳定性和工作性能。
第三实施例
图9为本发明显示背板第三实施例的结构示意图。本实施例是前述第一、第二实施例的扩展，顶栅底发射结构OLED显示背板的主体结构包括在基底上形成的透明热传导层、在透明热传导层上形成的遮挡层、顶栅型的第一薄膜晶体管和第二薄膜晶体管。与前述第一、第二实施例不同的是，本实施例透明热传导层包括透明导电层30、透明半导体层40和第一缓冲层50，如图9所示。
本实施例中，透明导电层的材料可以采用氧化铟锡ITO或氧化铟锌IZO，透明半导体层的材料可以采用金属氧化物或硅材料，金属氧化物可以包括铟(In)或镓(Ga)等金属元素中一种或多种形成的金属氧化物半导体，如铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)等，硅材料可以包括非晶硅和多晶硅，透明导电层和透明半导体层的总厚度为
Figure BDA0001772344300000121
本实施例其它膜层的结构及其材料与前述第一、第二实施例相同，制备流程基本上相同，所不同的是在形成遮光层图案过程中，在基底上依次沉积透明导电材料薄膜、透明半导体层薄膜、缓冲层薄膜和遮光薄膜。
在实际实施时，透明导电层和透明半导体层的位置关系既可以透明导电层在下、透明半导体层在上的结构形式，也可以设置透明半导体层在下、透明导电层在上的结构形式，还可以采用其它结构形式，如透明半导体层设置在两层透明导电层之间或透明导电层设置在两层透明半导体层之间等，本发明在此不做具体限定。
本实施例采用透明导电层和透明半导体层一起作为透明热传导层，一方面利用透明导电层可以最大限度地消除了第一薄膜晶体管和第二薄膜晶体管所受热效应的差别，保证了两个薄膜晶体管阈值电压Vth的均匀性，另一方面利用透明半导体层可以最大限度地增加光照稳定性，提高OLED显示装置工作稳定性和工作性能。具体地，通过设置具有良好的导热性能的透明导电层，在后续制备阵列结构层和发光结构层的高温工艺过程中，透明导电层可以一直保持均匀的温度，一直向两个薄膜晶体管施加均衡的热效应，因此最大限度地消除了两个薄膜晶体管所受热效应的差别，保证了两个薄膜晶体管阈值电压Vth的均匀性。具有良好导热性能的透明导电层，不仅可以在制备过程中提供良好的散热功能，而且可以提高OLED显示装置工作过程中的散热效率。同时，通过设置具有半导体特性的透明氧化物材料层，在OLED显示装置工作时，透明半导体层可以吸收或滤除环境光中能量高的离子，增加光照稳定性，消除光照对两个薄膜晶体管电学特性的影响。此外，通过设置具有良好隔热性能的第一缓冲层，可以减小向两个薄膜晶体管施加的热应力，减小薄膜晶体管阈值电压Vth的漂移，提高薄膜晶体管的电学特性。因此，本实施例技术方案不仅可以最大限度地消除两个薄膜晶体管阈值电压Vth的偏差，而且可以最大限度地增加光照稳定性，提高OLED显示装置的可靠性、稳定性和电学性能。
第四实施例
基于本发明的技术构思，本发明实施例还提供了一种显示背板的制备方法。图10为本发明实施例显示背板的制备方法的流程图，如图10所示，显示背板的制备方法包括：
S1、在基底上形成透明热传导层；
S2、在所述透明热传导层上形成阵列结构层，所述阵列结构层包括遮光层、第一薄膜晶体管和第二薄膜晶体管，所述遮光层形成在所述透明热传导层与第一薄膜晶体管之间。
在一个实施例中，步骤S1包括：在基底上形成透明导电层和第一缓冲层。
在另一个实施例中，步骤S1包括：在基底上形成透明半导体层和第一缓冲层。
在又一个实施例中，步骤S1包括：在基底上形成透明导电层、透明半导体层和第一缓冲层。
其中，所述透明导电层的厚度为
Figure BDA0001772344300000141
或者，所述透明半导体层的厚度为
Figure BDA0001772344300000142
或者，所述透明导电层和透明半导体层的厚度为
Figure BDA0001772344300000143
其中，所述透明导电层的材料包括氧化铟锡ITO或氧化铟锌IZO，所述透明半导体层的材料包括金属氧化物或硅材料，所述金属氧化物包括氧化铟镓锌IGZO或氧化铟锡锌ITZO。
其中，步骤S2包括：
在基底上形成透明热传导层时，形成所述遮光层；
S21、依次沉积第二缓冲层和有源层薄膜，通过构图工艺在所述第二缓冲层上形成第一有源层和第二有源层，所述第一有源层的位置与遮光层的位置相对应；
S22、依次沉积栅绝缘薄膜和栅金属薄膜，通过构图工艺在所述第一有源层上形成第一栅绝缘层和第一栅电极，在所述第二有源层上形成第二栅绝缘层和第二栅电极；
S23、对第一有源层未被第一栅电极遮挡的区域进行离子掺杂，对第二有源层未被第二栅电极遮挡的区域进行离子掺杂，形成第一有源层和第二有源层的掺杂区；
S24、沉积层间绝缘薄膜，通过构图工艺形成过孔，所述过孔分别位于所述第一有源层的掺杂区和第二有源层的掺杂区；
S25、沉积源漏金属薄膜，通过构图工艺形成第一源电极、第一漏电极、第二源电极和第二漏电极，所述第一源电极和第一漏电极分别通过所述过孔与第一有源层的掺杂区连接，所述第二源电极和第二漏电极分别通过所述过孔与第二有源层的掺杂区连接；
S26、形成覆盖所述第一源电极、第一漏电极、第二源电极和第二漏电极的钝化层。
形成阵列结构层的具体过程已在之前的实施例中详细说明，这里不再赘述。
本发明实施例所提供的显示背板的制备方法，通过形成透明热传导层，在制备阵列结构层的高温工艺过程中，透明热传导层不仅可以实现向驱动薄膜晶体管和开关薄膜晶体管施加均衡的热效应，减小驱动薄膜晶体管和开关薄膜晶体管所受热效应的差别，提高驱动薄膜晶体管和开关薄膜晶体管阈值电压Vth的均匀性，最大限度地消除驱动薄膜晶体管和开关薄膜晶体管特性分离现象，而且可以通过良好的散热功能，减少驱动薄膜晶体管和开关薄膜晶体管所受的热应力，提高薄膜晶体管的电学特性，进而提高OLED显示装置的可靠性和良品率。进一步地，当透明热传导层包括透明半导体层时，可以增加光照稳定性，消除光照对两个薄膜晶体管电学特性的影响。
第五实施例
本发明实施例还提供了一种显示装置，显示装置包括前述实施例任意一种显示背板。显示装置可以为：OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本发明实施例的描述中，需要理解的是，术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (7)

1.一种显示背板，其特征在于，包括：基底、设置在所述基底上的透明热传导层以及设置在所述热传导层上的阵列结构层；所述阵列结构层包括遮光层、第一薄膜晶体管和第二薄膜晶体管，所述遮光层设置在所述透明热传导层与第一薄膜晶体管之间，所述透明热传导层与第二薄膜晶体管之间没有遮光层；所述透明热传导层包括透明导电层、透明半导体层和第一缓冲层，所述透明导电层和透明半导体层的厚度为
Figure FDA0002583562880000011
所述透明导电层用于在后续制备阵列结构层和发光结构层的高温工艺过程中保持均匀的温度，向所述第一薄膜晶体管和第二薄膜晶体管施加均衡的热效应；所述透明半导体层用于在显示装置工作时，吸收或滤除环境光中能量高的离子，增加光照稳定性，消除光照对所述第一薄膜晶体管和第二薄膜晶体管电学特性的影响；所述第一缓冲层用于减小向所述第一薄膜晶体管和第二薄膜晶体管施加的热应力。
2.根据权利要求1所述的显示背板，其特征在于，所述透明导电层的材料包括氧化铟锡或氧化铟锌，所述透明半导体层的材料包括金属氧化物或硅材料，所述金属氧化物包括氧化铟镓锌或氧化铟锡锌。
3.根据权利要求1所述的显示背板，其特征在于，所述阵列结构层包括：
形成在所述透明热传导层上的遮光层；
覆盖所述遮光层的第二缓冲层；形成在所述第二缓冲层上的第一有源层和第二有源层，所述第一有源层的位置与遮光层的位置相对应；
形成在所述第一有源层上的第一栅绝缘层和第一栅电极，形成在所述第二有源层上的第二栅绝缘层和第二栅电极；
覆盖所述第一栅电极和第二栅电极的层间绝缘层；
形成在所述层间绝缘层上的第一源电极、第一漏电极、第二源电极和第二漏电极，所述第一源电极和第一漏电极分别通过层间绝缘层上开设的过孔与第一有源层连接，所述第二源电极和第二漏电极分别通过层间绝缘层上开设的过孔与第二有源层连接；
覆盖所述第一源电极、第一漏电极、第二源电极和第二漏电极的钝化层。
4.一种显示装置，其特征在于，包括如权利要求1～3任一所述的显示背板。
5.一种显示背板的制备方法，其特征在于，包括：
在基底上形成透明热传导层，包括：在基底上形成透明导电层、透明半导体层和第一缓冲层，所述透明导电层和透明半导体层的厚度为
Figure FDA0002583562880000021
Figure FDA0002583562880000022
在所述透明热传导层上形成阵列结构层，所述阵列结构层包括遮光层、第一薄膜晶体管和第二薄膜晶体管，所述遮光层形成在所述透明热传导层与第一薄膜晶体管之间，所述透明热传导层与第二薄膜晶体管之间没有遮光层；所述透明导电层用于在后续制备阵列结构层和发光结构层的高温工艺过程中保持均匀的温度，向第一薄膜晶体管和第二薄膜晶体管施加均衡的热效应；所述透明半导体层用于在显示装置工作时，吸收或滤除环境光中能量高的离子，增加光照稳定性，消除光照对所述第一薄膜晶体管和第二薄膜晶体管电学特性的影响；所述第一缓冲层用于减小向所述第一薄膜晶体管和第二薄膜晶体管施加的热应力。
6.根据权利要求5所述的制备方法，其特征在于，所述透明导电层的材料包括氧化铟锡或氧化铟锌，所述透明半导体层的材料包括金属氧化物或硅材料，所述金属氧化物包括氧化铟镓锌或氧化铟锡锌。
7.根据权利要求5所述的制备方法，其特征在于，在所述透明热传导层上形成阵列结构层，包括：
在基底上形成透明热传导层时，形成所述遮光层；
依次沉积第二缓冲层和有源层薄膜，通过构图工艺在所述第二缓冲层上形成第一有源层和第二有源层，所述第一有源层的位置与遮光层的位置相对应；
依次沉积栅绝缘薄膜和栅金属薄膜，通过构图工艺在所述第一有源层上形成第一栅绝缘层和第一栅电极，在所述第二有源层上形成第二栅绝缘层和第二栅电极；
对第一有源层未被第一栅电极遮挡的区域进行离子掺杂，对第二有源层未被第二栅电极遮挡的区域进行离子掺杂，形成第一有源层和第二有源层的掺杂区；
沉积层间绝缘薄膜，通过构图工艺形成过孔，所述过孔分别位于所述第一有源层的掺杂区和第二有源层的掺杂区；
沉积源漏金属薄膜，通过构图工艺形成第一源电极、第一漏电极、第二源电极和第二漏电极，所述第一源电极和第一漏电极分别通过所述过孔与第一有源层的掺杂区连接，所述第二源电极和第二漏电极分别通过所述过孔与第二有源层的掺杂区连接；
形成覆盖所述第一源电极、第一漏电极、第二源电极和第二漏电极的钝化层。
CN201810954488.XA 2018-08-21 2018-08-21 显示背板及其制备方法、显示装置 Active CN109148482B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810954488.XA CN109148482B (zh) 2018-08-21 2018-08-21 显示背板及其制备方法、显示装置
US16/409,419 US10741787B2 (en) 2018-08-21 2019-05-10 Display back plate and fabricating method for the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810954488.XA CN109148482B (zh) 2018-08-21 2018-08-21 显示背板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN109148482A CN109148482A (zh) 2019-01-04
CN109148482B true CN109148482B (zh) 2020-11-03

Family

ID=64790699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810954488.XA Active CN109148482B (zh) 2018-08-21 2018-08-21 显示背板及其制备方法、显示装置

Country Status (2)

Country Link
US (1) US10741787B2 (zh)
CN (1) CN109148482B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239399B2 (en) 2019-02-05 2022-02-01 Facebook Technologies, Llc Architecture for hybrid TFT-based micro display projector
US11355665B2 (en) 2019-06-19 2022-06-07 Facebook Technologies, Llc Process flow for hybrid TFT-based micro display projector
CN109817646B (zh) * 2019-02-21 2022-02-08 合肥鑫晟光电科技有限公司 基板、显示面板及基板的制备方法
CN110190071B (zh) * 2019-06-06 2021-05-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110289318A (zh) * 2019-06-27 2019-09-27 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、goa驱动电路和阵列基板
CN110993651A (zh) * 2019-11-22 2020-04-10 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
KR102727074B1 (ko) * 2020-03-19 2024-11-06 삼성디스플레이 주식회사 표시 장치
CN111739897B (zh) * 2020-07-14 2022-07-12 武汉华星光电技术有限公司 阵列基板及其制作方法
CN111834381B (zh) * 2020-07-30 2023-10-27 合肥鑫晟光电科技有限公司 阵列基板、显示面板、显示装置及阵列基板的制作方法
CN112490274B (zh) * 2020-11-30 2022-08-09 武汉天马微电子有限公司 一种显示面板及显示装置
WO2022125249A1 (en) 2020-12-07 2022-06-16 Apple Inc. Display circuitry with semiconducting oxide transistors
US12096657B2 (en) 2020-12-07 2024-09-17 Apple Inc. Display circuitry with semiconducting oxide transistors
CN112864253B (zh) * 2021-01-12 2022-09-09 深圳市华星光电半导体显示技术有限公司 一种阵列基板及显示面板
CN114637420B (zh) * 2022-03-01 2024-09-03 武汉华星光电半导体显示技术有限公司 触控显示面板和移动终端

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680993A (zh) * 2017-10-23 2018-02-09 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7507998B2 (en) * 2006-09-29 2009-03-24 Tpo Displays Corp. System for displaying images and method for fabricating the same
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
WO2011129234A1 (ja) * 2010-04-16 2011-10-20 シャープ株式会社 半導体装置及びその製造方法
KR102134845B1 (ko) * 2013-07-12 2020-07-17 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
KR102074431B1 (ko) * 2013-07-19 2020-03-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법, 이를 이용한 유기 발광 표시 장치
CN103779390B (zh) * 2014-02-11 2016-08-17 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法
CN105070727B (zh) * 2015-08-21 2019-01-15 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、其制作方法及显示装置
CN105428332B (zh) * 2015-12-28 2018-07-06 昆山国显光电有限公司 低温多晶硅阵列基板及其制作方法
US10468434B2 (en) * 2016-04-08 2019-11-05 Innolux Corporation Hybrid thin film transistor structure, display device, and method of making the same
KR102598970B1 (ko) * 2016-07-29 2023-11-06 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
CN108305874B (zh) * 2017-01-12 2022-03-08 株式会社日本有机雷特显示器 半导体装置
CN107634068A (zh) * 2017-06-23 2018-01-26 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示装置
TWI653747B (zh) * 2017-07-25 2019-03-11 友達光電股份有限公司 陣列基板及其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680993A (zh) * 2017-10-23 2018-02-09 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法

Also Published As

Publication number Publication date
US20200067012A1 (en) 2020-02-27
US10741787B2 (en) 2020-08-11
CN109148482A (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
CN109148482B (zh) 显示背板及其制备方法、显示装置
CN107424957B (zh) 柔性tft基板的制作方法
US10490670B2 (en) Manufacturing method of array substrate, array substrate with active layer being above first electrode, and display device
CN107331669B (zh) Tft驱动背板的制作方法
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
CN105552027B (zh) 阵列基板的制作方法及阵列基板
US9368637B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
US20190214504A1 (en) Display backplate and fabrication method thereof, display panel and display device
US9881942B2 (en) Array substrate, manufacturing method thereof and display device
CN103681659B (zh) 一种阵列基板、制备方法以及显示装置
CN106783737B (zh) 阵列基板及其制造方法、显示面板、显示装置
US9431544B2 (en) Polysilicon thin-film transistor array substrate and method for preparing the same, and display device
US20190280018A1 (en) Array substrate, manufacturing method therefor and display device
EP3101693B1 (en) Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device
WO2014183422A1 (zh) 薄膜晶体管及其制备方法、阵列基板
US20180175073A1 (en) Array substrate, manufacturing method thereof and display device
WO2015161523A1 (zh) 薄膜晶体管及有机发光二极管显示器制备方法
US9577111B2 (en) Method of fabricating thin film transistor
US11984457B2 (en) TFT array substrate, preparation method thereof, and display device
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
US11894283B2 (en) Display substrate and method for preparation thereof, and display device
CN103296058A (zh) 显示面板及其制作方法
CN112992930A (zh) 阵列基板的制作方法、阵列基板以及显示装置
CN109616444B (zh) Tft基板的制作方法及tft基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant