[go: up one dir, main page]

CN113284910B - 显示背板、制作方法以及显示装置 - Google Patents

显示背板、制作方法以及显示装置 Download PDF

Info

Publication number
CN113284910B
CN113284910B CN202110489331.6A CN202110489331A CN113284910B CN 113284910 B CN113284910 B CN 113284910B CN 202110489331 A CN202110489331 A CN 202110489331A CN 113284910 B CN113284910 B CN 113284910B
Authority
CN
China
Prior art keywords
layer
dielectric layer
via hole
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110489331.6A
Other languages
English (en)
Other versions
CN113284910A (zh
Inventor
方金钢
王庆贺
丁录科
胡迎宾
张扬
成军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110489331.6A priority Critical patent/CN113284910B/zh
Publication of CN113284910A publication Critical patent/CN113284910A/zh
Application granted granted Critical
Publication of CN113284910B publication Critical patent/CN113284910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请实施例提供一种显示背板、制作方法以及显示装置，显示背板包括衬底、薄膜晶体管和层间介质层，在栅极远离衬底的一侧，层间介质层包括层叠设置的第一介质层和第二介质层，第二介质层相对于第一介质层远离衬底；第二介质层的致密性低于第一介质层；层间介质层上设置有过孔，过孔在第二介质层的部分为湿刻结构，在第一介质层的部分为干刻结构。本实施例中，将层间介质层制作成不同致密性的叠层结构，低致密性的介质层位于外侧，采用湿刻制作过孔，高致密性的介质层位于内侧，在外侧湿刻完成后通过干刻继续制作过孔，从而得到具有湿刻结构和干刻结构的过孔，既可以避免光刻胶变性，有可以保证高均一性，从而提高显示背板的产品良率。

Description

显示背板、制作方法以及显示装置
技术领域
本申请实施例涉及显示装置技术领域，尤其涉及一种显示背板、制作方法以及显示装置。
背景技术
大尺寸、高分辨显示装置的显示背板通常采用顶栅型薄膜晶体管，相较于底栅型薄膜晶体管，顶栅型薄膜晶体管具有较高的开态电流(Ion)、更高的开口率、以及更好的稳定性。
顶栅型薄膜晶体管包括有源层、栅极绝缘层、栅极、源极、漏极以及层间介质层，源极和漏极通过层间介质层上的过孔与有源层相连。在薄膜晶体管中半导体材料为金属氧化物时，例如IGZO，为实现较好的氧化物特性稳定性，层间介质层使用纯氧化硅。
当氧化硅制成的层间介质层厚度较大时，通过干刻的方式在层间介质层上形成过孔需要有较大过刻量，较大过刻量会使干刻时间较长，长时间干刻易造成光刻胶变性而剥离不干净，变性的光刻胶堆积在过孔中易造成金属搭接不良形成暗点；然而采用湿刻的方式在层间介质层上形成过孔时，均一性又较差，且SiO2刻蚀液会腐蚀IGZO层造成过孔接触不良，因此采用湿刻加干刻两部刻蚀的方法。
发明内容
有鉴于此，本申请实施例的目的在于提出一种显示背板、制作方法以及显示装置。
第一方面，本申请实施例提供了一种显示背板，包括衬底和设置于所述衬底的薄膜晶体管，所述薄膜晶体管包括有源层、栅极、源极、漏极和层间介质层，所述栅极设置于所述有源层远离所述衬底的一侧，所述层间介质层分隔所述栅极、所述源极和所述漏极；
在所述栅极远离所述衬底的一侧，所述层间介质层包括层叠设置的第一介质层和第二介质层，所述第二介质层相对于所述第一介质层远离所述衬底；所述第二介质层的致密性低于所述第一介质层；所述层间介质层上设置有过孔，所述过孔在所述第二介质层的部分为湿刻结构，在所述第一介质层的部分为干刻结构。在上述显示背板中，将层间介质层制作成不同致密性的叠层结构，低致密性的介质层位于外侧，采用湿刻制作过孔，高致密性的介质层位于内侧，在外侧湿刻完成后通过干刻继续制作过孔，从而得到具有湿刻结构和干刻结构的过孔，如此设计，既可以使用湿刻，避免光刻胶变性，减轻光刻胶干刻变性造成的金属搭接不良，也可以利用干刻的高均一性，从而提高显示背板的产品良率。
在一种可能的实施方式中，所述栅极采用抗氧化金属制作。
在一种可能的实施方式中，所述栅极采用易氧化金属制作，所述层间介质层还包括第三介质层，所述第三介质层相对于所述第一介质成靠近所述衬底，且所述第三介质层的致密性低于所述第一介质层；所述过孔包括在所述第三介质层的干刻结构。
在一种可能的实施方式中，所述第三介质层和所述第一介质层的厚度均小于所述第二介质层的厚度。在一种可能的实施方式中，所述有源层采用金属氧化物半导体材料制作，所述层间介质层采用氧化硅制作。
在一种可能的实施方式中，所述衬底设置有金属遮光层和缓冲层，所述缓冲层相对于所述金属遮光层远离所述衬底，且相对于所述有源层靠近所述衬底；
所述缓冲层上设置有干刻成型的第一过孔，所述第一过孔中设置有覆盖所述金属遮光层的金属保护层，所述层间介质层设置有与所述第一过孔连通的第二过孔，所述源极通过所述第二过孔和所述第一过孔连接至所述金属保护层。
在一种可能的实施方式中，所述缓冲层远离所述衬底的一侧设置有半导体层，所述半导体层包括所述有源层，所述金属保护层为所述半导体层导体化形成。
在一种可能的实施方式中，所述缓冲层远离所述衬底的一侧设置有半导体层，所述半导体层包括所述有源层，所述有源层包括沟道区以及导体化的源极区和漏极区，所述金属保护层位于所述源极区。
在一种可能的实施方式中，所述显示背板包括存储电容，所述存储电容包括层叠设置的第一电极、第二电极和第三电极，且所述第一电极、所述第二电极和所述第三电极之间相互绝缘；
在一种可能的实施方式中，所述显示背板为底发射结构，所述源极连接有像素电极，所述像素电极和所述衬底之间设置有彩膜层。
在一种可能的实施方式中，所述显示背板还包括在所述源极和所述漏极远离所述衬底一侧层叠设置的钝化层和平坦层。
第二方面，本申请实施例提供了一种显示背板的制作方法，包括：
获取衬底；
在所述衬底的一侧制作有源层、栅极绝缘层与栅极；
在所述栅极远离所述衬底一侧依次沉积第一介质层和第二介质层，所述第二介质层的致密性低于所述第一介质层；
湿刻所述第二介质层，干刻所述第一介质层，形成过孔。在一种可能的实施方式中，所述在所述衬底的一侧制作有源层、栅极绝缘层与栅极，包括：
在所述衬底一侧沉积金属遮光层和覆盖所述金属遮光层的缓冲层；
刻蚀所述缓冲层形成露出所述金属遮光层的第一过孔；
在所述缓冲层远离所述衬底一侧，制作与所述金属遮光层相对的有源层，制作覆盖所述第一过孔的金属保护层。
在一种可能的实施方式中，所述制作与所述金属遮光层相对的有源层，制作覆盖所述第二过孔的金属保护层，包括：
采用金属氧化物半导体材料沉积半导体层；
通过构图工艺形成沟道区图形和与第一过孔对应的第一图形；
对所述第一图形进行导体化处理形成所述有源层沟道与源漏极金属电连接层。
在一种可能的实施方式中，所述湿刻所述第二介质层，干刻所述第一介质层，形成过孔，包括：
制作第二过孔和第三过孔，所述第二过孔与所述第一过孔连通；
所述制作方法还包括：
通过构图工艺制作源极和漏极，所述漏极通过所述第三过孔与所述有源层连接，所述源极通过所述第二过孔与所述第一过孔与所述金属保护层。
第三方面，本申请实施例同时提供了一种显示装置，包括第一方面实施例中任一项所述的显示背板。
在一种可能的实施方式中，所述显示装置为有机发光半导体显示装置，所述显示装置还包括有机发光半导体发光器件，所述有机发光半导体发光器件包括依次层叠设置的阳极、有机材料功能层和阴极；所述阳极与所述源极相连。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请一个或多个实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种显示背板的结构示意图；
图2为本申请实施例的一种显示背板的制作方法流程图；
图3为本申请实施例的一种显示背板在制作过程的结构示意图一；
图4为本申请实施例的一种显示背板在制作过程的结构示意图二；
图5为本申请实施例的一种显示背板在制作过程的结构示意图三。
附图标记说明：
1-衬底、2-缓冲层、3-金属遮光层、4-栅极绝缘层、5-栅极、6-有源层、7-第二介质层、8-钝化层、9-平坦层、10-漏极、11-源极、12-像素电极、13-彩膜层、14-第一电极、15-第一介质层、16-第三介质层、17-第三电极、18-第二电极。
具体实施方式
大尺寸、高分辨的显示装置，例如如8k产品，88英寸/95英寸等超大尺寸产品，其显示背板通常采用顶栅型薄膜晶体管(Thin Film Transistor，缩写TFT)，相较于底栅型TFT，顶栅型TFT具有较高的开态电流(Ion)、更高的开口率以及更好的稳定性。
顶栅型TFT包括有源层、栅极绝缘层、栅极、源极、漏极以及层间介质层，源极和漏极通过层间介质层上的过孔与有源层相连。顶栅型TFT通常采用金属氧化物制作有源层，例如IGZO(铟镓锌氧化物)，为实现较好的氧化物特性稳定性，层间介质层使用纯氧化硅SiO2。
为了避免大尺寸显示装置IR Drop(是指在集成电路中电源和地网络上电压下降和升高的一种现象)带来的显示不均，通常栅极层和源漏层做得比较厚，如因此需要更大厚度的层间介质层，例如厚度为/>以上，用来更好地覆盖栅极层金属坡度角爬坡的位置，避免栅极层与源漏层形成接线不良。
对较厚的层间介质层采用干刻方式制作过孔时，由于SiO2在干刻时刻蚀速率较慢，同时覆盖在SiO2上的光刻胶比较薄，在干刻的过程中光刻胶不断灰化变薄，同时经过长时间的离子轰击，基板温度升高，最终表面的光刻胶变成变性氟化物固化在过孔周围和表面上，虽然经过刻蚀液剥离但是仍然有较多的光刻胶残留，严重增大欧姆接触电阻，使过孔处金属搭接异常，形成显示不均的缺陷。
由接触电阻产生的电流与电压呈线性关系，而TFT的I-V曲线与电压呈二次方关系，因此接触电阻与TFT的I-V曲线与电压的关系不同，在电学补偿时严重干扰补偿效果，出现过度补偿问题，严重时会出现暗点不良，无法修复。
若用湿刻方法对较厚的层间介质层进行刻蚀时，光刻胶不会形成不易剥离的氟化物，但是湿刻的均一性很难控制，且刻蚀液对IGZO有一定的腐蚀，同样会造成欧姆接触位置搭接不良。
鉴于此，本申请实施例提供了一种显示背板的制作方法，其利用不同致密性SiO2刻蚀速度不同，调整现有工艺，将层间介质层制作成不同致密性的叠层结构，低致密性，且较厚的部分位于外侧，采用湿刻方式制作过孔；高致密性，且较薄的介质层位于内侧，在外侧湿刻后通过干刻继续制作过孔，如此设计，既可以通过湿刻，避免光刻胶变性的问题，从而减轻光刻胶干刻变性造成的金属搭接不良，也可以利用干刻的高均一性，提高现实背板的产品良率。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1为本申请实施例提供的一种显示背板结构示意图，如图1所示，该显示背板包括衬底1、金属遮光层3、缓冲层2、薄膜晶体管(Thin Film Transistor，缩写TFT)、钝化层8、平坦层9、彩膜层13和像素电极12。
其中，衬底1为板状结构，可以为玻璃基板或者有机材料基板，玻璃基板可以选用康宁或旭硝子玻璃，以及其他如石英玻璃等；有机材料基板可以为聚酰亚胺(Polyimide，简写PI)，PI基板可以弯折变形，从而适合制作柔性显示装置的显示背板。
衬底1一侧设置有金属遮光层3，用于对TFT进行遮光，采用金属材料制成，如铝Al、钼Mo、铬Cr、钛Ti等。缓冲层2设置于金属遮光层3的一侧，并在金属遮光层3所在位置设置有第一过孔，第一过孔将部分金属遮光层3露出，缓冲层2可以采用氧化硅SiO2或者氮化硅。第一过孔采用干刻方法制作，由于缓冲层2为单层结构，且较薄，可以较好控制刻蚀过刻程度，且不会存在光刻胶变性剥离不完全的问题。
TFT设置于缓冲层2远离衬底1的一侧，且与金属遮光层3相对设置。该显示背板中选用顶栅型TFT，相较于底栅型TFT，顶栅型TFT具有较高的开态电流(Ion)、更高的开口率以及更好的稳定性。
TFT包括有源层6、栅极绝缘层4、栅极5、漏极10、源极11和层间介质层。有源层6包括沟道区、源极区和漏极区，源极11连接至有源层6的源极区，漏极10连接至有源层6的漏极区。
有源层6采用金属氧化物半导体材料制作，例如氧化铟镓锌(indium galliumzinc oxide，简称IGZO)、氧化铟锡锌(indium tin oxide zinc，简称ITZO)中的至少一种。在一种可能的实施方式中，对源极区和漏极区进行导体化，能够提高源极11和漏极10与有源层6之间的欧姆接触，使顶栅型TFT具有较好的开关特性。
栅极绝缘层4、栅极5在有源层6远离衬底1的一侧层叠设置，栅绝缘层可以采用氧化硅SiO2或者氮化硅。
层间介质层覆盖于栅极5远离一侧，包括第三介质层16、第一介质层15和第二介质层7，在栅极5远离衬底1的一侧，第三介质层16、第一介质层15和第二介质层7依次层叠设置；第三介质层16和第二介质层7的致密性低于第一介质层15。第三介质层16和第一介质层15的厚度均小于第二介质层7的厚度。
第三介质层16为低致密性的，较薄介质层，能够防止栅极5层被氧化，第一介质层15为高致密性的，较薄介质层，能够阻挡刻蚀液对第三介质层16的刻蚀，第二介质层7为低致密性的，较厚介质层，能够允许采用湿刻方式制作过孔。
根据上述描述可知，第三介质层16能够起到防止栅极5被氧化的作用，因此，当栅极采用MoNb/Cu或MoTi/Cu等易氧化的结构时，需要沉积三层介质。当栅极采用Mo/Al/Mo类抗氧化金属结构时，不考虑氧化问题，层间介质层可以仅保留第一介质层15和第二介质层7，不需要第三介质层16。本文以三层结构为例进行描述。
层间介质层中的各层可以采用氧化硅SiO2或者氮化硅，在顶栅型TFT采用金属氧化物制作有源层6的实施方式中，为实现较好的氧化物特性稳定性，层间介质层和缓冲层2使用纯氧化硅SiO2。
层间介质层上设置有第二过孔和第三过孔，第二过孔与第一过孔对齐连通。漏极10通过第三过孔与有源层6相连。第一过孔中设置有覆盖露出金属遮光层3的金属保护层，源极11通过第二过孔和第一过孔与金属保护层相连。
第二过孔和第三过孔在第二介质层7的部分为湿刻结构，第二过孔和第三过孔在第一介质层15和第三介质层16的部分为干刻结构，需要说明的是，干刻结构是通过干刻工艺制作的过孔结构，湿刻结构是通过湿刻工艺制作的过孔结构。
如此设计，将层间介质层制作成不同致密性的叠层结构，低致密性且较厚的介质层位于外侧，采用湿刻制作过孔，高致密性且较薄的介质层位于内侧，在外侧湿刻完成后通过干刻继续制作过孔，从而得到具有湿刻结构和干刻结构的过孔，如此设计，既可以使用湿刻，避免光刻胶变性，减轻光刻胶干刻变性造成的金属搭接不良，也可以利用干刻的高均一性，从而提高显示背板的产品良率。
金属保护层的设置能够对金属遮光层3起到一定的保护作用，避免在层间介质层制作过孔的过程中对金属遮光层3产生过刻，从而不影响搭接，保证产品良率。金属保护层可以单独制作，在有源层6采用金属氧化物半导体材料制作时，金属保护层可以为金属氧化物导体化形成，例如，缓冲层2远离衬底1的一侧设置有金属氧化物半导体材料制作的半导体层，半导体层包括有源层6，金属保护层为半导体层导体化形成。金属保护层也可以设置于有源层6的源极区内。
请继续参考图1，该显示背板还包括沉积一层钝化层8和平坦层9。钝化层8可以为硅的氧化物膜、硅的氮化物膜、硅的氮氧化物中的任意一种或任意几种的复合膜。平坦化层具体为有机材料层，一般为PI(聚酰亚胺)或亚克力材料，例如，聚甲基丙烯酸甲酯(PMMA)层。该显示背板还包括通过钝化层8和平坦层9露出源极11的第四过孔，以及像素电极12，像素电极12设置于平坦层9外侧，并通过第四过孔与源极11相连。
图1所示的显示背板为底发射，像素电极12与薄膜晶体管在衬底1上的投影错开，该显示背板还包括在像素电极12和衬底1之间设置的彩膜层13。在其它的实施方式中，本申请实施例提供的显示背板为顶发射显示背板。实际同时适用顶发射和底发射器件。
该显示背板还包括三明治存储的电极，包括第一电极14、第二电极18和第三电极17。第一电极14、第二电极18和第三电极17之间相互绝缘，是指：第一电极14、第二电极18和第三电极17之间两两绝缘。即，第一电极14与第二电极18之间绝缘，第一电极14与第三电极17之间绝缘，第二电极18与第三电极17之间绝缘。其中，第一电极14、第二电极18、以及第三电极17构成了三明治结构的电容。相较于具有两个电极的存储电容，三明治结构的存储电容可在与具有两个电极的存储电容的电容值相同的情况下，减小存储电容在衬底1上的投影的面积，进而增大显示背板的开口率。
本申请实施例提供了一种显示背板的制作方法，包括：
步骤S10：获取衬底；
步骤S20：在衬底的一侧制作有源层、栅极绝缘层与栅极；
步骤S30：在栅极远离衬底一侧依次沉积第一介质层和第二介质层，第二介质层的致密性低于第一介质层；；
致密性可以通过沉积温度和沉积功率实现调节，例如，高温沉积或者高功率沉积可以得到高致密性的介质层，低温沉积或者低功率沉积可以得到低致密性的介质层。
步骤S40：湿刻第二介质层，干刻第一介质层，形成过孔。
请参考图3至图5，在上述方法中，其利用不同致密性介质层刻蚀速度不同，调整现有工艺，将层间介质层制作成不同致密性的叠层结构，低致密性介质层位于外侧，采用湿刻方式制作过孔；高致密性介质层位于内侧，在外侧湿刻后通过干刻继续制作过孔，如此设计，既可以通过湿刻，避免光刻胶变性的问题，从而减轻光刻胶干刻变性造成的金属搭接不良，也可以利用干刻的高均一性，提高现实背板的产品良率。
根据前文描述可知，当栅极采用MoNb/Cu或MoTi/Cu等易氧化的结构时，需要在第一介质层靠近栅极的一侧沉积第三介质层，用于保护栅极，防止栅极被氧化。第三介质层为低致密性的，较薄的介质层。
当栅极采用Mo/Al/Mo类抗氧化金属结构时，不考虑氧化问题，层间介质层可以仅保留第一介质层和第二介质层，不需要第三介质层。在层间介质层为包括第一介质层、第二介质层和第三介质层时，上述步骤S30和S40变为：
在栅极远离衬底一侧依次沉积第一介质层、第二介质层和第三介质层，第一介质层和第三介质层的致密性低于第二介质层；
湿刻第三介质层，干刻第一介质层和第二介质层，形成过孔。
可选的，步骤S20包括：
在衬底一侧沉积金属遮光层和覆盖金属遮光层的缓冲层；
金属遮光层可以采用溅射设备在衬底上沉积而成，缓冲层则可以选用CVD(Chemical Vapor Deposition，化学气相沉积)设备沉积而成。
刻蚀缓冲层形成露出金属遮光层的第一过孔；
在缓冲层上干刻刻蚀第一过孔，此处缓冲层单层且较薄，可以较好控制刻蚀过刻程度，且不会存在光刻胶变性剥离不完全的问题。
在缓冲层远离衬底一侧，制作与金属遮光层相对的有源层，制作覆盖第一过孔的金属保护层；
有源层和金属保护层可以分开单独沉积，也可以采用以下方式制作：
采用金属氧化物半导体材料沉积半导体层；
通过构图工艺形成沟道区图形和与第一过孔对应的第一图形；
“构图工艺”是指形成具有特定的图形的结构的步骤，其可为光刻工艺，光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步；当然，“构图工艺”也可为压印工艺、喷墨打印工艺等其它工艺。
对第一图形进行导体化处理形成金属保护层。
导体化工艺处理可以采用化学气相沉积法(Chemical Vapor Deposition，简称CVD)，利用包含H原子的气体对半导体薄膜进行导体化处理，其中，包含H原子的气体可以是氢气(H2)或者氨气(NH3)，H原子(或离子)可以对金属氧化物进行离子轰击，将金属氧化物中的O离子去除；或者，可以利用干法刻蚀(dry etching)对半导体薄膜进行导体化处理，由于干法刻蚀对金属氧化物无刻蚀作用，可利用干法刻蚀时的气体中包含的原子对金属氧化物进行轰击，将金属氧化物中的金属与氧之间的化学键打断，从而使金属氧化物失氧，干法刻蚀所用的气体可以是氦气，对金属氧化物进行轰击的原子为氦或Ar等隋性气体原子。
进一步地，步骤S40包括：
制作第二过孔和第三过孔，第二过孔与第一过孔连通；
制作方法还包括：
通过构图工艺制作源极和漏极，漏极通过第三过孔与有源层连接，源极通过第二过孔与第一过孔与金属保护层。
本申请实施例同时提供了一种显示装置，该显示装置包括上述实施例中的显示背板。
显示装置可以为有机发光半导体(Organic Light Emitting Diode，简称OLED)显示装置，也可以用于液晶显示装置(Liquid Crystal Display，简称LCD)。
当显示装置为OLED显示装置时，OLED显示装置还包括OLED发光器件，OLED发光器件包括依次层叠设置的阳极、有机材料功能层和阴极，阳极与TFT的源极相连。
当显示装置为LCD时，背光源提供给显示装置用于显示的光源。显示装置包括显示背板、对盒基板、以及设置在二者之间的液晶层。
在本申请实施例的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请实施例中的具体含义。
此外，上文所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
至此，已经结合附图所示的优选实施方式描述了本申请的技术方案，但是，本领域技术人员容易理解的是，本申请的保护范围显然不局限于这些具体实施方式。在不偏离本申请的原理的前提下，本领域技术人员可以对相关技术特征作出等同的更改或替换，这些更改或替换之后的技术方案都将落入本申请的保护范围之内。

Claims (16)

1.一种显示背板，其特征在于：包括衬底和设置于所述衬底的薄膜晶体管，所述薄膜晶体管包括有源层、栅极、源极、漏极和层间介质层，所述栅极设置于所述有源层远离所述衬底的一侧，所述层间介质层分隔所述栅极、所述源极和所述漏极；
在所述栅极远离所述衬底的一侧，所述层间介质层包括层叠设置的第一介质层和第二介质层，所述第二介质层相对于所述第一介质层远离所述衬底；所述第二介质层的致密性低于所述第一介质层；所述层间介质层上设置有过孔，所述过孔在所述第二介质层的部分为湿刻结构，在所述第一介质层的部分为干刻结构。
2.根据权利要求1所述的显示背板，其特征在于：所述栅极采用抗氧化金属制作。
3.根据权利要求1所述的显示背板，其特征在于：所述栅极采用易氧化金属制作，所述层间介质层还包括第三介质层，所述第三介质层相对于所述第一介质成靠近所述衬底，且所述第三介质层的致密性低于所述第一介质层；所述过孔包括在所述第三介质层的干刻结构。
4.根据权利要求3所述的显示背板，其特征在于：所述第三介质层和所述第一介质层的厚度均小于所述第二介质层的厚度。
5.根据权利要求1所述的显示背板，其特征在于：所述有源层采用金属氧化物半导体材料制作，所述层间介质层采用氧化硅制作。
6.根据权利要求1所述的显示背板，其特征在于：所述衬底设置有金属遮光层和缓冲层，所述缓冲层相对于所述金属遮光层远离所述衬底，且相对于所述有源层靠近所述衬底；
所述缓冲层上设置有干刻成型的第一过孔，所述第一过孔中设置有覆盖所述金属遮光层的金属保护层，所述层间介质层设置有与所述第一过孔连通的第二过孔，所述源极通过所述第二过孔和所述第一过孔连接至所述金属保护层。
7.根据权利要求6所述的显示背板，其特征在于：所述缓冲层远离所述衬底的一侧设置有半导体层，所述半导体层包括所述有源层，所述金属保护层为所述半导体层导体化形成。
8.根据权利要求6所述的显示背板，其特征在于：所述缓冲层远离所述衬底的一侧设置有半导体层，所述半导体层包括所述有源层，所述有源层包括沟道区以及导体化的源极区和漏极区，所述金属保护层位于所述源极区。
9.根据权利要求1所述的显示背板，其特征在于：所述显示背板包括存储电容，所述存储电容包括层叠设置的第一电极、第二电极和第三电极，且所述第一电极、所述第二电极和所述第三电极之间相互绝缘。
10.根据权利要求1所述的显示背板，其特征在于：所述显示背板为底发射结构，所述源极连接有像素电极，所述像素电极和所述衬底之间设置有彩膜层。
11.一种显示背板的制作方法，其特征在于，包括：
获取衬底；
在所述衬底的一侧制作有源层、栅极绝缘层与栅极；
在所述栅极远离所述衬底一侧依次沉积第一介质层和第二介质层，所述第二介质层的致密性低于所述第一介质层；
湿刻所述第二介质层，干刻所述第一介质层，形成过孔。
12.根据权利要求11所述的制作方法，其特征在于：所述在所述衬底的一侧制作有源层、栅极绝缘层与栅极，包括：
在所述衬底一侧沉积金属遮光层和覆盖所述金属遮光层的缓冲层；
刻蚀所述缓冲层形成露出所述金属遮光层的第一过孔；
在所述缓冲层远离所述衬底一侧，制作与所述金属遮光层相对的有源层，制作覆盖所述第一过孔的金属保护层。
13.根据权利要求12所述的制作方法，其特征在于，所述制作与所述金属遮光层相对的有源层，制作覆盖所述第一过孔的金属保护层，包括：
采用金属氧化物半导体材料沉积半导体层；
通过构图工艺形成沟道区图形和与第一过孔对应的第一图形；
对所述第一图形进行导体化处理形成所述金属保护层。
14.根据权利要求13所述的制作方法，其特征在于，所述湿刻所述第二介质层，干刻所述第一介质层，形成过孔，包括：
制作第二过孔和第三过孔，所述第二过孔与所述第一过孔连通；
所述制作方法还包括：
通过构图工艺制作源极和漏极，所述漏极通过所述第三过孔与所述有源层连接，所述源极通过所述第二过孔与所述第一过孔与所述金属保护层。
15.一种显示装置，其特征在于：包括权利要求1-10中任一项所述的显示背板。
16.根据权利要求15所述的显示装置，其特征在于：所述显示装置为有机发光半导体显示装置，所述显示装置还包括有机发光半导体发光器件，所述有机发光半导体发光器件包括依次层叠设置的阳极、有机材料功能层和阴极；所述阳极与所述源极相连。
CN202110489331.6A 2021-04-29 2021-04-29 显示背板、制作方法以及显示装置 Active CN113284910B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110489331.6A CN113284910B (zh) 2021-04-29 2021-04-29 显示背板、制作方法以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110489331.6A CN113284910B (zh) 2021-04-29 2021-04-29 显示背板、制作方法以及显示装置

Publications (2)

Publication Number Publication Date
CN113284910A CN113284910A (zh) 2021-08-20
CN113284910B true CN113284910B (zh) 2023-09-19

Family

ID=77277972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110489331.6A Active CN113284910B (zh) 2021-04-29 2021-04-29 显示背板、制作方法以及显示装置

Country Status (1)

Country Link
CN (1) CN113284910B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117580394B (zh) * 2023-12-13 2024-10-18 惠科股份有限公司 像素结构及其制备方法、显示基板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04274321A (ja) * 1991-03-01 1992-09-30 Citizen Watch Co Ltd 半導体装置の製造方法
JPH11204507A (ja) * 1998-01-20 1999-07-30 Sharp Corp 半導体装置の製造方法
CN102487040A (zh) * 2010-12-06 2012-06-06 无锡华润上华半导体有限公司 通孔形成方法
CN103021840A (zh) * 2011-09-23 2013-04-03 中国科学院微电子研究所 防止钝化层过刻蚀的方法
CN105514116A (zh) * 2015-12-03 2016-04-20 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
CN107507841A (zh) * 2017-09-22 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4884660B2 (ja) * 2004-08-11 2012-02-29 シャープ株式会社 薄膜トランジスタ装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04274321A (ja) * 1991-03-01 1992-09-30 Citizen Watch Co Ltd 半導体装置の製造方法
JPH11204507A (ja) * 1998-01-20 1999-07-30 Sharp Corp 半導体装置の製造方法
CN102487040A (zh) * 2010-12-06 2012-06-06 无锡华润上华半导体有限公司 通孔形成方法
CN103021840A (zh) * 2011-09-23 2013-04-03 中国科学院微电子研究所 防止钝化层过刻蚀的方法
CN105514116A (zh) * 2015-12-03 2016-04-20 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
CN107507841A (zh) * 2017-09-22 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板

Also Published As

Publication number Publication date
CN113284910A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
US11430844B2 (en) Array substrate, manufacturing method thereof, and organic light emitting diode display device
KR101233348B1 (ko) 표시 장치 및 그 제조 방법
US20200105789A1 (en) Array substrate, method of manufacturing the same, and display panel
US10367073B2 (en) Thin film transistor (TFT) with structured gate insulator
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
US11177293B2 (en) Array substrate and fabricating method thereof, and display device
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
CN106128963B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
US20070252207A1 (en) Thin film transistor and method of fabricating the same
CN104022076A (zh) 阵列基板及其制作方法、显示装置
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
US7755708B2 (en) Pixel structure for flat panel display
CN104218041A (zh) 阵列基板及制备方法和显示装置
US12230695B2 (en) Display substrate and manufacturing method thereof, display device
WO2017173712A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN113284910B (zh) 显示背板、制作方法以及显示装置
US8470638B2 (en) Thin film transistor array panel and manufacturing method thereof
US11437519B2 (en) TFT device and manufacturing method of same, TFT array substrate, and display device
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
CN111403488A (zh) 薄膜晶体管及其制备方法、显示用基板及显示装置
WO2012005030A1 (ja) 薄膜トランジスタ、その製造方法、および表示装置
CN105609564A (zh) 一种薄膜晶体管制造方法及薄膜晶体管
CN114203730B (zh) 显示面板及其制作方法
KR20110056899A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant