CN111613664A - 薄膜晶体管及其制备方法、显示面板 - Google Patents
薄膜晶体管及其制备方法、显示面板 Download PDFInfo
- Publication number
- CN111613664A CN111613664A CN202010454684.8A CN202010454684A CN111613664A CN 111613664 A CN111613664 A CN 111613664A CN 202010454684 A CN202010454684 A CN 202010454684A CN 111613664 A CN111613664 A CN 111613664A
- Authority
- CN
- China
- Prior art keywords
- layer
- thin film
- film transistor
- preparing
- interlayer dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims abstract description 60
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910001195 gallium oxide Inorganic materials 0.000 claims abstract description 39
- 229910003437 indium oxide Inorganic materials 0.000 claims abstract description 37
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 239000011787 zinc oxide Substances 0.000 claims abstract description 30
- 238000002360 preparation method Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 439
- 238000000034 method Methods 0.000 claims description 48
- 239000011229 interlayer Substances 0.000 claims description 43
- 238000002161 passivation Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 25
- 238000000231 atomic layer deposition Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 15
- 238000000206 photolithography Methods 0.000 description 14
- 239000010949 copper Substances 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229920001621 AMOLED Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 235000006408 oxalic acid Nutrition 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- HZVMDZFIUJZIOT-UHFFFAOYSA-N 3-dimethylindiganyl-n,n-dimethylpropan-1-amine Chemical compound CN(C)CCC[In](C)C HZVMDZFIUJZIOT-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical group C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管，薄膜晶体管包括有源层，所述有源层包括若干叠层结构，每个所述叠层结构包括：N层氧化铟层；N为大于1的整数；氧化镓层，所述氧化镓层设于第N层所述氧化铟层上；氧化锌层，所述氧化锌层设于所述氧化镓层上。本发明提供的薄膜晶体管通过将有源层的叠层结构中的氧化铟层的层数设置为至少为两层，能够有效增加有源层内部的电子浓度，提高薄膜晶体管的迁移率；同时，由于N层氧化铟层、氧化镓层和氧化锌层的均一性较高，因此总体上能够提高有源层的均一性；由于薄膜晶体管的迁移率和有源层的均一性得到了提高，因此薄膜晶体管的性能能够极大提高。本发明还提供该薄膜晶体管的制备方法及包含该薄膜晶体管的显示面板。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、显示面板。
背景技术
近年来，金属氧化物(Oxide)薄膜晶体管(Thin-Film Transistor，TFT)被普遍应用于有源矩阵液晶显示(Active Matrix Liquid Crystal Display，AMLCD)装置和有源矩阵有机发光二极管(Active-Matrix Organic Light-Emitting Diode，AMOLED)显示装置中，使用Oxide TFT的AMLCD装置和AMOLED显示装置具有高分辨率、大尺寸、高刷新频率和可见光范围内高穿透率等显著优点，在显示领域中具有广阔的应用前景。
铟镓锌氧化物(IGZO)TFT是一种代表性的Oxide TFT，其具有多种典型结构。其中，顶栅型IGZO TFT因其寄生电容小、制作工艺中使用的掩膜数量少、栅极和栅极绝缘层能够保护沟道区使其不被大气环境和后续制程中的电浆所影响等优点而被广泛使用。但是，现有的顶栅型IGZO TFT无法兼顾高迁移率和高均一性，导致现有的顶栅型IGZO TFT及包含其的显示面板的性能较差。
发明内容
因此，有必要提供一种薄膜晶体管及其制备方法、显示面板，用以解决现有的顶栅型IGZO TFT及包含其的显示面板性能较差的问题。
第一方面，本发明的实施例提供一种薄膜晶体管，所述薄膜晶体管包括有源层，所述有源层包括若干叠层结构，每个所述叠层结构包括：
N层氧化铟层；其中，N为大于1的整数；
氧化镓层，所述氧化镓层设于第N层所述氧化铟层上；
氧化锌层，所述氧化锌层设于所述氧化镓层上。
在一些实施例中，所述薄膜晶体管还包括：
基板；
遮光层，所述遮光层设于所述基板上；
缓冲层，所述缓冲层设于所述基板上，且覆盖所述遮光层；
所述有源层使用原子层沉积法制备于所述缓冲层上。
在一些实施例中，所述薄膜晶体管还包括：
栅极绝缘层，所述栅极绝缘层设于所述有源层上；
栅极层，所述栅极层设于所述栅极绝缘层上；
层间介质层，所述层间介质层设于所述缓冲层上，且覆盖所述栅极层、所述栅极绝缘层和所述有源层；
源漏极层，所述源漏极层设于所述层间介质层上，所述源漏极层包括间隔设置的源极和漏极；
钝化层，所述钝化层设于所述层间介质层上，且覆盖所述源漏极层；
像素电极层，所述像素电极层设于所述钝化层上。
在一些实施例中，所述薄膜晶体管还包括：
第一过孔，所述第一过孔设于所述层间介质层和所述缓冲层上，用于电性连接所述源极和所述遮光层；
第二过孔，所述第二过孔设于所述层间介质层上，用于电性连接所述源极和所述有源层；
第三过孔，所述第三过孔设于所述层间介质层上，用于电性连接所述漏极和所述有源层；
第四过孔，所述第四过孔设于所述钝化层上，用于电性连接所述漏极和所述像素电极层。
第二方面，本发明的实施例提供一种薄膜晶体管的制备方法，所述薄膜晶体管的制备方法包括以下步骤：
步骤S1，制备有源层；其中，所述有源层包括若干叠层结构，每个所述叠层结构包括：
N层氧化铟层；其中，N为大于1的整数；
氧化镓层，所述氧化镓层设于第N层所述氧化铟层上；
氧化锌层，所述氧化锌层设于所述氧化镓层上。
在一些实施例中，在所述步骤S1之前，所述薄膜晶体管的制备方法还包括以下步骤：
步骤S01，提供基板；
步骤S02，在所述基板上制备遮光层；
步骤S03，在所述基板上制备缓冲层，所述缓冲层覆盖所述遮光层；
所述步骤S1具体为使用原子层沉积法在所述缓冲层上制备有源层。
在一些实施例中，所述步骤“使用原子层沉积法在所述缓冲层上制备有源层”包括以下步骤：
步骤S11，将所述缓冲层作为当前层；
步骤S12，使用原子层沉积法，依次在所述当前层上沉积N层所述氧化铟层、在第N层所述氧化铟层上沉积所述氧化镓层、在所述氧化镓层上沉积所述氧化锌层，以形成一个所述叠层结构；
步骤S13，将当前形成的所述叠层结构中的所述氧化锌层作为所述当前层，重复执行所述步骤S12直至形成若干所述叠层结构；
步骤S14，将若干所述叠层结构进行图案化，得到所述有源层。
在一些实施例中，在所述步骤S1之后，所述薄膜晶体管的制备方法还包括以下步骤：
S21，在所述有源层上制备栅极绝缘层；
S22，在所述栅极绝缘层上制备栅极层；
S23，在所述缓冲层上制备层间介质层，所述层间介质层覆盖所述栅极层、所述栅极绝缘层和所述有源层；
S24，在所述层间介质层上制备源漏极层，所述源漏极层包括间隔设置的源极和漏极；
S25，在所述层间介质层上制备钝化层，所述钝化层覆盖所述源漏极层；
S26，在所述钝化层上制备像素电极层。
在一些实施例中，所述薄膜晶体管的制备方法还包括以下步骤：
在所述层间介质层和所述缓冲层上制备第一过孔，用于电性连接所述源极和所述遮光层；
在所述层间介质层上制备第二过孔，用于电性连接所述源极和所述有源层；
在所述层间介质层上制备第三过孔，用于电性连接所述漏极和所述有源层；
在所述钝化层上制备第四过孔，用于电性连接所述漏极和所述像素电极层。
第三方面，本发明的实施例提供一种显示面板，所述显示面板包括：如上述任一实施例所述的薄膜晶体管。
本发明提供的薄膜晶体管包括有源层，通过将有源层的叠层结构中的氧化铟层的层数设置为至少为两层，能够有效增加有源层内部的电子浓度，提高薄膜晶体管的迁移率。同时，有源层采用N层氧化铟层、氧化镓层和氧化锌层的叠层设计，由于上述各膜层的均一性较高，因此总体上能够提高有源层的均一性。由于薄膜晶体管的迁移率和有源层的均一性得到了提高，因此薄膜晶体管的性能能够极大提高。
附图说明
为了更清楚地说明本发明的实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的实施例提供的薄膜晶体管的膜层示意图。
图2为本发明的实施例提供的薄膜晶体管的制备方法流程图。
图3为本发明的实施例提供的制备遮光层的示意图。
图4为本发明的实施例提供的制备缓冲层的示意图。
图5为本发明的实施例提供的制备有源层的方法流程图。
图6为本发明的实施例提供的制备有源层的示意图。
图7为本发明的实施例提供的制备栅极绝缘层和栅极层的示意图。
图8为本发明的实施例提供的制备层间介质层及多个过孔的示意图。
图9为本发明的实施例提供的制备源漏极层的示意图。
图10为本发明的实施例提供的制备钝化层的示意图。
具体实施方式
下面将结合本发明的实施例中的附图，对本发明的实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明的实施例提供一种薄膜晶体管，该薄膜晶体管包括有源层104，该有源层104包括若干叠层结构，每个叠层结构包括：N层氧化铟(InOx)层1041、氧化镓(GaOx)层1042和氧化锌(ZnOx)层1043。其中，N为大于1的整数；氧化镓层1042设于第N层氧化铟层1041上；氧化锌层1043设于氧化镓层1042上。
具体的，图1中的有源层104包括一个叠层结构，该叠层结构包括两层氧化铟层1041，按照从下到上的顺序依次将两层氧化铟层1041称为第一层氧化铟层1041和第二层氧化铟层1041。此时，氧化镓层1042设于第二层氧化铟层1041上。
有源层104还可以包括多个叠层结构，例如，有源层104包括两个叠层结构，按照从下到上的顺序依次将两个叠层结构称为第一叠层结构和第二叠层结构。此时，第二叠层结构中的第一层氧化铟层1041设于第一叠层结构中的氧化锌层1043上。
需要说明的是，由于氧化铟层1041的层数为至少为两层，因此能够有效增加有源层104内部的电子浓度，提高薄膜晶体管的迁移率。同时，有源层104采用N层氧化铟层1041、氧化镓层1042和氧化锌层1043的叠层设计，由于上述各膜层的均一性较高，因此总体上能够提高有源层104的均一性。可以理解的是，由于薄膜晶体管的迁移率和有源层104的均一性得到了提高，因此薄膜晶体管的性能能够极大提高。
基于上述实施例，如图1所示，薄膜晶体管还包括：基板101、遮光层102和缓冲层103。其中，基板101优选为玻璃基板；遮光层102设于基板101上；缓冲层103设于基板101上，且覆盖遮光层102。有源层104使用原子层沉积法制备于缓冲层103上。
需要说明的是，通过原子层沉积法在缓冲层103上制备有源层104，可以改善有源层104中各膜层内的氧含量及氧空位缺陷，减少各膜层中的浅层缺陷，降低有源层104的界面态密度，进一步提高有源层104的均一性。
基于上述任一实施例，如图1所示，薄膜晶体管还包括：栅极绝缘层105、栅极层106、层间介质层107、源漏极层108、钝化层109和像素电极层110。其中，栅极绝缘层105设于有源层104上；栅极层106设于栅极绝缘层105上；层间介质层107设于缓冲层103上，且覆盖栅极层106、栅极绝缘层105和有源层104；源漏极层108设于层间介质层107上，源漏极层108包括间隔设置的源极1081和漏极1082；钝化层109设于层间介质层107上，且覆盖源漏极层108；像素电极层110设于钝化层109上。
基于上述任一实施例，如图1所示，薄膜晶体管还包括：第一过孔201、第二过孔202、第三过孔203和第四过孔204。其中，第一过孔201设于层间介质层107和缓冲层103上，用于电性连接源极1081和遮光层102；第二过孔202设于层间介质层107上，用于电性连接源极1081和有源层104；第三过孔203设于层间介质层107上，用于电性连接漏极1082和有源层104；第四过孔204设于钝化层109上，用于电性连接漏极1082和像素电极层110。
另外需要说明的是，本发明的实施例提供的有源层104的结构不仅适用于顶栅型薄膜晶体管，还适用于底栅型薄膜晶体管及刻蚀阻挡型薄膜晶体管。
本发明的实施例还提供上述薄膜晶体管的制备方法，如图2所示，该薄膜晶体管的制备方法包括以下步骤：
步骤S1，制备有源层104。其中，该有源层104包括若干叠层结构，每个叠层结构包括：N层氧化铟层1041、氧化镓层1042和氧化锌层1043。N为大于1的整数；氧化镓层1042设于第N层氧化铟层1041上；氧化锌层1043设于氧化镓层1042上。
其中，有源层104的结构已在上述实施例中详细说明，此处不再赘述。
需要说明的是，制备得到的有源层104中氧化铟层1041的层数为至少为两层，因此能够有效增加有源层104内部的电子浓度，提高薄膜晶体管的迁移率。同时，有源层104采用N层氧化铟层1041、氧化镓层1042和氧化锌层1043的叠层设计，由于上述各膜层的均一性较高，因此总体上能够提高有源层104的均一性。可以理解的是，由于薄膜晶体管的迁移率和有源层104的均一性得到了提高，因此薄膜晶体管的性能能够极大提高。
基于上述任一实施例，如图2所示，在步骤S1之前，薄膜晶体管的制备方法还包括以下步骤：
步骤S01，提供基板101；其中，基板101优选为玻璃基板。
步骤S02，在基板101上制备遮光层102。
步骤S03，在基板101上制备缓冲层103，缓冲层103覆盖遮光层102。
步骤S1具体为使用原子层沉积法在缓冲层103上制备有源层104。
具体的，如图3所示，提供基板101，利用物理气相溅射法在基板101上沉积金属，并采用光刻工艺刻蚀金属得到遮光层102。其中，金属的材料可以为钼(Mo)、铜(Cu)或者钼和铜组成的合金材料，光刻工艺中可使用过氧化氢(H2O2)系药液作为蚀刻剂。
如图4所示，遮光层102制备完成后，利用化学气相法在基板101上沉积缓冲层103并进行高温热退火以完成缓冲层103的制备。其中，缓冲层103的材料为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜或者氧化硅薄膜和氮化硅薄膜交替层叠设置形成的复合薄膜。
缓冲层103制备完成后，使用原子层沉积法在缓冲层103上制备有源层104。
需要说明的是，通过原子层沉积法在缓冲层103上制备有源层104，可以改善有源层104中各膜层内的氧含量及氧空位缺陷，减少各膜层中的浅层缺陷，降低有源层104的界面态密度，进一步提高有源层104的均一性。
基于上述任一实施例，如图5所示，步骤“使用原子层沉积法在缓冲层103上制备有源层104”包括以下步骤：
步骤S11，将缓冲层103作为当前层。
步骤S12，使用原子层沉积法，依次在当前层上沉积N层氧化铟层1041、在第N层氧化铟层1041上沉积氧化镓层1042、在氧化镓层1042上沉积氧化锌层1043，以形成一个叠层结构。
步骤S13，将当前形成的叠层结构中的氧化锌层1043作为当前层，重复执行步骤S12直至形成若干叠层结构。
步骤S14，将形成的若干叠层结构进行图案化，得到有源层104。
具体的，使用原子层沉积法在缓冲层103上制备有源层104，其中，使用原子层沉积法在缓冲层103上沉积氧化铟层1041时使用到的前驱体为铟源，铟源具体为(3-二甲基氨基丙基)-二甲基铟。使用原子层沉积法在第N层氧化铟层1041上沉积氧化镓层1042时使用到的前驱体为镓源，镓源具体为三甲基镓。使用原子层沉积法在氧化镓层1043上沉积氧化锌层1043时使用到的前驱体为锌源，锌源具体为二乙基锌。
如图6所示，将沉积得到N层氧化铟层1041、氧化镓层1042和氧化锌层1043称为一个叠层结构，若有源层104仅包含一个叠层结构，则将该叠层结构进行图案化，将图案化后的叠层结构称为有源层104；否则，在当前形成的氧化锌层1043上继续执行步骤S12，直至得到多个叠层结构，然后将这多个叠层结构进行图案化，得到有源层104。其中，采用光刻工艺将形成的若干叠层结构进行图案化，光刻工艺中可使用草酸系药液作为蚀刻剂。
需要说明的是，有源层104中各膜层的厚度的取值范围为50-300A，各膜层的沉积速率控制在0.8～2.2A/cycle的范围内，且氧化锌层1043的沉积速率、氧化镓层1042和氧化铟层1041的沉积速率依次降低。
基于上述任一实施例，如图2所示，在步骤S1之后，薄膜晶体管的制备方法还包括以下步骤：
S21，在有源层104上制备栅极绝缘层105。
S22，在栅极绝缘层105上制备栅极层106。
S23，在缓冲层103上制备层间介质层107，层间介质层107覆盖栅极层106、栅极绝缘层105和有源层104。
S24，在层间介质层107上制备源漏极层108，源漏极层108包括间隔设置的源极1081和漏极1082。
S25，在层间介质层107上制备钝化层109，钝化层109覆盖源漏极层108。
S26，在钝化层109上制备像素电极层110。
具体的，如图7所示，使用化学气相法在有源层104上沉积绝缘材料，在绝缘材料上沉积金属，并采用光刻工艺刻蚀绝缘材料和金属分别得到栅极绝缘层105和栅极层106。其中，金属的材料可以为钼(Mo)、铜(Cu)或者钼和铜组成的合金材料，光刻工艺中可使用过氧化氢(H2O2)系药液作为蚀刻剂。
如图8所示，使用化学气相法在缓冲层103上沉积层间介质层107，并采用光刻工艺分别对层间介质层107和缓冲层103进行挖孔，得到第一过孔201、第二过孔202和第三过孔203。其中，光刻工艺中可使用氟(F)系等氧化性气体作为蚀刻剂。
需要说明的是，第一过孔201设于层间介质层107和缓冲层103上，第二过孔202和第三过孔203设于层间介质层107上。
如图9所示，使用物理气相法在层间介质层107上沉积金属，并采用光刻工艺刻蚀金属形成源极1081和漏极1082，此时，将源极1081和漏极1082统称为源漏极层108。其中，金属的材料可以为钼(Mo)、铜(Cu)或者钼和铜组成的合金材料，光刻工艺中可使用过氧化氢(H2O2)系药液作为蚀刻剂。此时，源极1081通过第一过孔201与遮光层102电性连接，源极1081通过第二过孔202与有源层104电性连接，漏极1082通过第三过孔203与有源层104电性连接。
如图10所示，使用化学气相法在源漏极层108上沉积钝化层109，并采用光刻工艺分别对钝化层109进行挖孔，得到第四过孔204。其中，钝化层109的材料为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜或者氧化硅薄膜和氮化硅薄膜交替层叠设置形成的复合薄膜，光刻工艺中可使用氟(F)系等氧化性气体作为蚀刻剂。
如图1所示，使用物理气相法在钝化层109上沉积氧化铟锡(ITO)，并采用光刻工艺对氧化铟锡进行刻蚀，得到像素电极层110。其中，光刻工艺可使用草酸系药液作为蚀刻剂。
本发明的实施例还提供一种显示面板，该显示面板包括上述的薄膜晶体管。
需要说明的是，薄膜晶体管的结构已在上述实施例中详细说明，此处不再赘述。可以理解的是，由于薄膜晶体管的性能能够极大提高，因此包含薄膜晶体管的显示面板的性能能够极大提高。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种薄膜晶体管，所述薄膜晶体管包括有源层，其特征在于，所述有源层包括若干叠层结构，每个所述叠层结构包括：
N层氧化铟层；其中，N为大于1的整数；
氧化镓层，所述氧化镓层设于第N层所述氧化铟层上；
氧化锌层，所述氧化锌层设于所述氧化镓层上。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
基板；
遮光层，所述遮光层设于所述基板上；
缓冲层，所述缓冲层设于所述基板上，且覆盖所述遮光层；
所述有源层使用原子层沉积法制备于所述缓冲层上。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
栅极绝缘层，所述栅极绝缘层设于所述有源层上；
栅极层，所述栅极层设于所述栅极绝缘层上；
层间介质层，所述层间介质层设于所述缓冲层上，且覆盖所述栅极层、所述栅极绝缘层和所述有源层；
源漏极层，所述源漏极层设于所述层间介质层上，所述源漏极层包括间隔设置的源极和漏极；
钝化层，所述钝化层设于所述层间介质层上，且覆盖所述源漏极层；
像素电极层，所述像素电极层设于所述钝化层上。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
第一过孔，所述第一过孔设于所述层间介质层和所述缓冲层上，用于电性连接所述源极和所述遮光层；
第二过孔，所述第二过孔设于所述层间介质层上，用于电性连接所述源极和所述有源层；
第三过孔，所述第三过孔设于所述层间介质层上，用于电性连接所述漏极和所述有源层；
第四过孔，所述第四过孔设于所述钝化层上，用于电性连接所述漏极和所述像素电极层。
5.一种薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管的制备方法包括以下步骤：
步骤S1，制备有源层；其中，所述有源层包括若干叠层结构，每个所述叠层结构包括：
N层氧化铟层；其中，N为大于1的整数；
氧化镓层，所述氧化镓层设于第N层所述氧化铟层上；
氧化锌层，所述氧化锌层设于所述氧化镓层上。
6.如权利要求5所述的薄膜晶体管的制备方法，其特征在于，在所述步骤S1之前，所述薄膜晶体管的制备方法还包括以下步骤：
步骤S01，提供基板；
步骤S02，在所述基板上制备遮光层；
步骤S03，在所述基板上制备缓冲层，所述缓冲层覆盖所述遮光层；
所述步骤S1具体为使用原子层沉积法在所述缓冲层上制备有源层。
7.如权利要求6所述的薄膜晶体管的制备方法，其特征在于，所述步骤“使用原子层沉积法在所述缓冲层上制备有源层”包括以下步骤：
步骤S11，将所述缓冲层作为当前层；
步骤S12，使用原子层沉积法，依次在所述当前层上沉积N层所述氧化铟层、在第N层所述氧化铟层上沉积所述氧化镓层、在所述氧化镓层上沉积所述氧化锌层，以形成一个所述叠层结构；
步骤S13，将当前形成的所述叠层结构中的所述氧化锌层作为所述当前层，重复执行所述步骤S12直至形成若干所述叠层结构；
步骤S14，将若干所述叠层结构进行图案化，得到所述有源层。
8.如权利要求7所述的薄膜晶体管的制备方法，其特征在于，在所述步骤S1之后，所述薄膜晶体管的制备方法还包括以下步骤：
S21，在所述有源层上制备栅极绝缘层；
S22，在所述栅极绝缘层上制备栅极层；
S23，在所述缓冲层上制备层间介质层，所述层间介质层覆盖所述栅极层、所述栅极绝缘层和所述有源层；
S24，在所述层间介质层上制备源漏极层，所述源漏极层包括间隔设置的源极和漏极；
S25，在所述层间介质层上制备钝化层，所述钝化层覆盖所述源漏极层；
S26，在所述钝化层上制备像素电极层。
9.如权利要求8所述的薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管的制备方法还包括以下步骤：
在所述层间介质层和所述缓冲层上制备第一过孔，用于电性连接所述源极和所述遮光层；
在所述层间介质层上制备第二过孔，用于电性连接所述源极和所述有源层；
在所述层间介质层上制备第三过孔，用于电性连接所述漏极和所述有源层；
在所述钝化层上制备第四过孔，用于电性连接所述漏极和所述像素电极层。
10.一种显示面板，其特征在于，所述显示面板包括：如权利要求第1-4项任意一项所述的薄膜晶体管。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010454684.8A CN111613664A (zh) | 2020-05-26 | 2020-05-26 | 薄膜晶体管及其制备方法、显示面板 |
| PCT/CN2020/094656 WO2021237784A1 (zh) | 2020-05-26 | 2020-06-05 | 薄膜晶体管及其制备方法、显示面板 |
| US16/770,827 US11217698B2 (en) | 2020-05-26 | 2020-06-05 | Method of manufacturing a thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010454684.8A CN111613664A (zh) | 2020-05-26 | 2020-05-26 | 薄膜晶体管及其制备方法、显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111613664A true CN111613664A (zh) | 2020-09-01 |
Family
ID=72202128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010454684.8A Pending CN111613664A (zh) | 2020-05-26 | 2020-05-26 | 薄膜晶体管及其制备方法、显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111613664A (zh) |
| WO (1) | WO2021237784A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114122023A (zh) * | 2021-11-19 | 2022-03-01 | 武汉华星光电技术有限公司 | 一种显示面板及其制造方法 |
| CN115188830A (zh) * | 2022-07-27 | 2022-10-14 | 武汉华星光电技术有限公司 | 垂直结构的薄膜晶体管及电子器件 |
| CN115394857A (zh) * | 2022-08-16 | 2022-11-25 | 武汉华星光电技术有限公司 | 垂直结构的薄膜晶体管和电子器件 |
| CN115513300A (zh) * | 2022-09-27 | 2022-12-23 | 武汉华星光电技术有限公司 | 垂直结构的薄膜晶体管和电子器件 |
| EP4174948A1 (en) * | 2021-10-29 | 2023-05-03 | LG Display Co., Ltd. | Thin film transistor and display device comprising the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101350313A (zh) * | 2007-07-16 | 2009-01-21 | 三星Sdi株式会社 | 制备半导体活性层、薄膜晶体管的方法及该薄膜晶体管 |
| CN101630692A (zh) * | 2008-07-14 | 2010-01-20 | 三星电子株式会社 | 沟道层和包括该沟道层的晶体管 |
| CN103165676A (zh) * | 2011-12-13 | 2013-06-19 | 元太科技工业股份有限公司 | 场效晶体管 |
| CN106756877A (zh) * | 2016-12-13 | 2017-05-31 | 武汉华星光电技术有限公司 | C轴结晶igzo薄膜及其制备方法 |
| CN107799570A (zh) * | 2017-10-09 | 2018-03-13 | 深圳市华星光电半导体显示技术有限公司 | 顶栅自对准金属氧化物半导体tft及其制作方法 |
| CN110416314A (zh) * | 2019-07-24 | 2019-11-05 | 深圳市华星光电半导体显示技术有限公司 | Tft器件及其制备方法、tft阵列基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03270254A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| CN105097548A (zh) * | 2015-06-23 | 2015-11-25 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置 |
-
2020
- 2020-05-26 CN CN202010454684.8A patent/CN111613664A/zh active Pending
- 2020-06-05 WO PCT/CN2020/094656 patent/WO2021237784A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101350313A (zh) * | 2007-07-16 | 2009-01-21 | 三星Sdi株式会社 | 制备半导体活性层、薄膜晶体管的方法及该薄膜晶体管 |
| CN101630692A (zh) * | 2008-07-14 | 2010-01-20 | 三星电子株式会社 | 沟道层和包括该沟道层的晶体管 |
| CN103165676A (zh) * | 2011-12-13 | 2013-06-19 | 元太科技工业股份有限公司 | 场效晶体管 |
| CN106756877A (zh) * | 2016-12-13 | 2017-05-31 | 武汉华星光电技术有限公司 | C轴结晶igzo薄膜及其制备方法 |
| CN107799570A (zh) * | 2017-10-09 | 2018-03-13 | 深圳市华星光电半导体显示技术有限公司 | 顶栅自对准金属氧化物半导体tft及其制作方法 |
| CN110416314A (zh) * | 2019-07-24 | 2019-11-05 | 深圳市华星光电半导体显示技术有限公司 | Tft器件及其制备方法、tft阵列基板 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4174948A1 (en) * | 2021-10-29 | 2023-05-03 | LG Display Co., Ltd. | Thin film transistor and display device comprising the same |
| CN114122023A (zh) * | 2021-11-19 | 2022-03-01 | 武汉华星光电技术有限公司 | 一种显示面板及其制造方法 |
| CN115188830A (zh) * | 2022-07-27 | 2022-10-14 | 武汉华星光电技术有限公司 | 垂直结构的薄膜晶体管及电子器件 |
| CN115394857A (zh) * | 2022-08-16 | 2022-11-25 | 武汉华星光电技术有限公司 | 垂直结构的薄膜晶体管和电子器件 |
| CN115513300A (zh) * | 2022-09-27 | 2022-12-23 | 武汉华星光电技术有限公司 | 垂直结构的薄膜晶体管和电子器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021237784A1 (zh) | 2021-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107424957B (zh) | 柔性tft基板的制作方法 | |
| US10217774B2 (en) | Thin film transistor and manufacturing method thereof, array substrate, and display device | |
| CN111613664A (zh) | 薄膜晶体管及其制备方法、显示面板 | |
| CN105514116B (zh) | Tft背板结构及其制作方法 | |
| US9748280B2 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
| US9312146B2 (en) | Manufacturing method of a thin film transistor | |
| CN106129122B (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN103489920B (zh) | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN107611085B (zh) | Oled背板的制作方法 | |
| WO2018006441A1 (zh) | 薄膜晶体管、阵列基板及其制备方法 | |
| CN104091810A (zh) | 阵列基板及其制作方法、显示装置 | |
| US11217698B2 (en) | Method of manufacturing a thin film transistor | |
| WO2014117512A1 (zh) | 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 | |
| WO2022116313A1 (zh) | 一种阵列基板、显示面板及其制备方法 | |
| EP3621105A1 (en) | Oled display panel and method for manufacturing same | |
| US9478665B2 (en) | Thin film transistor, method of manufacturing the same, display substrate and display apparatus | |
| US20160181290A1 (en) | Thin film transistor and fabricating method thereof, and display device | |
| US9165954B2 (en) | Array substrate and method for manufacturing the same, and display device | |
| CN106910780B (zh) | 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置 | |
| US20240096977A1 (en) | Tft substrate and manufacturing method thereof, liquid crystal display panel and oled display panel | |
| WO2016179952A1 (zh) | 薄膜晶体管、阵列基板及其制备方法、显示装置 | |
| CN111370364A (zh) | 阵列面板及其制作方法 | |
| CN105552133A (zh) | 一种薄膜晶体管及其制备方法 | |
| CN110808289A (zh) | 一种顶栅肖特基氧化物薄膜晶体管及制备方法 | |
| CN114335023A (zh) | 显示面板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200901 |
|
| RJ01 | Rejection of invention patent application after publication |