TW202230615A

TW202230615A - 半導體元件

Info

Publication number: TW202230615A
Application number: TW111114336A
Authority: TW
Inventors: 黃震鑠; 方銘鍵; 黃寶玉
Original assignee: 友達光電股份有限公司
Priority date: 2021-12-09
Filing date: 2022-04-14
Publication date: 2022-08-01
Also published as: TWI806591B; TWI841954B; TWI814369B; TW202329434A; TW202324764A; TW202324758A; TW202324674A; TW202329465A; TWI793027B; TWI814340B; TW202324705A; TWI813276B; TW202324716A; TW202324761A; TWI799254B; TWI816413B; TW202324743A; TW202324763A; TWI812181B; TWI805369B

Abstract

一種半導體元件包含基材、底部閘極、底部閘極絕緣層、第一氧化半導體層、第二氧化半導體層、頂部閘極絕緣層以及頂部閘極。底部閘極設置於基材上。底部閘極絕緣層設置於基材上且覆蓋底部閘極。第一氧化半導體層設置於底部閘極絕緣層上。第二氧化半導體層設置於底部閘極絕緣層上且覆蓋第一氧化半導體層。頂部閘極絕緣層設置於底部閘極絕緣層上且覆蓋第二氧化半導體層。頂部閘極設置於頂部閘極絕緣層上。

Description

半導體元件

本揭露係有關於一種半導體元件。

在射頻積體電路的應用中，雙閘極結構（dual gate structure）因具有高離子增益（high Ion gain）而受到廣泛使用。然而，其中的氧化銦鎵鋅（indium gallium zinc oxide, IGZO）結構與底部閘極絕緣層（bottom gate insulator）之間可能存在電漿損壞或過剩氧擴散（excessive oxygen diffusion），導致介面品質不良，從而在正偏壓下具有較差的可靠性。

因此，在所屬領域中存在解決上述缺陷和不足的需求。

有鑑於此，本揭露之一目的在於提出一種解決上述問題之半導體元件。

為了達到上述目的，依據本揭露之一實施方式，一種半導體元件包含基材、底部閘極、底部閘極絕緣層、第一氧化半導體層、第二氧化半導體層、頂部閘極絕緣層以及頂部閘極。底部閘極設置於基材上。底部閘極絕緣層設置於基材上且覆蓋底部閘極。第一氧化半導體層設置於底部閘極絕緣層上。第二氧化半導體層設置於底部閘極絕緣層上且覆蓋第一氧化半導體層。頂部閘極絕緣層設置於底部閘極絕緣層上且覆蓋第二氧化半導體層。頂部閘極設置於頂部閘極絕緣層上。

於本揭露的一或多個實施方式中，第一氧化半導體層由銦、鎵、鋅和氧組成。

於本揭露的一或多個實施方式中，第一氧化半導體層為C軸優選結晶氧化銦鎵鋅結構。

於本揭露的一或多個實施方式中，第二氧化半導體層由銦、鎵、鋅和氧組成。

於本揭露的一或多個實施方式中，第二氧化半導體層為奈米結晶氧化銦鎵鋅結構。

於本揭露的一或多個實施方式中，第一氧化半導體層之導電度小於第二氧化半導體層之導電度。

於本揭露的一或多個實施方式中，第一氧化半導體層之長度小於頂部閘極之長度。

於本揭露的一或多個實施方式中，第一氧化半導體層之長度小於底部閘極之長度。

於本揭露的一或多個實施方式中，第一氧化半導體層之長度大於頂部閘極之長度。

於本揭露的一或多個實施方式中，半導體元件進一步包含層間介電質、有機層、通孔以及源極/汲極結構。層間介電質設置於頂部閘極絕緣層上且覆蓋頂部閘極。有機層可選擇性地設置於層間介電質上。通孔穿過有機層、層間介電質與頂部閘極絕緣層至第二氧化半導體層之頂表面。源極/汲極結構設置於通孔中，與第二氧化半導體層接觸。

綜上所述，於本揭露的半導體元件中，藉由在通道區（channel region）中在奈米結晶氧化銦鎵鋅結構下使用具有高薄膜密度之C軸優選結晶氧化銦鎵鋅結構，使得在氧化半導體層和底部閘極絕緣層之間具有良好的介面品質，以增進高偏壓操作時的元件可靠性。此外，n型摻雜區域只保留奈米結晶氧化銦鎵鋅結構，以防止C軸優選結晶氧化銦鎵鋅結構的高電阻產生的高寄生電阻。

以上所述僅係用以闡述本揭露所欲解決的問題、解決問題的技術手段及其產生的功效等等，本揭露之具體細節將在下文的實施方式中結合相關圖式詳細介紹，儘管在不脫離本揭露的新穎概念的精神和範圍的情況下可以進行其中的變更和修改。

現在將在下文中參考圖式更全面地描述本揭露，在圖式中繪示了本揭露的示例性實施方式。然而，本揭露可以以許多不同的形式來實施，並且不應被解釋為限於在此闡述的實施方式。而是，提供這些實施方式以使得本揭露將是徹底和完整的，並且將本揭露的範圍充分傳達給所屬技術領域中具有通常知識者。

應當理解，當元件被稱為在另一元件「上」時，該元件可以直接在另一元件上，或者中間元件可以存在於它們之間。相反，當元件被稱為「直接在」另一個元件「上」時，則不存在中間元件。如本文所使用的，術語「及/或」包含一個或多個相關所列項目的任何和所有組合。

應當理解，儘管術語「第一」、「第二」、「第三」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的「第一元件」、「部件」、「區域」、「層」或「部分」可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。

本文使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式「一」、「一個」和「該」旨在包含複數形式。此外，應當理解，當在本說明書中使用時，術語「包含」或「具有」指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。

除非另有定義，本文使用的所有術語（包含技術和科學術語）具有與所屬技術領域中具有通常知識者理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本揭露的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

將結合圖式對本揭露的實施方式進行描述。根據本揭露的目的，如本文具體體現和廣泛描述的，本揭露係有關於一種半導體元件。

如上所述，在射頻積體電路的應用中，雙閘極結構因具有高離子增益而受到廣泛使用。然而，其中的氧化銦鎵鋅（indium gallium zinc oxide, IGZO）結構與底部閘極絕緣層之間可能存在電漿損壞或過剩氧擴散，導致介面品質不良，從而在正偏壓下具有較差的可靠性。

有鑑於這種缺陷，本揭露之一目的在於提出一種解決上述問題之半導體元件。

第1圖繪示了根據本揭露的一些實施方式之半導體元件100在製造的中間階段的剖面圖。如第1圖中所示，半導體元件100包含基材102、底部閘極104以及底部閘極絕緣層106。具體而言，底部閘極104設置於基材102上並圖案化。底部閘極絕緣層106沉積於基材102上，並覆蓋底部閘極104。在一些實施方式中，底部閘極絕緣層106可能包括矽氧化物（SiO _x）。

第2圖繪示了根據本揭露的一些實施方式之半導體元件100在製造的中間階段的剖面圖。如第2圖中所示，半導體元件100進一步包含第一氧化半導體層108。在一些實施方式中，第一氧化半導體層108由銦、鎵、鋅和氧組成，並且第一氧化半導體層108為C軸優選結晶（C-axis aligned crystalline, CAAC）IGZO結構。具體而言，第一氧化半導體層108在升高的溫度（如200°C-300°C）與在例如30%至70%的範圍內的O ₂/Ar比率下沉積，以形成CAAC IGZO結構。在一些實施方式中，第一氧化半導體層108可藉由濕式蝕刻製程、乾式蝕刻製程、任何其他合適的蝕刻製程等或其組合來圖案化。

第3圖繪示了根據本揭露的一些實施方式之半導體元件100在製造的中間階段的剖面圖。如第3圖中所示，半導體元件100進一步包含第二氧化半導體層110。在一些實施方式中，第二氧化半導體層110由銦、鎵、鋅和氧組成，並且第二氧化半導體層110為奈米結晶（nano-crystalline, nc）IGZO結構。具體而言，第二氧化半導體層110在比第一氧化半導體層108的沉積溫度更低的溫度下沉積。

由於nc IGZO結構與SiO _x材料的介面品質較差，導致nc IGZO結構與底部閘極絕緣層106的可靠性可能較低。因此，如第3圖中所示，第二氧化半導體層110之圖案在通道區（參見第4圖）中完全覆蓋第一氧化半導體層108，以防止第二氧化半導體層110與底部閘極絕緣層106接觸，並且可以抵抗底部閘極104的高偏壓應力（high bias stress）造成的劣化（degradation）。

第4圖繪示了根據本揭露的一些實施方式之半導體元件100在製造的中間階段的剖面圖。如第4圖中所示，半導體元件100進一步包含頂部閘極絕緣層112以及頂部閘極114。具體而言，頂部閘極絕緣層112設置於底部閘極絕緣層106上，並覆蓋第二氧化半導體層110。頂部閘極114設置於頂部閘極絕緣層112上並圖案化。在一些實施方式中，頂部閘極114可藉由濕式蝕刻製程、乾式蝕刻製程、任何其他合適的蝕刻製程等或其組合來圖案化。如第4圖中的箭頭所示，對於未被頂部閘極114覆蓋的氧化半導體層部位進行n型摻雜，形成n型摻雜區域（即第4圖中所示之n+區域）。在一些實施方式中，摻雜物藉由電漿處理或植入摻雜於n+區域中。

根據本揭露的一些實施方式，由於第一氧化半導體層108之CAAC IGZO結構中光阻缺陷（resist defect）的生成，使得第一氧化半導體層108之CAAC IGZO結構用於驅動元件操作的導電度比第二氧化半導體層110之nc IGZO結構的導電度更低。此外，CAAC IGZO結構具有更高的薄膜密度，可以改善氧化半導體層與底部閘極絕緣層之間介面的品質，從而增進高偏壓操作時的元件可靠性。

如上所述，在第5圖中進一步繪示了根據本揭露的一些實施方式的示例半導體元件100’在製造的中間階段的剖面圖，其中半導體元件100’的第一氧化半導體層108的長度L2’比底部閘極104的長度L1’更小，同時第一氧化半導體層108的長度L2’也比頂部閘極114的長度L3’更小，以避免第一氧化半導體層108之CAAC IGZO結構被保留在n+區域（參見第4圖）中而引致高寄生電阻。

由於n+區域（參見第4圖）通常具有較低的電阻，因此根據本揭露的另一些實施方式，在半導體元件處於高電流操作的情況下，靠近通道區的氧化半導體層之n+區域（參見第4圖）的低電阻可能會導致高側向電場且使元件劣化。

如上所述，在第6圖中進一步繪示了根據本揭露的另一些實施方式的示例半導體元件100”在製造的中間階段的剖面圖，其中半導體元件100”的第一氧化半導體層108的長度L2”維持比底部閘極104的長度L1”更小，但半導體元件100”的頂部閘極114的長度L3”被設計得比第一氧化半導體層108的長度L2”小0.5微米至1微米，以降低高電流操作期間的側向電場，進一步防止元件的劣化。

第7圖繪示了根據本揭露的一些實施方式之半導體元件100在製造的中間階段的剖面圖。如第7圖中所示，半導體元件100進一步包含層間介電質（interlayer dielectric, ILD）116以及通孔118。具體而言，ILD116沉積於頂部閘極114與頂部閘極絕緣層112上，以防止頂部閘極114與源極/汲極結構122之間的電短路。通孔118可以藉由圖案化產生。通孔118用於使源極/汲極結構122與第二氧化半導體層110接觸。

第8圖繪示了根據本揭露的一些實施方式之半導體元件100在製造的中間階段的剖面圖。如第8圖中所示，可選擇性地設置有機層120在頂部閘極絕緣層112上並圖案化有機層120，以減少頂部閘極114與源極/汲極結構122（參照第9圖）之間的寄生電容。

第9圖繪示了根據本揭露的一些實施方式之半導體元件100在製造的最終階段的剖面圖。如第9圖中所示，半導體元件100進一步包含源極/汲極結構122。具體而言，源極/汲極結構122沉積且圖案化在通孔118中，以在n+區域中接觸第二氧化半導體層110。

上述概述了幾個實施方式或實施例的特徵，以便所屬技術領域中具有通常知識者更能理解本揭露的各方面。對本揭露的示例性實施方式的上述描述僅出於說明和描述的目的，而無意於窮舉本揭露或將本揭露限制為所揭露的精確形式。所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍的情況下，可以容易地將本揭露作為設計或修改其他製程和結構的基礎，以實現與本文介紹的實施方式或實施例相同的目的或實現相同的優點，因此本揭露的保護範圍當視後附的申請專利範圍所界定者為準。

100,100’,100”:半導體元件 102:基材 104:底部閘極 106:底部閘極絕緣層 108:第一氧化半導體層 110:第二氧化半導體層 112:頂部閘極絕緣層 114:頂部閘極 116:層間介電質 118:通孔 120:有機層 122:源極/汲極結構 L1’,L1”,L2’,L2”,L3’,L3”:長度

當結合圖式閱讀時，得以自以下詳細描述最佳地理解本揭露。需強調的是，根據本領域之標準實務，各種特徵並未按比例繪製且僅用於說明目的。事實上，為了論述清楚起見，可任意地增大或減少各種特徵之尺寸。第1圖至第8圖繪示了根據本揭露的一些實施方式之半導體元件在製造的中間階段的剖面圖。第9圖繪示了根據本揭露的一些實施方式之半導體元件在製造的最終階段的剖面圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:半導體元件

102:基材

104:底部閘極

106:底部閘極絕緣層

108:第一氧化半導體層

110:第二氧化半導體層

112:頂部閘極絕緣層

114:頂部閘極

116:層間介電質

120:有機層

122:源極/汲極結構

Claims

一種半導體元件，包含：一基材；一底部閘極，設置於該基材上；一底部閘極絕緣層，設置於該基材上且覆蓋該底部閘極；一第一氧化半導體層，設置於該底部閘極絕緣層上；一第二氧化半導體層，設置於該底部閘極絕緣層上且覆蓋該第一氧化半導體層；一頂部閘極絕緣層，設置於該底部閘極絕緣層上且覆蓋該第二氧化半導體層；以及一頂部閘極，設置於該頂部閘極絕緣層上。
如請求項1所述之半導體元件，其中該第一氧化半導體層由銦、鎵、鋅和氧組成。
如請求項1所述之半導體元件，其中該第一氧化半導體層為一C軸優選結晶氧化銦鎵鋅結構。
如請求項1所述之半導體元件，其中該第二氧化半導體層由銦、鎵、鋅和氧組成。
如請求項1所述之半導體元件，其中該第二氧化半導體層為一奈米結晶氧化銦鎵鋅結構。
如請求項1所述之半導體元件，其中該第一氧化半導體層之一導電度小於該第二氧化半導體層之一導電度。
如請求項1所述之半導體元件，其中該第一氧化半導體層之一長度小於該頂部閘極之一長度。
如請求項1所述之半導體元件，其中該第一氧化半導體層之一長度小於該底部閘極之一長度。
如請求項1所述之半導體元件，其中該第一氧化半導體層之一長度大於該頂部閘極之一長度。
如請求項1所述之半導體元件，進一步包含：一層間介電質，設置於該頂部閘極絕緣層上且覆蓋該頂部閘極；一有機層，可選擇性地設置於該層間介電質上；複數個通孔，穿過該有機層、該層間介電質與該頂部閘極絕緣層至該第二氧化半導體層之一頂表面；以及一源極/汲極結構，設置於該些通孔中，與該第二氧化半導體層接觸。