[go: up one dir, main page]

CN105938800A - 薄膜晶体管的制造方法及阵列基板的制造方法 - Google Patents

薄膜晶体管的制造方法及阵列基板的制造方法 Download PDF

Info

Publication number
CN105938800A
CN105938800A CN201610513993.1A CN201610513993A CN105938800A CN 105938800 A CN105938800 A CN 105938800A CN 201610513993 A CN201610513993 A CN 201610513993A CN 105938800 A CN105938800 A CN 105938800A
Authority
CN
China
Prior art keywords
pattern
amorphous silicon
region
silicon layer
contact region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610513993.1A
Other languages
English (en)
Inventor
张卜芳
李松杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610513993.1A priority Critical patent/CN105938800A/zh
Priority to PCT/CN2016/090591 priority patent/WO2018000478A1/zh
Priority to US15/127,371 priority patent/US10290663B2/en
Publication of CN105938800A publication Critical patent/CN105938800A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0227—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using structural arrangements to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种薄膜晶体管的制造方法及阵列基板的制造方法，利用光阻限定非晶硅层所要掺杂的区域，使得结晶发生在源极接触区和漏极接触区，结晶方向为从源极接触区和漏极接触区朝向沟道区，从而尽量实现定向结晶，提高结晶效率和结晶均一性，减少晶界对TFT的电子迁移率和漏电流的影响，改善TFT的电学特性。

Description

薄膜晶体管的制造方法及阵列基板的制造方法
技术领域
本发明实施例涉及液晶显示技术领域，具体而言涉及一种薄膜晶体管的制造方法及阵列基板的制造方法。
背景技术
在当前的TFT(Thin Film Transistor,薄膜晶体管)制造工艺中，离子植入机对沉积的非晶硅(amorphous silicon,简称a-Si)整面的进行掺杂处理，而后对掺杂有掺杂离子的非晶硅进行热退火(Rapid ThermalAnneal,RTA)结晶处理，从而得到TFT的有源层。这种结晶方法实质上是在植入掺杂离子后对非晶硅整面性的进行结晶，非晶硅颗粒的结晶方向是随机的，结晶效率和结晶均一性较低，容易出现较多的晶界，从而降低TFT的电子迁移率，影响TFT的电学特性。
发明内容
鉴于此，本发明提供一种薄膜晶体管的制造方法及阵列基板的制造方法，能够尽量定向结晶，提高结晶效率和结晶均一性，减少晶界对TFT的电子迁移率和漏电流的影响，改善TFT的电学特性。
本发明一实施例的薄膜晶体管的制造方法，包括：提供一基板；在基板上依次形成非晶硅层和光阻层，并利用光罩对光阻层进行图案化处理，以形成间隔设置的光阻图案；对未被光阻图案覆盖的非晶硅层进行掺杂处理；剥除光阻图案，并对非晶硅层进行热退火结晶处理，使得非晶硅层的经过掺杂处理的区域形成源极接触区和漏极接触区，被光阻图案覆盖的区域形成沟道区。
其中，所述制造方法还包括：在经过热退火结晶处理的非晶硅层上形成栅极绝缘层；在栅极绝缘层上形成栅极图案，且栅极图案位于源极接触区和漏极接触区之间且对应位于沟道区的上方。
其中，所述制造方法进一步包括：在栅极图案上形成层间介电层；在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层和栅极绝缘层的接触孔；在层间介电层的对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过接触孔分别与源极接触区和漏极接触区电性连接。
其中，所述在基板上依次形成非晶硅层和光阻层的步骤包括：在基板上依次形成栅极图案和栅极绝缘层；在栅极绝缘层上依次形成非晶硅层和光阻层。
其中，所述制造方法进一步包括：在经过热退火结晶处理的非晶硅层上形成层间介电层；在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层的接触孔；在层间介电层的对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过接触孔分别与源极接触区和漏极接触区电性连接。
其中，所述掺杂处理的掺杂离子包括硼离子。
本发明一实施例的阵列基板的制造方法，包括：提供一基板；在基板上依次形成非晶硅层和光阻层，并利用光罩对光阻层进行图案化处理，以形成间隔设置的光阻图案；对未被光阻图案覆盖的非晶硅层进行掺杂处理；剥除所述光阻图案，并对非晶硅层进行热退火结晶处理，使得非晶硅层的经过掺杂处理的区域形成源极接触区和漏极接触区，被光阻图案覆盖的区域形成沟道区；在经过热退火结晶处理的非晶硅层上形成层间介电层；在对应于源极接触区和漏极接触区的上方形成贯穿所述层间介电层的第一接触孔；在层间介电层的对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过第一接触孔分别与源极接触区和漏极接触区电性连接；在对应于漏极接触区的上方形成暴露漏极接触区的第二接触孔；在层间介电层上形成像素电极，使得像素电极可通过第二接触孔与漏极接触区电性连接。
其中，所述在经过热退火结晶处理的非晶硅层上形成层间介电层的步骤包括：在经过热退火结晶处理的非晶硅层上形成栅极绝缘层；在栅极绝缘层上形成栅极图案，且栅极图案位于源极接触区和漏极接触区之间且对应位于沟道区的上方；在栅极图案上形成层间介电层；所述在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层的第一接触孔的步骤包括：在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层和栅极绝缘层的第一接触孔。
其中，所述在基板上依次形成非晶硅层和光阻层的步骤包括：在基板上依次形成栅极图案和栅极绝缘层；在栅极绝缘层上依次形成非晶硅层和光阻层。
其中，所述掺杂处理的掺杂离子包括硼离子。
本发明实施例的薄膜晶体管的制造方法及阵列基板的制造方法，利用光阻图案限定非晶硅层所要掺杂的区域，即限定了仅对源极接触区和漏极接触区对应的非晶硅层进行掺杂处理，使得结晶发生在源极接触区和漏极接触区，结晶方向为从源极接触区和漏极接触区朝向沟道区，从而尽量实现定向结晶，提高结晶效率和结晶均一性，减少晶界对TFT的电子迁移率和漏电流的影响，改善TFT的电学特性。
附图说明
图1是本发明一实施例的薄膜晶体管的制造方法的流程示意图；
图2是基于图1所示的薄膜晶体管的制造方法的场景示意图；
图3是本发明另一实施例的薄膜晶体管的制造方法的流程示意图；
图4是本发明一实施例的阵列基板的制造方法的流程示意图；
图5是基于图4所示的制造方法所制得的阵列基板的结构剖视图；
图6是本发明另一实施例的阵列基板的制造方法的流程示意图。
具体实施方式
本发明实施例的目的是利用光阻图案限定非晶硅层所要掺杂的区域，即仅对源极接触区和漏极接触区进行掺杂处理，使得结晶发生在源极接触区和漏极接触区，结晶方向为从源极接触区和漏极接触区朝向沟道区，从而尽量实现定向结晶，提高结晶效率和结晶均一性，减少晶界对TFT的电子迁移率和漏电流的影响，改善TFT的电学特性。
下面结合本发明实施例中的附图，对本发明所提供的示例性的实施例的技术方案进行清楚、完整地描述。在不冲突的情况下，下述的实施例及实施例中的技术特征可以相互组合。
请参阅图1，为本发明一实施例的薄膜晶体管的制造方法。所述薄膜晶体管的制造方法可以包括步骤S11～S19。
S11：提供一基板。
本发明实施例的基板可以为玻璃基材、透明塑料基材、可挠式基材等透明基材。当然，所述基板也可以设置有钝化保护层，如图2所示，基板21包括衬底基材211和形成于衬底基材211上的缓冲层212。衬底基材211可以为玻璃基材、透明塑料基材、可挠式基材等透明基材。缓冲层212作为钝化保护层，其材料包括但不限于硅氮化合物，例如Si3N4(四氮化三硅，简称氮化硅)。
S12：在基板上依次形成非晶硅层和光阻层，并利用光罩对光阻层进行图案化处理，以形成间隔设置的光阻图案。
本发明实施例可以采用例如真空蒸镀、溅射、涂覆、化学气相沉积(Chemical vapor deposition,CVD)等方法在基板21上形成非晶硅层22。进一步，本实施例优选采用涂覆工艺在非晶硅层22上形成光阻层23。所述光阻层23的材料优选为正性光阻。
图案化处理的实施方式可以为：在利用光罩20对光阻层23进行光照射时，被光照射的部分可以经过显影处理被显影液去除，而未被光照射的部分经过显影处理后仍然保留，从而在非晶硅层22上形成间隔设置的光阻图案231(图中仅示出一个)。其中，非晶硅层22的未被光阻图案231覆盖的区域Z1用于形成TFT的源极接触区和漏极接触区，非晶硅层22的被光阻图案231覆盖的区域Z2用于形成TFT的沟道区。
S13：对未被光阻图案覆盖的非晶硅层进行掺杂处理。
结合图2所示，即为对区域Z1的非晶硅层22进行掺杂处理。所述掺杂处理的掺杂离子包括但不限于硼(Boron)离子。
S14：剥除光阻图案，并对非晶硅层进行热退火结晶处理，使得非晶硅层的经过掺杂处理的区域形成源极接触区和漏极接触区，被光阻图案覆盖的区域形成沟道区。
热退火处理使得非晶硅层22结晶形成TFT的多晶硅(poly-Si)半导体层24。其中，进行掺杂处理的区域Z1形成源极接触区ZS和漏极接触区ZD，被光阻图案覆盖的区域Z2形成TFT的沟道区ZG。
由于进行掺杂处理的区域Z1的掺杂离子较多，因此结晶方向为从源极接触区ZS和漏极接触区ZD朝向沟道区ZG。这种定向结晶能够提高结晶效率和结晶均一性，减少晶界对TFT的电子迁移率和漏电流的影响，改善TFT的电学特性。另外，结晶完成后，沟道区ZG中的掺杂离子较少，电子迁移率较低，从而能够减少TFT的漏电流。而源极接触区ZS和漏极接触区ZD中的掺杂离子较多，电子迁移率较高，从而能够降低与后续形成的源极和漏极的接触阻抗。
S15：在经过热退火结晶处理的非晶硅层上形成栅极绝缘层。
优选采用涂覆或蒸镀、溅射方式形成栅极绝缘层(Gate InsulationLayer，GI)25。进一步优选地，所述栅极绝缘层25可以包括依次形成于多晶硅半导体层24上的硅氧化合物层和硅氮化合物，例如SiO2(二氧化硅，简称氧化硅)和Si3N4，从而能够进一步提高栅极绝缘层25的耐磨损能力和绝缘性能。
S16：在栅极绝缘层上形成栅极图案，且栅极图案位于源极接触区和漏极接触区之间且对应位于沟道区的上方。
本发明实施例可以采用曝光、显影、刻蚀的图案化处理形成具有预定图案的栅极图案G。
S17：在栅极图案上形成层间介电层。
层间介电层(Interlayer Dielectric Layer,简称IDL，又称介电层)26覆盖栅极图案G以及栅极绝缘层25。
S18：在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层和栅极绝缘层的接触孔。
请继续参阅图2，本实施例可以通过刻蚀方式形成所述两个接触孔ZO。所述两个接触孔ZO暴露源极接触区ZS和漏极接触区ZD的上表面，使得后续形成的源极图案和漏极图案可通过接触孔ZO分别与源极接触区ZS和漏极接触区ZD电性连接。
S19：在对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过接触孔分别与源极接触区和漏极接触区电性连接。
源极图案S和漏极图案D的材质与栅极图案G的材质可以相同也可以不相同，例如为钼(Molybdenum，化学式为Mo)。
由上述可知，本实施例的制造方法仅对未被光阻图案231覆盖的非晶硅层22进行掺杂处理，在非晶硅层22结晶形成多晶硅半导体层时相当于对非晶硅层22进行局部结晶，并且结晶方向为从掺杂区域朝向两侧的未掺杂区域，从而能够提高结晶效率和结晶均一性，减少晶界对TFT的电子迁移率和漏电流的影响，改善TFT的电学特性。
请继续参阅图2，鉴于栅极图案G形成于沟道区ZG的上方，因此该实施例的TFT可视为顶栅型结构。基于前述发明目的，本发明实施例还适用于底栅型结构的TFT。如图3所示，所述薄膜晶体管的制造方法可以包括以下步骤S31～S39。
S31：提供一基板。
S32：在基板上依次形成栅极图案和栅极绝缘层。
S33：在栅极绝缘层上依次形成非晶硅层和光阻层，并利用光罩对光阻层进行图案化处理，以形成间隔设置的光阻图案。
S34：对未被光阻图案覆盖的非晶硅层进行掺杂处理。
S35：剥除光阻图案，并对非晶硅层进行热退火结晶处理，使得非晶硅层的经过掺杂处理的区域形成源极接触区和漏极接触区，被光阻图案覆盖的区域形成沟道区。
S36：在经过热退火结晶处理的非晶硅层上形成层间介电层。
S37：在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层的接触孔。
S38：在层间介电层的对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过接触孔分别与源极接触区和漏极接触区电性连接。
在图2所述实施例的描述基础上但与其不同的是，本实施例将栅极图案和栅极绝缘层设置于非晶硅层的下方，并且接触孔仅贯穿层间介电层，而未贯穿栅极绝缘层。由于本实施例的非硅晶层也可以进行定向结晶，因此本实施例所制得的TFT也具有前述有益效果。
请参阅图4，为本发明一实施例的阵列基板的制造方法。所述阵列基板的制造方法可以包括步骤S41～S51。
S41：提供一基板。
S42：在基板上依次形成非晶硅层和光阻层，并利用光罩对光阻层进行图案化处理，以形成间隔设置的光阻图案。
S43：对未被光阻图案覆盖的非晶硅层进行掺杂处理。
S44：剥除所述光阻图案，并对非晶硅层进行热退火结晶处理，使得非晶硅层的经过掺杂处理的区域形成源极接触区和漏极接触区，被光阻图案覆盖的区域形成沟道区。
S45：在经过热退火结晶处理的非晶硅层上形成栅极绝缘层。
S46：在栅极绝缘层上形成栅极图案，且栅极图案位于源极接触区和漏极接触区之间且对应位于沟道区的上方。
S47：在栅极图案上形成层间介电层。
S48：在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层和栅极绝缘层的第一接触孔。
S49：在层间介电层的对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过第一接触孔分别与源极接触区和漏极接触区电性连接。
S50：在对应于漏极接触区的上方形成暴露漏极接触区的第二接触孔。
S51：在层间介电层上形成像素电极，使得像素电极可通过第二接触孔与漏极接触区电性连接。
本实施例的第一接触孔可视为前述图2所述实施例的接触孔ZO。其中，步骤S41～S49与图1所述实施例的步骤S11～S48相同。对于相同结构元件，两实施例采用相同的标号。结合图5所示，步骤S50和S51所制得的第二接触孔ZO2用于电性连接像素电极27和漏极接触区ZS。
鉴于栅极图案G形成于沟道区ZG的上方，因此本实施例的阵列基板可视为具有顶栅型结构的TFT。当然，本发明实施例还可以适用于具有底栅型结构TFT的阵列基板。请参阅图6，所述阵列基板的制造方法可以包括以下步骤S61～S70。
S61：提供一基板。
S62：在基板上依次形成栅极图案和栅极绝缘层。
S63：在栅极绝缘层上依次形成非晶硅层和光阻层，并利用光罩对光阻层进行图案化处理，以形成间隔设置的光阻图案。
S64：对未被光阻图案覆盖的非晶硅层进行掺杂处理。
S65：剥除光阻图案，并对非晶硅层进行热退火结晶处理，使得非晶硅层的经过掺杂处理的区域形成源极接触区和漏极接触区，被光阻图案覆盖的区域形成沟道区。
S66：在经过热退火结晶处理的非晶硅层上形成层间介电层。
S67：在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层的第一接触孔。
S68：在层间介电层的对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过第一接触孔分别与源极接触区和漏极接触区电性连接。
S69：在对应于漏极接触区的上方形成暴露漏极接触区的第二接触孔。
S70：在层间介电层上形成像素电极，使得像素电极可通过第二接触孔与漏极接触区电性连接。
本实施例的第一接触孔可视为前述图3所述实施例的接触孔。其中，步骤S61～S68与图3所述实施例的步骤S31～S38相同。而本实施例的步骤S69和S70所制得的第二接触孔用于电性连接像素电极和漏极接触区。
综上所述，图4～图6所述实施例制得的阵列基板，也可以实现定向结晶，各个结构元件的材质以及所要形成的形状可参阅前述，因此具有与前述薄膜晶体管的制造方法相同的有益效果。
应理解，以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种薄膜晶体管的制造方法，其特征在于，所述制造方法包括：
提供一基板；
在所述基板上依次形成非晶硅层和光阻层，并利用光罩对所述光阻层进行图案化处理，以形成间隔设置的光阻图案；
对未被所述光阻图案覆盖的非晶硅层进行掺杂处理；
剥除所述光阻图案，并对所述非晶硅层进行热退火结晶处理，使得所述非晶硅层的经过所述掺杂处理的区域形成源极接触区和漏极接触区，被所述光阻图案覆盖的区域形成沟道区。
2.根据权利要求1所述的制造方法，其特征在于，所述制造方法还包括：
在经过所述热退火结晶处理的非晶硅层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极图案，且所述栅极图案位于所述源极接触区和所述漏极接触区之间且对应位于所述沟道区的上方。
3.根据权利要求2所述的制造方法，其特征在于，所述制造方法进一步包括：
在所述栅极图案上形成层间介电层；
在对应于所述源极接触区和所述漏极接触区的上方形成贯穿所述层间介电层和所述栅极绝缘层的接触孔；
在所述层间介电层的对应于所述源极接触区和所述漏极接触区的上方分别形成源极图案和漏极图案，使得所述源极图案和所述漏极图案可通过所述接触孔分别与所述源极接触区和所述漏极接触区电性连接。
4.根据权利要求1所述的制造方法，其特征在于，所述在所述基板上依次形成非晶硅层和光阻层的步骤包括：
在所述基板上依次形成栅极图案和栅极绝缘层；
在所述栅极绝缘层上依次形成非晶硅层和光阻层。
5.根据权利要求4所述的制造方法，其特征在于，所述制造方法进一步包括：
在经过所述热退火结晶处理的非晶硅层上形成层间介电层；
在对应于所述源极接触区和所述漏极接触区的上方形成贯穿所述层间介电层的接触孔；
在所述层间介电层的对应于所述源极接触区和所述漏极接触区的上方分别形成源极图案和漏极图案，使得所述源极图案和所述漏极图案可通过所述接触孔分别与所述源极接触区和所述漏极接触区电性连接。
6.根据权利要求1所述的制造方法，其特征在于，所述掺杂处理的掺杂离子包括硼离子。
7.一种阵列基板的制造方法，其特征在于，所述制造方法包括：
提供一基板；
在所述基板上依次形成非晶硅层和光阻层，并利用光罩对所述光阻层进行图案化处理，以形成间隔设置的光阻图案；
对未被所述光阻图案覆盖的非晶硅层进行掺杂处理；
剥除所述光阻图案，并对所述非晶硅层进行热退火结晶处理，使得所述非晶硅层的经过所述掺杂处理的区域形成源极接触区和漏极接触区，被所述光阻图案覆盖的区域形成沟道区；
在经过所述热退火结晶处理的非晶硅层上形成层间介电层；
在对应于所述源极接触区和所述漏极接触区的上方形成贯穿所述层间介电层的第一接触孔；
在所述层间介电层的对应于所述源极接触区和所述漏极接触区的上方分别形成源极图案和漏极图案，使得所述源极图案和所述漏极图案可通过所述第一接触孔分别与所述源极接触区和所述漏极接触区电性连接；
在对应于所述漏极接触区的上方形成暴露所述漏极接触区的第二接触孔；
在所述层间介电层上形成像素电极，使得所述像素电极可通过所述第二接触孔与所述漏极接触区电性连接。
8.根据权利要求7所述的制造方法，其特征在于，
所述在经过所述热退火结晶处理的非晶硅层上形成层间介电层的步骤包括：
在经过所述热退火结晶处理的非晶硅层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极图案，且所述栅极图案位于所述源极接触区和所述漏极接触区之间且对应位于所述沟道区的上方；
在所述栅极图案上形成层间介电层；
所述在对应于所述源极接触区和所述漏极接触区的上方形成贯穿所述层间介电层的第一接触孔的步骤包括：
在对应于所述源极接触区和所述漏极接触区的上方形成贯穿所述层间介电层和所述栅极绝缘层的第一接触孔。
9.根据权利要求7所述的制造方法，其特征在于，所述在所述基板上依次形成非晶硅层和光阻层的步骤包括：
在所述基板上依次形成栅极图案和栅极绝缘层；
在所述栅极绝缘层上依次形成非晶硅层和光阻层。
10.根据权利要求7所述的制造方法，其特征在于，所述掺杂处理的掺杂离子包括硼离子。
CN201610513993.1A 2016-07-01 2016-07-01 薄膜晶体管的制造方法及阵列基板的制造方法 Pending CN105938800A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610513993.1A CN105938800A (zh) 2016-07-01 2016-07-01 薄膜晶体管的制造方法及阵列基板的制造方法
PCT/CN2016/090591 WO2018000478A1 (zh) 2016-07-01 2016-07-20 薄膜晶体管的制造方法及阵列基板的制造方法
US15/127,371 US10290663B2 (en) 2016-07-01 2016-07-20 Manufacturing method of thin film transistor and manufacturing method of array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610513993.1A CN105938800A (zh) 2016-07-01 2016-07-01 薄膜晶体管的制造方法及阵列基板的制造方法

Publications (1)

Publication Number Publication Date
CN105938800A true CN105938800A (zh) 2016-09-14

Family

ID=56873262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610513993.1A Pending CN105938800A (zh) 2016-07-01 2016-07-01 薄膜晶体管的制造方法及阵列基板的制造方法

Country Status (3)

Country Link
US (1) US10290663B2 (zh)
CN (1) CN105938800A (zh)
WO (1) WO2018000478A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783544A (zh) * 2016-12-23 2017-05-31 武汉华星光电技术有限公司 多晶硅层的制造方法和薄膜晶体管的制造方法
CN106952827A (zh) * 2017-03-16 2017-07-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、显示面板
CN108666218A (zh) * 2017-03-29 2018-10-16 京东方科技集团股份有限公司 薄膜晶体管和显示基板及其制作方法、显示装置
CN110702587A (zh) * 2019-11-11 2020-01-17 浙江省水利河口研究院 一种基于温纳联合反演的土石坝渗漏诊断方法
CN111370427A (zh) * 2020-03-18 2020-07-03 武汉华星光电半导体显示技术有限公司 阵列基板
WO2020248349A1 (zh) * 2019-06-12 2020-12-17 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
CN115000087A (zh) * 2022-05-26 2022-09-02 武汉华星光电技术有限公司 阵列基板及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722385A (zh) * 2004-07-05 2006-01-18 三星Sdi株式会社 半导体器件的制造方法及通过该方法制造的半导体器件
CN104900491A (zh) * 2015-05-05 2015-09-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN105161459A (zh) * 2015-09-07 2015-12-16 武汉华星光电技术有限公司 低温多晶硅阵列基板及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177325A (ja) 2009-01-28 2010-08-12 Seiko Epson Corp 薄膜トランジスターの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722385A (zh) * 2004-07-05 2006-01-18 三星Sdi株式会社 半导体器件的制造方法及通过该方法制造的半导体器件
CN104900491A (zh) * 2015-05-05 2015-09-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN105161459A (zh) * 2015-09-07 2015-12-16 武汉华星光电技术有限公司 低温多晶硅阵列基板及其制作方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783544A (zh) * 2016-12-23 2017-05-31 武汉华星光电技术有限公司 多晶硅层的制造方法和薄膜晶体管的制造方法
CN106952827A (zh) * 2017-03-16 2017-07-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、显示面板
KR20190124788A (ko) * 2017-03-16 2019-11-05 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 박막 트랜지스터 및 그 제조 방법, 디스플레이 패널
EP3598479A4 (en) * 2017-03-16 2020-11-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. THIN FILM TRANSISTOR AND ITS MANUFACTURING PROCESS, AND DISPLAY PANEL
KR102205307B1 (ko) 2017-03-16 2021-01-21 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 박막 트랜지스터 및 그 제조 방법, 디스플레이 패널
CN108666218A (zh) * 2017-03-29 2018-10-16 京东方科技集团股份有限公司 薄膜晶体管和显示基板及其制作方法、显示装置
WO2020248349A1 (zh) * 2019-06-12 2020-12-17 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
CN110702587A (zh) * 2019-11-11 2020-01-17 浙江省水利河口研究院 一种基于温纳联合反演的土石坝渗漏诊断方法
CN110702587B (zh) * 2019-11-11 2021-12-14 浙江省水利河口研究院 一种基于温纳联合反演的土石坝渗漏诊断方法
CN111370427A (zh) * 2020-03-18 2020-07-03 武汉华星光电半导体显示技术有限公司 阵列基板
CN115000087A (zh) * 2022-05-26 2022-09-02 武汉华星光电技术有限公司 阵列基板及其制备方法

Also Published As

Publication number Publication date
US20180190686A1 (en) 2018-07-05
US10290663B2 (en) 2019-05-14
WO2018000478A1 (zh) 2018-01-04

Similar Documents

Publication Publication Date Title
CN105938800A (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
CN104282696B (zh) 一种阵列基板及其制作方法、显示装置
CN106847703B (zh) 低温多晶硅薄膜晶体管的制造方法和显示装置
US10409115B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
WO2017173712A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2017070868A1 (zh) N型tft的制作方法
CN107275390A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN107275340A (zh) 薄膜晶体管制备方法、阵列基板、其制备方法及显示装置
CN109545689B (zh) 主动开关及其制作方法、显示装置
CN104241390B (zh) 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
CN107591413B (zh) 一种tft基板的制备方法、tft基板以及oled显示面板
CN107564966B (zh) 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板
WO2020113613A1 (zh) 薄膜晶体管结构及其制作方法、显示装置
CN105576034A (zh) 薄膜晶体管元件及其制造方法
US10340365B2 (en) Method of manufacturing a thin film transistor
CN104538455A (zh) 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板
CN106783734B (zh) 一种低温多晶硅阵列基板及其制作方法
WO2019184026A1 (zh) Cmos晶体管的制备方法、阵列基板的制备方法
CN109637932B (zh) 薄膜晶体管及其制备方法
CN107634011A (zh) 一种阵列基板及其制造方法
US10516058B2 (en) Low temperature polysilicon thin film transistor and preparation method thereof
WO2019028934A1 (zh) 低温多晶硅薄膜晶体管及其制备方法
WO2020113598A1 (zh) 薄膜晶体管结构及其制作方法、显示装置
US10672623B2 (en) Transistor and method of manufacturing the same
CN109545798B (zh) 一种阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160914