[go: up one dir, main page]

TWI691092B - 電容單元及其製造方法 - Google Patents

電容單元及其製造方法 Download PDF

Info

Publication number
TWI691092B
TWI691092B TW107139186A TW107139186A TWI691092B TW I691092 B TWI691092 B TW I691092B TW 107139186 A TW107139186 A TW 107139186A TW 107139186 A TW107139186 A TW 107139186A TW I691092 B TWI691092 B TW I691092B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
conductive layer
capacitor
dielectric layer
Prior art date
Application number
TW107139186A
Other languages
English (en)
Other versions
TW202018958A (zh
Inventor
林維昱
鄭世豪
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW107139186A priority Critical patent/TWI691092B/zh
Priority to US16/518,927 priority patent/US11211203B2/en
Priority to CN201910675399.6A priority patent/CN111146002B/zh
Application granted granted Critical
Publication of TWI691092B publication Critical patent/TWI691092B/zh
Publication of TW202018958A publication Critical patent/TW202018958A/zh
Priority to US17/523,824 priority patent/US11621128B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/043—Manufacture or treatment of capacitors having no potential barriers using patterning processes to form electrode extensions, e.g. etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種電容單元及其製造方法，主要包括基板、形成於該基板上的隔離層、與位於該隔離層上的多個電容堆疊結構，以構成包含有多個電容單元的電容集成結構，如此可透過裁切以大量形成可作為電容的電容單元，藉此以簡化電容的製造流程並降低製造成本。

Description

電容單元及其製造方法
本發明涉及一種電容單元的製造方法及其結構，特別係指可透過裁切以大量形成可作為電容的電容單元的一種電容單元的製造方法及其結構。
現有電容(例如MLCC)的完整製造流程包括諸多工藝步驟，例如，調漿、瓷膜成型、印刷、堆疊、均壓、切割、去膠、燒結、倒角、沾銀、燒附、電鍍、測試、包裝等步驟，此產品製造程序雖然複雜卻十分成熟，相關產業鏈的供應商或者是產量，長期呈現一種足量供給的穩定狀態。直至近期隨著科技進步，物聯網、5G通訊、區塊鏈、人工智慧、電動車各種新領域的應用被開發，以及各類型電子產品的功能日益提升，採用元件的種類與數量愈加龐大；主動元件使用數量的擴增與精密度的提高，使得搭配的被動元件數量亦隨之倍數成長，積層陶瓷電容(MLCC)則為其中之最。因此，市場逐漸開始呈現供不應求的狀況，而近期被動元件供應商的增產計畫並無法完全滿足市場需求，缺貨的情況將會影響整體產業的發展。另一方面，如何在有限的空間之內將所有元件布局陳列是一大課題，為因應高密度的元件布局陳列，朝縮小元件面積甚至體積為勢在必行，傳統的電容製造工藝，無論是在面積的微縮或者產品的精密度皆已經面臨挑戰。
有鑑於此，本發明使用一種有別於傳統積層陶瓷電容(MLCC)的材料、構造與製造流程，為市場供給提供另一項選擇。本發明亦可降低面積微縮的困難度進而提高產品精密度，另一方面則可避免傳統積層陶瓷電容(MLCC)製造流程中高溫鍛燒的程序，進而達到節能減碳並降低其製造成本即為本申請待解決的技術課題。
鑒於上述先前技術之缺點，本發明係提供一種電容單元及其製造方法，除了提供市場額外的產能而同時解決微縮的困難度，並且簡化電容的製造流程與降低製造成本。
為達到上述目的及其他相關之目的，本發明提供一種電容單元的製造方法，包括：提供一基板；形成一隔離層於該基板上；形成一第一電容堆疊結構與一第二電容堆疊結構於該隔離層上，以使該第一、第二電容堆疊結構跟該隔離層與該基板結合構成一電容集成結構，其中，該隔離層係使該基板與該第一、第二電容堆疊結構電性隔離；以及裁切該電容集成結構以形成獨立的一第一電容單元與第二電容單元，其中，該第一電容單元包含該第一電容堆疊結構跟該隔離層與該基板的一部份，該第二電容單元包含該第二電容堆疊結構跟該隔離層與該基板的另一部份。
較佳的，於上述製造方法中，形成該第一電容堆疊結構與該第二電容堆疊結構復包括以下步驟：形成一第一導電層於該隔離層上；形成一電容介電層於該第一導電層上；形成一第二導電層於該電容介電層上；依次微影蝕刻該第二導電層與 該電容介電層及其下方的該第一導電層，以外露該電容介電層的一第一部分以及該隔離層的一第一部分；形成一層間介電層以覆蓋於該第二導電層上、該電容介電層的第一部分上、與該隔離層的第一部分上；微影蝕刻該層間介電層，以形成複數第一導孔與複數第二導孔，其中，各該第一導孔係穿過該電容介電層的第一部分以外露位於該電容介電層的第一部分下方的該第一導電層，各該第二導孔係外露該第二導電層；分別填充一金屬材料於該複數第一導孔與該複數第二導孔中，以形成複數第一金屬導柱與複數第二金屬導柱；形成一第一焊墊於該複數第一金屬導柱的上方，且形成一第二焊墊於該複數第二金屬導柱的上方，其中，該第一焊墊係藉由該第一金屬導柱與該第一導電層電性連接而構成一第一電極；該第二焊墊係藉由該第二金屬導柱與該第二導電層電性連接而構成一第二電極。
較佳的，於上述製造方法中，形成該第一電容堆疊結構與該第二電容堆疊結構復包括以下步驟：形成一第一導電層於該隔離層上；微影蝕刻該第一導電層，以外露該隔離層的一第一部分；形成鄰接該第一導電層的兩側側壁的二間隙壁；形成一電容介電層以覆蓋於該第一導電層與部分該隔離層的第一部分上，且該電容介電層係包括直接形成於該隔離層的第一部分上方的一第三部分，該電容介電層與該第一導電層的側壁之間係藉由該二間隙壁隔開；形成一第二導電層於部分該電容介電層上，並外露位於該第一導電層上方的該電容介電層的一第四部分；形成一層間介電層，以覆蓋於該第二導電層、與該電容介電層的第四部分上；微影蝕刻該層間介電層，以形成複數第一導孔與複數第二導孔，其中，各該第一導孔係通過該電容介電層的第四部分，以外露位於該第四部分下方的該第一導電層，各該第二導孔係開設於該電容介電層的第三 部分的上方，以外露位於該第三部分上方的該第二導電層；分別填充一金屬材料於該複數第一導孔與該複數第二導孔中，以形成複數第一金屬導柱與複數第二金屬導柱；形成一焊墊金屬層以分別覆蓋於該層間介電層、該第一金屬導柱、與該第二金屬導柱上；以及微影蝕刻該焊墊金屬層，以於該複數第一金屬導柱的上方形成一第一焊墊，且於該複數第二金屬導柱的上方形成一第二焊墊，其中，該第一焊墊係藉由該第一金屬導柱與該第一導電層電性連接而構成一第一電極；該第二焊墊係藉由該第二金屬導柱與該第二導電層電性連接而構成一第二電極。
較佳的，於上述製造方法中，形成該第一電容堆疊結構與該第二電容堆疊結構復包括以下步驟：形成一第一電容介電結構於該隔離層上，其中，該第一電容介電結構包括形成於該隔離層上的一第一導電層、與形成在該第一導電層上的一第一電容介電層，該第一導電層包括相互隔離的第一左電極與第一右電極，該第一電容介電層包括形成於該第一左電極上方的複數第一左開孔與形成於該第一右電極上方的複數第一右開孔；形成至少一第二電容介電結構於該第一電容介電結構上，其中，各該第二電容介電結構包括形成於該第一電容介電層上的一第二導電層、與形成在該第二導電層上的一第二電容介電層，該第二導電層包括相互隔離的第二左電極與第二右電極，且該第二左電極藉由該第一左開孔電性連接該第一左電極，該第二右電極藉由該第一右開孔電性連接該第一右電極，該第二電容介電層包括形成於該第二左電極上方的複數第二左開孔與形成於該第二右電極上方的複數第二右開孔，該第二左開孔與該第一左開孔相互錯開，該第二右開孔與該第一右開孔相互錯開；形成一第三導電層於該第二電容介電結構上，其中，該第三導電層包括相互隔離的第三左電極與 第三右電極，且該第三左電極藉由該第二左開孔電性連接該第二左電極，該第三右電極藉由該第二右開孔電性連接該第二右電極；形成一第三層間介電層以覆蓋於該第三導電層上；微影蝕刻該第三層間介電層，以形成複數第一導孔與複數第二導孔，其中，各該第一導孔係外露該第三左電極的上表面，各該第二導孔係外露該第三右電極的上表面；分別填充一金屬材料於該複數第一導孔與該複數第二導孔中，以形成複數第一金屬導柱與複數第二金屬導柱；以及形成一第一焊墊於該複數第一金屬導柱的上方，且形成一第二焊墊於該複數第二金屬導柱的上方，其中，該第一焊墊係藉由該第一金屬導柱與該第三左電極電性連接；該第二焊墊係藉由該第二金屬導柱與該第三右電極電性連接。
較佳的，於上述製造方法中，形成該第一電容介電結構的步驟還包括：形成該第一導電層於該隔離層上；形成一光阻層於該第一導電層上；執行微影工藝於該光阻層後接著蝕刻該第一導電層以形成一第一凹槽，藉以於該第一導電層中形成由該第一凹槽所隔離的該第一左電極和該第一右電極；移除該第一左電極與該第一右電極上方的該光阻層；填充一第一層間介電層於該第一凹槽中，並使該第一層間介電層的上表面與該第一導電層的上表面齊平；形成該第一電容介電層以覆蓋於該第一層間介電層與該第一導電層的上方；以及微影蝕刻該第一電容介電層，以形成外露該第一左電極的該第一左開孔和外露該第一右電極的該第一右開孔。
較佳的，於上述製造方法中，形成該第二電容介電結構的步驟還包括：形成該第二導電層於該第一電容介電層上並填充該第一左開孔與該第一右開孔；微影蝕刻該第二導電層，以形成一第二凹槽，藉以於該第二導電層中形成由該第二凹槽隔離的第二左電極與該第二右電極的，其中，該第二凹槽與 該第一凹槽錯開，且該第二左電極藉由該第一左開孔與該第一左電極電性連接，該第二右電極藉由該第一右開孔與該第一右電極電性連接；形成一第二層間介電層於該第二導電層上，並填充該第二凹槽，且使該第二凹槽中的第二層間介電層的上表面與該第二導電層的上表面齊平；形成一第二電容介電層以覆蓋於該第二層間介電層與該第二導電層的上方；以及微影蝕刻該第二電容介電層，以形成外露該第二左電極的該第二左開孔和外露該第二右電極的該第二右開孔，且該第二左開孔係與該第一左開孔錯開，該第二右開孔係與該第一右開孔錯開。
較佳的，於上述製造方法中，該方法步驟還包括：形成該第三導電層於該第二電容介電層上並填充該第二左開孔與該第二右開孔；蝕刻該第三導電層，以形成一第三凹槽，並於該三導電層中形成由該第三凹槽所隔離的該第三左電極和該第三右電極，其中，該第三凹槽與該第二凹槽錯開，且該第三左電極藉由該第二左開孔與該第二左電極電性連接，該第三右電極藉由該第二右開孔與該第二右電極電性連接；以及形成該第三層間介電層於該第三導電層上，並填充該第三凹槽。
較佳的，於上述製造方法中，形成該第一電容堆疊結構與該第二電容堆疊結構復包括以下步驟：形成一第一電容介電結構於該隔離層上，其中，該第一電容介電結構包括形成於該隔離層上的一第一導電層、與形成在該第一導電層上的一第一電容介電層，該第一導電層包括相互隔離的第一左電極與第一右電極，該第一電容介電層包括形成於該第一左電極上方的複數第一左開孔與形成於該第一右電極上方的複數第一右開孔；形成一第三導電層於該第一電容介電結構上，其中，該第三導電層包括相互隔離的第三左電極與第三右電極， 且該第三左電極藉由該第一左開孔電性連接該第一左電極，該第三右電極藉由該第一右開孔電性連接該第一右電極；形成一第三層間介電層以覆蓋於該第三導電層上；微影蝕刻該第三層間介電層，以形成複數第一導孔與複數第二導孔，其中，各該第一導孔係外露部分該第三左電極的上表面，各該第二導孔係外露部分該第三右電極的上表面；分別填充一金屬材料於該複數第一導孔與該複數第二導孔中，以形成複數第一金屬導柱與複數第二金屬導柱；以及形成一第一焊墊於該複數第一金屬導柱的上方，且形成一第二焊墊於該複數第二金屬導柱的上方，其中，該第一焊墊係藉由該第一金屬導柱與該第三左電極電性連接；該第二焊墊係藉由該第二金屬導柱與該第三右電極電性連接。
較佳的，於上述製造方法中，分別填充一金屬材料於該複數第一導孔與該複數第二導孔中以形成複數第一金屬導柱與複數第二金屬導柱的步驟復包括沉積該金屬材料於該層間介電層上，並使該金屬材料填滿該複數第一導孔與該複數第二導孔；以及執行一平坦化製程以平坦化該層間介電層的上表面。
較佳的，於上述製造方法中，復包括：形成一保護層以分別覆蓋於該第一焊墊、該第二焊墊、與該層間介電層上；以及微影蝕刻該保護層以分別形成外露該第一焊墊的一第一焊墊開口與外露該第二焊墊的一第二焊墊開口。
再者，本發明還提供一種電容單元，包括一基板；一隔離層，其位於該基板上；以及一電容堆疊結構，其位於該隔離層上，其中，該隔離層係使該基板與該電容堆疊結構電性隔離。
較佳的，於上述電容單元中，該電容堆疊結構復包括：一第一導電層，其位於部分該隔離層上，以外露該隔離層的一第一部分；一電容介電層， 其位於該第一導電層上；一第二導電層，其位於部分該電容介電層上，以外露該電容介電層的第一部分；一層間介電層，其位於該第二導電層上、該電容介電層的第一部分上、與該隔離層的第一部分上；一第一焊墊與一第二焊墊，其分別位於該層間介電層上；以及複數第一金屬導柱與複數第二金屬導柱，該第一金屬導柱位於該層間介電層中並通過該電容介電層的第一部分而連通位於該電容介電層的第一部分下方的該第一導電層，以使該第一導電層通過該第一金屬導柱與該第一焊墊電性電性連接而構成一第一電極，該第二金屬導柱位於該層間介電層中並連通該第二導電層，以使該第二導電層通過該第二金屬導柱與該第二焊墊電性連接而構成一第二電極。
較佳的，於上述電容單元中，該電容堆疊結構復包括：一第一導電層，其位於部分該隔離層上，並外露該隔離層的一第一部分，且該第一導電層的兩側側壁上分別形成有一間隙壁；一電容介電層，其位於該第一導電層上與部分該隔離層的第一部分上，該電容介電層還包括直接位於該隔離層上方的一第三部分，該電容介電層與該第一導電層的側壁之間係藉由該間隙壁隔開；一第二導電層，其位於部分該電容介電層上，並外露位於該第一導電層上方的該電容介電層的一第四部分；一層間介電層，其位於該第二導電層、與該電容介電層的第四部分上；一第一焊墊與一第二焊墊，其分別位於該層間介電層上；以及複數第一金屬導柱與複數第二金屬導柱，該第一金屬導柱位於該層間介電層中並通過該電容介電層的第四部分以連通位於該電容介電層的第四部分下方的該第一導電層，以使該第一導電層通過該第一金屬導柱與該第一焊墊電性連接而構成一第一電極，該第二金屬導柱形成於該層間介電層中，並連通位於該 電容介電層的第三部分上方的該第二導電層，以使該第二導電層通過該第二金屬導柱與該第二焊墊電性連接而構成一第二電極。
較佳的，於上述電容單元中，該電容堆疊結構復包括：一第一電容介電結構，其位於該隔離層上，並具有位於該隔離層上的一第一導電層、與位於該第一導電層上的一第一電容介電層，該第一導電層包括相互隔離的第一左電極與第一右電極，該第一電容介電層包括形成於該第一左電極上方的複數第一左開孔與形成於該第一右電極上方的複數第一右開孔；至少一第二電容介電結構，其位於該第一電容介電結構上，其中，各該第二電容介電結構包括位於該第一電容介電層上的一第二導電層、與位於該第二導電層上的一第二電容介電層，該第二導電層包括相互隔離的第二左電極與第二右電極，且該第二左電極藉由該第一左開孔電性連接該第一左電極，該第二右電極藉由該第一右開孔電性連接該第一右電極，該第二電容介電層包括位於該第二左電極上方的複數第二左開孔與位於該第二右電極上方的複數第二右開孔，該第二左開孔與該第一左開孔相互錯開，該第二右開孔與該第一右開孔相互錯開；一第三導電層，其位於該第二電容介電結構上，其中，該第三導電層包括相互隔離的第三左電極與第三右電極，且該第三左電極藉由該第二左開孔電性連接該第二左電極，該第三右電極藉由該第二右開孔電性連接該第二右電極；一第三層間介電層，其位於該第三導電層上；一第一焊墊與一第二焊墊，其分別位於該第三層間介電層上；以及複數第一金屬導柱與複數第二金屬導柱，其分別形成於該第三層間介電層中，藉由第一金屬導柱以使該第三左電極與該第一焊墊電性連接，並藉由該第二金屬導柱以使該第三右電極與該第二焊墊電性連接。
較佳的，於上述電容單元中，該電容堆疊結構復包括：一第一電容介電結構，其位於該隔離層上，並具有位於該隔離層上的一第一導電層、與位於該第一導電層上的一第一電容介電層，該第一導電層包括相互隔離的第一左電極與第一右電極，該第一電容介電層包括形成於該第一左電極上方的複數第一左開孔與形成於該第一右電極上方的複數第一右開孔；一第三導電層，其位於該第一電容介電結構上，其中，該第三導電層包括相互隔離的第三左電極與第三右電極，且該第三左電極藉由該第一左開孔電性連接該第一左電極，該第三右電極藉由該第一右開孔電性連接該第一右電極；一第三層間介電層，其位於該第三導電層上；一第一焊墊與一第二焊墊，其分別位於該第三層間介電層上；以及複數第一金屬導柱與複數第二金屬導柱，其分別形成於該第三層間介電層中，藉由第一金屬導柱以使該第三左電極與該第一焊墊電性連接，並藉由該第二金屬導柱以使該第三右電極與該第二焊墊電性連接。
較佳的，於上述電容單元中，復包括：一保護層，其分別覆蓋於該第一焊墊與該第二焊墊上；一第一焊墊開口，其形成該保護層中，以外露該第一電極；以及一第二焊墊開口，其形成於該第二焊墊上，以外露該第二電極。
由上可知，本發明通過將多個電容堆疊結構藉由隔離層形成在基板上，以構成包含有多個電容單元的電容集成結構，如此可透過裁切以大量形成可作為電容的電容單元，相較於傳統積層陶瓷電容的製造工藝，本發明可以簡化電容的製造流程及電容結構，且可避免傳統積層陶瓷電容製造流程中高溫鍛燒的程序，以達到降低製造成本的目的。
1:電容集成結構
10:基板
11:隔離層
11a:隔離層的第一部分
11b:隔離層的第二部分
12,12A,12B:電容堆疊結構
14A:第一焊墊開口
14B:第二焊墊開口
100A，100B:第一、第二電容單元
121:第一導電層
122:電容介電層
122a:電容介電層的第一部分
123:第二導電層
124:層間介電層
125A,125B:第一、第二導孔
126:金屬材料
126A,126B:第一、第二金屬導柱
127:焊墊金屬層
127A,127B:第一、第二焊墊
221:第一導電層
2215:層間介電層
2215a,2215b:間隙壁
222:電容介電層
222a:電容介電層的第三部分
222b:電容介電層的第四部分
223:第二導電層
224:層間介電層
225A,225B:第一、第二導孔
226A,226B:第一、第二金屬導柱
226:金屬材料
227:金屬焊墊層
227A,227B:第一、第二焊墊
310:第一電容介電結構
311:第一導電層
311A:第一左電極
311B:第一右電極
311C:第一凹槽
3114:光阻層
3115:第一層間介電層
312:第一電容介電層
312A:第一左開孔
312B:第一右開孔
320:第二電容介電結構
321:第二導電層
321A:第二左電極
321B:第二右電極
321C:第二左凹陷
321D:第二右凹陷
321E:第二凹槽
3215:第二層間介電層
322:第二電容介電層
322A:第二左開孔
322B:第二右開孔
323:第三導電層
323A:第三左電極
323B:第三右電極
323C:第三左凹陷
323D:第三右凹陷
323E:第三凹槽
324:第三層間介電層
325A,325B:第一、第二導孔
326A,326B:第一、第二金屬導柱
327A,327B:第一、第二焊墊
圖1-1至圖1-10為根據本發明的第一實施例所示的電容單元處於不同製造階段的實施例示意圖；圖2-1至圖2-16為根據本發明的第二實施例所示的電容單元處於不同製造階段的實施例示意圖；圖3-1至圖3-20為根據本發明的第三實施例所示的電容單元處於不同製造階段的實施例示意圖；以及圖4A、圖4B、圖4C為說明本發明的電容單元的第一實施例示意圖。
圖5A、圖5B、圖5C為說明本發明的電容單元的第二實施例示意圖。
以下內容將搭配圖式，藉由特定的具體實施例說明本發明之技術內容，熟悉此技術之人士可由本說明書所揭示之內容輕易地了解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施例加以施行或應用。本說明書中的各項細節亦可基於不同觀點與應用，在不背離本發明之精神下，進行各種修飾與變更。尤其是，於圖式中各個元件的比例關係及相對位置僅具示範性用途，並非代表本發明實施的實際狀況。
本發明的電容單元的製造方法主要包括：提供一基板，通過例如沉積方式以形成一隔離層於基板上，在隔離層上形成一第一電容堆疊結構與一第二電容堆疊結構，以藉由隔離層使得基板與第一電容結構和第二電容堆疊結構電性隔離，並使第一電容堆疊結構、第二電容堆疊結構跟隔離層與基板結合 構成一電容集成結構。如圖4A、圖4B、圖5A、圖5B所示的實施例中，第一電容結構12A和第二電容堆疊結構12B呈陣列形式分佈於基板10的隔離層11上以構成電容集成結構1。
而後，裁切電容集成結構1以形成獨立的一第一電容單元100A與一第二電容單元100B，而第一電容單元100A與第二電容單元100B可作為電容，如此，可簡化電容的製造流程，且可運用現存用於基板的半導體設備生產使電容可被大量生產，其中，第一電容單元100A包含第一電容堆疊結構12A跟隔離層11與基板10的一部份，第二電容單元100B包含第二電容堆疊結構12B跟隔離層11與基板10的另一部份，如圖4C和圖5C所示的實施例中，第一電容單元100A與第二電容單元100B的電極接點E可依照實際需求而設計為矩形立方體或半圓球形體。
針對本發明電容單元的製造，以下係提供實施例進行說明。
第一實施例
請參閱圖1-1至圖1-10，為根據本發明的第一實施例所示的電容單元處於不同製造階段的一系列實施例示意圖。
如圖1-1所示，提供例如為晶圓的一基板10，其上形成有隔離層11。於本實施例中，隔離層11例如為通過化學氣相沉積(CVD)工藝或氧化工藝沉積於基板10上的底層絕緣層，而基板10可以是生產積體電路所用的載體。於一實施例中，基板10可例如為矽基板，然並不以此為限，亦可為其他例如玻璃基板、石英基板等種類的基板。
如圖1-1所示，依次形成一第一導電層121於隔離層11上，形成一電容介電層122於第一導電層121上，以及形成一第二導電層123於電容介電層 122上。於本實施例中，第一導電層121與第二導電層123可為通過濺鍍、電鍍或是蒸鍍等方式而形成的金屬層，然並不以此為限，第一導電層121與第二導電層123也可為通過化學氣相沉積方式形成的非金屬層，而電容介電層122則可例如通過沉積方式而形成。舉例而言，第一導電層121與第二導電層123的導電層材料除了金屬之外，還可包括經過摻雜的多晶矽、單晶矽與非晶矽的非金屬，或者是金屬矽化物。
如圖1-2所示，微影蝕刻部分第二導電層123，以外露部分電容介電層122，接著，如圖1-3所示，微影蝕刻電容介電層122的外露部分的一部分及其下方的第一導電層121，以外露部分隔離層11，於本實施例中，係外露電容介電層122的第一部分122a與隔離層11的第一部分11a。
如圖1-4所示，形成一層間介電層124(interlayer dielectric layer；ILD)以覆蓋於第二導電層123上、電容介電層122外露的第一部分122a上、與隔離層11外露的第一部分11a上。於本實施例中，層間介電層124例如通過沉積方式予以形成。而後，通過執行化學機械研磨(CMP)工藝或回蝕刻工藝以平坦化層間介電層124的上表面，並執行微影蝕刻工藝，以於層間介電層124中形成複數第一導孔125A與複數第二導孔125B，其中，各第一導孔125A係穿過電容介電層122的第一部分122a以外露出位於電容介電層122的第一部分122a下方的第一導電層121，各第二導孔125B係外露第二導電層123。
如圖1-5所示，例如執行化學氣相沉積(CVD)工藝，以於層間介電層124的上方形成金屬材料126，並使金屬材料126填滿第一導孔125A與第二導孔125B。
如圖1-6所示，例如執行化學機械研磨(CMP)或回蝕刻工藝，以移除層間介電層124上表面的金屬材料126，並移除第一導孔125A、第二導孔125B外的金屬材料126，從而於第一導孔125A、第二導孔125B中，形成複數第一金屬導柱126A與複數第二金屬導柱126B，因執行上述平坦化工藝的結果，使得層間介電層124與第一金屬導柱126A、複數第二金屬導柱126B的上表面齊平。
如圖1-7所示，形成焊墊金屬層127於層間介電層124、第一金屬導柱126A、第二金屬導柱126B的上方。於本實施例中，例如通過濺鍍方式形成焊墊金屬層127。
如圖1-8所示，微影蝕刻金屬焊墊層127，以形成一第一焊墊127A於第一金屬導柱126A的上方，並形成一第二焊墊127B於第二金屬導柱126B的上方，且第一焊墊127A係藉由第一金屬導柱126A與第一導電層121電性連接，從而構成一第一電極，第二焊墊127B則藉由第二金屬導柱126B與第二導電層123電性連接，從而構成一第二電極。
如圖1-9所示，形成一保護層13以分別覆蓋於第一焊墊127A、第二焊墊127B、與外露的層間介電層124上。於本實施例中，可通過沉積方式形成保護層13。
如圖1-10所示，微影蝕刻保護層13，以分別形成外露第一焊墊127A的一第一焊墊開口14A與外露第二焊墊127B的一第二焊墊開口14B。
第二實施例
請參閱圖2-1至圖2-16，為根據本發明的第二實施例所示的電容單元處於不同製造階段的實施例示意圖。
如圖2-1所示，提供一基板10，其上形成有一隔離層11。於本實施例中，隔離層11例如為通過化學氣相沉積(CVD)技術或氧化技術沉積於基板10上的底層絕緣層。於一實施例中，基板10可例如為矽基板，然並不以此為限，亦可為其他例如玻璃基板、石英基板等種類的基板。
如圖2-2所示，形成一第一導電層221於隔離層11上。於本實施例中，第一導電層221可為通過濺鍍、電鍍或是蒸鍍等方式而形成的金屬層，然並不以此為限，第一導電層221也可為通過化學氣相沉積方式形成的非金屬層。即，第一導電層221的導電層材料除了金屬之外，還可包括經過摻雜的多晶矽、單晶矽與非晶矽的非金屬，或者是金屬矽化物。
如圖2-3所示，微影蝕刻第一導電層221，以外露隔離層11的一第一部分11a。
如圖2-4所示，沉積層間介電層2215於第一導電層221上以及隔離層11的第一部分11a上。
如圖2-5所示，回蝕刻層間介電層2215，以移除第一導電層221上方的層間介電層2215，且移除隔離層11的第一部分11a上方的部分層間介電層2215，藉以形成鄰接第一導電層221的兩側側壁的間隙壁2215a,2215b。
如圖2-6所示，形成一電容介電層222以覆蓋於第一導電層221、間隙壁2215a,2215b與隔離層11的第一部分11a上，其中，電容介電層222包括直接形成於隔離層11的第一部分11a上方的第三部分222a，且電容介電層222與第一導電層221的側壁之間係藉由間隙壁2215a,2215b隔開，而避免電容介電層222提早崩潰進而產生電流潰流使電容作用失效。
如圖2-7所示，形成一第二導電層223於電容介電層222上。於本實施例中，可例如通過濺鍍、電鍍或蒸鍍的方式形成第二導電層223。然並不以此為限，第二導電層223也可為通過化學氣相沉積方式形成的非金屬層。即，第二導電層223的導電層材料除了金屬之外，還可包括經過摻雜的多晶矽、單晶矽與非晶矽的非金屬，或者是金屬矽化物。
如圖2-8所示，微影蝕刻第二導電層223，以外露位於第一導電層221上方的電容介電層222的一第四部分222b。
如圖2-9所示，形成一層間介電層224，以覆蓋於第二導電層223、與電容介電層222的第四部分222b上，並通過執行化學機械研磨(CMP)工藝或回蝕刻工藝以平坦化層間介電層224的上表面。於本實施例中，係例如通過沉積方式形成層間介電層224。
如圖2-10所示，蝕刻層間介電層224，以形成複數第一導孔225A與複數第二導孔225B，其中，各第一導孔225A係通過電容介電層222的第四部分222b，以外露位於第四部分222b下方的第一導電層221，各第二導孔225B係開設於電容介電層222的第三部分222a的上方，以外露位於第三部分222a上方的第二導電層223。由於電容介電層222的高度不高，使得如圖2-10所示，本實施例中所形成的第一導孔225A與第二導孔225B為略等高。
如圖2-11所示，例如執行物理氣相沉積(PVD)工藝、化學氣相沉積(CVD)工藝或二者的組合，以於層間介電層224的上方形成金屬材料226，並使金屬材料226填滿第一導孔225A與第二導孔225B。其中，通常形成於導孔225A、225B內的主要金屬材料226為鎢，且金屬材料226中可包含一層作為黏著層(未 示出)的氮化鈦/鈦組合材料，而該黏著層通常用物理氣相沉積(PVD)的方式來形成，所以金屬材料226可以由複合材料所構成。
如圖2-12所示，例如執行化學機械研磨(CMP)或回蝕刻工藝，以移除層間介電層224上表面的金屬材料226，並移除第一導孔225A、第二導孔225B外的金屬材料226，從而於第一導孔225A、第二導孔225B中，形成複數第一金屬導柱226A與複數第二金屬導柱226B，因執行上述平坦化工藝的結果，使得層間介電層224與第一金屬導柱226A、複數第二金屬導柱226B的上表面齊平。另外，由於第一導孔225A與第二導孔225B為略等高，使得第一金屬導柱226A與第二金屬導柱226B為略等高。
如圖2-13所示，於層間介電層224、第一金屬導柱226A、和第二金屬導柱226B的上方形成焊墊金屬層227。於本實施例中，例如通過濺鍍方式形成焊墊金屬層227。接著，如圖2-14所示，微影蝕刻金屬焊墊層227，以形成一第一焊墊227A於第一金屬導柱226A的上方，並形成一第二焊墊227B於第二金屬導柱226B的上方，且第一焊墊227A係藉由第一金屬導柱226A與第一導電層221電性連接，從而構成一第一電極，第二焊墊227B則藉由第二金屬導柱226B與第二導電層223電性連接，從而構成一第二電極。
如圖2-15所示，形成一保護層13以分別覆蓋於第一焊墊227A、第二焊墊227B、與外露的層間介電層224的上方。於本實施例中，可通過沉積方式形成保護層13。接著，如圖2-16所示，微影蝕刻保護層13，以分別形成外露第一焊墊227A的一第一焊墊開口14A與外露第二焊墊227B的一第二焊墊開口14B。
第三實施例
請參閱圖3-1至圖3-20，為根據本發明的第三實施例所示的電容單元處於不同製造階段的實施例示意圖。
如圖3-1所示，提供一基板10，其上形成有隔離層11。於本實施例中，隔離層11例如為通過化學氣相沉積(CVD)工藝或氧化工藝沉積於基板10上的底層絕緣層。於一實施例中，基板10可例如為矽基板，然並不以此為限，亦可為其他例如玻璃基板、石英基板等種類的基板。
於本實施例中，形成一第一電容介電結構310於隔離層11上(如圖3-2至圖3-8所示)，而第一電容介電結構310有包括形成於隔離層11上的一第一導電層311、與形成在第一導電層311上的一第一電容介電層312，且第一導電層311包括相互隔離的第一左電極311A與第一右電極311B，第一電容介電層312包括形成於第一左電極311A上方的複數第一左開孔312A與形成於第一右電極311B上方的複數第一右開孔312B。
具體而言，如圖3-2所示，形成一第一導電層311於隔離層11上。於本實施例中，第一導電層311可為通過濺鍍、電鍍或是蒸鍍等方式而形成的金屬層，然並不以此為限，第一導電層311也可為通過化學氣相沉積方式形成的非金屬層。即，第一導電層311的導電層材料除了金屬之外，還可包括經過摻雜的多晶矽、單晶矽與非晶矽的非金屬，或者是金屬矽化物。如圖3-3所示，形成一光阻層3114於第一導電層311上後，接著透過光阻層3114進行微影工藝蝕刻第一導電層311，以形成一第一凹槽311C，藉以於第一導電層311中形成藉由第一凹槽311C所隔離的一第一左電極311A和一第一右電極311B。
如圖3-4所示，移除第一左電極311A與第一右電極311B上方的光阻層3114。
如圖3-5所示，形成一第一層間介電層3115以覆蓋第一左電極311A與第一右電極311B，並使第一層間介電層3115填滿第一凹槽311C。於本實施例中，係例如通過沉積方式形成第一層間介電層3115。
如圖3-6所示，執行平坦化工藝，以使第一層間介電層3115的上表面與第一導電層311(即第一左電極311A與第一右電極311B)的上表面齊平。於本實施例中，平坦化工藝包括化學機械研磨工藝(CMP)或回蝕刻工藝。
如圖3-7所示，形成第一電容介電層312以覆蓋於第一層間介電層3115與第一導電層311(即第一左電極311A與第一右電極311B)的上方。於本實施例中，例如通過化學氣相沉積(CVD)工藝沉積第一電容介電層312。
如圖3-8所示，微影蝕刻第一電容介電層312，以形成外露第一左電極311A的複數第一左開孔312A和外露第一右電極311B的複數第一右開孔312B。其中，第一左開孔312A和第一右開孔312B中將在後續製程中被填充導電材料，以形成不同導電層之間的導電通道(請容後詳述)，至此，完成了形成第一電容介電結構310於隔離層11上的製程工藝。
接著，形成至少一第二電容介電結構320於第一電容介電結構310上(如圖3-9至圖3-15所示)，於本實施例中，第二電容介電結構320包括形成於第一電容介電層312上的一第二導電層321、與形成在第二導電層321上的一第二電容介電層322，其中，第二導電層321包括相互隔離的第二左電極321A與第二右電極321B，且第二左電極321A藉由第一左開孔312A電性連接第一左電極311A，第二右電極321B藉由第一右開孔312B電性連接第一右電極311B，第二電容介電層322包括形成於第二左電極321A上方的複數第二左開孔322A與形成於 第二右電極321B上方的複數第二右開孔322B，第二左開孔322A與第一左開孔312A相互錯開，該第二右開孔322B與第一右開孔312B相互錯開。
具體而言，如圖3-9所示，形成第二導電層321於第一電容介電層312上，並使第二導電層321填滿第一左開孔312A與第一右開孔312B。於本實施例中，第二導電層321例如通過濺鍍方式而形成，且在位於第一左開孔312A與第一右開孔312B的上方的第二導電層321的上表面對應形成有複數第二左凹陷321C和第二右凹陷321D。
接著，形成一光阻層(未示出)於第二導電層321上，微影蝕刻光阻層與第二導電層321，以形成一第二凹槽321E，藉以於第二導電層321中形成由第二凹槽321E所隔離的一第二左電極321A和一第二右電極321B，而後再移除第二左電極321A與第二右電極321B上方的光阻層。如圖3-10所示，第二導電層321中的第二凹槽321E形成位置與第一導電層311中的第一凹槽311C的形成位置相互錯開，且第二左電極321A藉由第一左開孔312A與第一左電極311A電性連接，而第二右電極321B藉由第一右開孔312B與第一右電極311B電性連接。
如圖3-11所示，形成一第二層間介電層3215以覆蓋第二左電極321A與第二右電極321B，並使第二層間介電層3215填滿第二凹槽321E。於本實施例中，係例如通過沉積方式形成第二層間介電層3215。而後，如圖3-12所示，執行平坦化工藝，以使第二層間介電層3215的上表面與第二導電層321(即第二左電極321A與第二右電極321B)的上表面齊平。於本實施例中，平坦化工藝包括化學機械研磨工藝(CMP)或回蝕刻工藝。
如圖3-13所示，形成一第二電容介電層322以覆蓋於第二層間介電層3215(即第二凹槽321E)與第二導電層321(即第二左電極321A與第二右電 極321B)的上方，且微影蝕刻第二電容介電層322，以形成外露第二左電極321A的第二左開孔322A和外露第二右電極321B的第二右開孔322B，且第二左開孔322A係與第一左開孔312A錯開，第二右開孔322B係與第一右開孔312B錯開。其中，第二左開孔322A和第二右開孔322B中將在後續製程中被填充導電材料，以形成不同導電層之間的導電通道，至此完成了形成第二電容介電結構320於第一電容介電結構310上的製程工藝。
另外，第一電容介電結構310上可形成多個第二電容介電結構320，圖3-14至圖3-15為說明第一電容介電結構310上可形成多個第二電容介電結構320的製程工藝。
請繼續參閱圖3-16，形成一第三導電層323於第二電容介電結構320上，其中，第三導電層323包括相互隔離的第三左電極323A與第三右電極323B，且第三左電極323A藉由第二左開孔322A電性連接第二左電極321A，第三右電極323B藉由第二右開孔322B電性連接第二右電極321B，而後形成一第三層間介電層324以覆蓋於第三導電層323上。
具體而言，首先，形成第三導電層323於第二電容介電層322上，並使第三導電層323填滿第二左開孔322A與第二右開孔322B，而讓該第三導電層323的上表面形成有複數位於第二左開孔322A上方的複數第三左凹陷323C和位於第二右開孔322B上方的複數第三右凹陷323D。
而後，蝕刻第三導電層323，以於第三導電層323中形成一第三凹槽323E、與由第三凹槽323E所隔離的第三左電極323A和第三右電極323B，其中，第三凹槽323E與第二凹槽321E錯開，且第三左電極323A藉由第二左開孔322A與第二左電極321A電性連接，第三右電極323B藉由第二右開孔322B與第二 右電極321B電性連接。接著，形成第三層間介電層324於第三導電層323上，並使第三層間介電層324填滿第三凹槽323E。
而後，蝕刻第三層間介電層324，以形成複數第一導孔325A與複數第二導孔325B，其中，各第一導孔325A係外露第三左電極323A的上表面，各第二導孔325B係外露第三右電極323B的上表面。
如圖3-17所示，例如執行CVD工藝，以於第三層間介電層324的上方形成金屬材料326，並使金屬材料326填滿第一導孔325A與第二導孔325B。其中，通常形成於導孔325A、325B內的主要金屬材料326為鎢，且金屬材料326中可包含一層作為黏著層(未示出)的氮化鈦/鈦組合材料，而該黏著層通常用物理氣相沉積(PVD)的方式來形成，所以金屬材料326可以由複合材料所構成。
如圖3-18所示，例如執行化學機械研磨(CMP)或回蝕刻工藝，以平坦化第三層間介電層324的上表面，從而形成複數第一金屬導柱326A與複數第二金屬導柱326B。
如圖3-19所示，形成一第一焊墊327A於複數第一金屬導柱326A的上方，且形成一第二焊墊327B於複數第二金屬導柱326B的上方，其中，第一焊墊327A係藉由第一金屬導柱326A與第三左電極323A電性連接，第二焊墊327B係藉由第二金屬導柱326B與第三右電極323B電性連接。
如圖3-20所示，形成一保護層13以分別覆蓋於第一焊墊327A、第二焊墊327B、與外露的第三層間介電層324上。於本實施例中，可通過沉積方式形成保護層13。接著，微影蝕刻保護層13，以分別形成外露第一焊墊327A的一第一焊墊開口14A與外露第二焊墊327B的一第二焊墊開口14B。
此外，需說明的是，於本實施例中，可依據實際需求而形成一個或多個第二電容介電結構320，然，亦可省略圖3-9至圖3-15的第二電容介電結構320的形成步驟，而在執行完圖3-8的製程工藝後，直接執行圖3-16的製作工藝步驟，亦即執行形成第三導電層323於第一電容介電結構310上。
綜上所述，本發明的電容單元的製造方法及電容單元結構通過將多個電容堆疊結構藉由隔離層直接形成在基板上，以構成包含有多個電容單元的電容集成結構，如此可透過裁切電容集成結構大量形成可作為電容的電容單元，因此，可以簡化電容的製造流程及電容結構，且能避免傳統積層陶瓷電容製造流程中高溫鍛燒的程序，從而達到降低製造成本的目的。
上述實施例僅例示性說明本發明之原理及功效，而非用於限制本發明。任何熟習此項技術之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與改變。因此，本發明之權利保護範圍，應如本發明申請專利範圍所列。
1:電容集成結構
10:基板
11:隔離層
12A,12B:電容堆疊結構

Claims (16)

  1. 一種電容單元的製造方法，包括：提供一基板；形成一隔離層於該基板上；形成一第一電容堆疊結構與一第二電容堆疊結構於該隔離層上，以使該第一、第二電容堆疊結構跟該隔離層與該基板結合構成一電容集成結構，其中，該隔離層係使該基板與該第一、第二電容堆疊結構電性隔離；該第一、第二電容堆疊結構均具有複數電極與分別電性連接該複數電極之其中至少一者的一第一焊墊與一第二焊墊；以及裁切該電容集成結構以形成獨立的一第一電容單元與第二電容單元，其中，該第一電容單元包含該第一電容堆疊結構跟該隔離層與該基板的一部份，該第二電容單元包含該第二電容堆疊結構跟該隔離層與該基板的另一部份。
  2. 如申請專利範圍第1項所述之電容單元的製造方法，其中，形成該第一電容堆疊結構與該第二電容堆疊結構復包括以下步驟：形成一第一導電層於該隔離層上；形成一電容介電層於該第一導電層上；形成一第二導電層於該電容介電層上；依次微影蝕刻該第二導電層與該電容介電層及其下方的該第一導電層，以外露該電容介電層的一第一部分以及該隔離層的一第一部分；形成一層間介電層以覆蓋於該第二導電層上、該電容介電層的第一部分上、與該隔離層的第一部分上； 蝕刻該層間介電層，以形成複數第一導孔與複數第二導孔，其中，各該第一導孔係穿過該電容介電層的第一部分以外露位於該電容介電層的第一部分下方的該第一導電層，各該第二導孔係外露該第二導電層；分別填充一金屬材料於該複數第一導孔與該複數第二導孔中，以形成複數第一金屬導柱與複數第二金屬導柱；以及形成該第一焊墊於該複數第一金屬導柱的上方，且形成該第二焊墊於該複數第二金屬導柱的上方，其中，該第一金屬導柱與該第一導電層電性連接而構成該複數電極中的一第一電極，而該第一電極係電性連接該第一焊墊；該第二金屬導柱與該第二導電層電性連接而構成該複數電極中的一第二電極，而該第二電極係電性連接該第二焊墊。
  3. 如申請專利範圍第1項所述之電容單元的製造方法，其中，形成該第一電容堆疊結構與該第二電容堆疊結構復包括以下步驟：形成一第一導電層於該隔離層上；微影蝕刻該第一導電層，以外露該隔離層的一第一部分；形成鄰接該第一導電層的兩側側壁的二間隙壁；形成一電容介電層以覆蓋於該第一導電層與部分該隔離層的第一部分上，且該電容介電層係包括直接形成於該隔離層的第一部分上方的一第三部分，該電容介電層與該第一導電層的側壁之間係藉由該二間隙壁隔開；形成一第二導電層於部分該電容介電層上，並外露位於該第一導電層上方的該電容介電層的一第四部分；形成一層間介電層，以覆蓋於該第二導電層、與該電容介電層的第四部分上； 蝕刻該層間介電層，以形成複數第一導孔與複數第二導孔，其中，各該第一導孔係通過該電容介電層的第四部分，以外露位於該第四部分下方的該第一導電層，各該第二導孔係開設於該電容介電層的第三部分的上方，以外露位於該第三部分上方的該第二導電層；分別填充一金屬材料於該複數第一導孔與該複數第二導孔中，以形成複數第一金屬導柱與複數第二金屬導柱；形成一焊墊金屬層以分別覆蓋於該層間介電層、該第一金屬導柱、與該第二金屬導柱上；以及蝕刻該焊墊金屬層，以於該複數第一金屬導柱的上方形成該第一焊墊，且於該複數第二金屬導柱的上方形成該第二焊墊，其中，該第一金屬導柱與該第一導電層電性連接而構成該複數電極中的一第一電極，而該第一電極係電性連接該第一焊墊；該第二金屬導柱與該第二導電層電性連接而構成該複數電極中的一第二電極，而該第二電極係電性連接該第二焊墊。
  4. 如申請專利範圍第1項所述之電容單元的製造方法，其中，形成該第一電容堆疊結構與該第二電容堆疊結構復包括以下步驟：形成一第一電容介電結構於該隔離層上，其中，該第一電容介電結構包括形成於該隔離層上的一第一導電層、與形成在該第一導電層上的一第一電容介電層，該第一導電層包括相互隔離的該複數電極中的一第一左電極與一第一右電極，該第一電容介電層包括形成於該第一左電極上方的複數第一左開孔與形成於該第一右電極上方的複數第一右開孔；形成至少一第二電容介電結構於該第一電容介電結構上，其中，各該第二電容介電結構包括形成於該第一電容介電層上的一第二導電層、與形成在該第 二導電層上的一第二電容介電層，該第二導電層包括相互隔離的該複數電極中的一第二左電極與一第二右電極，且該第二左電極藉由該第一左開孔電性連接該第一左電極，該第二右電極藉由該第一右開孔電性連接該第一右電極，該第二電容介電層包括形成於該第二左電極上方的複數第二左開孔與形成於該第二右電極上方的複數第二右開孔，該第二左開孔與該第一左開孔相互錯開，該第二右開孔與該第一右開孔相互錯開；形成一第三導電層於該第二電容介電結構上，其中，該第三導電層包括相互隔離的該複數電極中的一第三左電極與一第三右電極，且該第三左電極藉由該第二左開孔電性連接該第二左電極，該第三右電極藉由該第二右開孔電性連接該第二右電極；形成一第三層間介電層以覆蓋於該第三導電層上，並使之表面平坦；蝕刻該第三層間介電層，以形成複數第一導孔與複數第二導孔，其中，各該第一導孔係外露該第三左電極的上表面，各該第二導孔係外露該第三右電極的上表面；分別填充一金屬材料於該複數第一導孔與該複數第二導孔中，以形成複數第一金屬導柱與複數第二金屬導柱；以及形成該第一焊墊於該複數第一金屬導柱的上方，且形成該第二焊墊於該複數第二金屬導柱的上方，其中，該第一焊墊係藉由該第一金屬導柱與該第三左電極電性連接；該第二焊墊係藉由該第二金屬導柱與該第三右電極電性連接。
  5. 如申請專利範圍第4項所述之電容單元的製造方法，其中，形成該第一電容介電結構的步驟還包括：形成該第一導電層於該隔離層上； 形成一光阻層於該第一導電層上；微影蝕刻該光阻層與該第一導電層以形成一第一凹槽，藉以於該第一導電層中形成由該第一凹槽所隔離的該第一左電極和該第一右電極；移除該第一左電極與該第一右電極上方的該光阻層；填充一第一層間介電層於該第一凹槽中，並使該第一層間介電層的上表面與該第一導電層的上表面齊平；形成該第一電容介電層以覆蓋於該第一層間介電層與該第一導電層的上方；以及微影蝕刻該第一電容介電層，以形成外露該第一左電極的該第一左開孔和外露該第一右電極的該第一右開孔。
  6. 如申請專利範圍第5項所述之電容單元的製造方法，其中，形成該第二電容介電結構的步驟還包括：形成該第二導電層於該第一電容介電層上並填充該第一左開孔與該第一右開孔；微影蝕刻該第二導電層，以形成一第二凹槽，藉以於該第二導電層中形成由該第二凹槽隔離的該第二左電極與該第二右電極，其中，該第二凹槽與該第一凹槽錯開，且該第二左電極藉由該第一左開孔與該第一左電極電性連接，該第二右電極藉由該第一右開孔與該第一右電極電性連接；形成一第二層間介電層於該第二導電層上，並填充該第二凹槽，且使該第二凹槽中的第二層間介電層的上表面與該第二導電層的上表面齊平；形成一第二電容介電層以覆蓋於該第二層間介電層與該第二導電層的上方；以及 微影蝕刻該第二電容介電層，以形成外露該第二左電極的該第二左開孔和外露該第二右電極的該第二右開孔，且該第二左開孔係與該第一左開孔錯開，該第二右開孔係與該第一右開孔錯開。
  7. 如申請專利範圍第6項所述之電容單元的製造方法，其中，該方法步驟還包括：形成該第三導電層於該第二電容介電層上並填充該第二左開孔與該第二右開孔；微影蝕刻該第三導電層，以形成一第三凹槽，並於該三導電層中形成由該第三凹槽所隔離的該第三左電極和該第三右電極，其中，該第三凹槽與該第二凹槽錯開，且該第三左電極藉由該第二左開孔與該第二左電極電性連接，該第三右電極藉由該第二右開孔與該第二右電極電性連接；以及形成該第三層間介電層於該第三導電層上，並填充該第三凹槽。
  8. 如申請專利範圍第1項所述之電容單元的製造方法，其中，形成該第一電容堆疊結構與該第二電容堆疊結構復包括以下步驟：形成一第一電容介電結構於該隔離層上，其中，該第一電容介電結構包括形成於該隔離層上的一第一導電層、與形成在該第一導電層上的一第一電容介電層，該第一導電層包括相互隔離的該複數電極中的一第一左電極與一第一右電極，該第一電容介電層包括形成於該第一左電極上方的複數第一左開孔與形成於該第一右電極上方的複數第一右開孔；形成一第三導電層於該第一電容介電結構上，其中，該第三導電層包括相互隔離的該複數電極中的一第三左電極與一第三右電極，且該第三左電極藉由 該第一左開孔電性連接該第一左電極，該第三右電極藉由該第一右開孔電性連接該第一右電極；形成一第三層間介電層以覆蓋於該第三導電層上；微影蝕刻該第三層間介電層，以形成複數第一導孔與複數第二導孔，其中，各該第一導孔係外露部分該第三左電極的上表面，各該第二導孔係外露部分該第三右電極的上表面；分別填充一金屬材料於該複數第一導孔與該複數第二導孔中，以形成複數第一金屬導柱與複數第二金屬導柱；以及形成該第一焊墊於該複數第一金屬導柱的上方，且形成該第二焊墊於該複數第二金屬導柱的上方，其中，該第一焊墊係藉由該第一金屬導柱與該第三左電極電性連接；該第二焊墊係藉由該第二金屬導柱與該第三右電極電性連接。
  9. 如申請專利範圍第2、3、4、8項所述之電容單元的製造方法，其中，分別填充一金屬材料於該複數第一導孔與該複數第二導孔中以形成複數第一金屬導柱與複數第二金屬導柱的步驟復包括：沉積該金屬材料於該層間介電層上，並使該金屬材料填滿該複數第一導孔與該複數第二導孔；以及執行一平坦化製程以平坦化該層間介電層的上表面。
  10. 如申請專利範圍第2、3、4、8項所述之電容單元的製造方法，復包括：形成一保護層以分別覆蓋於該第一焊墊、該第二焊墊、與該層間介電層上；以及 微影蝕刻該保護層以分別形成外露該第一焊墊的一第一焊墊開口與外露該第二焊墊的一第二焊墊開口。
  11. 一種電容單元，包括：一基板；一隔離層，其位於該基板上；以及一電容堆疊結構，其位於該隔離層上，該電容堆疊結構具有複數電極跟一第一焊墊與一第二焊墊，其中，該隔離層係使該基板與該電容堆疊結構電性隔離，該第一焊墊與該第二焊墊係分別電性連接該複數電極之其中至少一者。
  12. 如申請專利範圍第11項所述的電容單元，其中，該電容堆疊結構復包括：一第一導電層，其位於部分該隔離層上，以外露該隔離層的一第一部分；一電容介電層，其位於該第一導電層上；一第二導電層，其位於部分該電容介電層上，以外露該電容介電層的第一部分；一層間介電層，其位於該第二導電層上、該電容介電層的第一部分上、與該隔離層的第一部分上，其中，該第一焊墊與該第二焊墊，其分別位於該層間介電層上；以及複數第一金屬導柱與複數第二金屬導柱，該第一金屬導柱位於該層間介電層中並通過該電容介電層的第一部分而連通位於該電容介電層的第一部分下方的該第一導電層，以使該第一導電層通過跟該第一金屬導柱的電性電性連接而構成該複數電極中的一第一電極，而該第一電極係電性連接該第一焊墊，該第二金屬導柱位於該層間介電層中並連通該第二導電層，以使該第二導電層通過 跟該第二金屬導柱的電性連接而構成該複數電極中的一第二電極，而該第二電極係電性連接該第二焊墊。
  13. 如申請專利範圍第11項所述之電容單元，其中，該電容堆疊結構復包括：一第一導電層，其位於部分該隔離層上，並外露該隔離層的一第一部分，且該第一導電層的兩側側壁上分別形成有一間隙壁；一電容介電層，其位於該第一導電層上與部分該隔離層的第一部分上，該電容介電層還包括直接位於該隔離層上方的一第三部分，該電容介電層與該第一導電層的側壁之間係藉由該間隙壁隔開；一第二導電層，其位於部分該電容介電層上，並外露位於該第一導電層上方的該電容介電層的一第四部分；一層間介電層，其位於該第二導電層、與該電容介電層的第四部分上；其中，該第一焊墊與該第二焊墊，其分別位於該層間介電層上；以及複數第一金屬導柱與複數第二金屬導柱，該第一金屬導柱位於該層間介電層中並通過該電容介電層的第四部分以連通位於該電容介電層的第四部分下方的該第一導電層，以使該第一導電層通過跟該第一金屬導柱的電性連接而構成該複數電極中的一第一電極，而該第一電極係電性連接該第一焊墊，該第二金屬導柱形成於該層間介電層中，並連通位於該電容介電層的第三部分上方的該第二導電層，以使該第二導電層通過跟該第二金屬導柱的電性連接而構成該複數電極中的一第二電極，而該第二電極係電性連接該第二焊墊。
  14. 如申請專利範圍第11項所述之電容單元，其中，該電容堆疊結構復包括： 一第一電容介電結構，其位於該隔離層上，並具有位於該隔離層上的一第一導電層、與位於該第一導電層上的一第一電容介電層，該第一導電層包括相互隔離的該複數電極中的一第一左電極與一第一右電極，該第一電容介電層包括形成於該第一左電極上方的複數第一左開孔與形成於該第一右電極上方的複數第一右開孔；至少一第二電容介電結構，其位於該第一電容介電結構上，其中，各該第二電容介電結構包括位於該第一電容介電層上的一第二導電層、與位於該第二導電層上的一第二電容介電層，該第二導電層包括相互隔離的該複數電極中的一第二左電極與一第二右電極，且該第二左電極藉由該第一左開孔電性連接該第一左電極，該第二右電極藉由該第一右開孔電性連接該第一右電極，該第二電容介電層包括位於該第二左電極上方的複數第二左開孔與位於該第二右電極上方的複數第二右開孔，該第二左開孔與該第一左開孔相互錯開，該第二右開孔與該第一右開孔相互錯開；一第三導電層，其位於該第二電容介電結構上，其中，該第三導電層包括相互隔離的該複數電極中的一第三左電極與一第三右電極，且該第三左電極藉由該第二左開孔電性連接該第二左電極，該第三右電極藉由該第二右開孔電性連接該第二右電極；一第三層間介電層，其位於該第三導電層上；其中，該第一焊墊與該第二焊墊，其分別位於該第三層間介電層上；以及複數第一金屬導柱與複數第二金屬導柱，其分別形成於該第三層間介電層中，藉由第一金屬導柱以使該第三左電極與該第一焊墊電性連接，並藉由該第二金屬導柱以使該第三右電極與該第二焊墊電性連接。
  15. 如申請專利範圍第11項所述之電容單元，其中，該電容堆疊結構復包括：一第一電容介電結構，其位於該隔離層上，並具有位於該隔離層上的一第一導電層、與位於該第一導電層上的一第一電容介電層，該第一導電層包括相互隔離的該複數電極中的一第一左電極與一第一右電極，該第一電容介電層包括形成於該第一左電極上方的複數第一左開孔與形成於該第一右電極上方的複數第一右開孔；一第三導電層，其位於該第一電容介電結構上，其中，該第三導電層包括相互隔離的該複數電極中的一第三左電極與一第三右電極，且該第三左電極藉由該第一左開孔電性連接該第一左電極，該第三右電極藉由該第一右開孔電性連接該第一右電極；一第三層間介電層，其位於該第三導電層上；其中，該第一焊墊與該第二焊墊，其分別位於該第三層間介電層上；以及複數第一金屬導柱與複數第二金屬導柱，其分別形成於該第三層間介電層中，藉由第一金屬導柱以使該第三左電極與該第一焊墊電性連接，並藉由該第二金屬導柱以使該第三右電極與該第二焊墊電性連接。
  16. 如申請專利範圍第12、13、14、15項所述之電容單元，復包括：一保護層，其分別覆蓋於該第一焊墊與該第二焊墊上；一第一焊墊開口，其形成於該保護層中並位於該第一焊墊上，以外露該第一焊墊；以及一第二焊墊開口，其形成於該保護層中並位於該第二焊墊上，以外露該第二焊墊。
TW107139186A 2018-11-05 2018-11-05 電容單元及其製造方法 TWI691092B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW107139186A TWI691092B (zh) 2018-11-05 2018-11-05 電容單元及其製造方法
US16/518,927 US11211203B2 (en) 2018-11-05 2019-07-22 Manufacturing method for capacitor unit by cutting
CN201910675399.6A CN111146002B (zh) 2018-11-05 2019-07-25 电容单元及其制造方法
US17/523,824 US11621128B2 (en) 2018-11-05 2021-11-10 Capacitor unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107139186A TWI691092B (zh) 2018-11-05 2018-11-05 電容單元及其製造方法

Publications (2)

Publication Number Publication Date
TWI691092B true TWI691092B (zh) 2020-04-11
TW202018958A TW202018958A (zh) 2020-05-16

Family

ID=70459026

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107139186A TWI691092B (zh) 2018-11-05 2018-11-05 電容單元及其製造方法

Country Status (3)

Country Link
US (2) US11211203B2 (zh)
CN (1) CN111146002B (zh)
TW (1) TWI691092B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI782464B (zh) * 2021-03-26 2022-11-01 力晶積成電子製造股份有限公司 半導體元件及其製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691092B (zh) * 2018-11-05 2020-04-11 力晶積成電子製造股份有限公司 電容單元及其製造方法
TWI775280B (zh) * 2021-01-20 2022-08-21 力晶積成電子製造股份有限公司 電容集成結構、電容單元及其製造方法
TWI802186B (zh) * 2021-12-28 2023-05-11 友達光電股份有限公司 封裝結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200608428A (en) * 2004-07-22 2006-03-01 Nec Tokin Corp Solid electrolytic capacitor, stacked capacitor using the same, and fabrication method thereof
TW201546804A (zh) * 2014-02-05 2015-12-16 Conversant Intellectual Property Man Inc 有可製造的電容的動態隨機存取記憶體裝置
TW201801365A (zh) * 2016-03-17 2018-01-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2389420A (en) * 1943-10-04 1945-11-20 Du Pont Manufacture of capacttors
US3603850A (en) * 1969-11-14 1971-09-07 Mallory & Co Inc P R Ceramic capacitor with counterelectrode
US3617834A (en) * 1970-08-31 1971-11-02 Illinois Tool Works Monolithic capacitor components and process for producing same
US5005102A (en) 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
US5406447A (en) 1992-01-06 1995-04-11 Nec Corporation Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film
CN1075243C (zh) 1994-12-28 2001-11-21 松下电器产业株式会社 集成电路用电容元件及其制造方法
US6023408A (en) * 1996-04-09 2000-02-08 The Board Of Trustees Of The University Of Arkansas Floating plate capacitor with extremely wide band low impedance
US5923077A (en) * 1998-02-11 1999-07-13 Bourns, Inc. Passive component integrated circuit chip
TWI240352B (en) * 2001-08-03 2005-09-21 Winbond Electronics Corp Integrated circuit device of high Q MIM capacitor and manufacturing process thereof
JP2004186344A (ja) * 2002-12-02 2004-07-02 Kyocera Corp セラミック積層体及びその製法
DE10324055B4 (de) * 2003-05-27 2005-10-13 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung eines integrierten Stapelkondensators
JP4523299B2 (ja) * 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法
KR100558448B1 (ko) * 2003-12-05 2006-03-10 삼성전기주식회사 적층 세라믹 캐패시터 제조방법
US7602599B1 (en) 2008-07-09 2009-10-13 United Microelectronics Corp. Metal-metal capacitor and method of making the same
JP5455352B2 (ja) * 2008-10-28 2014-03-26 太陽誘電株式会社 薄膜ｍｉｍキャパシタ及びその製造方法
US10141908B2 (en) * 2016-08-18 2018-11-27 Qualcomm Incorporated Multi-density MIM capacitor for improved passive on glass (POG) multiplexer performance
TWI691092B (zh) * 2018-11-05 2020-04-11 力晶積成電子製造股份有限公司 電容單元及其製造方法
KR20220031651A (ko) * 2019-07-05 2022-03-11 노턴 (워터포드) 리미티드 전자 장치 및 전력 관리 장치를 갖는 약물 전달 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200608428A (en) * 2004-07-22 2006-03-01 Nec Tokin Corp Solid electrolytic capacitor, stacked capacitor using the same, and fabrication method thereof
TW201546804A (zh) * 2014-02-05 2015-12-16 Conversant Intellectual Property Man Inc 有可製造的電容的動態隨機存取記憶體裝置
TW201801365A (zh) * 2016-03-17 2018-01-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI782464B (zh) * 2021-03-26 2022-11-01 力晶積成電子製造股份有限公司 半導體元件及其製造方法
US11538899B2 (en) 2021-03-26 2022-12-27 Powerchip Semiconductor Manufacturing Corporation Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20220068568A1 (en) 2022-03-03
US20200143992A1 (en) 2020-05-07
US11621128B2 (en) 2023-04-04
US11211203B2 (en) 2021-12-28
TW202018958A (zh) 2020-05-16
CN111146002A (zh) 2020-05-12
CN111146002B (zh) 2021-12-14

Similar Documents

Publication Publication Date Title
TWI691092B (zh) 電容單元及其製造方法
KR102349069B1 (ko) 집적된 수동 디바이스들을 위한 3d 트렌치 커패시터
TWI292204B (en) Semiconductor device and method for manufacturing the same
KR100672673B1 (ko) 커패시터 구조 및 그 제조방법
TW202107529A (zh) 金屬-絕緣層-金屬結構
CN101807517A (zh) 形成铜互连mim电容器结构的方法及所形成的结构
CN107579073B (zh) 一种三维存储器的制备方法及其结构
CN111769096B (zh) 一种基于三维电容电感的通用基板及制备方法
WO2024139618A1 (zh) 一种系统集成3dfo结构
TWI669997B (zh) 線路板結構及其製作方法
CN218456649U (zh) 一种电子元件、电子设备
CN104022015A (zh) Mim双电容器结构及其制造方法
US7566614B2 (en) Capacitor of semiconductor device and method of fabricating the same
CN111755388B (zh) 半导体结构的制作方法
TWI744183B (zh) 電容單元及其製造方法
KR100950752B1 (ko) 반도체 소자 및 그의 제조방법
US20240222422A1 (en) Multistack metal-insulator-metal (mim) structure using spacer formation process for heterogeneous integration with discrete capacitors
TWI833356B (zh) 金屬化結構及其製作方法
KR102629890B1 (ko) 정전용량 향상 및 조절 가능한 실리콘 커패시터 및 그 제조방법
TWI860117B (zh) 半導體結構及其製造方法
CN113745192B (zh) 位线引出结构及其制备方法
CN114664827A (zh) 柱状电容器结构、柱状电容器的形成方法、dram和电子设备
WO2025010722A1 (zh) 半导体器件、芯片及电子设备
CN117580444A (zh) 一种电子元件、电子设备及其制造方法
CN115332258A (zh) 一种半导体结构及其制作方法