[go: up one dir, main page]

TWI782464B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI782464B
TWI782464B TW110111199A TW110111199A TWI782464B TW I782464 B TWI782464 B TW I782464B TW 110111199 A TW110111199 A TW 110111199A TW 110111199 A TW110111199 A TW 110111199A TW I782464 B TWI782464 B TW I782464B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
forming
hemispherical
support
Prior art date
Application number
TW110111199A
Other languages
English (en)
Other versions
TW202239010A (zh
Inventor
何青松
蔡佳宏
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW110111199A priority Critical patent/TWI782464B/zh
Priority to US17/308,072 priority patent/US11538899B2/en
Priority to CN202110490343.0A priority patent/CN115132729A/zh
Publication of TW202239010A publication Critical patent/TW202239010A/zh
Application granted granted Critical
Publication of TWI782464B publication Critical patent/TWI782464B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一種半導體元件，包括基底與電容器。電容器包括第一電極、第二電極與絕緣層。第一電極位在基底上。第一電極具有多個半球形凹陷。第二電極位在第一電極上。絕緣層位在第一電極與第二電極之間。半球形凹陷的表面與絕緣層直接接觸。

Description

半導體元件及其製造方法
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種具有電容器的半導體元件及其製造方法。
在現今半導體產業中，電容器為相當重要的基本元件。舉例來說，常見的電容器結構的基本設計為在電極板之間插入絕緣材料，而使得兩相鄰的電極板與位於其間的絕緣材料形成一個電容器單元。然而，如何有效地提升電容器的電容值為目前不斷努力的目標。
本發明提供一種半導體元件及其製造方法，其可有效地提升電容器的電容值。
本發明提出一種半導體元件，包括基底與電容器。電容器包括第一電極、第二電極與絕緣層。第一電極位在基底上。第一電極具有多個半球形凹陷。第二電極位在第一電極上。絕緣層位在第一電極與第二電極之間。半球形凹陷的表面與絕緣層直接接觸。
依照本發明的一實施例所述，在上述半導體元件中，第一電極的形狀例如是圓筒狀。
依照本發明的一實施例所述，在上述半導體元件中，第一電極的材料例如是金屬化合物或金屬。
依照本發明的一實施例所述，在上述半導體元件中，可包括多個電容器。此外，半導體元件更可包括支撐結構。支撐結構連接於相鄰兩個電容器的相鄰兩個第一電極之間。
依照本發明的一實施例所述，在上述半導體元件中，支撐結構可包括第一支撐層與第二支撐層。第一支撐層可連接於相鄰兩個電容器的相鄰兩個第一電極之間。第二支撐層可連接於相鄰兩個電容器的相鄰兩個第一電極之間。第一支撐層可位在第二支撐層與基底之間。
依照本發明的一實施例所述，在上述半導體元件中，位在第一支撐層與第二支撐層之間的第一電極可具有半球形凹陷。
依照本發明的一實施例所述，在上述半導體元件中，位在第一支撐層與第二支撐層之間的第一電極可具有半球形凹陷。位在基底與第一支撐層之間的第一電極可具有半球形凹陷。
本發明提出一種半導體元件的製造方法，包括以下步驟。提供基底。在基底上形成電容器。電容器包括第一電極、第二電極與絕緣層。第一電極位在基底上。第一電極具有多個半球形凹陷。第二電極位在第一電極上。絕緣層位在第一電極與第二電極之間。半球形凹陷的表面與絕緣層直接接觸。
依照本發明的一實施例所述，在上述半導體元件的製造方法中，第一電極的形成方法可包括以下步驟。在基底上形成介電層。在介電層中形成第一開口。在由第一開口所暴出的介電層的側壁上形成矽間隙壁。對矽間隙壁進行熱製程，而在矽間隙壁上形成多個半球形晶粒(hemispherical grain，HSG)。在第一開口中形成第一電極材料層。第一電極材料層覆蓋半球形晶粒。移除位在介電層的頂面上方的部分第一電極材料層，而形成第一電極。
依照本發明的一實施例所述，在上述半導體元件的製造方法中，絕緣層與第二電極的形成方法可包括以下步驟。在形成第一電極之後，移除介電層、矽間隙壁與半球形晶粒，而形成第二開口。在第一電極上形成絕緣層。在絕緣層上形成第二電極。第二電極填入第一開口與第二開口。
依照本發明的一實施例所述，在上述半導體元件的製造方法中，第一電極的形成方法可包括以下步驟。在基底上形成矽材料層。在矽材料層中形成第一開口。對矽材料層進行熱製程，而在由第一開口所暴出的矽材料層的側壁上形成多個半球形晶粒。在第一開口中形成第一電極材料層。第一電極材料層覆蓋半球形晶粒。移除位在矽材料層的頂面上方的部分第一電極材料層，而形成第一電極。
依照本發明的一實施例所述，在上述半導體元件的製造方法中，絕緣層與第二電極的形成方法可包括以下步驟。在形成第一電極之後，移除矽材料層與半球形晶粒，而形成第二開口。在第一電極上形成絕緣層。在絕緣層上形成第二電極。第二電極填入第一開口與第二開口。
依照本發明的一實施例所述，在上述半導體元件的製造方法中，更可包括形成多個電容器。此外，在上述半導體元件的製造方法更可包括以下步驟。形成連接於相鄰兩個電容器的相鄰兩個第一電極之間的支撐結構。
依照本發明的一實施例所述，在上述半導體元件的製造方法中，支撐結構可包括第一支撐層與第二支撐層。第一支撐層可連接於相鄰兩個電容器的相鄰兩個第一電極之間。第二支撐層可連接於相鄰兩個電容器的相鄰兩個第一電極之間。第一支撐層可位在第二支撐層與基底之間。
依照本發明的一實施例所述，在上述半導體元件的製造方法中，位在第一支撐層與第二支撐層之間的第一電極可具有半球形凹陷。
依照本發明的一實施例所述，在上述半導體元件的製造方法中，位在第一支撐層與第二支撐層之間的第一電極可具有半球形凹陷。位在基底與第一支撐層之間的第一電極可具有球形凹陷。
基於上述，在本發明所提出的半導體元件及其製造方法中，由於第一電極具有半球形凹陷，因此可增加第一電極的表面積。藉此，可有效地提升電容器的電容值，進而提升半導體元件的電性效能。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1N為本發明一實施例的半導體元件的製造流程剖面圖。
請參照圖1A，提供基底100。基底100可為半導體基底，如矽基底。此外，依據半導體元件的種類，在基底100上可具有相應的元件。在本實施例中，半導體元件是以動態隨機存取記憶體動態隨機存取記憶體(dynamic random access memory，DRAM)為例，但本發明並不以此為限。此外，可在基底100中形成隔離結構102。隔離結構102可為單層結構或多層結構。隔離結構102例如是淺溝渠隔離結構(shallow trench isolation，STI)。隔離結構102的材料例如是氧化矽。
在基底100中可形成埋入式字元線結構104。埋入式字元線結構104可包括埋入式字元線106與介電層108。埋入式字元線106位在基底100中。埋入式字元線106的材料例如是鎢(W)、鋁(Al)或銅(Cu)。介電層108位在埋入式字元線106與基底100之間。介電層108的材料例如氧化矽。此外，埋入式字元線結構104更可包括阻障層110。阻障層110位在埋入式字元線106與介電層108之間。阻障層110的材料例如是鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)或其組合。此外，在埋入式字元線結構104上可形成頂蓋層112。頂蓋層112的材料例如是氮化矽。此外，可根據產品需求在基底100中形成所需的摻雜區(未示出)。
在埋入式字元線結構104的一側的基底100上可形成位元線結構114。位元線結構114可包括接觸窗116與導線118。接觸窗116位在基底100上。接觸窗116可用以作為位元線接觸窗。接觸窗116的材料例如是摻雜多晶矽等導體材料。導線118位在接觸窗116上。導線118可用以作為位元線。導線118的材料例如是鎢、鋁或銅。此外，在位元線結構114上可形成硬罩幕層120。硬罩幕層120的材料例如是氮化矽。
在埋入式字元線結構104的另一側的基底100上可形成接觸窗結構122。接觸窗結構122可用以作為儲存節點接觸窗。接觸窗結構122可包括接觸窗124與接觸窗126。接觸窗124位在基底100上。接觸窗124的材料例如是摻雜多晶矽等導體材料。接觸窗126位在接觸窗124上。接觸窗126的材料例如是鎢、鋁或銅等導體材料。此外，接觸窗結構122更可包括阻障層128。阻障層128位在接觸窗124與接觸窗126之間。阻障層110的材料例如是鈦、氮化鈦、鉭、氮化鉭或其組合。
此外，可在接觸窗結構122與位元線結構114之間形成襯層130。亦即，襯層130可位在接觸窗結構122與位元線結構114之間。襯層130更可位在接觸窗結構122與頂蓋層112之間以及接觸窗結構122與硬罩幕層120之間。襯層130的材料例如是氮化矽等介電材料。另外，可在相鄰兩個接觸窗結構122之間形成介電層132。介電層132的材料例如是氮化矽。
請參照圖1B，可在基底100上依序形成介電層134、支撐層136、介電層138與支撐層140。介電層134的材料例如是氧化矽，如硼磷矽玻璃(borophosphosilicate glass，BPSG)。介電層134的形成方法例如是化學氣相沉積法。支撐層136的材料例如是氮化矽等介電材料。支撐層136的形成方法例如是化學氣相沉積法。介電層138的材料例如是氧化矽。介電層138的形成方法例如是化學氣相沉積法。支撐層140的材料例如是氮化矽等介電材料。支撐層140的形成方法例如是化學氣相沉積法。在一實施例中，在形成介電層134之前，可在基底100上形成終止層142。終止層142的材料例如是氮化矽等介電材料。終止層142的形成方法例如是化學氣相沉積法。此外，終止層142可覆蓋硬罩幕層120、接觸窗結構122、襯層130與介電層132。另外，支撐層140的厚度可大於支撐層136的厚度。舉例來說，支撐層140的厚度可為支撐層136的厚度的兩倍以上。另外，支撐層140的厚度可大於終止層142的厚度。舉例來說，支撐層140的厚度可為終止層142的厚度的兩倍以上。
請參照圖1C，可在支撐層140與介電層138中形成開口OP1。開口OP1可暴露出支撐層140的側壁與介電層138的側壁。開口OP1的形成方法例如是藉由微影製程與蝕刻製程對支撐層140與介電層138進行圖案化。此外，在形成開口OP1的蝕刻製程中，可藉由支撐層136作為蝕刻終止層。
請參照圖1D，可在支撐層140、介電層138與支撐層136上形成矽材料層144。在一些實施例中，矽材料層144可共形地形成在支撐層140、介電層138與支撐層136上。矽材料層144的材料例如是非晶矽或經摻雜的多晶矽(如，摻雜硼的多晶矽)。矽材料層144的形成方法例如是化學氣相沉積法。
請參照圖1E，可對矽材料層144進行回蝕刻製程，以移除位在支撐層140的頂面與支撐層136上的矽材料層144。藉此，可在由開口OP1所暴出的介電層138的側壁上形成矽間隙壁144a。在一些實施例中，更可移除位在支撐層140的側壁上的矽材料層144。回蝕刻製程例如是乾式蝕刻製程。
此外，可將開口OP1延伸至支撐層136、介電層134與終止層142中。舉例來說，可利用矽間隙壁144a與支撐層140作為罩幕，移除部分支撐層136、部分介電層134與部分終止層142。部分支撐層136、部分介電層134與部分終止層142的移除方法例如是乾式蝕刻法。在本實施例中，開口OP1可暴露出接觸窗結構122。
請參照圖1F，可對矽間隙壁144a進行熱製程，而在矽間隙壁144a上形成多個半球形晶粒146。半球形晶粒146的材料例如是矽材料(如，多晶矽)。熱製程例如是回火製程。熱製程的溫度範圍可為500℃至1000℃。在一些實施例中，熱製程的溫度範圍可為600℃至800℃。在一些實施例中，熱製程的溫度範圍可為700℃至800℃。
請參照圖1G，可在開口OP1中形成電極材料層148。此外，電極材料層148更可形成在支撐層140上。在一些實施例中，電極材料層148可共形地形成在開口OP1中與支撐層140上。電極材料層148覆蓋半球形晶粒146。電極材料層148的材料例如是金屬化合物(如，氮化鈦)或金屬(如，鈦或鉭)。電極材料層148的形成方法例如是化學氣相沉積法。
請參照圖1H，可在電極材料層148上形成介電層150。介電層150填入開口OP1。介電層150的材料例如式氧化矽。介電層150的形成方法例如是化學氣相沉積法。
接著，可在介電層150上形成圖案化光阻層152。圖案化光阻層152可位在部分支撐層140的上方。圖案化光阻層152可藉由微影製程來形成。
請參照圖1I，可利用圖案化光阻層152作為罩幕，移除部分介電層150、部分電極材料層148與部分支撐層140，而暴露出部分介電層138的頂面。藉此，可移除位在部分介電層138的頂面上方的部分電極材料層148。部分介電層150、部分電極材料層148與部分支撐層140可分別藉由蝕刻製程(如，乾式蝕刻製程)來移除。
請參照圖1J，移除圖案化光阻層152。圖案化光阻層152的移除方法例如是乾式剝離法(dry stripping)或濕式剝離法(wet stripping)。
接著，可移除部分介電層150，而暴露出位在支撐層140上的部分電極材料層148。部分介電層150的移除方法例如是乾式蝕刻法。
然後，可移除部分電極材料層148，而暴露出支撐層140的頂面。藉此，可移除位在介電層138的頂面上方的部分電極材料層148，而形成電極148a。電極148a可用以作為電容器的下電極。部分電極材料層148的移除方法例如式乾式蝕刻法。
此外，電極148a位在基底100上。舉例來說，電極148a可電性連接至接觸窗結構122。電極148a具有多個半球形凹陷R1，藉此可增加電極148a的表面積。半球形凹陷R1的形成方法例如是藉由半球形晶粒146作為模具來形成。
請參照圖1K，在形成電極148a之後，移除介電層138、介電層150、矽間隙壁144a與半球形晶粒146，而形成開口OP2。因此，在本實施例中，電容器的下電極不包括矽間隙壁144a與半球形晶粒146。介電層138、介電層150、矽間隙壁144a與半球形晶粒146可分別藉由濕式蝕刻製程來移除。用以移除介電層138與介電層150的濕式蝕刻製程所使用的蝕刻劑例如是稀釋氫氟酸(diluted HF，DHF)。用以移除矽間隙壁144a與半球形晶粒146的濕式蝕刻製程所使用的蝕刻劑例如是硝酸。
請參照圖1L，移除部分支撐層136，而暴露出部分介電層134。部分支撐層136的移除方法例如是乾式蝕刻法。
請參照圖1M，移除介電層134。藉此，可擴大開口OP2的範圍。介電層134可藉由濕式蝕刻製程來移除。用以移除介電層134的濕式蝕刻製程所使用的蝕刻劑例如是稀釋氫氟酸。
請參照圖1N，可在電極148a上形成絕緣層154。在一些實施例中，絕緣層154可共形地形成在電極148a上。絕緣層154的材料例如是高介電常數材料(high-k material)，如五氧化二鉭(Ta 2O 5)或氧化鋯(ZrO)。絕緣層154的形成方法例如是化學氣相沉積法。
接著，可在絕緣層154上形成電極156。電極156填入開口OP1與開口OP2。電極156可為單層結構或多層結構。在本實施例中，電極156是以多層結構為例。舉例來說，電極156可包括導體層156a與導體層156b。導體層156a位在絕緣層154上。導體層156a的材料例如是金屬化合物(如，氮化鈦)或金屬(如，鈦或鉭)。導體層156a的形成方法例如是化學氣相沉積法。導體層156b位在導體層156a上。導體層156b的材料例如是經摻雜的半導體材料，如硼摻雜矽鍺。導體層156b的形成方法例如是化學氣相沉積法。此外，電極156更可包括導體層156c。導體層156c位在導體層156b上。導體層156c的材料例如是金屬，如鎢。導體層156c的形成方法例如是物理氣相沉積法。
藉由上述方法，可在基底100上形成多個電容器158，但本發明並不以此為限。只要電容器158的數量為一個以上，即屬於本發明所涵蓋的範圍。電容器158包括電極148a、電極156與絕緣層154。此外，藉由上述方法，可形成連接於相鄰兩個電容器158的相鄰兩個電極148a之間的支撐結構SS1。舉例來說，支撐結構SS1可包括支撐層136與支撐層140。
以下，藉由圖1N來說明上述實施例的半導體元件10。此外，雖然半導體元件10的形成方法是以上述方法為例進行說明，但本發明並不以此為限。
請參照圖1N，半導體元件10包括基底100與電容器158。在本實施例中，半導體元件10可包括多個電容器158。電容器158可為柱狀電容器(cylinder capacitor)，但本發明並不以此為限。電容器158包括電極148a、電極156與絕緣層154。電極148a位在基底100上。電極148a具有多個半球形凹陷R1。電極148a的形狀例如是圓筒狀。電極148a的材料例如是金屬化合物(如，氮化鈦)或金屬(如，鈦或鉭)。電極156位在電極148a上。絕緣層154位在電極148a與電極156之間。半球形凹陷R1的表面與絕緣層154直接接觸。
此外，半導體元件10更可包括支撐結構SS1。支撐結構SS1連接於相鄰兩個電容器158的相鄰兩個電極148a之間。支撐結構SS1可為單層或多層。舉例來說，支撐結構SS1可包括支撐層136與支撐層140。支撐層136可連接於相鄰兩個電容器158的相鄰兩個電極148a之間。支撐層140可連接於相鄰兩個電容器158的相鄰兩個電極148a之間。在一些實施例中，支撐層136與支撐層140可直接連接於相鄰兩個電容器158的相鄰兩個電極148a之間。支撐層136可位在支撐層140與基底100之間。此外，位在支撐層136與支撐層140之間的電極148a可具有半球形凹陷R1。在本實施例中，電極148a的低於支撐層136的頂面的部分P1不具有半球形凹陷。在本實施例中，支撐結構SS1所包含的支撐層是以兩層(即，支撐層136與支撐層140)為例，但本發明並不以此為限。只要支撐結構SS1所包含的支撐層的數量為一層以上，即屬於本發明所涵蓋的範圍。
此外，半導體元件10中的其餘構件可參照上述實施例的說明。另外，半導體元件10中的各構件的材料、設置方式、形成方法與功效已於上述實施例進行詳盡地說明，於此不再說明。
基於上述實施例可知，在本發明所提出的半導體元件10及其製造方法中，由於電極148a具有半球形凹陷R1，因此可增加電極148a的表面積。藉此，可有效地增加電容器158的電容值，進而提升半導體元件10(如，DRAM)的電性效能。
圖2A至圖2K為本發明另一實施例的半導體元件的製造流程剖面圖。圖2A至圖2K為接續圖1A的步驟之後的製作流程剖面圖。
請參照圖2A，可在基底100上依序形成矽材料層200、支撐層202、矽材料層204與支撐層206。矽材料層200的材料例如是非晶矽或經摻雜的多晶矽(如，摻雜硼的多晶矽)。矽材料層200的形成方法例如是化學氣相沉積法。支撐層202的材料例如是氮化矽等介電材料。支撐層202的形成方法例如是化學氣相沉積法。矽材料層204的材料例如是非晶矽或經摻雜的多晶矽(如，摻雜硼的多晶矽)。矽材料層204的形成方法例如是化學氣相沉積法。支撐層206的材料例如是氮化矽等介電材料。支撐層206的形成方法例如是化學氣相沉積法。在一實施例中，在形成矽材料層200之前，可在基底100上形成終止層208。終止層208的材料例如是氮化矽等介電材料。終止層208的形成方法例如是化學氣相沉積法。此外，終止層208可覆蓋硬罩幕層120、接觸窗結構122、襯層130與介電層132。
請參照圖2B，可在支撐層206、矽材料層204、支撐層202、矽材料層200與終止層208中形成開口OP3。開口OP3可暴露出接觸窗結構122。此外，開口OP3更可暴露出支撐層206的側壁、矽材料層204的側壁、支撐層202的側壁、矽材料層200的側壁與與終止層208的側壁。開口OP3的形成方法例如是藉由微影製程與蝕刻製程對支撐層206、矽材料層204、支撐層202、矽材料層200與終止層208進行圖案化。
請參照圖2C，可對矽材料層204與矽材料層200進行熱製程，而在由開口OP3所暴出的矽材料層204的側壁上形成多個半球形晶粒210，且在由開口OP3所暴出的矽材料層200的側壁上形成多個半球形晶粒212。半球形晶粒210與半球形晶粒212的材料例如是矽材料(如，多晶矽)。熱製程例如是回火製程。熱製程的溫度範圍可為500℃至1000℃。在一些實施例中，熱製程的溫度範圍可為600℃至800℃。在一些實施例中，熱製程的溫度範圍可為700℃至800℃。
請參照圖2D，可在開口OP3中形成電極材料層214。此外，電極材料層214更可形成在支撐層206上。在一些實施例中，電極材料層214可共形地形成在開口OP3中與支撐層206上。電極材料層214覆蓋半球形晶粒210與半球形晶粒212。電極材料層214的材料例如是金屬化合物(如，氮化鈦)或金屬(如，鈦或鉭)。電極材料層214的形成方法例如是化學氣相沉積法。
請參照圖2E，可在電極材料層214上形成介電層216。介電層216填入開口OP3。介電層216的材料例如式氧化矽。介電層216的形成方法例如是化學氣相沉積法。
接著，可在介電層216上形成圖案化光阻層218。圖案化光阻層218可位在部分支撐層206的上方。圖案化光阻層218可藉由微影製程來形成。
請參照圖2F，可利用圖案化光阻層218作為罩幕，移除部分介電層216、部分電極材料層214與部分支撐層206，而暴露出部分矽材料層204的頂面。藉此，可移除位在部分矽材料層204的頂面上方的部分電極材料層214。部分介電層216、部分電極材料層214與部分支撐層206可分別藉由蝕刻製程(如，乾式蝕刻製程)來移除。
請參照圖2G，移除圖案化光阻層218。圖案化光阻層218的移除方法例如是乾式剝離法或濕式剝離法。
接著，可移除部分介電層216，而暴露出位在支撐層206上的部分電極材料層214。部分介電層216的移除方法例如是乾式蝕刻法。
然後，可移除部分電極材料層214，而暴露出支撐層206的頂面。藉此，可移除位在矽材料層204的頂面上方的部分電極材料層214，而形成電極214a。電極214a可用以作為電容器的下電極。部分電極材料層214的移除方法例如式乾式蝕刻法。
此外，電極214a位在基底100上。舉例來說，電極214a可電性連接至接觸窗結構122。電極214a具有多個半球形凹陷R2與多個半球形凹陷R3，藉此可增加電極214a的表面積。半球形凹陷R2的形成方法例如是藉由半球形晶粒210作為模具來形成。半球形凹陷R3的形成方法例如是藉由半球形晶粒212作為模具來形成。
請參照圖2H，在形成電極214a之後，移除介電層216、矽材料層204與半球形晶粒210，而形成開口OP4。亦即，在本實施例中，電容器的下電極不包括矽材料層204與半球形晶粒210。介電層216、矽材料層204與半球形晶粒210可分別藉由濕式蝕刻製程來移除。用以移除介電層216的濕式蝕刻製程所使用的蝕刻劑例如是稀釋氫氟酸。用以移除矽材料層204與半球形晶粒210的濕式蝕刻製程所使用的蝕刻劑例如是硝酸。
請參照圖2I，移除部分支撐層202，而暴露出部分矽材料層200。部分支撐層202的移除方法例如是乾式蝕刻法。
請參照圖2J，移除矽材料層200與半球形晶粒212。藉此，可擴大開口OP4的範圍。矽材料層200與半球形晶粒212可藉由濕式蝕刻製程來移除。用以移除矽材料層200與半球形晶粒212的濕式蝕刻製程所使用的蝕刻劑例如是硝酸。
請參照圖2K，可在電極214a上形成絕緣層220。在一些實施例中，絕緣層220可共形地形成在電極214a上。絕緣層220的材料例如是高介電常數材料(high-k material)，如五氧化二鉭(Ta 2O 5)或氧化鋯(ZrO)。絕緣層220的形成方法例如是化學氣相沉積法。
接著，可在絕緣層220上形成電極222。電極222填入開口OP3與開口OP4。電極222可為單層結構或多層結構。在本實施例中，電極222是以多層結構為例。舉例來說，電極222可包括導體層222a與導體層222b。導體層222a位在絕緣層220上。導體層222a的材料例如是金屬化合物(如，氮化鈦)或金屬(如，鈦或鉭)。導體層222a的形成方法例如是化學氣相沉積法。導體層222b位在導體層222a上。導體層222b的材料例如是經摻雜的半導體材料，如硼摻雜矽鍺。導體層222b的形成方法例如是化學氣相沉積法。此外，電極222更可包括導體層222c。導體層222c位在導體層222b上。導體層222c的材料例如是金屬，如鎢。導體層222c的形成方法例如是物理氣相沉積法。
藉由上述方法，可在基底100上形成多個電容器224，但本發明並不以此為限。只要電容器224的數量為一個以上，即屬於本發明所涵蓋的範圍。電容器224包括電極214a、電極222與絕緣層220。此外，藉由上述方法，可形成連接於相鄰兩個電容器224的相鄰兩個電極214a之間的支撐結構SS2。舉例來說，支撐結構SS2可包括支撐層202與支撐層206。
以下，藉由圖2K來說明上述實施例的半導體元件20。此外，雖然半導體元件20的形成方法是以上述方法為例進行說明，但本發明並不以此為限。
請參照圖2K，半導體元件20包括基底100與電容器224。在本實施例中，半導體元件20可包括多個電容器224。電容器224可為柱狀電容器，但本發明並不以此為限。電容器224包括電極214a、電極222與絕緣層220。電極214a位在基底100上。電極214a具有多個半球形凹陷R2與多個半球形凹陷R3。電極214a的形狀例如是圓筒狀。電極214a的材料例如是金屬化合物(如，氮化鈦)或金屬(如，鈦或鉭)。電極222位在電極214a上。絕緣層220位在電極214a與電極222之間。半球形凹陷R2的表面與絕緣層220直接接觸，且半球形凹陷R3的表面與絕緣層220直接接觸。
此外，半導體元件20更可包括支撐結構SS2。支撐結構SS2連接於相鄰兩個電容器224的相鄰兩個電極214a之間。支撐結構SS2可為單層或多層。舉例來說，支撐結構SS2可包括支撐層202與支撐層206。支撐層202可連接於相鄰兩個電容器224的相鄰兩個電極214a之間。支撐層206可連接於相鄰兩個電容器224的相鄰兩個電極214a之間。在一些實施例中，支撐層202與支撐層206可直接連接於相鄰兩個電容器224的相鄰兩個電極214a之間。支撐層202可位在支撐層206與基底100之間。此外，位在支撐層202與支撐層206之間的電極214a可具有半球形凹陷R2。位在基底100與支撐層202之間的電極214a可具有半球形凹陷R3。在本實施例中，電極214a的位在支撐層202的頂面與底面之間的部分P2不具有半球形凹陷。在本實施例中，電極214a的低於終止層208的頂面的部分P3不具有半球形凹陷。在本實施例中，支撐結構SS2是以兩層(即，支撐層202與支撐層206)為例，但本發明並不以此為限。只要支撐結構SS2的數量為一層以上，即屬於本發明所涵蓋的範圍。
此外，半導體元件20中的其餘構件可參照上述實施例的說明。另外，半導體元件20中的各構件的材料、設置方式、形成方法與功效已於上述實施例進行詳盡地說明，於此不再說明。
基於上述實施例可知，在本發明所提出的半導體元件20及其製造方法中，由於電極214a具有半球形凹陷R2與半球形凹陷R3，因此可增加電極214a的表面積。藉此，可有效地增加電容器224的電容值，進而提升半導體元件20(如，DRAM)的電性效能。
綜上所述，在上述實施例的半導體元件及其製造方法中，由於可藉由電極上的半球形凹陷來增加電極的表面積，因此可有效地提升電容器的電容值與半導體元件)的電性效能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10, 20: 半導體元件 100: 基底 102: 隔離結構 104: 埋入式字元線結構 106: 埋入式字元線 108, 132, 134, 138, 150, 216: 介電層 110, 128: 阻障層 112: 頂蓋層 114: 位元線結構 116, 124, 126: 接觸窗 118: 導線 120: 硬罩幕層 122: 接觸窗結構 130: 襯層 136, 140, 202, 206: 支撐層 142, 208: 終止層 144, 200, 204: 矽材料層 144a: 矽間隙壁 146, 210, 212: 半球形晶粒 148, 214: 電極材料層 148a, 156, 214a, 222: 電極 152, 218: 圖案化光阻層 154, 220: 絕緣層 156a, 156b, 156c, 222a, 222b, 222c: 導體層 158, 224: 電容器 OP1, OP2, OP3, OP4: 開口 P1, P2, P3: 部分 R1, R2, R3: 半球形凹陷 SS1, SS2: 支撐結構
圖1A至圖1N為本發明一實施例的半導體元件的製造流程剖面圖。 圖2A至圖2K為本發明另一實施例的半導體元件的製造流程剖面圖。
20: 半導體元件 100: 基底 102: 隔離結構 104: 埋入式字元線結構 106: 埋入式字元線 108, 132: 介電層 110, 128: 阻障層 112: 頂蓋層 114: 位元線結構 116, 124, 126: 接觸窗 118: 導線 120: 硬罩幕層 122: 接觸窗結構 130: 襯層 202, 206: 支撐層 208: 終止層 214a, 222: 電極 220: 絕緣層 222a, 222b, 222c: 導體層 224: 電容器 OP3, OP4: 開口 P2, P3: 部分 R2, R3: 半球形凹陷 SS2: 支撐結構

Claims (16)

  1. 一種半導體元件，包括： 基底； 電容器，包括： 第一電極，位在所述基底上，其中所述第一電極具有多個半球形凹陷； 第二電極，位在所述第一電極上；以及 絕緣層，位在所述第一電極與所述第二電極之間，其中多個所述半球形凹陷的表面與所述絕緣層直接接觸。
  2. 如請求項1所述的半導體元件，其中所述第一電極的形狀包括圓筒狀。
  3. 如請求項1所述的半導體元件，其中所述第一電極的材料包括金屬化合物或金屬。
  4. 如請求項1所述的半導體元件，包括多個所述電容器，且更包括： 支撐結構，連接於相鄰兩個所述電容器的相鄰兩個所述第一電極之間。
  5. 如請求項4所述的半導體元件，其中所述支撐結構包括： 第一支撐層，連接於相鄰兩個所述電容器的相鄰兩個所述第一電極之間；以及 第二支撐層，連接於相鄰兩個所述電容器的相鄰兩個所述第一電極之間，其中所述第一支撐層位在所述第二支撐層與所述基底之間。
  6. 如請求項5所述的半導體元件，其中位在所述第一支撐層與所述第二支撐層之間的所述第一電極具有多個所述半球形凹陷。
  7. 如請求項5所述的半導體元件，其中 位在所述第一支撐層與所述第二支撐層之間的所述第一電極具有多個所述半球形凹陷，且 位在所述基底與所述第一支撐層之間的所述第一電極具有多個所述半球形凹陷。
  8. 一種半導體元件的製造方法，包括： 提供基底； 在所述基底上形成電容器，其中所述電容器包括： 第一電極，位在所述基底上，其中所述第一電極具有多個半球形凹陷； 第二電極，位在所述第一電極上；以及 絕緣層，位在所述第一電極與所述第二電極之間，其中多個所述半球形凹陷的表面與所述絕緣層直接接觸。
  9. 如請求項8所述的半導體元件的製造方法，其中所述第一電極的形成方法包括： 在所述基底上形成介電層； 在所述介電層中形成第一開口； 在由所述第一開口所暴出的所述介電層的側壁上形成矽間隙壁； 對所述矽間隙壁進行熱製程，而在所述矽間隙壁上形成多個半球形晶粒； 在所述第一開口中形成第一電極材料層，其中所述第一電極材料層覆蓋多個所述半球形晶粒；以及 移除位在所述介電層的頂面上方的部分所述第一電極材料層，而形成所述第一電極。
  10. 如請求項9所述的半導體元件的製造方法，其中所述絕緣層與所述第二電極的形成方法包括： 在形成所述第一電極之後，移除所述介電層、所述矽間隙壁與多個所述半球形晶粒，而形成第二開口； 在所述第一電極上形成絕緣層；以及 在所述絕緣層上形成所述第二電極，其中所述第二電極填入所述第一開口與所述第二開口。
  11. 如請求項8所述的半導體元件的製造方法，其中所述第一電極的形成方法包括： 在所述基底上形成矽材料層； 在所述矽材料層中形成第一開口； 對多個所述矽材料層進行熱製程，而在由所述第一開口所暴出的所述矽材料層的側壁上形成多個半球形晶粒； 在所述第一開口中形成第一電極材料層，其中所述第一電極材料層覆蓋多個所述半球形晶粒；以及 移除位在所述矽材料層的頂面上方的部分所述第一電極材料層，而形成所述第一電極。
  12. 如請求項11所述的半導體元件的製造方法，其中所述絕緣層與所述第二電極的形成方法包括： 在形成所述第一電極之後，移除所述矽材料層與多個所述半球形晶粒，而形成第二開口； 在所述第一電極上形成絕緣層；以及 在所述絕緣層上形成所述第二電極，其中所述第二電極填入所述第一開口與所述第二開口。
  13. 如請求項8所述的半導體元件的製造方法，包括形成多個所述電容器，且更包括： 形成連接於相鄰兩個所述電容器的相鄰兩個所述第一電極之間的支撐結構。
  14. 如請求項13所述的半導體元件的製造方法，其中所述支撐結構包括： 第一支撐層，連接於相鄰兩個所述電容器的相鄰兩個所述第一電極之間；以及 第二支撐層，連接於相鄰兩個所述電容器的相鄰兩個所述第一電極之間，其中所述第一支撐層位在所述第二支撐層與所述基底之間。
  15. 如請求項14所述的半導體元件的製造方法，其中位在所述第一支撐層與所述第二支撐層之間的所述第一電極具有多個所述半球形凹陷。
  16. 如請求項14所述的半導體元件的製造方法，其中 位在所述第一支撐層與所述第二支撐層之間的所述第一電極具有多個所述半球形凹陷，且 位在所述基底與所述第一支撐層之間的所述第一電極具有多個所述半球形凹陷。
TW110111199A 2021-03-26 2021-03-26 半導體元件及其製造方法 TWI782464B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110111199A TWI782464B (zh) 2021-03-26 2021-03-26 半導體元件及其製造方法
US17/308,072 US11538899B2 (en) 2021-03-26 2021-05-05 Semiconductor device and manufacturing method thereof
CN202110490343.0A CN115132729A (zh) 2021-03-26 2021-05-06 半导体元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110111199A TWI782464B (zh) 2021-03-26 2021-03-26 半導體元件及其製造方法

Publications (2)

Publication Number Publication Date
TW202239010A TW202239010A (zh) 2022-10-01
TWI782464B true TWI782464B (zh) 2022-11-01

Family

ID=83365075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110111199A TWI782464B (zh) 2021-03-26 2021-03-26 半導體元件及其製造方法

Country Status (3)

Country Link
US (1) US11538899B2 (zh)
CN (1) CN115132729A (zh)
TW (1) TWI782464B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679662B (zh) * 2019-08-01 2019-12-11 力晶積成電子製造股份有限公司 電容集成結構及其電容與其製造方法
TWI691092B (zh) * 2018-11-05 2020-04-11 力晶積成電子製造股份有限公司 電容單元及其製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6146967A (en) * 1997-08-20 2000-11-14 Micron Technology, Inc. Selective deposition of amorphous silicon film seeded in a chlorine gas and a hydride gas ambient when forming a stacked capacitor with HSG
JP2000216356A (ja) * 1999-01-21 2000-08-04 Nec Corp 半導体装置およびその製造方法
US6794704B2 (en) * 2002-01-16 2004-09-21 Micron Technology, Inc. Method for enhancing electrode surface area in DRAM cell capacitors
TWI284318B (en) 2005-12-09 2007-07-21 Ind Tech Res Inst DRAM cylindrical capacitor and method of manufacturing the same
JP2009105195A (ja) 2007-10-23 2009-05-14 Elpida Memory Inc 半導体装置の構造および製造方法
KR101586361B1 (ko) * 2009-11-26 2016-01-18 삼성전자주식회사 커패시터 구조물, 이를 포함하는 반도체 장치, 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법
KR101902468B1 (ko) * 2012-04-19 2018-11-13 삼성전자주식회사 커패시터, 이를 포함하는 반도체 장치, 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법
CN108231787A (zh) * 2016-12-22 2018-06-29 联华电子股份有限公司 介电结构与其制作方法和存储器结构
CN108735744B (zh) * 2017-04-21 2021-02-02 联华电子股份有限公司 半导体存储装置以及其制作方法
CN109494302B (zh) * 2017-09-12 2024-04-05 松下知识产权经营株式会社 电容元件、图像传感器以及电容元件的制造方法
US11164937B2 (en) * 2019-01-23 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
TWI737537B (zh) * 2020-11-10 2021-08-21 力晶積成電子製造股份有限公司 記憶體的電容結構與其製作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691092B (zh) * 2018-11-05 2020-04-11 力晶積成電子製造股份有限公司 電容單元及其製造方法
TWI679662B (zh) * 2019-08-01 2019-12-11 力晶積成電子製造股份有限公司 電容集成結構及其電容與其製造方法

Also Published As

Publication number Publication date
TW202239010A (zh) 2022-10-01
US20220310780A1 (en) 2022-09-29
CN115132729A (zh) 2022-09-30
US11538899B2 (en) 2022-12-27

Similar Documents

Publication Publication Date Title
CN113224059B (zh) 半导体器件
US7560799B2 (en) Spacer patterned, high dielectric constant capacitor
TWI520191B (zh) 堆疊式電容器結構及其製造方法
TWI579970B (zh) 半導體裝置及其製造方法
CN109427786B (zh) 半导体存储装置及其制作工艺
JP2000156479A (ja) 半導体記憶装置およびその製造方法
JP4694120B2 (ja) ダマシーン工程を利用した半導体装置及びその製造方法
US5759895A (en) Method of fabricating a capacitor storage node having a rugged-fin surface
US6924524B2 (en) Integrated circuit memory devices
US6548348B1 (en) Method of forming a storage node contact hole in a porous insulator layer
US6844229B2 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
TWI782464B (zh) 半導體元件及其製造方法
CN113838850B (zh) 动态随机存取存储器及其制造方法
TWI736947B (zh) 記憶體結構及其製造方法
US20230065654A1 (en) Semiconductor structure and method for forming semiconductor structure
KR100539215B1 (ko) 개선된 캐패시터를 포함하는 반도체 장치 및 그 제조 방법
KR20080108697A (ko) 커패시터의 형성 방법 및 반도체 소자의 제조방법
KR100228358B1 (ko) 반도체 장치의 캐패시터 형성방법
KR100849713B1 (ko) 반도체 메모리소자의 스토리지노드 형성방법
TW202238936A (zh) 記憶體結構及其製造方法
KR20050073153A (ko) 반도체 장치의 커패시터 형성 방법
KR20040107133A (ko) 반도체 캐패시터의 저장 전극 형성방법
KR20060030820A (ko) 스토리지 노드 전극을 갖는 반도체 소자의 제조방법 및그에 의하여 제조된 반도체소자
KR20030058285A (ko) 캐패시터를 구비한 반도체 소자 및 그 제조방법
US20080111171A1 (en) Node structures under capacitor in ferroelectric random access memory device and methods of forming the same