TWI833356B - 金屬化結構及其製作方法 - Google Patents
金屬化結構及其製作方法 Download PDFInfo
- Publication number
- TWI833356B TWI833356B TW111135209A TW111135209A TWI833356B TW I833356 B TWI833356 B TW I833356B TW 111135209 A TW111135209 A TW 111135209A TW 111135209 A TW111135209 A TW 111135209A TW I833356 B TWI833356 B TW I833356B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive
- dielectric layer
- island
- substrate
- Prior art date
Links
- 238000001465 metallisation Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 238000000034 method Methods 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000003989 dielectric material Substances 0.000 claims description 20
- 238000009713 electroplating Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 239000004642 Polyimide Substances 0.000 claims description 12
- 229920002577 polybenzoxazole Polymers 0.000 claims description 12
- 229920001721 polyimide Polymers 0.000 claims description 12
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 239000011135 tin Substances 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 406
- 229920002120 photoresistant polymer Polymers 0.000 description 44
- 238000005530 etching Methods 0.000 description 12
- 238000011161 development Methods 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052755 nonmetal Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000011529 conductive interlayer Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
金屬化結構包含基板、島狀物、導電層及介電層,其中基板具有介層區;島狀物自基板凸起且至少部分位於介層區;導電層設置於基板上,且導電層之一部分係共形地覆蓋島狀物;介電層設置於導電層上,以至少鄰接導電層之該部分的側壁,使得導電層之該部分至少部分地形成導電介層的一部分。
Description
本發明一般係關於一種金屬化結構及其製作方法,具體而言,本發明係關於一種降低深孔製程深寬比的金屬化結構及其製作方法。
金屬化製程一般涉及多層電路之間的布局及連接,而連接於兩層金屬電路之間的導電介層的製程大大地影響金屬化結構的電性連接品質。在元件或積體電路縮小化及多元化的趨勢下,金屬化製程中常出現介層孔圖案化及填充的問題,此在天線封裝、重佈線層的深孔製程尤為凸顯。
習知使用一般光阻的深孔製程(例如深寬比為10:1以上的介層孔圖案化製程),在顯影時,受限於光阻性質通常未能完整曝光而容易在介層孔內形成光阻殘留,無法達到有效的深孔顯影。因此,針對深孔製程開發出特殊光阻以達到有效的深孔顯影。然而,此特殊光阻的成本相對較高,造成製造上的負擔。
此外,高深寬比的介層孔增加金屬化製程的填充難度,尤其是在例如天線封裝及重佈線層的後段製程中,難以利用電鍍方式進行有效的深孔填充。
本發明之一目的在於提供一種金屬化結構及其製作方法,其可免除使用特殊光阻,而有效地形成高深寬比的導電介層。
本發明之一目的在於提供一種金屬化結構及其製作方法,其藉由在介層區形成凸塊,降低微影製程中介層孔的深寬比,有利於後續藉由電鍍方式填充介層孔。
於一實施例,本發明提供一種金屬化結構,其包含基板、島狀物、導電層及第一介電層,其中基板具有介層區;島狀物自基板凸起且至少部分位於介層區;導電層設置於基板上,且導電層之一部分係共形地覆蓋島狀物;第一介電層設置於導電層上,以至少鄰接導電層之該部分的側壁,使得導電層之該部分至少部分地形成位於介層區之導電介層的一部分。
於一實施例,本發明之金屬化結構更包含第二介電層及線路層,其中第二介電層設置於第一介電層上,線路層依據線路層圖案至少部分鑲嵌於第二介電層中並與導電層之該部分接觸。
於一實施例,本發明之金屬化結構更包含晶種層,其中線路層為設置於晶種層上之電鍍金屬層。
於一實施例,島狀物由介電材料形成,其中介電材料選自於聚醯亞胺(Polyimide,PI)、聚苯噁唑(Polybenzoxazole,PBO)、環氧樹脂(epoxy)、矽氧烷(siloxane)或其組合。
於一實施例,基板具有基板介電層,島狀物形成於基板介電層上,島狀物的熱膨脹係數小於或等於基板介電層的熱膨脹係數,且島狀物、第一介電層及基板介電層可由相同或不同的材料形成。
於一實施例,導電介層的深寬比為10:1至100:1。
於一實施例,導電介層的寬度為Wv,導電層的厚度為Tm,島狀物的寬度為Wi,且Wi≧Wv-(2xTm)。
於一實施例,導電介層的深度為Hv,導電層的厚度為Tm,島狀物的高度為Hi,且Hi≦(Hv-Tm)。
於一實施例,導電層為電鍍或層壓的金屬層,且導電層的材料選自於銅、鎳、錫、銀、金或其組合。
於另一實施例,本發明提供一種金屬化結構的製作方法,包含:提供基板,基板具有介層區;形成島狀物於基板上,島狀物自基板凸起且至少部分位於介層區;形成導電層於基板上,導電層之一部分係共形地覆蓋島狀物;以及形成第一介電層於導電層上,第一介電層至少鄰接導電層之該部分的側壁,使得導電層之該部分至少部分地形成位於介層區之導電介層的一部分。
於一實施例,本發明之金屬化結構的製作方法更包含形成第二介電層及線路層,其中第二介電層形成於第一介電層上,線路層依據線路層圖案至少部分鑲嵌於第二介電層中並與導電層之該部分接觸。
於一實施例,本發明之金屬化結構的製作方法更包含在形成第二介電層之前,形成晶種層,且形成線路層包含依據線路層圖案利用電鍍方法形成金屬層於晶種層上。
相較於習知技術,本發明之金屬化結構及其製作方法藉由在介層區形成島狀凸塊降低後續微影製程中介層孔的深寬比,有效減少光阻殘留的機會,且有益於後續利用電鍍方式形成金屬層。
在附圖中,為了清楚起見,放大了層、膜、面板、區域等的厚度。在整個說明書中,相同的附圖標記表示相同的元件。應當理解,當諸如層、膜、區域或基板的元件被稱為在另一元件”上”或”連接到”另一元件時,其可以直接在另一元件上或與另一元件連接,或者中間元件可以也存在。相反,當元件被稱為”直接在另一元件上”或”直接連接到”另一元件時,不存在中間元件。如本文所使用的,”連接”可以指物理及/或電性連接。再者,”電性連接”或”耦合”係可為二元件間存在其它元件。
應當理解,儘管術語”第一”、”第二”、”第三”等在本文中可以用於描述各種元件、部件、區域、層及/或部分,但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此,下面討論的”第一元件”、”部件”、”區域”、”層”或”部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
這裡使用的術語僅僅是為了描述特定實施例的目的,而不是限制性的。如本文所使用的,除非內容清楚地指示,否則單數形式”一”、”一個”和”該”旨在包括複數形式,包括”至少一個”。”或”表示”及/或”。如本文所使用的,術語”及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解,當在本說明書中使用時,術語”包括”及/或”包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件,但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。
此外,諸如”下”或”底部”和”上”或”頂部”的相對術語可在本文中用於描述一個元件與另一元件的關係,如圖所示。應當理解,相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如,如果一個附圖中的裝置翻轉,則被描述為在其他元件的”下”側的元件將被定向在其他元件的”上”側。因此,示例性術語”下”可以包括”下”和”上”的取向,取決於附圖的特定取向。類似地,如果一個附圖中的裝置翻轉,則被描述為在其它元件”下方”或”下方”的元件將被定向為在其它元件”上方”。因此,示例性術語”下面”或”下面”可以包括上方和下方的取向。
本文使用的”約”、”近似”、或”實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值,考慮到所討論的測量和與測量相關的誤差的特定數量(即,測量系統的限制)。例如,”約”可以表示在所述值的一個或多個標準偏差內,或±30%、±20%、±10%、±5%內。再者,本文使用的“約”、”近似”或“實質上”可依光學性質、蝕刻性質或其它性質,來選擇較可接受的偏差範圍或標準偏差,而可不用一個標準偏差適用全部性質。
除非另有定義,本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是,諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義,並且將不被解釋為理想化的或過度正式的意義,除非本文中明確地這樣定義。
本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此,可以預期到作為例如製造技術及/或公差的結果的圖示的形狀變化。因此,本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀,而是包括例如由製造導致的形狀偏差。例如,示出或描述為平坦的區域通常可以具有粗糙及/或非線性特徵。此外,所示的銳角可以是圓的。因此,圖中所示的區域本質上是示意性的,並且它們的形狀不是旨在示出區域的精確形狀,並且不是旨在限制權利要求的範圍。
本發明提供一種金屬化結構及其製作方法,其可應用於任何積體電路,且較佳是應用於具有高深寬比的導電介層的積體電路,例如積體電路的天線封裝或重佈線層的金屬化結構等,但不限於此。於後參考圖式,詳細說明本發明之金屬化結構及其製作方法的細節。
圖1為本發明一實施例之金屬化結構10之示意圖。如圖1所示,於一實施例,金屬化結構10包含基板100、島狀物120、導電層130及第一介電層140。基板100具有介層區101。島狀物120自基板100凸起且至少部分位於介層區101。導電層130設置於基板100上,且導電層130之一部分132係共形地覆蓋島狀物120。第一介電層140設置於導電層130上,以至少鄰接導電層130之該部分132的側壁,使得導電層130之該部分132至少部分地形成位於介層區101之導電介層190的一部分。
具體而言,基板100可為任何積體電路產品的製造過程中需要金屬化結構10的基板,例如需要進行天線封裝的基板、需要重佈線層的基板等,但不限於此。於一實施例,基板100可具有基板介電層110,其中基板介電層110位於基板100的頂部,且基板介電層110中可鑲嵌有導電線路(未繪示),但不以此為限。基板介電層110可由任何適用於隔絕導電線路避免短路的介電材料所形成。於一實施例,基板介電層110的材料可選自於聚醯亞胺(PI)、聚苯噁唑(PBO)、環氧樹脂、矽氧烷或其組合,但不以此為限。基板100具有一或多個介層區101,且介層區101為後續欲形成導電介層190的區域。於此實施例,僅繪示兩個相鄰的介層區101進行說明,但介層區101的數目、位置及尺寸可依據實際應用而變化,不以實施例所示為限。
於一實施例,較佳對應於介層區101的數目,一或多個島狀物120分別設置於基板100上,例如設置於基板介電層110上,使得島狀物120至少部分位於介層區101。具體而言,島狀物120可為獨立設置於基板100的表面上的島狀凸塊,且島狀物120的頂面突出於基板100(或基板介電層110)的頂面。複數島狀物120之間互不相連,且各島狀物120至少局部位於對應的介層區101。換言之,島狀物120於基板100上的垂直投影可至少部分與對應的介層區101重疊。舉例而言,島狀物120於基板100上的垂直投影可局部位於介層區101中、完全位於介層區101中、或甚至超越介層區101。於此實施例,島狀物120於基板100上的垂直投影較佳完全落在介層區101中。島狀物120的形狀、大小、位置、數目與後續欲形成的導電介層190對應。於一實施例,島狀物120較佳由介電材料形成,且該介電材料可選自於聚醯亞胺(PI)、聚苯噁唑(PBO)、環氧樹脂、矽氧烷或其組合,但不以此為限。依據實際應用,島狀物120亦可由導電材料(例如導電的金屬或非金屬)形成。於一實施例,島狀物120的熱膨脹係數較佳小於或等於基板介電層110的熱膨脹係數,藉此可抑制翹曲。
導電層130較佳為金屬化結構10的其中一層導電線路,且導電層130設置於基板100上(例如基板介電層110上)並與鑲嵌於基板介電層110中的導電線路接觸而形成電連接。導電層130的一部分132係共形地覆蓋島狀物120,使得導電層130覆蓋島狀物120的該部分132具有與島狀物120實質一致的輪廓。舉例而言,導電層130覆蓋島狀物120的該部分132具有類似帽蓋的外形,使得導電層130的該部分132的頂面覆蓋於島狀物120的頂面並較導電層130的其他部分(例如與基板介電層110或其鑲嵌線路接觸的部分)的頂面突起,且導電層130的該部分132的側壁覆蓋島狀物120的側壁並連接導電層130的該部分132的頂面及其他部分的頂面。導電層130較佳為厚度均勻且隨著基板100(包含島狀物120)的表面輪廓起伏的層狀結構,使得導電層130在厚度及寬度方向上的尺寸實質一致,例如導電層130於基板100(及島狀物120)頂面上的厚度與導電層130於島狀物120的側壁上的寬度較佳實質一致。於一實施例,導電層130較佳為電鍍或層壓的金屬層,且導電層130的材料選自於銅、鎳、錫、銀、金或其組合,但不以此為限。依據實際應用,導電層130可為非金屬的導電層,例如氧化銦錫(ITO)層。再者,由於島狀物120至少局部位於介層區101,因此導電層130覆蓋島狀物120的該部分132也至少局部位於介層區101。舉例而言,依據島狀物120的形狀、大小、位置等,導電層130的該部分132的頂面及/或側壁可至少局部位於介層區101。換言之,導電層130的該部分132於基板100上的垂直投影至少局部與介層區101重疊。於一實施例,導電層130的該部分132於基板100上的垂直投影較佳實質完全與介層區101重疊。
第一介電層140為定義導電介層190的圖案化介電層,使得導電介層190鑲嵌於第一介電層140中。第一介電層140的材料可選自於聚醯亞胺(PI)、聚苯噁唑(PBO)、環氧樹脂、矽氧烷或其組合,但不以此為限。依據實際應用,島狀物120、第一介電層140及基板介電層110可由相同或不同的介電材料形成。具體而言,第一介電層140設置於導電層130上,且至少鄰接導電層130的該部分132的側壁,使得導電層130的該部分132鑲嵌於第一介電層140中,且導電層130除該部分132外的其餘部分係位於第一介電層140下方。從另一觀點而言,第一介電層140於基板100上的垂直投影實質涵蓋除介層區101之外的基板100其餘部分,使得導電層130未被第一介電層140覆蓋的部分(例如導電層130位於介層區101內的部分)係作為導電介層190的一部分或全部。於此實施例,第一介電層140僅鄰接導電層130共形地覆蓋島狀物120之該部分132的側壁,使得導電層130之該部分132完全作為導電介層190的一部分,但不以此為限。依據實際應用,第一介電層140可同時鄰接導電層130共形地覆蓋島狀物120之該部分132的側壁以及該部分132的部分頂面,使得該部分132未被第一介電層140覆蓋的部分頂面形成導電介層190的一部分(如圖9所示)。換言之,依據島狀物120的形狀、大小、位置及導電層130的厚度等,第一介電層140可不僅鄰接導電層130覆蓋島狀物120之該部分132的側壁且完全或局部未覆蓋導電層130之該部分132的頂面。
如圖所示,第一介電層140的厚度實質決定導電介層190的深度,且導電介層190的寬度實質為介層區101的寬度。於一實施例,導電介層190的深度為Hv(即第一介電層140的厚度),導電介層190的寬度為Wv(即介層區101的寬度),且導電介層190的深寬比(Hv:Wv)較佳為10:1以上,更佳為10:1至100:1。於一實施例,島狀物120的高度(或厚度)與導電層130的厚度的總和,較佳小於或等於導電介層190的深度。舉例而言,導電層130的厚度為Tm,島狀物120的高度為Hi,且(Hi+Tm)≦Hv,即Hi≦(Hv-Tm)。如圖1所示,當島狀物120的高度(或厚度)與導電層130的厚度的總和小於導電介層190的深度時(即Hi<(Hv-Tm)),導電層130的該部分132覆蓋島狀物120而構成導電介層190的底部,而後續形成的線路層(例如170)與導電層130的該部分132電連接且部分嵌入第一介電層,以構成導電介層190的頂部。當島狀物120的高度(或厚度)與導電層130的厚度的總和等於導電介層190的深度時(即Hi=(Hv-Tm))(未繪示),導電介層190實質由導電層130的該部分132覆蓋島狀物120所構成,亦即後續形成的線路層170與導電層130的該部分132電連接且未嵌入第一介電層140中。再者,島狀物120的寬度與覆蓋於其上兩側的導電層130的側壁的寬度(即厚度)的總和較佳大於或等於導電介層190的寬度。舉例而言,島狀物120的寬度為Wi,導電層130的厚度為Tm,且(Wi+2xTm)≧Wv,即Wi≧Wv-(2xTm)。藉由上述島狀物120及導電層130與導電介層190之間的設計關係,可確保導電層130覆蓋島狀物120的部分至少部分地有效形成導電介層190的一部分。換言之,由於導電層130藉由共形地覆蓋島狀120而部分伸入介層孔以形成導電介層190的一部分,使得後續欲由線路層170形成/填充導電介層190的其餘部分的深度有效降低,而有利於線路層170的製作。
再者,如圖1所示,金屬化結構10可更包含第二介電層180及線路層170。第二介電層180設置於第一介電層140上,且線路層170依據線路層圖案至少部分鑲嵌於第二介電層180中並與導電層130之該部分132接觸。第二介電層180的材料可選自於聚醯亞胺(PI)、聚苯噁唑(PBO)、環氧樹脂、矽氧烷或其組合,但不以此為限。依據實際應用,島狀物120、第一介電層140、第二介電層180及基板介電層110可由相同或不同的介電材料形成。此外,金屬化結構10可更包含晶種層150,且線路層170為設置於晶種層150上之電鍍金屬層。具體而言,第一介電層140定義出導電介層190,而第二介電層180具有藉由導電介層190與導電層130接觸的線路層170的圖案(即線路層圖案)。於一實施例,此線路層170可為封裝天線或重佈線層,但不以此為限。晶種層150為選擇性設置,且位於第一介電層140及未被第一介電層覆蓋140的導電層130上,以利後續要利用電鍍方式形成金屬線路層170。舉例而言,晶種層150未被第二介電層180覆蓋的部分係對應線路層圖案,使得電鍍金屬僅存在晶種層150未被第二介電層180覆蓋的部分上,而形成線路層170。於一實施例,線路層170的材料可選自於銅、鎳、錫、銀、金或其組合,但不以此為限。
再者,如圖9所示,島狀物120’的寬度大於導電介層190的寬度(即Wi>Wv)時,由於導電層130共形地覆蓋島狀物120’,因此即使島狀物120’在基板100的垂直投影實質超越介層區101時,線路層170仍可通過第一介電層140所界定的導電介層190(例如導電層130的該部分132的頂面)與導電層130形成電連接。從另一觀點而言,相鄰的島狀物120’之間的距離係大於2倍的導電層130的該部分132的側壁的寬度(即2倍的導電層130的厚度),使得第一介電層140可設置於相鄰的島狀物120’之間(或導電層130相鄰的該部分132之間)並於導電層130的該部分132定義出導電介層190,藉此可達到有效隔絕相鄰導電介層190避免短路,並達到線路層170與導電層130透過導電介層190的電連接。
於後參考圖10並配合圖2至圖8,說明本發明一實施例之金屬化結構10之製作方法。如圖10所示,於一實施例,金屬化結構之製作方法200包含步驟210,提供基板100,且基板100具有介層區101;步驟220,形成島狀物120於基板100上,島狀物120自基板100凸起且至少部分位於介層區101;步驟230,形成導電層130於基板100上,導電層130之一部分132係共形地覆蓋島狀物120;以及步驟240,形成介電層(例如第一介電層140)於導電層130上,第一介電層140至少鄰接導電層130之部分132的側壁,使得導電層130之部分132至少部分地形成位於介層區101之導電介層190的一部分。
具體而言,基板100、島狀物120、導電層130及介電層(例如第一介電層140)的細節(例如材料、結構等)可參考前述實施例的說明,於此不再贅述。於後著重說明金屬化結構之製作方法200的步驟細節。如圖2所示,於步驟210中,提供的基板100可為任何積體電路產品的製造過程中需要金屬化結構的基板。於一實施例,基板100可具有基板介電層110,其中基板介電層110位於基板100的頂部,且基板介電層110中可鑲嵌有導電線路(未繪示),但不以此為限。基板100具有一或多個介層區101,以定義後續欲形成導電介層190的區域,於此以兩個介層區101為例,但不以此為限。
於步驟220中,形成島狀物120的步驟可包含利用微影、蝕刻等製程於基板100的介層區101上形成島狀物120。舉例而言,可藉由例如形成毯覆式介電材料層於基板100上(例如基板介電層110上),塗佈光阻層於介電材料層上,並進行曝光、顯影等步驟,使得光阻層定義出分別在例如兩個介層區101的兩個島狀物120的圖案。接著,去除介電材料層未被顯影後的光阻層保護的部分,而後移除殘餘光阻層,以分別在兩個介層區101形成由介電材料所形成的相互分離的島狀凸塊(即島狀物120)。在此須注意,於此實施例雖說明形成介電材料層後再藉由微影、蝕刻等製程形成島狀物120,但不以此為限。於其他實施例,可藉由形成導電材料層,而後再藉由微影、蝕刻等製程形成由導電材料所形成的島狀物120。此外,在光阻材料能夠承受後續製程條件(例如高溫、高壓等)的情況下,可藉由塗佈、曝光、顯影等微影製程直接以光阻材料形成島狀物120,而省略形成及圖案化介電材料層或導電材料層於基板100的步驟。
如圖3所示,於步驟230中,形成導電層130的步驟可包含利用微影、蝕刻等製程於基板100上形成共形的導電層130。舉例而言,於基板100上,可利用沉積方式形成一層共形的晶種層,亦即晶種層的輪廓隨著基板100上的島狀物120的輪廓起伏,接著進行圖案化(微影)製程,使得晶種層未被光阻覆蓋的區域具有所欲形成的線路的圖案。然後,利用電鍍或層壓方式僅在圖案化的晶種層上形成電鍍或層壓的金屬層。之後可藉由剝除、蝕刻等技術去除殘餘光阻及晶種層被殘餘光阻覆蓋的部分(例如晶種層不具有電鍍金屬層形成於其上的部分)。藉此,可在基板100上形成具有預定線路圖案的導電層130,且導電層130的一部分係共形地覆蓋島狀物120。在此須注意,於此步驟中雖以電鍍或層壓方式形成金屬層,但不以此為限。於其他實施例,依據實際應用,可藉由沉積方式於基板100上形成共形的導電層130,再藉由微影及蝕刻等技術形成具有線路圖案的導電層130且導電層130之一部分132共形地覆蓋島狀物120,而可免除形成晶種層的步驟。藉此,導電層130的材料不僅可使用金屬(例如銅、鎳、錫、銀、金或其組合),也可使用非金屬的導電材料(例如氧化銦錫(ITO)),但不以此為限。
如圖4所示,於步驟240中,形成介電層的步驟包含利用微影、蝕刻等製程於導電層130上形成定義出導電介層190的圖案的介電層(例如第一介電層140)。舉例而言,可藉由例如形成毯覆式介電材料層於導電層130上,塗佈光阻層於介電材料層上,並進行曝光、顯影等步驟,使得光阻層在例如兩個介層區101分別定義出兩個對應導電介層的圖案。接著,去除介電材料層未被顯影後的光阻層保護的部分以裸露出其下的導電層130(即導電層130在介層區101中的部分),而後移除殘餘光阻層。藉此,形成在介層區101具有對應介層孔142(即對應導電介層的開口)的第一介電層140。於此實施例中,由於島狀物120及其上覆蓋的導電層130至少部分位於介層區101,即導電層130的該部分132覆蓋島狀物120已形成導電介層190的底部,使得光阻層定義導電介層190所需曝光/顯影的深度(或底部)因為島狀物120的存在而被墊高(即深寬比降低)。由於深寬比降低,也降低曝光、顯影後光阻殘留的機率,因此一般常用的光阻及微影技術足可達成介層孔142的有效顯影,無需使用昂貴的特殊光阻,而可有效降低製造成本。再者,由於深寬比降低,第一介電層140中定義出的介層孔142(即對應導電介層190的開口)的深度也因而降低,使得介層孔142更容易填充,有益於後續使用電鍍等技術而完成與導電層130的電連接。
如圖5至圖8所示,在形成定義介層孔142的第一介電層140後,於一實施例,金屬化結構之製作方法200可更包含形成第二介電層180及線路層170,其中第二介電層180形成於第一介電層140上,線路層170依據線路層圖案至少部分鑲嵌於第二介電層180中並與導電層130之該部分132接觸。於一實施例,線路層170較佳是利用電鍍方式形成的金屬層,因此金屬化結構之製作方法200可更包含形成晶種層150,且形成線路層170包含依據線路層圖案利用電鍍方法形成金屬層於晶種層150上。
具體而言,如圖5所示,形成晶種層150的步驟可包含利用沉積方式形成晶種層150於第一介電層140上以及在介層孔142中裸露的導電層130(例如導電層130的該部分132的頂面)上。舉例而言,晶種層150係共形地形成於第一介電層140及裸露的導電層130上,使得第一介電層140的介層孔142未被填滿。如圖6所示,塗佈光阻層165於晶種層150上。舉例而言,塗佈光阻層165以填充開口142並使光阻層165具有實質平坦的表面。如圖7所示,形成圖案化光阻層160,以定義出線路層170的圖案(即線路層圖案)。舉例而言,曝光、顯影光阻層165,使得圖案化光阻層160裸露出後續欲於其上形成線路層170的晶種層150的部分,即晶種層150未被圖案化光阻層160覆蓋的部分係對應線路層圖案,其中線路層圖案包含與第一介電層140之介層孔142重疊的開口162。換言之,圖案化光阻層160界定的線路層圖案至少包含形成在介層區101的開口162,以裸露位於介層區101中的晶種層150。於此步驟中,由於介層區101已形成有島狀物120及導電層130覆蓋於其上的該部分132,使得在光阻層165進行圖案化而要在介層區101定義的開口162的深度明顯降低(即深寬比降低)。由於深寬比降低,也降低曝光、顯影後光阻殘留的機率,因此一般常用的光阻及微影技術足可達成光阻層的開口162的有效顯影,無需使用昂貴的特殊光阻,而可有效降低製造成本。由於深寬比降低,圖案化光阻層160中定義導電介層的開口162的深度也因而降低,使得開口162更容易填充,有益於後續使用電鍍等技術而完成與導電層130的電連接。
如圖8所示,形成線路層170的步驟包含利用電鍍方式僅在圖案化光阻層160中裸露的晶種層150上形成金屬層。由於島狀物120至少部分位於介層區101,使得圖案化光阻層160的開口162的深度顯著降低,有利於以電鍍方式填充開口162,增進電鍍製程的可行性。之後,可藉由剝除、蝕刻等技術去除殘餘光阻及晶種層150被殘餘光阻覆蓋的部分(例如晶種層150不具有電鍍金屬層形成於其上的部分)。接著,可利用塗佈(或沉積)、蝕刻等技術,形成第二介電層180,以將線路層170至少部分鑲嵌於第二介電層180中。藉此,可形成具有預定線路圖案的線路層170,且線路層170與導電層130位於介層區101的部分(例如132)電接觸,以達到藉由導電介層190電連接線路層170與導電層130,而完成例如圖1所示的金屬化結構10,但不以此為限。
如圖9所示,依據實際應用,可藉由沉積、塗佈、微影、蝕刻等技術在第一介電層140上形成具有上述線路層圖案的第二介電層180,而後藉由沉積、蝕刻、平坦化等技術形成依據線路層圖案至少部分鑲嵌於第二介電層180的線路層170,而可免除形成晶種層的步驟。
本發明已由上述相關實施例加以描述,然而上述實施例僅為實施本發明之範例。必需指出的是,已揭露之實施例並未限制本發明之範圍。相反地,包含於申請專利範圍之精神及範圍之修改及均等設置均包含於本發明之範圍內。
10:金屬化結構
100:基板
101:介層區
110:基板介電層
120、120’:島狀物
130:導電層
132:部分
140:第一介電層
142:介層孔
150:晶種層
160:圖案化光阻層
162:開口
165:光阻層
170:線路層
180:第二介電層
190:導電介層
Hi:島狀物的高度
Hv:導電介層的深度
Tm:導電層的厚度
Wi:島狀物的寬度
Wv:導電介層的寬度
圖1為本發明一實施例之金屬化結構之示意圖。
圖2至圖8為本發明一實施例之金屬化結構之製作方法各階段之示意圖。
圖9為本發明另一實施例之金屬化結構之示意圖。
圖10為本發明一實施例之金屬化結構之製作方法之流程圖。
10:金屬化結構
100:基板
101:介層區
110:基板介電層
120:島狀物
130:導電層
132:部分
140:第一介電層
150:晶種層
170:線路層
180:第二介電層
190:導電介層
Hi:島狀物的高度
Hv:導電介層的深度
Tm:導電層的厚度
Wi:島狀物的寬度
Wv:導電介層的寬度
Claims (20)
- 一種金屬化結構,包含: 一基板,具有一介層區; 一島狀物,自該基板凸起且至少部分位於該介層區; 一導電層,設置於該基板上,且該導電層之一部分係共形地覆蓋該島狀物;以及 一第一介電層,設置於該導電層上,以至少鄰接該導電層之該部分的側壁,使得該導電層之該部分至少部分地形成位於該介層區之一導電介層的一部分。
- 如請求項1所述之金屬化結構,更包含一第二介電層及一線路層,其中該第二介電層設置於該第一介電層上,該線路層依據一線路層圖案至少部分鑲嵌於該第二介電層中並與該導電層之該部分接觸。
- 如請求項2所述之金屬化結構,更包含一晶種層,其中該線路層為設置於該晶種層上之一電鍍金屬層。
- 如請求項1所述之金屬化結構,其中該島狀物由介電材料形成。
- 如請求項4所述之金屬化結構,其中該介電材料選自於聚醯亞胺、聚苯噁唑、環氧樹脂、矽氧烷或其組合。
- 如請求項4所述之金屬化結構,其中該基板具有一基板介電層,該島狀物形成於該基板介電層上,該島狀物的熱膨脹係數小於或等於該基板介電層的熱膨脹係數,且該島狀物、該第一介電層及該基板介電層可由相同或不同的材料形成。
- 如請求項1所述之金屬化結構,其中該導電介層的深寬比為10:1至100:1。
- 如請求項1所述之金屬化結構,其中該導電介層的寬度為Wv,該導電層的厚度為Tm,該島狀物的寬度為Wi,且Wi≧Wv-(2xTm)。
- 如請求項1所述之金屬化結構,其中該導電介層的深度為Hv,該導電層的厚度為Tm,該島狀物的高度為Hi,且Hi≦(Hv-Tm)。
- 如請求項1所述之金屬化結構,其中該導電層為電鍍或層壓的金屬層,且該導電層的材料選自於銅、鎳、錫、銀、金或其組合。
- 一種金屬化結構的製作方法,包含: 提供一基板,該基板具有一介層區; 形成一島狀物於該基板上,該島狀物自該基板凸起且至少部分位於該介層區; 形成一導電層於該基板上,該導電層之一部分係共形地覆蓋該島狀物;以及 形成一第一介電層於該導電層上,該第一介電層至少鄰接該導電層之該部分的側壁,使得該導電層之該部分至少部分地形成位於該介層區之一導電介層的一部分。
- 如請求項11所述之製作方法,更包含形成一第二介電層及一線路層,其中該第二介電層形成於該第一介電層上,該線路層依據一線路層圖案至少部分鑲嵌於該第二介電層中並與該導電層之該部分接觸。
- 如請求項12所述之製作方法,其中在形成該第二介電層之前,更包含形成一晶種層,且形成該線路層包含依據該線路層圖案利用電鍍方法形成一金屬層於該晶種層上。
- 如請求項11所述之製作方法,其中形成該島狀物包含由介電材料形成該島狀物。
- 如請求項14所述之製作方法,其中該介電材料選自於聚醯亞胺、聚苯噁唑、環氧樹脂、矽氧烷或其組合。
- 如請求項14所述之製作方法,其中該基板具有一基板介電層,形成該島狀物包含形成該島狀物於該基板介電層上,其中該島狀物的熱膨脹係數小於或等於該基板介電層的熱膨脹係數,且該島狀物、該第一介電層及該基板介電層可由相同或不同的材料形成。
- 如請求項11所述之製作方法,其中該導電介層的深寬比為10:1至100:1。
- 如請求項11所述之製作方法,其中該導電介層的寬度為Wv,該導電層的厚度為Tm,該島狀物的寬度為Wi,且Wi≧Wv-(2xTm)。
- 如請求項11所述之製作方法,其中該導電介層的深度為Hv,該導電層的厚度為Tm,該島狀物的高度為Hi,且Hi≦(Hv-Tm)。
- 如請求項11所述之製作方法,其中形成該導電層包含形成電鍍或層壓的金屬層,且該導電層的材料選自於銅、鎳、錫、銀、金或其組合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111135209A TWI833356B (zh) | 2022-09-16 | 2022-09-16 | 金屬化結構及其製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111135209A TWI833356B (zh) | 2022-09-16 | 2022-09-16 | 金屬化結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI833356B true TWI833356B (zh) | 2024-02-21 |
TW202414683A TW202414683A (zh) | 2024-04-01 |
Family
ID=90825035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111135209A TWI833356B (zh) | 2022-09-16 | 2022-09-16 | 金屬化結構及其製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI833356B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200395447A1 (en) * | 2019-06-17 | 2020-12-17 | Infineon Technologies Ag | Semiconductor Device and Method for Fabricating a Wafer |
US20200402925A1 (en) * | 2018-12-28 | 2020-12-24 | Micron Technology, Inc. | Semiconductor devices having crack-inhibiting structures |
US20210020585A1 (en) * | 2018-12-28 | 2021-01-21 | Micron Technology, Inc. | Semiconductor devices having crack-inhibiting structures |
-
2022
- 2022-09-16 TW TW111135209A patent/TWI833356B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200402925A1 (en) * | 2018-12-28 | 2020-12-24 | Micron Technology, Inc. | Semiconductor devices having crack-inhibiting structures |
US20210020585A1 (en) * | 2018-12-28 | 2021-01-21 | Micron Technology, Inc. | Semiconductor devices having crack-inhibiting structures |
US20200395447A1 (en) * | 2019-06-17 | 2020-12-17 | Infineon Technologies Ag | Semiconductor Device and Method for Fabricating a Wafer |
Also Published As
Publication number | Publication date |
---|---|
TW202414683A (zh) | 2024-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9198290B2 (en) | Wiring substrate, method of manufacturing the same, and semiconductor device | |
TWI517273B (zh) | 具有支撐終端墊的半導體晶片 | |
KR100836653B1 (ko) | 회로기판 및 그 제조방법 | |
US7992291B2 (en) | Method of manufacturing a circuit board | |
CN113363244B (zh) | 半导体结构及其形成方法 | |
TW201349397A (zh) | 半導體封裝結構之多層基板 | |
US20150062851A1 (en) | Wiring board, semiconductor device, and method of manufacturing wiring board | |
JP2010192478A (ja) | 半導体装置の製造方法 | |
TW201436121A (zh) | 封裝裝置 | |
TWI833356B (zh) | 金屬化結構及其製作方法 | |
US11798872B2 (en) | Interconnection structure and semiconductor package including the same | |
CN112397445B (zh) | Tsv导电结构、半导体结构及制备方法 | |
JP7320633B2 (ja) | チップ再配線構造及びその作製方法 | |
TWI607681B (zh) | 線路基板的製作方法 | |
US7910478B2 (en) | Method of manufacturing semiconductor devices | |
WO2022178729A1 (zh) | 芯片封装结构及其制作方法、电子设备 | |
US12148688B2 (en) | Semiconductor substrate and manufacturing method thereof | |
US12014934B2 (en) | Semiconductor substrate structure and manufacturing method thereof | |
TWI857363B (zh) | 半導體基板結構及其製造方法 | |
TWI824396B (zh) | 半導體裝置及其製造方法 | |
TWI512921B (zh) | 載板結構與晶片封裝結構及其製作方法 | |
TWI720735B (zh) | 封裝結構及其製造方法 | |
US8312624B1 (en) | Method for manufacturing a heat dissipation structure of a printed circuit board | |
JP2022109079A (ja) | 配線基板及びその製造方法 | |
TWI437942B (zh) | 線路板及其製作方法 |