TWI720735B - 封裝結構及其製造方法 - Google Patents

Abstract

一種封裝結構，包括線路重佈結構、晶片、內導電強化元件及保護層。線路重佈結構包括第一線路層及設置於第一線路層之上的第二線路層。第一線路層電性連接第二線路層。晶片設置於線路重佈結構上，並電性連接第二線路層。內導電強化元件設置於線路重佈結構上。內導電強化元件具有30~200GPa的楊氏模數。保護層覆蓋晶片及內導電強化元件的開口側壁。

Description

封裝結構及其製造方法

本發明係關於一種封裝結構，以及關於一種封裝結構的製造方法。

傳統上，晶片封裝結構包括基板、位於基板上之晶片及覆蓋晶片的封裝材料層。由於基板、晶片及封裝材料層的熱膨脹係數差異大，當執行熱製程以形成晶片及封裝材料層於基板上時，晶片封裝結構經常嚴重翹曲。因此，降低了晶片封裝結構安裝在印刷電路板上的良率。

另一方面，當欲形成一封裝結構形成於另一封裝結構上之堆疊式封裝結構(package-on-package，POP)時，翹曲現象亦導致製程上的困難。

本發明的一些實施方式係提供一種封裝結構，包括線路重佈結構、晶片、至少一內導電強化元件、及第一保護層。線路重佈結構包括第一線路層及設置於第一線路層之上的第二線路層，其中第一線路層電性連接第二線路層。 晶片設置於線路重佈結構上，並電性連接第二線路層。內導電強化元件設置於線路重佈結構上。內導電強化元件包括強化層及導電連接件。強化層具有30~200GPa的楊氏模數(Young's modulus)，且強化層具有通孔。導電連接件設置於通孔中。導電連接件的頂部及底部暴露於強化層外，且電性連接第二線路層。第一保護層覆蓋晶片。

在一些實施方式中，第一保護層覆蓋內導電強化元件的開口側壁。

在一些實施方式中，內導電強化元件圍繞晶片。

在一些實施方式中，強化層包括但不限於雙馬來醯亞胺三嗪樹脂、環氧樹脂、玻璃或陶瓷。

在一些實施方式中，內導電強化元件的上表面及第一保護層的上表面共平面。

在一些實施方式中，封裝結構更包含導電件設置在導電連接件的底部，且電性連接第二線路層。

在一些實施方式中，封裝結構更包含電子元件設置於第一保護層之上，並電性連接導電連接件的頂部。

在一些實施方式中，封裝結構進一步包括基板結構及第二保護層。基板結構設置於第一保護層與電子元件之間，且電子元件通過基板結構電性連接至導電連接件的頂部。第二保護層覆蓋電子元件。

在一些實施方式中，封裝結構更包含第一保護層填充於晶片與第二線路重佈層之間的間隙。

在一些實施方式中，第一保護層填充於內導電 強化元件部分底面與第二線路重佈層之間的間隙。

本發明的一些實施方式另提供一種封裝結構的製造方法，包括下列操作：(i)提供線路重佈結構，其中線路重佈結構包括第一線路層及設置於第一線路層之上的第二線路層，且第一線路層電性連接第二線路層；(ii)形成至少一內導電強化元件於線路重佈結構上，其中內導電強化元件包括：強化層，具有30~200GPa的楊氏模數，其中強化層具有通孔；以及導電連接件，設置於通孔中，其中導電連接件的頂部及底部暴露於強化層外，且電性連接第二線路層；(iii)設置晶片於線路重佈結構上，其中晶片電性連接第二線路層；以及(iv)形成第一保護層覆蓋晶片及內導電強化元件。

在一些實施方式中，操作(ii)包括下列步驟：(a)提供基板，其中基板具有30~200GPa的楊氏模數；(b)對基板進行鑽孔製程，以形成具有通孔的強化層；(c)形成導電連接件於通孔中以形成內導電強化元件；以及(d)設置內導電強化元件於線路重佈結構上。

在一些實施方式中，(ii)形成內導電強化元件於線路重佈結構上的步驟，包含形成導電件在導電連接件的底部，且電性連接第二線路層。

在一些實施方式中，製造方法更包含(v)設置電子元件於第一保護層之上，其中電子元件電性連接導電連接件的頂部。

在一些實施方式中，在操作(v)中，電子元件設 置於基板結構上並被第二保護層所覆蓋，且電子元件通過基板結構電性連接至導電連接件的頂部。

10、10’‧‧‧封裝結構

100‧‧‧線路重佈結構

110‧‧‧第一線路重佈層

111‧‧‧第一線路層

112‧‧‧第一絕緣層

112a‧‧‧導通孔

113‧‧‧第一導電接觸件

120‧‧‧第二線路重佈層

121‧‧‧第二線路層

122‧‧‧第二絕緣層

122a‧‧‧導通孔

123‧‧‧第二導電接觸件

130‧‧‧第三線路重佈層

131‧‧‧第三線路層

132‧‧‧第三絕緣層

132a‧‧‧導通孔

133‧‧‧第三導電接觸件

140‧‧‧導電墊

200‧‧‧晶片

210‧‧‧金屬凸塊

220‧‧‧焊接材料

300‧‧‧內導電強化元件

310‧‧‧強化層

310a‧‧‧通孔

320‧‧‧導電連接件

330‧‧‧導電件

400‧‧‧第一保護層

410‧‧‧第二保護層

500‧‧‧焊球

510‧‧‧焊接材料

600‧‧‧電子元件

601‧‧‧導線

700‧‧‧基板結構

710‧‧‧第一導電墊

720‧‧‧第二導電墊

S‧‧‧基板

D1‧‧‧水平距離

當結合附圖閱讀以下詳細描述時，本發明的各種態樣將最易於理解。應注意的是，根據行業標準操作規程，各種特徵結構可能並非按比例繪製。事實上，為了論述之清晰性，可以任意地增大或減小各種特徵結構之尺寸。

第1圖為本發明之第一實施方式之封裝結構的剖面示意圖。

第2圖為本發明第一實施方式之封裝結構的俯視示意圖。

第3圖為本發明之第二實施方式之封裝結構的剖面示意圖。

第4圖~第12圖為本發明第一實施方式之封裝結構的製造方法的各個階段的剖面示意圖。

為了使本發明的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。在以下描述中，將詳細敘述許多特定細節以使讀者 能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本發明的實施例。

再者，空間相對用語，例如「下方」、「之下」、「上方」、「之上」等，這是為了便於敘述一元件或特徵與另一元件或特徵之間的相對關係。這些空間上的相對用語的真實意義包含其他的方位。例如，當圖式上下翻轉180度時，一元件與另一元件之間的關係，可能從「下方」、「之下」變成「上方」、「之上」。此外，本文中所使用的空間上的相對敘述也應作同樣的解釋。

請參考第1圖，第1圖為本發明第一實施方式之封裝結構10的剖面示意圖。封裝結構10包括線路重佈結構100、晶片200、內導電強化元件300、第一保護層400、以及焊球500。

在一些實施方式中，線路重佈結構100包括，但不限於一層或多層的線路重佈層，視實際設計與需求決定。

在一實施方式中，線路重佈結構100包括三層線路重佈層。線路重佈結構100包括第一線路重佈層110、第二線路重佈層120、第三線路重佈層130、以及導電墊140。具體地，第一線路重佈層110包括第一線路層111、第一絕緣層112、以及第一導電接觸件113。在一些實施例中，第一線路層111及第一導電接觸件113包括任何導電材料，例如銅、鎳或銀等金屬。在一些實施例中，第一線路層111的線寬和線距小於8微米，例如7微米、6微米、5微米、 4微米、3微米、2微米、1微米或0.5微米。第一絕緣層112覆蓋第一線路層111，且第一絕緣層112具有導通孔112a。在一些實施例中，第一絕緣層112包括光敏介電材料。導通孔112a暴露出第一線路層111的一部分，且第一導電接觸件113共型地形成於導通孔112a中，從而第一導電接觸件113接觸第一線路層111。

第二線路重佈層120設置於第一線路重佈層110之上。具體地，第二線路重佈層120包括第二線路層121、第二絕緣層122、以及第二導電接觸件123。第二線路層121接觸第一導電接觸件113，從而第二線路層121與第一線路層111電性連接。在一些實施例中，第二線路層121及第二導電接觸件123包括任何導電材料，例如銅、鎳或銀等金屬。在一些實施例中，第二線路層121的線寬和線距小於8微米，例如7微米、6微米、5微米、4微米、3微米、2微米、1微米或0.5微米。第二絕緣層122覆蓋第二線路層121，且第二絕緣層122具有導通孔122a。在一些實施例中，第二絕緣層122包括光敏介電材料。導通孔122a暴露出第二線路層121的一部分，且第二導電接觸件123共型地形成於導通孔122a中，從而第二導電接觸件123接觸第二線路層121。

第三線路重佈層130設置於第二線路重佈層120之上。具體地，第三線路重佈層130包括第三線路層131、第三絕緣層132、以及第三導電接觸件133。第三線路層131接觸第二導電接觸件123，從而第三線路層131與 第二線路層121電性連接。在一些實施例中，第三線路層131及第三導電接觸件133包括任何導電材料，例如銅、鎳或銀等金屬。在一些實施例中，第三線路層131的線寬和線距小於8微米，例如7微米、6微米、5微米、4微米、3微米、2微米、1微米或0.5微米。第三絕緣層132覆蓋第三線路層131，且第三絕緣層132具有導通孔132a。在一些實施例中，第三絕緣層132包括光敏介電材料。導通孔132a暴露出第三線路層131的一部分，且第三導電接觸件133共型地形成於導通孔132a中，從而第三導電接觸件133接觸第三線路層131。

導電墊140接觸第三導電接觸件133，從而導電墊140與第三線路層131電性連接。在一些實施例中，導電墊140包括任何導電材料，例如銅、鎳或銀等金屬。

晶片200設置於線路重佈結構100之上，並與第三線路層131電性連接。具體地，晶片200的下表面設置有多個金屬凸塊210(例如晶片接腳)，並且金屬凸塊210經由焊接材料220與導電墊140及第三導電接觸件133接合，從而晶片200與第三線路層131電性連接。

內導電強化元件300設置於線路重佈結構100上，且內導電強化元件300包括強化層310及導電連接件320。在一些實施例中，導電連接件320包括任何導電材料，例如銅、鎳或銀等金屬。具體地，強化層310具有通孔310a，且導電連接件320設置於通孔310a中。更具體地，導電連接件320的頂部及底部暴露於強化層310外。在一些實施例 中，導電連接件320與第三線路層131經由導電件330電性連接。在一實施例中，導電件包括焊接凸塊，設置在導電連接件320的底部，從而導電連接件320電性連接第三線路層131。更具體地，焊接凸塊可以是焊球，其材質包括鉛、錫、銀、銅、鉍、銻、鋅或等焊接金屬，但不以此為限。在一些實施例中，內導電強化元件300更包括位於強化層310上表面與下表面的兩層保護層，其材質可為防焊材料、也可為樹脂材料，例如環氧樹脂。保護層的形成方法可例如為貼合、印刷或塗佈等方式。更具體地，導電連接件320的頂部暴露於上方的保護層外並與保護層共平面，導電連接件320的底部接合的導電件330凸出於下方的的保護層。應理解的是，強化層310具有30~200GPa的楊氏模數，例如100、150或200GPa。如前所述，習知的晶片封裝結構常因熱製程而產生嚴重翹曲。特別地，當晶片封裝結構的尺寸達到一定範圍以上時，翹曲現象特別嚴重，例如當晶片封裝結構的長為15毫米以上且寬為15毫米以上時。然而，藉由強化層310的設置，本發明的封裝結構10不易有翹曲現象的發生。

詳細而言，強化層310具有30~200GPa的楊氏模數，因此提供封裝結構10足夠的機械強度。據此，即使封裝結構10中的各元件材料之間的熱膨脹係數差異很大，亦不易有翹曲現象的發生。在一些實施例中，強化層310包括但不限於雙馬來醯亞胺三嗪(bismaleimide-tirazine，BT)樹脂、環氧樹脂、錫膏或銅膏。較佳地，在一些實施例中，強化層310與晶片200具 有水平距離D1，且水平距離D1為50~1000微米。

在另一實施方式中，線路重佈結構100包括兩層線路重佈層。例如，線路重佈結構100包括第一線路重佈層110及第三線路重佈層130。具有兩層線路重佈層或三層線路重佈層的封裝結構10，都是由最上層的線路重佈層電性連接晶片20，且內導電強化元件300設置於最上層的線路重佈層上。其他構件與三層線路重佈層的實施方式相同，因此不再贅述。

第2圖為本發明一實施方式之封裝結構10的俯視示意圖。如第2圖所示，內導電強化元件300之導電連接件320設置在鄰近封裝結構10的四個側邊上，且裸露出的部分為導電連接件320的頂部。

回到第1圖，第一保護層400覆蓋晶片200及內導電強化元件300的開口側壁與部分底面，並填充於晶片200與第三線路重佈層130之間的間隙、以及內導電強化元件300部分底面與第三線路重佈層130之間的間隙。具體地，內導電強化元件300的上表面及第一保護層400的上表面共平面。第一保護層400可保護晶片200的金屬凸塊210、焊接材料220與導電墊140之間的接合，從而避免剝離的情況發生。另一方面，第一保護層400亦可阻隔水氣，並且避免金屬凸塊210、焊接材料220、以及導電墊140的氧化。在一些實施例中，第一保護層400包括樹脂。

焊球500設置於線路重佈結構100下。具體地，焊球500接觸第一線路層111，從而焊球500與第一線路層 111電性連接。在一些實施例中，焊球500包括鉛、錫、銀、銅、鉍、銻、鋅或等焊接金屬，但不以此為限。

請參考第3圖，第3圖為本發明第二實施方式之封裝結構10’的剖面示意圖。封裝結構10’包括線路重佈結構100、晶片200、內導電強化元件300、第一保護層400、焊球500以及電子元件600。關於線路重佈結構100、晶片200、內導電強化元件300、第一保護層400以及焊球500之細節，請參考第1圖及對應的相關段落之敘述，在此不加以贅述。

電子元件600設置於第一保護層400之上，並電性連接導電連接件320的頂部。具體地，電子元件600設置於一基板結構700上，且被一第二保護層410所覆蓋。基板結構700具有第一導電墊710、第二導電墊720及內部線路，且內部線路電性連接第一導電墊710及第二導電墊720。如第3圖所示，電子元件600通過導線601電性連接至第一導電墊710。此外，第二導電墊720通過焊接材料510與導電連接件320的頂部電性連接。在一些實施例中，焊接材料510包括鉛、錫、銀、銅、鉍、銻、鋅或等焊接金屬，但不以此為限。

第二保護層410可阻隔水氣，並且避免導線601、以及第一導電墊710的氧化。在一些實施例中，第二保護層410包括樹脂。在一些實施例中，電子元件600為記憶體。

本發明亦提供一種封裝結構之製造方法。第4 圖~第12圖為本發明第一實施方式之封裝結構10的製造方法的各個階段的剖面示意圖。

如第4圖所示，形成一離型膜(release film)於一基板S之上，形成第一線路層111於離形膜之上。例如，形成導電材料於離型膜之上，並圖案化導電材料以形成第一線路層111。在一些實施例中，形成導電材料的方式包括電鍍、化學氣相沉積、物理氣相沉積等，但不以此為限。

接下來，如第5圖所示，形成第一絕緣層112覆蓋第一線路層111，並且第一絕緣層112包括暴露出第一線路層111的一部分的導通孔112a。例如，形成介電材料於第一線路層111之上，並圖案化介電材料以形成導通孔112a。在一些實施例中，形成介電材料的方法包括化學氣相沉積、物理氣相沉積等，但不以此為限。在一些實施例中，圖案化導電材料和介電材料的方法包括沉積光阻於待圖案化層上，並經過曝光和顯影來形成圖案化光阻層。接著，使用此圖案化光阻層作為蝕刻遮罩來蝕刻待圖案化層。最後，移除圖案化光阻層。可代替地，在介電材料為光敏介電材料的實施例中，可藉由曝光和顯影來移除光敏介電材料的一部分以完成圖案化。

接著，形成第二線路層121於第一絕緣層112之上，以及共型地形成第一導電接觸件113於導通孔112a中。例如，形成導電材料於第一絕緣層112之上，並共型地形成於導通孔112a中。接著，圖案化導電材料以形成第二線路層121和第一導電接觸件113。

接下來，如第6圖所示，形成第二絕緣層122覆蓋第二線路層121，並且第二絕緣層122包括暴露出第二線路層121的一部分的導通孔122a。例如，形成介電材料於第二線路層121之上，並圖案化介電材料以形成導通孔122a。

接著，形成第三線路層131於第二絕緣層122之上，以及共型地形成第二導電接觸件123於導通孔122a中。例如，形成導電材料於第二絕緣層122之上，並共型地形成於導通孔122a中。接著，圖案化導電材料以形成第三線路層131和第二導電接觸件123。

接下來，如第7圖所示，形成第三絕緣層132覆蓋第三線路層131，並且第三絕緣層132包括暴露出第三線路層131的一部分的導通孔132a。例如，形成介電材料於第三線路層131之上，並圖案化介電材料以形成導通孔132a。

接著，形成導電墊140於第三絕緣層132之上，以及共型地形成第三導電接觸件133於導通孔132a中。例如，形成導電材料於第三絕緣層132之上，並共型地形成於導通孔132a中。接著，圖案化導電材料以形成導電墊140和第三導電接觸件133。從而，形成線路重佈結構100於基板S上。值得一提的是，導電墊140具有一凹陷處，提供特定的技術效果。詳細而言，在接合導電連接件320與導電墊140時，導電連接件320的底部藉由導電件330，以對準並擠壓導電墊140之凹陷處的斜面。

接下來，如第8圖及第9圖所示，形成內導電強化元件300於線路重佈結構100上。例如，將內導電強化元 件300下表面的多個導電件330與導電墊140接合，使用導電件330將內導電強化元件300附接至第三線路重佈層130上。

接著，如第8圖及第9圖所示，設置晶片200於線路重佈結構100上。例如，使用焊接材料220將晶片200下表面的多個金屬凸塊210(例如晶片接腳)與導電墊140接合。

接下來，如第10圖所示，形成第一保護層400覆蓋晶片200及內導電強化元件300，並且填充於晶片200與第三線路重佈層130之間的間隙。

接著，使用化學機械研磨(chemical mechanical polishing，CMP)製程移除第一保護層400的頂部，從而形成如第11圖所示的暴露出內導電強化元件300的上表面的第一保護層400。須說明的是，移除第一保護層400的頂部提供提特定的技術效果。詳細而言，第一保護層400的材料的熱膨脹係數通常與其他元件的熱膨脹係數差異大，因此過厚的第一保護層400容易造成封裝結構的翹曲。藉由移除第一保護層400的頂部，可改善封裝結構的翹曲現象。

接下來，剝離離型膜以及基板S以暴露出第一線路層111。隨後，如第12圖所示形成接觸第一線路層111的焊球500，從而形成封裝結構10。

本發明第二實施方式之封裝結構10’的製造方法，如第4圖至第11圖所示的各個階段的剖面示意圖。接下 來，如第3圖所示，設置電子元件600於第一保護層400之上，並使電子元件600電性連接導電連接件320的頂部。具體地，使用焊接材料510將第二導電墊720與導電連接件320的頂部接合。電子元件600通過導線601電性連接至第一導電墊710，且第一導電墊710通過內部線路電性連接至第二導電墊720。因此，電子元件600與導電連接件320的頂部電性連接。

接下來，剝離離型膜以及基板S以暴露出第一線路層111。隨後，形成接觸第一線路層111的焊球500，從而形成如第3圖所示的封裝結構10’。

由上述發明實施例可知，本發明的一些實施方式中的封裝結構具有足夠的機械強度。因此，即使封裝結構中的各元件材料之間的熱膨脹係數差異很大，亦不易有翹曲現象的發生。此外，由於封裝結構不易有翹曲現象的發生，因此適合設置另一封裝結構於此封裝結構上以製成堆疊式封裝結構。

雖然本發明已以實施方式揭露如上，但其他實施方式亦有可能。因此，所請請求項之精神與範圍並不限定於此處實施方式所含之敘述。

任何熟習此技藝者可明瞭，在不脫離本發明的精神和範圍內，當可作各種之更動與潤飾，因此本發明的保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧封裝結構

100‧‧‧線路重佈結構

110‧‧‧第一線路重佈層

111‧‧‧第一線路層

112‧‧‧第一絕緣層

112a‧‧‧導通孔

113‧‧‧第一導電接觸件

120‧‧‧第二線路重佈層

121‧‧‧第二線路層

122‧‧‧第二絕緣層

122a‧‧‧導通孔

123‧‧‧第二導電接觸件

130‧‧‧第三線路重佈層

131‧‧‧第三線路層

132‧‧‧第三絕緣層

132a‧‧‧導通孔

133‧‧‧第三導電接觸件

140‧‧‧導電墊

200‧‧‧晶片

210‧‧‧金屬凸塊

220‧‧‧焊接材料

300‧‧‧內導電強化元件

310‧‧‧強化層

310a‧‧‧通孔

320‧‧‧導電連接件

330‧‧‧導電件

400‧‧‧第一保護層

500‧‧‧焊球

D1‧‧‧水平距離

Claims (14)

1. 一種封裝結構，包括：一線路重佈結構，包括一第一線路層及設置於該第一線路層之上的一第二線路層，其中該第一線路層電性連接該第二線路層；一晶片，設置於該線路重佈結構上，並電性連接該第二線路層；至少一內導電強化元件，設置於該線路重佈結構上，其中該內導電強化元件包括：一強化層，具有30~200GPa的一楊氏模數，其中該強化層具有一通孔；以及一導電連接件，設置於該通孔中，其中該導電連接件的一頂部及一底部暴露於該強化層外，且電性連接該第二線路層；以及一第一保護層，覆蓋該晶片，其中該第一保護層覆蓋該內導電強化元件的開口側壁。
2. 如申請專利範圍第1項所述的封裝結構，其中該內導電強化元件圍繞該晶片。
3. 如申請專利範圍第1項所述的封裝結構，其中該強化層材料包括雙馬來醯亞胺三嗪樹脂、環氧樹脂、玻璃或陶瓷。
4. 如申請專利範圍第1項所述的封裝結構， 其中該內導電強化元件的一上表面及該第一保護層的一上表面共平面。
5. 如申請專利範圍第1項所述的封裝結構，更包括一導電件，設置在該導電連接件的該底部，且電性連接該第二線路層。
6. 如申請專利範圍第1項所述的封裝結構，更包含一電子元件，設置於該第一保護層之上，並電性連接該導電連接件的該頂部。
7. 如申請專利範圍第6項所述的封裝結構，進一步包括：一基板結構，設置於該第一保護層與該電子元件之間，且該電子元件通過該基板結構電性連接至該導電連接件的該頂部；以及一第二保護層，覆蓋該電子元件。
8. 如申請專利範圍第1項所述的封裝結構，更包含該第一保護層填充於該晶片與該第二線路重佈層之間的間隙。
9. 如申請專利範圍第8項所述的封裝結構，更包含該第一保護層填充於該內導電強化元件部分底面與該第二線路重佈層之間的間隙。
10. 一種封裝結構的製造方法，包括下列操作：(i)提供一線路重佈結構，其中該線路重佈結構包括一第一線路層及設置於該第一線路層之上的一第二線路層，且該第一線路層電性連接該第二線路層；(ii)形成至少一內導電強化元件於該線路重佈結構上，其中該內導電強化元件包括：一強化層，具有30~200GPa的一楊氏模數，其中該強化層具有一通孔；以及一導電連接件，設置於該通孔中，其中該導電連接件的一頂部及一底部暴露於該強化層外，且電性連接該第二線路層；(iii)設置一晶片於該線路重佈結構上，其中該晶片電性連接該第二線路層；以及(iv)形成一第一保護層覆蓋該晶片及該內導電強化元件的開口側壁。
11. 如申請專利範圍第10項所述的封裝結構的製造方法，其中操作(ii)包括下列步驟：(a)提供一基板，其中該基板具有30~200GPa的一楊氏模數；(b)對該基板進行一鑽孔製程，以形成具有該通孔的該強化層；(c)形成該導電連接件於該通孔中以形成內導電強化元件；以及 (d)設置該內導電強化元件於該線路重佈結構上。
12. 如申請專利範圍第11項所述的封裝結構的製造方法，其中操作(ii)包括形成一導電件在該導電連接件的該底部，且電性連接該第二線路層。
13. 如申請專利範圍第10項所述的封裝結構的製造方法，更包含(v)設置一電子元件於該第一保護層之上，其中該電子元件電性連接該導電連接件的該頂部。
14. 如申請專利範圍第13項所述的封裝結構的製造方法，其中在操作(v)中，該電子元件設置於一基板結構上並被一第二保護層所覆蓋，且該電子元件通過該基板結構電性連接至該導電連接件的該頂部。

Images