TWI860117B - 半導體結構及其製造方法 - Google Patents
半導體結構及其製造方法 Download PDFInfo
- Publication number
- TWI860117B TWI860117B TW112138482A TW112138482A TWI860117B TW I860117 B TWI860117 B TW I860117B TW 112138482 A TW112138482 A TW 112138482A TW 112138482 A TW112138482 A TW 112138482A TW I860117 B TWI860117 B TW I860117B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal
- substrate
- metal structures
- structures
- disposed
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 215
- 239000002184 metal Substances 0.000 claims abstract description 215
- 239000000758 substrate Substances 0.000 claims abstract description 135
- 239000003990 capacitor Substances 0.000 claims description 46
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 66
- 229910052710 silicon Inorganic materials 0.000 description 39
- 239000010703 silicon Substances 0.000 description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 37
- 239000007769 metal material Substances 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 229920000139 polyethylene terephthalate Polymers 0.000 description 6
- 239000005020 polyethylene terephthalate Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004417 polycarbonate Substances 0.000 description 3
- 229920000515 polycarbonate Polymers 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 239000003292 glue Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本揭露提供一種半導體結構，包括：一基板，具有一第一側與一第二側，該第二側相對於該第一側；一後段製程層，設置於該基板的該第一側；複數個第一金屬結構，貫穿該基板；以及複數個第二金屬結構，設置於該基板中，自該基板的該第二側朝該第一側延伸，與該等第一金屬結構對應設置。
Description
本揭露有關於一種半導體結構，特別是有關於一種包含內埋式金屬-絕緣層-金屬(MIM)電容的半導體結構。
半導體裝置廣泛地用於各種電子產品，例如個人電腦、行動電話、數位相機及其他電子設備。現有半導體裝置應用產品等電子元件的尺寸有越來越小的趨勢，但由於電容器之物理特性仍需佔用較多空間，而導致半導體裝置仍需持續朝微縮的目標邁進。
本揭露提供一種半導體結構，包括：一基板，具有一第一側與一第二側，該第二側相對於該第一側；一後段製程層，設置於該基板的該第一側；複數個第一金屬結構，貫穿該基板；以及複數個第二金屬結構，設置於該基板中，自該基板的該第二側朝該第一側延伸，與該等第一金屬結構對應設置。
本揭露提供一種半導體結構，包括：一第一半導體單元，包括：一第一基板，具有一第一側與一第二側，該第二側相對於該第一側；一第一後段製程層，設置於該第一基板的該第一側；複數個第一金屬結構，貫穿該第一基板；以及複數個第二金屬結構，設置於該第一基板中，自該第一基板的該第二側朝該第一側延伸，與該等第一金屬結構對應設置；以及一第二半導體單元，與該第一半導體單元電性連接，該第二半導體單元包括：一第二基板，具有一第一側與一第二側，該第二側相對於該第一側；一第二後段製程層，設置於該第二基板的該第一側；複數個第三金屬結構，貫穿該第二基板；以及複數個第四金屬結構，設置於該第二基板中，自該第二基板的該第二側朝該第一側延伸，與該等第三金屬結構對應設置。
本揭露提供一種半導體結構的製造方法，包括：提供一載板，其上設置有一基板，該基板具有一第一側與一第二側，該第二側相對於該第一側，其中一後段製程層設置於該基板的該第一側，以及複數個第一金屬結構貫穿該基板；設置複數個通孔(via)於該基板中，該等通孔自該基板的該第二側朝該第一側延伸，與該等第一金屬結構對應設置；以及填入金屬於該等通孔中，以形成複數個第二金屬結構。
第1圖為根據本揭露一實施例的半導體結構10的上視圖。第2圖為沿第1圖的A-A’剖面線所得的剖面示意圖。請參閱第1圖及第2圖，半導體結構10包括基板12、後段製程(Back End of Line，BEOL)層14、複數個金屬結構16、以及複數個金屬結構18。基板12具有第一側12a與相對於第一側12a的第二側12b。後段製程層14設置於基板12的第一側12a。金屬結構16貫穿基板12。金屬結構18設置於基板12中，自基板12的第二側12b朝第一側12a延伸，並與金屬結構16對應設置。在本揭露中，金屬結構16與金屬結構18的設置可包括不同的對應方式，將詳述於後。
在一實施例中，基板12可包括硬質基板或軟性基板。硬質基板例如可包括矽基板或玻璃基板，但本揭露不限於此。軟性基板例如可包括聚醯亞胺(PI)基板、聚對苯二甲酸乙二醇酯(PET)基板、或聚碳酸酯(PC)基板，但本揭露不限於此。
在一實施例中，後段製程層14可包括複數層金屬層14a。不同層的金屬層14a之間由填入金屬材料的介層窗14b相連。在一實施例中，可選用銅作為填入介層窗14b的金屬材料。
在一實施例中，金屬結構16與金屬結構18可包括銅或其他適合的金屬導電材料。在一實施例中，在金屬結構16與金屬結構18中，於填入的金屬導電材料與基板12之間可更包括作為絕緣層的氧化物材料層以及作為種子層的鉭(Ta)金屬層，以利後續，例如，銅金屬層的填入。在一實施例中，金屬結構16與金屬結構18可包括柱狀結構，例如，圓柱結構或其他任意形狀的柱狀結構。在本揭露中，金屬結構16可稱為前晶圓面(frontside)矽穿孔(Through-Silicon-Via，TSV)，金屬結構18可稱為後晶圓面(backside)矽穿孔。
在一實施例中，金屬結構16與金屬結構18設置的對應方式可包括單一個金屬結構16對應單一個金屬結構18，如第1及2圖所示。亦即，單一個前晶圓面矽穿孔對應單一個後晶圓面矽穿孔。
在一實施例中，半導體結構10更包括複數個凸塊20、複數個凸塊22、以及重分佈層(RDL) 24，如第2圖所示。凸塊20設置於後段製程層14上。凸塊22設置於金屬結構16上。重分佈層24設置於基板12的第二側12b，覆蓋金屬結構16與金屬結構18，露出凸塊22。在第2圖中，凸塊20、後段製程層14、金屬結構16、以及凸塊22形成導電通路，可使半導體結構10與其他半導體結構電性連接。
在一實施例中，金屬結構16的其中之一、金屬結構18的其中之一、以及位於金屬結構16與金屬結構18之間的基板12的部分區域26形成單一組金屬-絕緣層-金屬(Metal-Insulator-Metal，MIM)電容28。在本揭露中，MIM電容28可為內埋式MIM電容。
值得一提的是，由於本實施例的結構簡單，半導體結構10可輕易配置數百至數千組MIM電容28，其整體電容量可輕易達到單一個超小型電容器的電容量，例如，0.1pF~33pF，可取代傳統的超小型電容器。
第3圖為根據本揭露另一實施例的半導體結構10的上視圖。第3圖的實施例類似於第1圖及第2圖所示的實施例，其主要差異在於，金屬結構16與金屬結構18的結構形狀及設置的對應方式。根據第3圖，在一實施例中，金屬結構16可包括柱狀結構，例如，圓柱結構或其他任意形狀的柱狀結構。金屬結構18可包括矩形結構，例如，矩形溝槽結構或其他任意形狀的柱狀結構，但本揭露不限於此，其他適合的結構形狀亦適用於本揭露。
如第3圖所示，在一實施例中，金屬結構16與金屬結構18設置的對應方式可包括複數個金屬結構16對應金屬結構18的其中之一，亦即，複數個前晶圓面矽穿孔對應單一個後晶圓面矽穿孔。
在一實施例中，金屬結構16的其中之一、金屬結構18的部分結構18’、以及位於金屬結構16與金屬結構18的部分結構18’之間的基板12的部分區域26形成單一組MIM電容28。在本揭露中，MIM電容28可為內埋式 MIM電容。
值得一提的是，由於本實施例的結構簡單，半導體結構10可輕易配置數百至數千組MIM電容28，其整體電容量可輕易達到單一個超小型電容器的電容量，例如，0.1pF~33pF，可取代傳統的超小型電容器。
第4圖為根據本揭露又一實施例的半導體結構10的上視圖。第4圖的實施例類似於第1圖及第2圖所示的實施例，其主要差異在於，金屬結構16與金屬結構18設置的對應方式。
如第4圖所示，在一實施例中，金屬結構16與金屬結構18設置的對應方式如下，金屬結構16排列設置形成矩陣30，金屬結構18設置於矩陣30的兩側，亦即，位於矩陣30外側的單一個前晶圓面矽穿孔對應單一個後晶圓面矽穿孔。
在一實施例中，金屬結構16的其中之一、金屬結構18的其中之一、以及位於金屬結構16與金屬結構18之間的基板12的部分區域26形成單一組MIM電容28。在本揭露中，MIM電容28可為內埋式 MIM電容。
值得一提的是，由於本實施例的結構簡單，半導體結構10可輕易配置數百至數千組MIM電容28，其整體電容量可輕易達到單一個超小型電容器的電容量，例如，0.1pF~33pF，可取代傳統的超小型電容器。
第5圖為根據本揭露的一實施例的半導體結構100的剖面示意圖。請參閱第5圖，半導體結構100包括半導體單元101與半導體單元102，且半導體單元101與半導體單元102電性連接。
半導體單元101包括基板120、後段製程層140、複數個金屬結構160、以及複數個金屬結構180。基板120具有第一側120a與相對於第一側120a的第二側120b。後段製程層140設置於基板120的第一側120a。金屬結構160貫穿基板120。金屬結構180設置於基板120中，自基板120的第二側120b朝第一側120a延伸，與金屬結構160對應設置。
在一實施例中，基板120可包括硬質基板或軟性基板。硬質基板例如可包括矽基板或玻璃基板，但本揭露不限於此。軟性基板例如可包括聚醯亞胺(PI)基板、聚對苯二甲酸乙二醇酯(PET)基板、或聚碳酸酯(PC)基板，但本揭露不限於此。
在一實施例中，後段製程層140可包括複數層金屬層140a。不同層的金屬層140a之間由填入金屬材料的介層窗140b相連。在一實施例中，可選用銅作為填入介層窗140b的金屬材料。
在一實施例中，金屬結構160與金屬結構180可包括銅或其他適合的金屬導電材料。在一實施例中，在金屬結構160與金屬結構180中，於填入的金屬導電材料與基板120之間更包括作為絕緣層的氧化物材料層以及作為種子層的鉭(Ta)金屬層，以利後續，例如，銅金屬層的填入。在一實施例中，金屬結構160與金屬結構180可包括柱狀結構，例如，圓柱結構或其他任意形狀的柱狀結構。在本揭露中，金屬結構160可稱為前晶圓面矽穿孔，金屬結構180可稱為後晶圓面矽穿孔。
在一實施例中，金屬結構160與金屬結構180設置的對應方式可包括單一個金屬結構160對應單一個金屬結構180，如第5圖所示，亦即，單一個前晶圓面矽穿孔對應單一個後晶圓面矽穿孔。
在一實施例中，半導體單元101更包括複數個凸塊200、複數個凸塊220、以及重分佈層240，如第5圖所示。凸塊200設置於後段製程層140上。凸塊220設置於金屬結構160上。重分佈層240設置於基板120的第二側120b，覆蓋金屬結構160與金屬結構180，露出凸塊220。在半導體單元101中，凸塊200、後段製程層140、金屬結構160、以及凸塊220可彼此電性連接，以使半導體單元101與其他半導體單元電性連接。
在一實施例中，金屬結構160的其中之一、金屬結構180的其中之一、以及位於金屬結構160與金屬結構180之間的基板120的部分區域260形成單一組MIM電容280。在本揭露中，MIM電容280可為內埋式MIM電容。
值得一提的是，由於本實施例的結構簡單，半導體單元101可輕易配置數百至數千組MIM電容280，其整體電容量可輕易達到單一個超小型電容器的電容量，例如，0.1pF~33pF，可取代傳統的超小型電容器。
如第5圖所示，半導體單元102包括基板122、後段製程層142、複數個金屬結構162、以及複數個金屬結構182。基板122具有第一側122a與相對於第一側122a的第二側122b。後段製程層142設置於基板122的第一側122a。金屬結構162貫穿基板122。金屬結構182設置於基板122中，自基板122的第二側122b朝第一側122a延伸，與金屬結構162對應設置。
在一實施例中，基板122可包括硬質基板或軟性基板。硬質基板例如可包括矽基板或玻璃基板，但本揭露不限於此。軟性基板例如可包括聚醯亞胺(PI)基板、聚對苯二甲酸乙二醇酯(PET)基板、或聚碳酸酯(PC)基板，但本揭露不限於此。
在一實施例中，後段製程層142可包括複數層金屬層142a。不同層的金屬層142a之間由填入金屬材料的介層窗142b相連。在一實施例中，可選用銅作為填入介層窗142b的金屬材料。
在一實施例中，金屬結構162與金屬結構182可包括銅或其他適合的金屬導電材料。在一實施例中，在金屬結構162與金屬結構182中，於填入的金屬導電材料與基板122之間更包括作為絕緣層的氧化物材料層以及作為種子層的鉭(Ta)金屬層，以利後續，例如，銅金屬層的填入。在一實施例中，金屬結構162與金屬結構182可包括柱狀結構，例如，圓柱結構或其他任意形狀的柱狀結構。在本揭露中，金屬結構162可稱為前晶圓面矽穿孔，金屬結構182可稱為後晶圓面矽穿孔。
在一實施例中，金屬結構162與金屬結構182設置的對應方式可包括單一個金屬結構162對應單一個金屬結構182，如第5圖所示，亦即，單一個前晶圓面矽穿孔對應單一個後晶圓面矽穿孔。
在一實施例中，半導體單元102更包括複數個凸塊202、複數個凸塊222、以及重分佈層242，如第5圖所示。凸塊202設置於後段製程層142上。凸塊222設置於金屬結構162上。重分佈層242設置於基板122的第二側122b，覆蓋金屬結構162與金屬結構182，露出凸塊222。在半導體單元102中，凸塊202、後段製程層142、金屬結構162、以及凸塊222形成導電通路，可使半導體單元102與其他半導體單元電性連接。
如第5圖所示，半導體單元101中的金屬結構160與半導體單元102中的金屬結構162藉由半導體單元101與半導體單元102中的導電通路(凸塊/金屬層/介層窗)電性連接。
在一實施例中，金屬結構162的其中之一、金屬結構182的其中之一、以及位於金屬結構162與金屬結構182之間的基板122的部分區域262形成單一組MIM電容282。在本揭露中，MIM電容282可為內埋式MIM電容。
值得一提的是，由於本實施例的結構簡單，半導體單元102可輕易配置數百至數千組MIM電容282，其整體電容量可輕易達到單一個超小型電容器的電容量，例如，0.1pF~33pF，可取代傳統的超小型電容器。
在本揭露中，藉由上、下數個半導體單元(電容)串接的方式可擴充整體半導體結構的電容量。
第6A-6H圖為半導體結構製造方法的剖面示意圖。首先，請參照第6A圖，提供基板12，其具有第一側12a與相對於第一側12a的第二側12b。基板12中設置有複數個金屬結構16，金屬結構16由基板12的第一側12a往第二側12b延伸，其例如可透過矽穿孔製程預先設置於基板12中。基板12的第一側12a上設置有後段製程層14。後段製程層14包括複數層金屬層14a，不同層的金屬層14a之間由填入金屬材料的介層窗14b相連，並與金屬結構16電性連接。複數個凸塊20設置於後段製程層14上，並與複數層金屬層14a電性連接。
請參照第6B圖，接著，藉由黏膠(glue)32將基板12設置於載板34上。如第6B圖所示，基板的第一側12a與載板34藉由黏膠32彼此對接。
請參照第6C圖，接著，對基板12的第二側12b進行化學機械研磨，直至露出金屬結構16。金屬結構16稱為前晶圓面矽穿孔。
請參照第6D圖，接著，形成圖案化光阻層36於基板12的第二側12b。
如第6E圖所示，以圖案化光阻層36為罩幕對基板12進行蝕刻，以形成複數個通孔(via) 38，並移除圖案化光阻層36。通孔38設置於基板12中，自基板12的第二側12b朝第一側12a延伸，與金屬結構16對應設置。
如第6F圖所示，填入金屬材料40於通孔38中，以形成複數個金屬結構18。此示例中，金屬結構18稱為後晶圓面矽穿孔。金屬結構16與金屬結構18設置的對應方式為單一個金屬結構16對應單一個金屬結構18。亦即，單一個前晶圓面矽穿孔對應單一個後晶圓面矽穿孔。
如第6G圖所示，將複數個凸塊22設置於金屬結構16上。將重分佈層24設置於基板12的第二側12b，覆蓋金屬結構16與金屬結構18，露出凸塊22。
如第6H圖所示，移除載板34，即完成半導體結構10的製作，其中金屬結構16的其中之一、金屬結構18的其中之一、以及位於金屬結構16與金屬結構18之間的基板12的部分區域26形成單一組MIM電容28，例如，內埋式MIM電容。
本揭露透過矽穿孔技術在晶圓中製作內埋式電容器結構。此結構係利用兩次矽穿孔製程，形成前晶圓面矽穿孔及後晶圓面矽穿孔。前晶圓面矽穿孔及後晶圓面矽穿孔可分別作為矽電容器的上下電極，並與夾設於二者間的基板形成垂直的內埋式電容。此製程步驟可在立體IC的堆疊製程中一併完成，可節省製程步驟與成本。具體而言，本製程僅需在進行傳統的矽穿孔製程後(形成前晶圓面矽穿孔後)，在後晶圓面進行額外的矽穿孔製程以形成後晶圓面矽穿孔後，再繼續進行後續的堆疊製程，即可形成前晶圓面矽穿孔及後晶圓面矽穿孔以作為內埋式電容的上下電極。此外，由於後晶圓面一般僅有矽穿孔導通，並無布局其他走線，其佈線簡單。相對於從前晶圓面製作矽穿孔時，由於前晶圓面的的佈線複雜，則會需要額外增加銅層，造成線路的複雜性。此外，本揭露的製程輕易地可製作出多個半導體單元(晶片)互相堆疊的導通結構，進而大幅增加電容器的儲存空間。
以上概述數個實施例的部件，使得本技術領域中具有通常知識者可以更加理解本發明實施例的多個面向，能輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與本文實施例相同的目的及/或優點，並理解此類等效結構並未悖離本發明實施例的精神與範圍，而能做各式各樣的改變、取代和調整。
10,100:半導體結構
12,120,122:基板
12a,120a,122a:基板的第一側
12b,120b,122b:基板的第二側
14:後段製程(BEOL)層
14a,140a,142a:金屬層
14b,140b,142b:介層窗
16,18,160,162,180,182:金屬結構
18’:金屬結構18的部分結構
20,22,200,202,220,222:凸塊
24,240,242:重分佈層
26,260,262:基板的部分區域
28,280,282:金屬-絕緣層-金屬(MIM)電容
30:矩陣
32:黏膠
34:載板
36:圖案化光阻層
38:通孔
40:金屬材料
101,102:半導體單元
140,142:後段製程層
第1圖、第3圖及第4圖為根據本揭露的一實施例，一種半導體結構的上視圖；
第2圖及第5圖為根據本揭露的一實施例，一種半導體結構的剖面示意圖；
第6A-6H圖為根據本揭露的一實施例，一種半導體結構製造方法的剖面示意圖。
10:半導體結構
12:基板
12a:基板的第一側
12b:基板的第二側
14:後段製程(BEOL)層
14a:金屬層
14b:介層窗
16,18:金屬結構
20,22:凸塊
24:重分佈層
26:基板的部分區域
28:金屬-絕緣層-金屬(MIM)電容
Claims (14)
- 一種半導體結構，包括：一基板，具有一第一側與一第二側，該第二側相對於該第一側；一後段製程(BEOL)層，設置於該基板的該第一側；複數個第一金屬結構，貫穿該基板；以及複數個第二金屬結構，設置於該基板中，自該基板的該第二側朝該第一側延伸，與該等第一金屬結構對應設置，其中該等第一金屬結構的其中之一、該等第二金屬結構的其中之一、以及位於該第一金屬結構與該第二金屬結構之間的該基板的部分區域形成一金屬-絕緣層-金屬(MIM)電容。
- 如請求項1的半導體結構，其中該等第一金屬結構與該等第二金屬結構包括銅。
- 如請求項1的半導體結構，其中該等第一金屬結構與該等第二金屬結構包括柱狀結構。
- 如請求項3的半導體結構，其中該等第一金屬結構的其中之一對應該等第二金屬結構的其中之一。
- 如請求項3的半導體結構，其中該等第一金屬結構形成一矩陣，且該等第二金屬結構設置於該矩陣的兩側。
- 如請求項1的半導體結構，其中該等第一金屬結構包括柱狀結構，該等第二金屬結構包括矩形結構。
- 如請求項6的半導體結構，其中複數個該等第一金屬結構對應該等第二金屬結構的其中之一。
- 如請求項1的半導體結構，更包括複數個第一凸塊，設置於該後段製程層上。
- 如請求項1的半導體結構，更包括複數個第二凸塊，設置於該等第一金屬結構上。
- 如請求項9的半導體結構，更包括一重分佈層，設置於該基板的該第二側，覆蓋該等第一金屬結構與該等第二金屬結構，露出該等第二凸塊。
- 一種半導體結構，包括：一第一半導體單元，包括：一第一基板，具有一第一側與一第二側，該第二側相對於該第一側；一第一後段製程層，設置於該第一基板的該第一側；複數個第一金屬結構，貫穿該第一基板；以及複數個第二金屬結構，設置於該第一基板中，自該第一基板的該第二側朝該第一側延伸，與該等第一金屬結構對應設置，其中該等第一金屬結構的其中之一、該等第二金屬結構的其中之一、以及位於該第一金屬結構與該第二金屬結構之間的該第一基板的部分區域形成一金屬-絕緣層-金屬(MIM)電容；以及一第二半導體單元，與該第一半導體單元電性連接，該第二半導體單元包括：一第二基板，具有一第一側與一第二側，該第二側相對於該第一側；一第二後段製程層，設置於該第二基板的該第一側；複數個第三金屬結構，貫穿該第二基板；以及 複數個第四金屬結構，設置於該第二基板中，自該第二基板的該第二側朝該第一側延伸，與該等第三金屬結構對應設置。
- 如請求項11的半導體結構，其中該第一半導體單元的該等第一金屬結構與該第二半導體單元的該等第三金屬結構電性連接。
- 如請求項11的半導體結構，其中該等第三金屬結構的其中之一、該等第四金屬結構的其中之一、以及位於該第三金屬結構與該第四金屬結構之間的該第二基板的部分區域形成一金屬-絕緣層-金屬(MIM)電容。
- 一種半導體結構的製造方法，包括：提供一載板，其上設置有一基板，該基板具有一第一側與一第二側，該第二側相對於該第一側，其中一後段製程層設置於該基板的該第一側，以及複數個第一金屬結構貫穿該基板；設置複數個通孔(via)於該基板中，該等通孔自該基板的該第二側朝該第一側延伸，與該等第一金屬結構對應設置；以及填入金屬於該等通孔中，以形成複數個第二金屬結構，其中該等第一金屬結構的其中之一、該等第二金屬結構的其中之一、以及位於該第一金屬結構與該第二金屬結構之間的該第一基板的部分區域形成一金屬-絕緣層-金屬(MIM)電容。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112138482A TWI860117B (zh) | 2023-10-06 | 2023-10-06 | 半導體結構及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112138482A TWI860117B (zh) | 2023-10-06 | 2023-10-06 | 半導體結構及其製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI860117B true TWI860117B (zh) | 2024-10-21 |
Family
ID=94084307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112138482A TWI860117B (zh) | 2023-10-06 | 2023-10-06 | 半導體結構及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI860117B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201715648A (zh) * | 2015-10-15 | 2017-05-01 | 台灣積體電路製造股份有限公司 | 積體晶片及其製造方法 |
| TW201946242A (zh) * | 2018-03-28 | 2019-12-01 | 美商高通公司 | 改善面積及性能之電阻及其它裝置之共同設置 |
| US20200111865A1 (en) * | 2018-10-09 | 2020-04-09 | Qualcomm Incorporated | Back-end-of-line integrated metal-insulator-metal capacitor |
| TW202119550A (zh) * | 2019-09-27 | 2021-05-16 | 台灣積體電路製造股份有限公司 | 積體電路裝置 |
| TW202220132A (zh) * | 2020-11-03 | 2022-05-16 | 南韓商三星電子股份有限公司 | 具有bs-pdn結構的積體電路晶片 |
| US20220310610A1 (en) * | 2021-03-25 | 2022-09-29 | Intel Corporation | Thin-film transistors and mim capacitors in exclusion zones |
| US20220320075A1 (en) * | 2021-03-31 | 2022-10-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electrical passive elements of an esd power clamp in a backside back end of line (b-beol) process |
| TW202249224A (zh) * | 2021-02-26 | 2022-12-16 | 南韓商三星電子股份有限公司 | 半導體元件 |
| US20230041651A1 (en) * | 2018-07-02 | 2023-02-09 | Qorvo Us, Inc. | Rf devices with enhanced performance and methods of forming the same |
| TW202336985A (zh) * | 2022-03-04 | 2023-09-16 | 台灣積體電路製造股份有限公司 | 半導體裝置及製造方法 |
-
2023
- 2023-10-06 TW TW112138482A patent/TWI860117B/zh active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201715648A (zh) * | 2015-10-15 | 2017-05-01 | 台灣積體電路製造股份有限公司 | 積體晶片及其製造方法 |
| TW201946242A (zh) * | 2018-03-28 | 2019-12-01 | 美商高通公司 | 改善面積及性能之電阻及其它裝置之共同設置 |
| US20230041651A1 (en) * | 2018-07-02 | 2023-02-09 | Qorvo Us, Inc. | Rf devices with enhanced performance and methods of forming the same |
| US20200111865A1 (en) * | 2018-10-09 | 2020-04-09 | Qualcomm Incorporated | Back-end-of-line integrated metal-insulator-metal capacitor |
| TW202119550A (zh) * | 2019-09-27 | 2021-05-16 | 台灣積體電路製造股份有限公司 | 積體電路裝置 |
| TW202220132A (zh) * | 2020-11-03 | 2022-05-16 | 南韓商三星電子股份有限公司 | 具有bs-pdn結構的積體電路晶片 |
| TW202249224A (zh) * | 2021-02-26 | 2022-12-16 | 南韓商三星電子股份有限公司 | 半導體元件 |
| US20220310610A1 (en) * | 2021-03-25 | 2022-09-29 | Intel Corporation | Thin-film transistors and mim capacitors in exclusion zones |
| US20220320075A1 (en) * | 2021-03-31 | 2022-10-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electrical passive elements of an esd power clamp in a backside back end of line (b-beol) process |
| TW202336985A (zh) * | 2022-03-04 | 2023-09-16 | 台灣積體電路製造股份有限公司 | 半導體裝置及製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113161286B (zh) | 堆叠中介层结构及相关微电子装置组合件、方法及电子系统 | |
| US20180076278A1 (en) | Making electrical components in handle wafers of integrated circuit packages | |
| US9111774B2 (en) | Wafer-to-wafer stack with supporting post | |
| US10262967B2 (en) | Semiconductor packages | |
| TWI474467B (zh) | 三維積體電路的組裝方法 | |
| CN101390211B (zh) | 三维集成电容结构 | |
| US9190345B1 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN105514093B (zh) | 基于硅通孔技术的半导体电容器及其制造方法、封装结构 | |
| KR20120090417A (ko) | 반도체 장치 및 이의 제조 방법 | |
| CN110896066B (zh) | 具有内埋基板的线路载板及其制作方法与芯片封装结构 | |
| US11621128B2 (en) | Capacitor unit | |
| TW201735239A (zh) | 包括具有多個管腳且至少一個管腳橫越電容器極板的電容器的積體裝置 | |
| CN114937657A (zh) | 用于改善堆叠式半导体装置中电力递送及发信的方法及系统 | |
| TW201828428A (zh) | 封裝體裝置及其製造方法 | |
| TWI778858B (zh) | 線路基板結構及其製造方法 | |
| TWI662676B (zh) | 具有內埋基板的線路載板及其製作方法與晶片封裝結構 | |
| TWI860117B (zh) | 半導體結構及其製造方法 | |
| JP2021044295A (ja) | 半導体装置およびその製造方法 | |
| CN112397445B (zh) | Tsv导电结构、半导体结构及制备方法 | |
| KR20130075552A (ko) | 반도체 패키지 및 그의 제조 방법 | |
| JP2017157802A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| KR101243304B1 (ko) | 인터포저 및 그의 제조 방법 | |
| CN104022015A (zh) | Mim双电容器结构及其制造方法 | |
| CN108550531B (zh) | 封装基板的制造方法 | |
| CN117501443A (zh) | 芯片堆叠结构以及制作方法、晶圆堆叠结构、电子设备 |