[go: up one dir, main page]

TWI775280B - 電容集成結構、電容單元及其製造方法 - Google Patents

電容集成結構、電容單元及其製造方法 Download PDF

Info

Publication number
TWI775280B
TWI775280B TW110102113A TW110102113A TWI775280B TW I775280 B TWI775280 B TW I775280B TW 110102113 A TW110102113 A TW 110102113A TW 110102113 A TW110102113 A TW 110102113A TW I775280 B TWI775280 B TW I775280B
Authority
TW
Taiwan
Prior art keywords
capacitor
layer
metal
pad
substrate
Prior art date
Application number
TW110102113A
Other languages
English (en)
Other versions
TW202230702A (zh
Inventor
林維昱
葉國裕
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW110102113A priority Critical patent/TWI775280B/zh
Priority to CN202110170859.7A priority patent/CN114864819A/zh
Priority to US17/352,255 priority patent/US11854742B2/en
Publication of TW202230702A publication Critical patent/TW202230702A/zh
Application granted granted Critical
Publication of TWI775280B publication Critical patent/TWI775280B/zh
Priority to US18/386,552 priority patent/US20240062957A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

一種電容集成結構、電容單元及其製造方法，其中，該電容單元的製造方法包括在具有絕緣層的基板上形成複數電容堆疊結構，針對形成於相鄰兩個電容堆疊結構之間的絕緣間隔部執行第一切割工藝，以形成外露各電容堆疊結構的第一導電部分和第二導電部分的多個凹槽；利用金屬材料填充各凹槽，以形成與第一導電部分、第二導電部分電性連接的多個金屬間隔部；再針對各金屬間隔部執行第二切割工藝以形成獨立的多個電容單元，且於各電容單元的相對兩側分別形成金屬側壁，而構成具有兩端電極的電容單元。藉此，毋須在電容單元中的各電容堆疊結構中，額外增設電性連接各層導電部分的電性導接孔結構，而可以簡化電容單元內部各層導電部分的電性連接製程。

Description

電容集成結構、電容單元及其製造方法
本申請涉及一種半導體技術，尤指一種電容集成結構、電容單元及其製造方法。
現有電容(例如MLCC)的完整製造流程包括諸多工藝步驟，例如，調漿、瓷膜成型、印刷、堆疊、均壓、切割、去膠、燒結、倒角、沾銀、燒附、電鍍、測試、包裝等步驟，此產品製造程序雖然複雜卻十分成熟，相關產業鏈的供應商或者是產量，長期呈現一種足量供給的穩定狀態。直至近期隨著科技進步，物聯網、5G通訊、人工智慧、電動車各種新領域的應用被開發，以及各類型電子產品的功能日益提升，採用元件的種類與數量愈加龐大；主動元件使用數量的擴增與精密度的提高，使得搭配的被動元件數量亦隨之倍數成長，積層陶瓷電容(MLCC)則為其中之最。因此，市場逐漸開始呈現供不應求的狀況，而近期被動元件供應商的增產計畫並無法完全滿足市場需求，缺貨的情況將會影響整體產業的發展。另一方面，如何在有限的空間之內將所有元件布局陳列是一大課題，為因應高密度的元件布局陳列，朝縮小元件面積甚至體積 為勢在必行，傳統的電容製造工藝，無論是在面積的微縮或者產品的精密度皆已經面臨挑戰。
有鑑於此，本申請使用一種有別於傳統積層陶瓷電容(MLCC)的材料、構造與製造流程，為市場供給提供另一種電容的選擇。本申請亦可降低電容面積縮小的困難度進而提高產品精密度，另一方面則可避免傳統積層陶瓷電容(MLCC)製造流程中高溫鍛燒的程序，進而達到節能減碳並降低其製造成本。
鑒於上述先前技術之缺點，本申請係提供一種電容單元及其製造方法、電容集成結構，可以簡化電容內建連線製程，並製作與積層陶瓷電容相同之兩端電極。
為達到上述目的及其他相關之目的，本申請實施例提供一種電容單元的製造方法，包括提供一基板；形成一絕緣層於該基板上；形成複數電容堆疊結構於該絕緣層上，於相鄰兩個該電容堆疊結構之間形成有一絕緣間隔部，且各該電容堆疊結構各自具有第一焊墊、第一導電部分、第二焊墊和第二導電部分；針對各該絕緣間隔部執行第一切割工藝，以形成外露各該電容堆疊結構的該第一導電部分和該第二導電部分的多個凹槽；利用金屬材料填充各該凹槽，以形成與該第一導電部分、該第二導電部分電性連接的多個金屬間隔部；針對各該金屬間隔部執行第二切割工藝以形成獨立的多個電容單元，且於各該電容單元的相對兩側分別形成一第一金屬側壁和一第二金屬側壁；其中，於各該電容單元中，該第一焊墊藉由該第一金屬側壁與該第一導電部分電性連接而 構成一第一電極，該第二焊墊藉由該第二金屬側壁與該第二導電部分電性連接而構成一第二電極。
可選地，該基板為矽基板。
可選地，形成複數電容堆疊結構於該絕緣層上的步驟復包括：形成一堆疊結構層於該絕緣層上，其中，該堆疊結構層包括交錯設置的至少一層間導電層與至少一層間介電層，各該層間導電層各自具有一第一導電部分和一第二導電部分；以及形成該第一焊墊與該第二焊墊於該堆疊結構層上。
可選地，該形成一堆疊結構層於該絕緣層上的步驟復包括：形成具有一第一介電體的一第一層間導電層於該絕緣層上，並藉由該第一介電體定義該第一層間導電層的該第一導電部分和該第二導電部分；形成一第一層間介電層於該第一層間導電層上；形成具有一第二介電體的一第二層間導電層於該第一層間介電層上，並藉由該第二介電體定義該第二層間導電層的該第一導電部分和該第二導電部分；形成一隔離層於該第二層間導電層上；形成間隔設置的一第一金屬導柱和一第二金屬導柱於該隔離層上；以及形成一鈍化層於以覆蓋該層間介電層並分別外露該第一金屬導柱和該第二金屬導柱的一部分，以藉由該第一金屬導柱的外露部分構成該第一焊墊，並藉由該第二金屬導柱的外露部分構成該第二焊墊。
可選地，該複數電容堆疊結構分別沿該基板的一X軸方向和一Y軸方向呈矩陣形態間隔佈設於該基板上；且其中，該方法復包括：於該基板下方墊設一輔助層；沿該基板的該X軸方向，以一第一切割深度和一第一切割寬度針對各該絕緣間隔部執行第一切割工藝而形成各該凹槽，其中，該第一切割深度由各該電容堆疊結構的頂部延伸至該絕緣層，該第一切割寬度不小於該絕緣 間隔部之預設間隔寬度；針對各該凹槽執行填充工藝，以形成與各該電容堆疊結構形成電性連接的各該金屬間隔部；沿該基板的該X軸方向，以一第二切割深度和一第二寬度針對各該金屬間隔部執行第二切割工藝以形成各自包含多個該電容單元的多個電容集合，其中，該第二切割深度由各該電容堆疊結構的頂部延伸至該輔助層，該第二切割寬度小於該第一切割寬度，以沿該基板的Y軸方向在各該電容單元的相對兩側分別形成該第一金屬側壁和該第二金屬側壁；以及沿該基板的該Y軸方向切割各該電容集合以形成各該電容單元。
可選地，該輔助層為墊設於該基板下方的膠帶層。
可選地，該第一切割工藝包括刀輪切割法、乾蝕刻切割法、雷射刻痕切割法中的任一者；該填充工藝包括網版印刷法、電鍍法中的任一者；該第二切割工藝包括刀輪切割法。
本申請另一實施例提供一種電容單元，包括一基板；一絕緣層，其形成於該基板上；一電容堆疊結構，其形成於該絕緣層上，並具有第一焊墊、第一導電部分、第二焊墊和第二導電部分；一第一金屬側壁和一第二金屬側壁，其位於該電容堆疊結構的相對兩側；其中，該第一焊墊藉由該第一金屬側壁與該第一導電部分電性連接以構成一第一電極，該第二焊墊藉由該第二金屬側壁與該第二導電部分電性連接以構成一第二電極。
可選地，該基板係由一晶圓製成，該電容單元藉由該第一焊墊與該第二焊墊焊接至一印刷電路板上。
可選地，該第一金屬側壁和該第二金屬側壁沿該基板的Y軸方向位於該電容堆疊結構的相對兩側，且該電容單元還包括一第一絕緣側壁和一第 二絕緣側壁，該第一絕緣側壁和該第二絕緣側壁沿該基板的X軸方向位於該電容堆疊結構的相對兩側，其中，該Y軸方向垂直於該X軸方向。
本申請又一實施例提供一種電容集成結構，包括：一晶圓；以及複數電容堆疊結構，各該電容堆疊結構分別沿該晶圓的一X軸方向和一Y軸方向呈矩陣形態間隔佈設於該晶圓上；複數金屬間隔部，其沿該晶圓的X軸方向設置在相鄰兩個該電容堆疊結構之間；以及複數絕緣間隔部，其沿該晶圓的Y軸方向設置在相鄰兩個該電容堆疊結構之間。
可選地，該電容集成結構得分別沿該X軸方向和Y軸方向被裁切以形成獨立的多個電容單元，其中，各該電容單元各自包括：該晶圓的一部分；一該電容堆疊結構，其具有一第一焊墊、一第一導電部分、一第二焊墊和一第二導電部分；一第一金屬側壁和一第二金屬側壁，其通過裁切該金屬間隔部而形成於一該電容堆疊結構的相對兩側；以及一第一絕緣側壁和一第二絕緣側壁，其通過裁切該絕緣間隔部而形成於一該電容堆疊結構的相對兩側；其中，該第一焊墊藉由該第一金屬側壁與該第一導電部分電性連接以構成一第一電極，該第二焊墊藉由該第二金屬側壁與該第二導電部分電性連接以構成一第二電極。
綜上所述，本申請係利用晶圓以製成包含有多個電容的電容集成結構，如此可以批量方式製作電容，並透過裁切方式形成獨立的電容，相較於傳統積層陶瓷電容的製造工藝，本申請可以簡化電容的製造工藝，可避免傳統積層陶瓷電容製造流程中高溫煅燒的程序，還可利用現有半導體設備製造本申請的電容集成結構，以達到降低製造成本的目的。
再者，本申請可利用半導體製程在電容單元的相對兩側分別形成金屬側壁，而構成具有兩端電極的電容單元，且毋須在電容單元中的各電容堆疊結構中，額外增設電性連接各層導電部分的電性導接孔結構，而可以簡化電容單元的半導體製程，亦即可以簡化電容單元內部各層導電部分的電性連接製程，藉以簡化電容內建連線製程，並製作與積層陶瓷電容相同之兩端電極。
1:電容單元
11:基板/晶圓
12:絕緣層
13、13A、13B:電容堆疊結構
130:輔助層
131:絕緣間隔部
132:第一焊墊/第一金屬導柱
133:第一導電部分
134:第二焊墊/第二金屬導柱
135:第二導電部分
136:層間導電層
1360:間隙
1361:第一介電體/第二介電體
1365:介電材料
137:層間介電層
1375:隔離層
138:鈍化層
14:凹槽
15:金屬間隔部
16:第一金屬側壁
17:第二金屬側壁
18:電容集合
191:第一絕緣側壁
192:第二絕緣側壁
20:電容集成結構
圖1至圖12，係本申請電容單元的製造方法的流程示意圖；圖13A至圖14，係本申請的電容單元、電容集成結構的架構示意圖。
以下內容將搭配圖式，藉由特定的具體實施例說明本申請之技術內容，熟悉此技術之人士可由本說明書所揭示之內容輕易地了解本申請之其他優點與功效。本申請亦可藉由其他不同的具體實施例加以施行或應用。本說明書中的各項細節亦可基於不同觀點與應用，在不背離本申請之精神下，進行各種修飾與變更。尤其是，於圖式中各個元件的比例關係及相對位置僅具示範性用途，並非代表本申請實施的實際狀況。
本申請一實施例係提供一種電容單元的製造方法。
參考圖1，首先提供一基板11，並形成一絕緣層12於基板11上。
於本實施例中，基板11係由一晶圓製成，其中，基板11例如為矽基板，然並不以此為限，基板11亦可為其他例如玻璃基板、石英基板等種類的基板。於本實施例中，絕緣層12由介電材料製成，用於作為底層絕緣層。
接著，如圖5至圖7所示，形成複數電容堆疊結構13於絕緣層12上，其中，在相鄰兩個電容堆疊結構13之間形成多個絕緣間隔部131，且各電容堆疊結構13各自具有第一焊墊132、第一導電部分133、第二焊墊134和第二導電部分135(容後在圖2A至圖9中詳細描述)。
於本實施例中，該複數電容堆疊結構13分別沿基板11的一X軸方向和一Y軸方向呈矩陣形態間隔佈設於基板11上。
具體而言，可首先形成一堆疊結構層於絕緣層12上，其中，堆疊結構層包括交錯設置的至少一層間導電層136與至少一層間介電層137，各層間導電層136各自具有一第一導電部分133和一第二導電部分135，而後再形成第一焊墊132與第二焊墊134於堆疊結構層上，藉以形成電容堆疊結構13。
以下將結合圖2A至圖9詳細描述形成一個電容堆疊結構13於絕緣層12上的具體步驟：如圖2A的側視圖以及圖2B的上視圖所示，形成第一層間導電層136以作為電極層，並蝕刻第一層間導電層136以形成間隙1360。
如圖3和圖4A所示，沉積介電材料1365於第一層間導電層136的間隙1360中(參考圖3)，並隨後進行平坦化製程，以於第一層間導電層136形成第一介電體1361，且藉由第一介電體1361定義第一層間導電層136的第一導電部分133和第二導電部分135(參考圖4A所示的側視圖和圖4B所示的上視圖)。
如圖5所示，形成一第一層間介電層137於第一層間導電層136上。
如圖6至圖7所示，重複上述第一層間導電層136和第一層間介電層137的形成步驟(即圖2A至圖5所示的步驟)，以形成具有第二介電體1361的第二層間導電層136於第一層間介電層137上，並藉由第二介電體1361定義第二 層間導電層136的第一導電部分133和第二導電部分135；再形成第二層間介電層137於第二層間導電層136上，直至電容堆疊結構13中的層間導電層136和層間介電層137的層數滿足預期為止，並在位於頂層的層間導電層136上形成隔離層1375，此時，如圖13C在相鄰兩個電容堆疊結構13間形成有絕緣間隔部131。
接著，如圖7所示，形成間隔設置的一第一金屬導柱132和一第二金屬導柱134於隔離層1375上。
而後，如圖8至圖9所示，形成一鈍化層138於以覆蓋隔離層1375並分別外露第一金屬導柱132和該第二金屬導柱134的一部分，以藉由第一金屬導柱132的外露部分構成第一焊墊132，並藉由第二金屬導柱134的外露部分構成第二焊墊134。
如圖10所示，在形成電容堆疊結構13於絕緣層12上之後，可針對各絕緣間隔部131執行第一切割工藝，以形成外露各電容堆疊結構13的第一導電部分133和第二導電部分135的多個凹槽14。
可選地，可在執行第一切割工藝之前，於基板11下方墊設一輔助層130，以於執行切割工藝中，增加基板11的強度。於本實施例中，輔助層130為墊設於基板11下方的膠帶層。
具體而言，如圖9至圖10，第一切割工藝可沿基板11的X軸方向，以一第一切割深度和一第一切割寬度針對各絕緣間隔部131執行第一切割工藝而形成各凹槽14。
於本實施例中，第一切割深度由各電容堆疊結構13的頂部延伸至絕緣層12，第一切割寬度不小於絕緣間隔部131之預設間隔寬度。
可選地，第一切割工藝包括刀輪切割法、乾蝕刻切割法、雷射刻痕切割法中的任一者。
接著，如圖11、圖13C至圖13D所示，利用金屬材料填充各凹槽14，以形成與第一導電部分133、第二導電部分135電性連接的多個金屬間隔部15。
於本實施例中，該填充工藝包括網版印刷法、電鍍法中的任一者。
如圖12、圖13F所示，針對各金屬間隔部15執行第二切割工藝以形成獨立的多個電容單元1。
於本實施例中，第二切割工藝包括沿該基板11的X軸方向，以一第二切割深度和一第二寬度針對各金屬間隔部15執行第二切割工藝以形成各自包含多個電容單元1的多個電容集合18(參考圖13D)，再沿基板11的Y軸方向切割各電容集合18以形成各獨立的電容單元1(參考圖13F)。
可選地，第二切割工藝包括刀輪切割法。
可選地，第二切割深度由各電容堆疊結構13的頂部延伸至該輔助層130，該第二切割寬度小於該第一切割寬度。
於本實施例中，於各電容單元1的相對兩側分別形成一第一金屬側壁16和一第二金屬側壁17，且於各電容單元1中，該第一焊墊132藉由第一金屬側壁16與第一導電部分133電性連接而構成一第一電極，第二焊墊134藉由第二金屬側壁17與第二導電部分135電性連接而構成一第二電極。
可選地，各電容單元1沿Y軸方向的相對兩側分別形成有第一金屬側壁16和第二金屬側壁17，此外，各電容單元1沿X軸方向的相對兩側還分別形成有第一絕緣側壁191和一第二絕緣側壁192(參考圖13F)。
參考圖13A至圖13F、圖14、圖15，本申請另一實施例提供一種電容單元1，其包括：一基板11、一絕緣層12、一電容堆疊結構13、一第一金屬側壁16和一第二金屬側壁17。
其中，基板11係由一晶圓製成，絕緣層12形成於基板11上，電容堆疊結構13形成於絕緣層12上，並具有第一焊墊132、第一導電部分133、第二焊墊134和第二導電部分135，第一金屬側壁16和第二金屬側壁17位於電容堆疊結構13的相對兩側。
於本實施例中，第一焊墊132藉由跟第一金屬側壁16與第一導電部分133電性連接以構成一第一電極，第二焊墊134藉由跟第二金屬側壁17與第二導電部分135電性連接以構成一第二電極。
於本實施例中，如圖13F所示，第一金屬側壁16和第二金屬側壁17分別位於電容堆疊結構13沿Y軸方向的相對兩側(即圖13F中電容堆疊結構13的左右兩側)，且電容單元1還包括一第一絕緣側壁191和一第二絕緣側壁192，其分別位於電容堆疊結構13沿X軸方向的相對兩側，(即圖13F中電容堆疊結構13的上下兩側)，其中，該Y軸方向垂直於該X軸方向。
請參考圖13A、圖13D，本申請另一實施例還提供一種電容集成結構20，其包括一晶圓11；以及複數電容堆疊結構13A、13B。
於本實施例中，各該電容堆疊結構13A、13B分別沿該晶圓11的一X軸方向和一Y軸方向呈矩陣形態間隔佈設於晶圓11上；於本實施例中，沿晶圓1的X軸方向的相鄰兩個電容堆疊結構13A、13B之間具有一金屬間隔部15，且沿晶圓1的Y軸方向的相鄰兩個該電容堆疊結構13A、13B之間具有一絕緣間隔部131。
可選地，電容集成結構20得分別沿X軸方向和Y軸方向被裁切以形成獨立的多個電容單元1。
請配合參考圖13F、圖14，於本實施例中，各電容單元1各自包括晶圓1的一部分；一電容堆疊結構13，其具有一第一焊墊132、一第一導電部分133、一第二焊墊134和一第二導電部分135；一第一金屬側壁16和一第二金屬側壁17，其通過裁切金屬間隔部15而形成於電容堆疊結構13的相對兩側；以及一第一絕緣側壁191和一第二絕緣側壁192，其通過裁切絕緣間隔部131而形成於電容堆疊結構13的相對兩側；其中，第一焊墊132藉由第一金屬側壁16與第一導電部分133電性連接以構成一第一電極，第二焊墊134藉由第二金屬側壁17與第二導電部分135電性連接以構成一第二電極。
綜上所述，利用本申請的電容單元的製造方法，可在電容單元的相對兩側形成第一金屬側壁和第二金屬側壁，俾供電容單元中的第一焊墊藉由第一金屬側壁與第一導電部分電性連接而構成一第一電極，並提供電容單元中的第二焊墊藉由第二金屬側壁與第二導電部分電性連接而構成一第二電極，而可利用半導體製程製作具有兩端電極的電容單元。
如此，本申請可藉由第一金屬側壁，達成第一焊墊與第一導電部分的電性連接，並藉由第二金屬側壁，達成第二焊墊與第二導電部分的電性連接，而毋須在電容單元中的各電容堆疊結構中，額外增設電性連接各層導電部分的電性導接孔結構，而可以簡化電容單元的半導體製程，亦即可以簡化電容內部各層導電部分的電性連接製程。
另外，本申請係將多個電容堆疊結構形成在晶圓上，以構成包含有多個電容單元的電容集成結構，因此可以透過裁切方式大量形成可作為電容 的電容單元，相較於傳統積層陶瓷電容的製造工藝，本發明可以簡化電容的製造流程及電容結構，而降低電容面積縮小的困難度進而提高產品精密度，且可避免傳統積層陶瓷電容製造流程中高溫鍛燒的程序，以達到降低製造成本的目的。
1                            電容單元 11                          基板/晶圓 12                          絕緣層 13                          電容堆疊結構 132                        第一焊墊/第一金屬導柱 133                        第一導電部分 134                        第二焊墊/第二金屬導柱 135                        第二導電部分 136                        層間導電層 137                        層間介電層 138                        鈍化層 16                          第一金屬側壁 17                          第二金屬側壁

Claims (11)

  1. 一種電容單元的製造方法，包括：提供一基板；形成一絕緣層於該基板上；形成複數電容堆疊結構於該絕緣層上，於相鄰兩個該電容堆疊結構之間形成有一絕緣間隔部，且各該電容堆疊結構各自具有第一焊墊、第一導電部分、第二焊墊和第二導電部分；針對各該絕緣間隔部執行第一切割工藝，以形成外露各該電容堆疊結構的該第一導電部分和該第二導電部分的多個凹槽；利用金屬材料填充各該凹槽，以形成與該第一導電部分、該第二導電部分電性連接的多個金屬間隔部；針對各該金屬間隔部執行第二切割工藝以形成獨立的多個電容單元，且於各該電容單元的相對兩側分別形成一第一金屬側壁和一第二金屬側壁；其中，於各該電容單元中，該第一焊墊藉由該第一金屬側壁與該第一導電部分電性連接而構成一第一電極，該第二焊墊藉由該第二金屬側壁與該第二導電部分電性連接而構成一第二電極。
  2. 如請求項1所述之電容單元的製造方法，其中，該基板為矽基板。
  3. 如請求項1所述之電容單元的製造方法，其中，該形成複數電容堆疊結構於該絕緣層上的步驟復包括： 形成一堆疊結構層於該絕緣層上，其中，該堆疊結構層包括交錯設置的至少一層間導電層與至少一層間介電層，各該層間導電層各自具有一第一導電部分和一第二導電部分；以及形成該第一焊墊與該第二焊墊於該堆疊結構層上。
  4. 如請求項3所述之電容單元的製造方法，其中，該形成一堆疊結構層於該絕緣層上的步驟復包括：形成具有一第一介電體的一第一層間導電層於該絕緣層上，並藉由該第一介電體定義該第一層間導電層的該第一導電部分和該第二導電部分；形成一第一層間介電層於該第一層間導電層上；形成具有一第二介電體的一第二層間導電層於該第一層間介電層上，並藉由該第二介電體定義該第二層間導電層的該第一導電部分和該第二導電部分；形成一隔離層於該第二層間導電層上；形成間隔設置的一第一金屬導柱和一第二金屬導柱於該隔離層上；以及形成一鈍化層於以覆蓋該隔離層並分別外露該第一金屬導柱和該第二金屬導柱的一部分，以藉由該第一金屬導柱的外露部分構成該第一焊墊，並藉由該第二金屬導柱的外露部分構成該第二焊墊。
  5. 如請求項1所述之電容單元的製造方法，其中，該複數電容堆疊結構分別沿該基板的一X軸方向和一Y軸方向呈矩陣形態間隔佈設於該基板上；且其中，該方法復包括：於該基板下方墊設一輔助層；沿該基板的該X軸方向，以一第一切割深度和一第一切割寬度針對各該絕緣間隔部執行第一切割工藝而形成各該凹槽，其中，該第一切割深度由各該電容 堆疊結構的頂部延伸至該絕緣層，該第一切割寬度不小於該絕緣間隔部之預設間隔寬度；針對各該凹槽執行填充工藝，以形成與各該電容堆疊結構形成電性連接的各該金屬間隔部；沿該基板的該X軸方向，以一第二切割深度和一第二寬度針對各該金屬間隔部執行第二切割工藝以形成各自包含多個該電容單元的多個電容集合，其中，該第二切割深度由各該電容堆疊結構的頂部延伸至該輔助層，該第二切割寬度小於該第一切割寬度，以在各該電容單元沿該基板的Y軸方向的相對兩側分別形成該第一金屬側壁和該第二金屬側壁；以及沿該基板的該Y軸方向切割各該電容集合以形成各該電容單元。
  6. 如請求項5所述之電容單元的製造方法，其中，該輔助層為墊設於該基板下方的膠帶層。
  7. 如請求項1所述之電容單元的製造方法，其中，該第一切割工藝包括刀輪切割法、乾蝕刻切割法、雷射刻痕切割法中的任一者；該填充工藝包括網版印刷法、電鍍法中的任一者；該第二切割工藝包括刀輪切割法。
  8. 一種電容單元，該電容單元係用於焊接至一印刷電路板上，包括：一基板；一絕緣層，其形成於該基板上； 一電容堆疊結構，其形成於該絕緣層上，並具有第一焊墊、第一導電部分、第二焊墊和第二導電部分；一第一金屬側壁和一第二金屬側壁，其位於該電容堆疊結構沿該基板的Y軸方向的相對兩側；一第一絕緣側壁和一第二絕緣側壁，其位於該電容堆疊結構沿該基板的X軸方向的相對兩側，該Y軸方向垂直於該X軸方向；其中，該第一焊墊藉由該第一金屬側壁與該第一導電部分電性連接以構成一第一電極，該第二焊墊藉由該第二金屬側壁與該第二導電部分電性連接以構成一第二電極，且其中，該電容單元藉由該第一焊墊與該第二焊墊焊接至該印刷電路板上。
  9. 如請求項8所述之電容單元，其中，該基板係由一晶圓製成。
  10. 一種電容集成結構，包括：一晶圓；複數電容堆疊結構，各該電容堆疊結構分別沿該晶圓的一X軸方向和一Y軸方向呈矩陣形態間隔佈設於該晶圓上；複數金屬間隔部，其沿該晶圓的X軸方向設置在相鄰兩個該電容堆疊結構之間；以及複數絕緣間隔部，其沿該晶圓的Y軸方向設置在相鄰兩個該電容堆疊結構之間。
  11. 如請求項10所述之電容集成結構，其中，該電容集成結構得分別沿該X軸方向和Y軸方向被裁切以形成獨立的多個電容單元，其中，各該電容單元係用於焊接至一印刷電路板上，各該電容單元各自包括： 該晶圓的一部分；一該電容堆疊結構，其具有一第一焊墊、一第一導電部分、一第二焊墊和一第二導電部分；一第一金屬側壁和一第二金屬側壁，其通過裁切該金屬間隔部而形成於一該電容堆疊結構的相對兩側；以及一第一絕緣側壁和一第二絕緣側壁，其通過裁切該絕緣間隔部而形成於一該電容堆疊結構的相對兩側；其中，該第一焊墊藉由該第一金屬側壁與該第一導電部分電性連接以構成一第一電極，該第二焊墊藉由該第二金屬側壁與該第二導電部分電性連接以構成一第二電極；且其中，各該電容單元藉由該第一焊墊與該第二焊墊焊接至該印刷電路板上。
TW110102113A 2021-01-20 2021-01-20 電容集成結構、電容單元及其製造方法 TWI775280B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW110102113A TWI775280B (zh) 2021-01-20 2021-01-20 電容集成結構、電容單元及其製造方法
CN202110170859.7A CN114864819A (zh) 2021-01-20 2021-02-08 电容集成结构、电容单元及其制造方法
US17/352,255 US11854742B2 (en) 2021-01-20 2021-06-19 Capacitor intergated structure.capacitor unit and manufacturing process thereof
US18/386,552 US20240062957A1 (en) 2021-01-20 2023-11-02 Capacitor integrated structure and capacitor unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110102113A TWI775280B (zh) 2021-01-20 2021-01-20 電容集成結構、電容單元及其製造方法

Publications (2)

Publication Number Publication Date
TW202230702A TW202230702A (zh) 2022-08-01
TWI775280B true TWI775280B (zh) 2022-08-21

Family

ID=82406463

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110102113A TWI775280B (zh) 2021-01-20 2021-01-20 電容集成結構、電容單元及其製造方法

Country Status (3)

Country Link
US (2) US11854742B2 (zh)
CN (1) CN114864819A (zh)
TW (1) TWI775280B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311204A (zh) * 2012-03-06 2013-09-18 特里奎恩特半导体公司 倒装芯片封装技术和配置
US20140247572A1 (en) * 1999-09-02 2014-09-04 Ibiden Co., Ltd. Printed circuit board
TW202018958A (zh) * 2018-11-05 2020-05-16 力晶積成電子製造股份有限公司 電容單元及其製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3635759A (en) * 1969-04-04 1972-01-18 Gulton Ind Inc Method of eliminating voids in ceramic bodies
JP4597585B2 (ja) * 2004-06-04 2010-12-15 日本特殊陶業株式会社 積層電子部品及びその製造方法
US7580240B2 (en) * 2005-11-24 2009-08-25 Ngk Spark Plug Co., Ltd. Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same
DE602007011058D1 (de) * 2006-05-29 2011-01-20 Murata Manufacturing Co Verfahren zur herstellung eines keramischen, mehrschichtsubstrats
JP5423399B2 (ja) * 2008-01-09 2014-02-19 日本電気株式会社 コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法
KR100992233B1 (ko) * 2008-09-26 2010-11-05 삼성전기주식회사 세라믹/폴리머 복합재를 이용한 칩 캐패시터 제조방법
US8604457B2 (en) * 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
JP5535765B2 (ja) * 2009-06-01 2014-07-02 日本特殊陶業株式会社 セラミックコンデンサの製造方法
JP5246245B2 (ja) * 2010-11-12 2013-07-24 Ｔｄｋ株式会社 貫通コンデンサ及び貫通コンデンサの実装構造
US9627612B2 (en) * 2014-02-27 2017-04-18 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
KR102225215B1 (ko) * 2014-11-07 2021-03-09 삼성전자주식회사 반도체 장치
US9589903B2 (en) * 2015-03-16 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminate sawing-induced peeling through forming trenches
US9842826B2 (en) * 2015-07-15 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
JP6496271B2 (ja) * 2016-04-14 2019-04-03 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10297389B2 (en) * 2016-07-28 2019-05-21 Samsung Electro-Mechanics Co., Ltd. Thin-film capacitor having asymmetric shaped vias

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140247572A1 (en) * 1999-09-02 2014-09-04 Ibiden Co., Ltd. Printed circuit board
CN103311204A (zh) * 2012-03-06 2013-09-18 特里奎恩特半导体公司 倒装芯片封装技术和配置
TW202018958A (zh) * 2018-11-05 2020-05-16 力晶積成電子製造股份有限公司 電容單元及其製造方法

Also Published As

Publication number Publication date
TW202230702A (zh) 2022-08-01
US20240062957A1 (en) 2024-02-22
US20220230806A1 (en) 2022-07-21
CN114864819A (zh) 2022-08-05
US11854742B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
CN105321888B (zh) 封装结构及其制法
TWI522026B (zh) 具有電子元件內嵌於其中的基板及其製造方法
TW201427510A (zh) 具有內埋元件的電路板及其製作方法
JP2013080890A (ja) コイル部品及びその製造方法
US11621128B2 (en) Capacitor unit
CN103906371A (zh) 具有内埋元件的电路板及其制作方法
TWI770388B (zh) 內埋式面封裝基板及內埋元件封裝結構的製造方法
CN104604345A (zh) 布线板及布线板的制造方法
US11756989B2 (en) Capacitor integrated structure
TW201343016A (zh) 無基板電子元件
TWI775280B (zh) 電容集成結構、電容單元及其製造方法
WO2024051570A1 (zh) 滤波器电路封装结构及其制作方法
CN100459078C (zh) 一种基板的制造方法
CN103681586B (zh) 无核心封装基板及其制法
US20080164562A1 (en) Substrate with embedded passive element and methods for manufacturing the same
CN101141849B (zh) 内埋电容元件结构及其制造方法
TW201413887A (zh) 封裝基板與封裝結構之製法
CN108550531B (zh) 封装基板的制造方法
JP2002110901A (ja) 積層型半導体装置及びその製造方法
TWI311452B (en) Method of fabricating a device-containing substrate
CN100501952C (zh) 具有埋入被动元件的晶粒承载用封装基板及其制造方法
ITVI20120145A1 (it) Struttura comprensiva di involucro comprendente connessioni laterali
CN108682630B (zh) 封装基板的制造方法
CN108156754A (zh) 垂直连接接口结构、具所述结构的电路板及其制造方法
CN118538701A (zh) 封装基板及其制法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent