CN117580444A - 一种电子元件、电子设备及其制造方法 - Google Patents

Abstract

本公开涉及一种电子元件、电子设备及其制造方法，其中所述电子元件包括多个电容器单元堆叠而成的电容器组，各个所述电容器单元均包括导电层/介电层/导电层的层叠结构；所述电容器单元的一侧形成阶梯型结构，露出所述层叠结构中所述导电层的部分表面和所述介电层的部分表面以构成阶梯面；在所述电容器单元的另一侧，所述层叠结构中的介电层设置成突出相邻上下导电层侧壁的结构；上下相邻的所述电容器单元形成阶梯型结构的一侧交错分布；在所述电容器单元的各侧形成绝缘材料；所述介电层的侧壁上形成的绝缘材料的宽度小于或等于所述导电层的侧壁上形成的绝缘材料的宽度。

Description

一种电子元件、电子设备及其制造方法

技术领域

本公开内容涉及集成电路及其制造方法，更具体而言，涉及一种电子元件及其制造方法。

背景技术

随着集成电路制造技术的发展，现有技术中已经将集成电路制造技术应用于微型电容元件的生产制造中。目前市场上常见的一种微型电容元件主要是以日本村田为代表的Y型三维立体电容。

如图1所示，所述Y型三维立体电容采用光刻技术在单一衬底，例如晶圆1上雕刻成Y字型立体结构，然后沉积生长成电极/绝缘层/电极的三层复合结构，利用微型结构增加表面积，实现大的容值。然而Y型三维立体电容2一般采用深沟槽刻蚀的方式完成，深沟槽的深度受现有集成电路制造工艺能力的限制无法刻蚀太深，进而限制了单位面积高电容值的需求；而且如果深沟槽深度过深将引起所述深沟槽顶部和底部厚度不均匀以及造成所述晶圆外围和中心处不均匀，影响产品品质；此外深沟槽结构介电层厚度受限制，难以做到满足高电压需求；再加上此种结构拐角多，造成电极板厚度的沉积生长不均匀，影响电容容值的准确性，此外沟槽型电容的结构复杂，制作繁琐，加工时也会出现个别Y字体倒塌，影响成品的良率，大幅增加成本。

图2示出了另一种现有技术。在该技术中也存在通过集成电路工艺，在晶圆110上形成具有多层导电薄膜120和介电薄膜121交替堆叠的电容器，在所述电容器的侧壁形成绝缘层190，通过一导电材料层150、一导电通孔170和一外接电极130电连接，以及再通过一导电材料层160、一导电通孔180和另一外接电极140电连接，其中导电材料层150、导电材料层160、导电通孔170和导电通孔180形成在介质层210中。现有技术的所述电容器制备具有较小体积和较高密度，以及能降低电容器的制造成本。然而所述电容器的外接电极仅仅在单面制备，不便于三维扩展封装使用，以及在具有多层导电薄膜和电介质薄膜交替堆叠的三维结构的半导体电容器中，还存在耐压调整困难的问题。因此亟需在减小体积、提高容量和降低成本的基础上，进一步提高所述半导体电容器的耐高压能力以及提高其封装应用的灵活性。

本公开内容针对上述技术问题，设计出一种新颖的电容器结构和制造方法，既能够兼容现有集成电路工艺，避免所述电容器存在如现有片式多层陶瓷电容(MLCC)介电薄膜中存在气泡、针孔等缺陷，又能在减小电容器体积、提高容量、可靠性和降低成本的基础上，进一步提高所述电容器的耐高压能力以及提高其封装应用的灵活性。

发明内容

在下文中将给出关于本公开内容的简要概述，以便提供关于本公开内容某些方面的基本理解。应当理解，此概述并不是关于本公开内容的穷举性概述。它并不是意图确定本公开内容的关键或重要部分，也不是意图限定本公开内容的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。

根据本公开内容的一方面,提供一种电子元件，包括：多个电容器单元堆叠而成的电容器组，各个所述电容器单元均包括导电层/介电层/导电层的层叠结构；所述电容器单元的一侧形成阶梯型结构，露出所述层叠结构中所述导电层的部分表面和所述介电层的部分表面以构成阶梯面；在所述电容器单元的另一侧，所述层叠结构中的介电层设置成突出相邻上下导电层侧壁的结构；相邻的所述电容器单元形成阶梯型结构的一侧交错分布；在所述电容器单元的各侧形成绝缘材料；所述介电层的侧壁上形成的绝缘材料的宽度小于或等于所述导电层的侧壁上形成的绝缘材料的宽度。

进一步的，其中所述介电层的侧壁上形成的绝缘材料的宽度比所述导电层的侧壁上形成的绝缘材料的宽度小0-300nm。

进一步的，其中相邻的所述电容器组之间的相对侧的设置呈镜像对称。

进一步的，包括在所述电容器组上表面上形成的正负电极结构和/或在电容器组下表面上形成的正负电极结构。

进一步的，其中所述下表面上形成的正负电极结构是形成在背离所述电容器组的衬底表面上。

进一步的，其中通过在所述电容器组的双侧壁上形成导电结构以分别连接全部或部分电容器单元在对应侧所露出的导电层的部分表面。

进一步的，其中所述导电结构填充满相邻所述电容器组的相对侧之间且所述导电结构具有平坦的上表面，以与所述上表面的正负电极结构一体化。

进一步的，其中在所述电容器组上下表面上均形成有正负电极结构时，通过所述导电结构对应连接电容器组上表面和下表面上形成的正负电极结构。

根据本公开内容的另一方面,提供一种电子元件的制造方法，包括：提供一衬底；在所述衬底上形成的导电层和介电层的交替叠层；在所述交替叠层上形成第一光阻层，图案化所述第一光阻层然后刻蚀以在所述交替叠层的一侧露出最外层的导电层和在所述交替叠层的另一侧露出次外层的导电层；去除所述第一光阻层，然后再沉积一第二光阻层，通过逐次横向缩进所述第二光阻层，在所述交替叠层上形成台阶型的交替叠层；所述台阶型的交替叠层的一侧露出奇数层的所述导电层的部分上表面，在所述台阶型的交替叠层的另一侧露出偶数层的所述导电层的部分上表面；进行湿法刻蚀，以在所述台阶型的交替叠层的两侧横向缩进所述导电层，以形成塑形后的交替叠层；在所述塑形后的交替叠层的上沉积绝缘材料，使得所述介电层的侧壁上形成的绝缘材料的宽度小等于所述导电层的侧壁上形成的绝缘材料的宽度。

进一步的，包括刻蚀去除所述介电层和所述导电层上表面的绝缘材料，形成侧壁绝缘化的交替结构。

进一步的，包括在所述侧壁绝缘化的交替结构的两侧形成分立的平坦化导电材料。

进一步的，还包括在所述衬底中形成通孔，以及在所述衬底的下表面形成正负电极结构。

根据本公开内容的再一方面,提供一种电子设备，包括上述任一项的电子元件。

本公开内容的方案至少能有助于实现如下效果之一：制作工艺简单，耐压调整容易，产品均一性容易控制，容值精密，器件寿命长、可靠性好，适应各种恶劣环境，生产成本低、封装的便捷性好。

附图说明

参照附图下面说明本公开内容的具体内容，这将有助于更加容易地理解本公开内容的以上和其他目的、特点和优点。附图只是为了示出本公开内容的原理。在附图中不必依照比例绘制出单元的尺寸和相对位置。

图1-2示出了现有技术中的电容器结构的示意图；

图3-5示出本公开内容电容器结构的第一实施方案；

图6示出本公开内容电容器结构制作方法的第二实施方案

具体实施方式

在下文中将结合附图对本公开内容的示例性公开内容进行描述。为了清楚和简明起见，在说明书中并未描述实现本公开内容的所有特征。然而，应该了解，在开发任何这种实现本公开内容的过程中可以做出很多特定于本公开内容的决定，以便实现开发人员的具体目标，并且这些决定可能会随着本公开内容的不同而有所改变。

在此，还需要说明的是，为了避免因不必要的细节而模糊了本公开内容，在附图中仅仅示出了与根据本公开内容的方案密切相关的器件结构，而省略了与本公开内容关系不大的其他细节。

应理解的是，本公开内容并不会由于如下参照附图的描述而只限于所描述的实施形式。本文中，在可行的情况下，不同实施方案之间的特征可替换或借用、以及在一个实施方案中可省略一个或多个特征。

第一实施方案

图3-5示出本公开内容半导体电容器结构的第一实施方案，其中相同的附图标记表示相同的部件。

图3为本实施方案的结构俯视图。从图3中可见，在一衬底10上形成有间隔排列的N个电容器组20(图中示例性给出两个电容器组)，其中N为自然数。例如可以将N设置成5000组，但本领域技术人员应当理解的是，所述电容器组的数量可以根据实际需要灵活设置，在本公开中不对其进行具体限制。所述衬底示例性的可以为：单晶/多晶硅衬底(Si)、绝缘体上硅衬底(SOI)、III-V族元素的化合物衬底、玻璃衬底、陶瓷衬底等与所述半导体工艺兼容的衬底材料即可，下面以硅衬底为例进行说明。

图4为沿着图3中A-A方向的剖视图。由图4可知，在所述硅衬底中形成有多个通孔11，在所述通孔中填充有导电材料，所述导电材料可以选自重掺杂多晶硅、钛/氮化钛、铝、钨、铜、镍、金、钯、银、铂、铑、钴、锡、铅的一种或多种合金。在所述硅衬底的下表面上形成多个第一电极12和第二电极13，所述第一和第二电极将分别用作所述电容器的正负电极。在所述衬底的上表面上可沉积一隔离层(图中未示出)。所述隔离层可以是氧化硅层、氧化硅/氮化硅层、氧化硅/氮化硅/氧化硅层、氧化铪、氧化铝、氧化锆、氧化钛或氧化钌等具有高介电常数的材料，所述隔离层的厚度示例性的可以为100nm-500nm之间。

每个所述电容器组20中包括M个层叠的电容器单元，其中M为自然数。例如可以将M设置为128个，但本领域技术人员应当理解的是，所述电容器单元的数量可以根据实际需要灵活设置，在本公开中不对其进行具体限制。每一个电容器单元是由导电层/介电层/导电层组成的层叠结构，相邻电容器单元之间具有共用的导电层。

具体地，将所述电容器组中层叠的所述电容器单元距离所述衬底最近的定义为第一电容器单元C1，距离次之的定义为第二电容器单元C2，距离所述衬底最远的所述电容器单元定义为第M电容器单元Cm。所述第一电容器单元由第一导电层LC1/第一介电层LD1/第二导电层LC2构成。所述第一导电层的第一侧壁与其上的第二导电层的第一侧壁在所述衬底上表面的投影重合，第一导电层的第二侧壁与所述第二导电层的第二侧壁在所述衬底上表面的投影不重合。具体而言，所述第二导电层的第二侧壁的投影落在所述第一导电层在所述衬底上表面的投影内。

所述第一导电层的所述第一侧壁在所述衬底上表面的投影落在第一介电层在所述衬底上表面投影的范围内。所述第一介电层的第二侧壁在所述衬底上表面的投影落在第一导电层在所述衬底上表面投影的范围内。

所述第二导电层的第一和第二侧壁在所述衬底上表面的投影都落在所述第一介电层在所述衬底上表面投影的范围内。从而使得所述第一电容器单元在其第二侧形成阶梯型，所述阶梯型的台阶面分别由凸出所述第一介电层第二侧壁的所述第一导电层的部分上表面，以及由凸出所述第二导电层第二侧壁的所述第一介电层的部分上表面形成。

第二电容器单元由第二导电层LC2/第二介电层LD2/第三导电层LC2构成。所述第二导电层的第二侧壁与其上的第三导电层的第二侧壁在所述衬底上表面的投影重合，所述第二导电层的第一侧壁与所述第三导电层的第一侧壁在所述衬底上表面的投影不重合。具体而言，所述第三导电层的第一侧壁的投影落在所述第二导电层在所述衬底上表面的投影内，以及所述第二介电层的第一侧壁的投影落在所述第二导电层在所述衬底上表面的投影内。

所述第二导电层的所述第二侧壁在所述衬底上表面的投影落在第二介电层在所述衬底上表面投影的范围内。所述第二介电层的第一侧壁在所述衬底上表面的投影落在第二导电层在所述衬底上表面投影的范围内。

所述第三导电层的第一和第二侧壁在所述衬底上表面的投影都落在所述第二介电层在所述衬底上表面投影的范围内。从而使得所述第二电容器单元在其第一侧形成阶梯型，所述阶梯型的台阶面分别由凸出所述第二介电层第一侧壁的所述第二导电层的部分上表面，以及由凸出所述第三导电层第一侧壁的所述第二介电层的部分上表面形成。

所述第三电容器单元由第三导电层/第三介电层/第四导电层构成。所述第三电容器单元的导电层/介电层/导电层的设置方式与所述第一电容器单元相同。所述第三导电层的第一侧壁与其上的第四导电层的第一侧壁在所述衬底上表面的投影重合，第三导电层的第二侧壁与所述第四导电层的第二侧壁在所述衬底上表面的投影不重合。具体而言，所述第四导电层的第二侧壁的投影落在所述第三导电层在所述衬底上表面的投影内。

所述第三导电层的所述第一侧壁在所述衬底上表面的投影落在第三介电层在所述衬底上表面投影的范围内。所述第三介电层的第二侧壁在所述衬底上表面的投影落在第三导电层在所述衬底上表面投影的范围内。

所述第四导电层的第一和第二侧壁在所述衬底上表面的投影都落在所述第三介电层在所述衬底上表面投影的范围内。

所述第四电容器单元由第四导电层/第四介电层/第五导电层构成。所述第四电容器单元的导电层/介电层/导电层的设置方式与所述第二电容器单元相同。

所述第四导电层的第二侧壁与其上的第五导电层的第二侧壁在所述衬底上表面的投影重合，所述第四导电层的第一侧壁与所述第五导电层的第一侧壁在所述衬底上表面的投影不重合。具体而言，所述第五导电层的第一侧壁的投影落在所述第四导电层在所述衬底上表面的投影内，以及所述第四介电层的第一侧壁的投影落在所述第四导电层在所述衬底上表面的投影内。

所述第四导电层的所述第二侧壁在所述衬底上表面的投影落在第四介电层在所述衬底上表面投影的范围内。所述第四介电层的第一侧壁在所述衬底上表面的投影落在第四导电层在所述衬底上表面投影的范围内。

所述第五导电层的第一和第二侧壁在所述衬底上表面的投影都落在所述第四介电层在所述衬底上表面投影的范围内。

以此类推，后续的电容器单元的设置方式，当其排序为单数时，其设置方式与第一、三电容器单元相同，当其排序为双数时，其设置方式与第二、四电容器单元相同。从而使得所述第一电容器单元C1直至第M个电容器单元Cm，每一个电容器单元中包括导电层/介电层/导电层的层叠结构的一侧形成阶梯形，层叠结构的另一侧构成类似九十度旋转后的“凸”字形，即在所述层叠结构的另一侧，介电层的侧壁凸出其上下导电层的侧壁。相邻电容器单元中的形成阶梯形的一侧交错分布。其中导电层选自掺杂多晶硅、钛/氮化钛、铝、钨、铜、镍、金、钯、银、铂、铑、钴、锡、铅的一种或多种合金，所述导电层的厚度介于1nm和90000nm之间，具体的厚度可根据电容器产品的实际需要选取，用以调整电阻，阻抗，容抗，感抗，频率等特征参数。所述介电层的材料选自二氧化硅、氮化硅、氧化铪、氧化铝、氧化锆、氧化钛或氧化钌等具有高介电常数的材料。所述介电层的厚度介于1nm和90000nm之间，具体的厚度可根据电容器产品的实际需要选取，用以调整耐压参数，漏电参数，电容值，频率参数。其中所述介电层和所述导电层的厚度可相同或不同，所述介电层和所述导电层的材料可具有高的蚀刻选择比。

进一步的，相邻的所述电容器组之间的相对侧壁的结构设置为镜面对称。

在各个所述电容器单元的各侧形成有绝缘材料14，从而在各个所述导电层的侧壁上都填充有所述绝缘材料、在各个所述介电层的侧壁上也填充有所述绝缘材料，由于所述电容器单元一侧的所述层叠结构中上下导电层的侧壁在所述衬底上表面的投影重合，因此在所述电容器单元的所述侧的所述导电层的侧壁的所述绝缘材料的宽度一致。所述绝缘材料可以选自二氧化硅、氮化硅、氧化铪、氧化铝、氧化锆、氧化钛或氧化钌等具有高介电常数的材料。其中所述导电层的各侧壁上的所述绝缘材料的宽度设置在10-300纳米之间，所述介电层的各侧壁上的所述绝缘材料的宽度设置在10-300纳米之间。所述导电层的各侧壁上的所述绝缘材料的宽度大于所述介电层的各侧壁上的所述绝缘材料的宽度，其数值范围为0-300。进而所述介电层突出所述导电层的部分都被所述绝缘材料包覆。通过在所述介电层和导电层上设置所述绝缘材料可以增加相邻电容器单元之间的绝缘性。所述电容器单元中形成阶梯形一侧的离所述衬底更近的导电层的部分上表面构成的阶梯面未被绝缘材料包覆，形成暴露的阶梯面。

可以理解的是所述导电层的侧壁处和所述介电层的侧壁处可以设置宽度相同的绝缘材料。本公开中优选在所述导电层的侧壁处设置比所述介电层的侧壁处宽度更大的绝缘材料。所述导电层的侧壁处绝缘材料更大的宽度的设置更能提高所述电容器组的耐高压能力，且根据电容器组的耐高压需求，所述导电层处绝缘材料的宽度的数值设置可以在器件制造中进行相应的调整。

所述层叠结构上形成一介电层，相邻的电容器组之间填充有分立的平坦化的第一导电结构15和第二导电结构16。所述第一导电结构15和第二导电结构16分别与所述电容器组两侧暴露出的全部或部分所述导电层的表面、所述硅衬底的下表面上形成的第一下电极和第二下电极电连接。通过所述方式的连接，构成上下表面都可进行电连接的方式，方便电容器组进行三维安装的同时，也将所述第一和第二导电结构与最上层的介质层，距离所述最上层的介质层最近的导电层一起构成电容器，以及所述第一和第二下电极、衬底、隔离层、与距离所述衬底最近的导电层一起构成电容器。通过所述第一和第二导电结构的设置，一体集成了所述电容器组上表面的正负电极，从而不必进一步在所述电容器组上另外制备正负电极，简化了工艺步骤。

对于本领域技术人员可以理解的是，还可以如图5所示，仅在所述电容器组的两侧壁上沉积一较薄的导电材料17，分离蚀刻后，使得所述导电材料分别与所述电容器组两侧暴露出的全部或部分所述导电层的表面、所述硅衬底的下表面上形成的第一下电极12和第二下电极13、所述通孔11电性连接而不填充满相邻的所述电容器组之间的空间，进而在相邻的电容器组之间沉积有平坦化的层间介质层18，以及在所述层间介质层上形成通孔19并在其上制作分别用作正负电极的第一上电极21和第二上电极22。

对于本领域技术人员可以理解的是，也可以不在所述衬底下表面进行第一和第二下电极的制作，进而后续可以进一步将所述衬底剥离，以利于衬底的回收利用。

可以理解的是，所述各导电层的材料、各介电层的材料和绝缘材料的选择、厚度的设置是根据电容器具体的参数要求来进行具体选择的，本公开虽然对其材料和厚度进行了示意性说明，但并不意味着对其进行具体的限定。本公开主要在于通过电容器结构的设置以实现耐压调整容易，产品均一性容易控制，生产成本低、封装的便捷性好。本公开的电容器结构可广泛应用于多片封装、通讯基站、电动汽车、高端医疗、光通讯、航空航天等有高可靠需求微型电路中，应用市场非常广阔。

第二实施方案

图6示出本公开内容半导体电容器制作方法的第二实施方案。

如图6所示，首先提供一硅衬底，在所述衬底中可以通过例如TSV工艺形成有多个通孔，在所述通孔中形成导电材料，所述导电材料可以通过例如电镀、物理气相或化学气相沉积的方式在所述通孔中形成。

在所述硅衬底的下表面上形成多个第一下电极和第二下电极，所述下电极材料可以与所述导电材料同时通过电镀工艺在所述衬底的下表面形成后再通过蚀刻工艺形成；或者所述第一下电极和第二下电极可以在所述衬底的下表面上沉积导电材料，再通过蚀刻工艺形成所述第一下电极和第二下电极。所述下电极的导电材料与所述通孔中的导电材料可以相同或者不同。

可以理解的是，也可以不再所述衬底中进行上述的通孔和第一下电极以及第二下电极的制作。

然后，进行形成交替叠层的工序。具体而言，在所述衬底的上表面上沉积一隔离层，然后在所述隔离层上形成导电层和介电层的交替叠层，其中所处交替叠层中最上面的层为介电层。所述导电层的层数为M+1层，所述介电层的层数为M+1层，M为所述电容器单元的个数。

然后，进行形成台阶型交替叠层的工序。具体而言，在离所述衬底最远的第M+1层介电层上形成一第一光阻层，去除部分所述第一光阻层，然后利用图案化的所述光阻层蚀刻所述交替叠层以在一侧露出所述第M层导电层，在另一侧露出所述第M+1层导电层，然后完全去除所述第一光阻层，随后再沉积一第二光阻层，所述第二光阻层的厚度较厚，通过逐次向所述第二光阻层的中心横向缩进所述第二光阻层，使得所述第二光阻层对所述交替叠层的覆盖面积逐次减少。利用该逐次减少的所述第二光阻层在所述交替叠层上刻蚀形成台阶形的交替叠层，在所述台阶形的交替叠层的一侧露出奇数层的导电层的部分上表面，在所述台阶形的交替叠层的另一侧露出偶数层的导电层的部分上表面。

然后，进行形成塑形的交替叠层的工序。具体而言，然后用湿法腐蚀蚀刻所述台阶形的交替叠层，由于所述导电层和所述介电层层的材料具有高蚀刻选择比，例如蚀刻选择比的比值为2-1000之间(2～1000)，进而在湿法腐蚀工艺中，所述台阶形的交替叠层中的导电层被横向缩进但对所述介电层的横向影响甚微，从而形成所示的塑形后的交替叠层。所述塑形后的交替叠层从所述隔离层起始，以导电层/介电层/导电层为一组电容器单元，一侧具有台阶形，一侧具有介电层凸出其上下导电层的旋转90度的类凸字形。相邻的电容器单元的两侧的阶梯形的形状交错分布。

然后，侧壁绝缘化所述塑形的交替叠层的工序。具体而言，在利用薄膜工艺，例如化学气相沉积CVD或者原子层沉积ALD在所述塑形后的交替叠层上沉积绝缘材料，从而使得所述导电层的侧壁上形成的绝缘材料的厚度大于所述介电层的侧壁上形成的绝缘材料的厚度。然后再利用干法刻蚀工艺去除介电层和导电层上表面的绝缘材料。

然后，形成电连接组件的工序。具体而言，在侧壁绝缘化的所述多个塑形后的交替叠层之间通过例如电镀或气相沉积等工艺形成上电极材料层，所述上电极材料层覆盖所述电容器组并填满所述电容器组间的空隙。以及然后平坦化工艺平坦化所述电容器组。

最后，接着再通过光刻刻蚀工艺形成分立的第一和第二上电极。最后进行切割，分离出各个电容器组，可以理解的是，切割时也可以根据具体的需求，不分离出各个电容器组，而是将一部分的电容器组进行电性组合后再作为一个模块单元进行切割分离。

本领域技术人员可以理解的是，上述形成电连接组件的工序也可以替换成在侧壁绝缘化的所述多个塑形后的交替叠层上沉积一电极导电材料层，然后再通过光刻刻蚀工艺形成分立的第一和第二电极导电材料层。在其上再沉积一绝缘材料并平坦化，以形成层间介电层，然后再在所述层间介电层中通过光刻刻蚀形成多个通孔，所述通孔内填充导电材料形成互联，接着对所述电容器组进行分离蚀刻，再在分离后硅片上沉积一钝化层，进一步在所述钝化层上形成多个第一和第二上连接电极，进而使得所述第一上连接电极通过对应的互联连接到所述第一电极导电材料层，所述第二上连接电极通过对应的互联连接到所述第二电极导电材料层。最后进行硅片切割，分离出各个电容器组。

第三实施方案

一种电子设备，所述电子设备可以包括上述实施方案中的电容器。所述电子设备示例性的为跨阻放大器(TIA)、光收发组件(ROSA/TOSA)、同步光纤网络(SONET)、宽带测试装置等。

以上结合具体的实施方案对本公开内容进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本公开内容的保护范围的限制。本领域技术人员可以根据本公开内容的精神和原理对本公开内容做出各种变型和修改，这些变型和修改也在本公开内容的范围内。

Claims (13)

1.一种电子元件，其特征在于，包括：

多个电容器单元堆叠而成的电容器组，各个所述电容器单元均包括导电层/介电层/导电层的层叠结构；

所述电容器单元的一侧形成阶梯型结构，露出所述层叠结构中所述导电层的部分表面和所述介电层的部分表面以构成阶梯面；

在所述电容器单元的另一侧，设置成所述层叠结构中的介电层突出相邻上下导电层侧壁的结构；

上下相邻的所述电容器单元形成阶梯型结构的一侧交错分布；

在所述电容器单元的各侧壁上形成绝缘材料；所述介电层的侧壁上形成的绝缘材料的宽度小于或等于所述导电层的侧壁上形成的绝缘材料的宽度。

2.如权利要求1所述的电子元件，其中所述介电层的侧壁上形成的绝缘材料的宽度比所述导电层的侧壁上形成的绝缘材料的宽度小0-300nm。

3.如权利要求1所述的电子元件，其中相邻的所述电容器组之间相对侧壁的结构设置呈镜像对称。

4.如权利要求1所述的电子元件，进一步包括在所述电容器组上表面上形成的正负电极结构和/或在电容器组下表面上形成的正负电极结构。

5.如权利要求4所述的电子元件，其中所述下表面上形成的正负电极结构是形成在背离所述电容器组的衬底表面上。

6.如权利要求5所述的电子元件，其中通过在所述电容器组的双侧壁上形成导电结构以全部或部分分别连接电容器单元在对应侧所露出的导电层的部分表面。

7.如权利要求6所述的电子元件，其中所述导电结构填充满相邻所述电容器组的相对侧壁之间且所述导电结构具有平坦的上表面，以与所述上表面的正负电极结构一体化。

8.如权利要求6所述的电子元件，其中在所述电容器组上下表面上均形成有正负电极结构时，通过所述导电结构对应连接电容器组上表面和下表面上形成的正负电极结构。

9.一种电子元件的制造方法，其特征在于，包括：

提供一衬底；

在所述衬底上形成的导电层和介电层的交替叠层；

光刻、刻蚀所述交替叠层，以形成台阶型的交替叠层；

所述台阶型的交替叠层的一侧露出奇数层的所述导电层的部分上表面，在所述台阶型的交替叠层的另一侧露出偶数层的所述导电层的部分上表面；

进行刻蚀，以在所述台阶型的交替叠层的两侧横向缩进所述导电层，以形成塑形的交替叠层；

在所述塑形的交替叠层的上沉积绝缘材料，使得所述介电层的侧壁上形成的绝缘材料的宽度小于或等于所述导电层的侧壁上形成的绝缘材料的宽度。

10.如权利要求9所述的制造方法，进一步包括刻蚀去除所述介电层和所述导电层上表面的绝缘材料，形成侧壁绝缘化的交替结构。

11.如权利要求10所述的制造方法，进一步包括在所述侧壁绝缘化的交替结构的两侧形成分立的平坦化导电材料。

12.如权利要求9-11中任一项所述的制造方法，还包括在所述衬底中形成通孔，以及在所述衬底的下表面形成正负电极结构。

13.一种电子设备，包括权利要求1-12中任一项的电子元件。