CN115295538A

CN115295538A - 一种mim电容及其制备方法

Info

Publication number: CN115295538A
Application number: CN202210950215.4A
Authority: CN
Inventors: 施村成; 李恋恋; 都安彦
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2022-08-09
Filing date: 2022-08-09
Publication date: 2022-11-04

Abstract

本发明涉及一种MIM电容及其制备方法。一种MIM电容，其包括：半导体衬底；所述半导体衬底上设有至少一条沟槽，所述沟槽的边缘呈棘状突出结构；所述沟槽内部由下至上依次填充有第一导电层、介质层、第二导电层和金属填充层，并且所述第一导电层覆盖所述沟槽的所有底表面。本发明没有类似传统平面MIM电容需要经历刻蚀的问题，也不会产生应力而导致的分层隆起问题，还可以根据需要进行电容量扩展，提高集成度。

Description

一种MIM电容及其制备方法

技术领域

本发明涉及半导体器件领域，特别一种MIM电容及其制备方法。

背景技术

随着超大规模集成电路的发展，对单位面积电容密度的需求与日俱增。为了创建高精度电容的同时确保器件的高水平性能，MIM(金属-绝缘层-金属)电容是关键手段。传统MIM电容通常是一种三明治结构，包括位于上层的金属电极和位于下层的金属电极，上层金属电极和下层金属电极之间隔离有一层薄绝缘层。

在相关技术中，对于MIM电容，通常通过扩大电容横向面积，来提高单位面积的电容占用面积。然而由于集成电路的器件的尺寸的限制，此种技术手段越来越难以保证集成电路所需的高水平性能。介质层越来薄，而且在加工过程中存在刻蚀，退火等步骤，也容易因为应力问题而产生分层隆起等问题。

为此，提出本发明。

发明内容

本发明的主要目的在于提供一种MIM电容及其制备方法，其没有类似传统平面MIM电容需要经历刻蚀的问题，也不会产生应力而导致的分层隆起问题，还可以根据需要进行电容量扩展，提高集成度。

为了实现以上目的，本发明提供了以下技术方案。

本发明的第一方面提供了一种MIM电容，其包括：

半导体衬底；

所述半导体衬底上设有至少一条沟槽，所述沟槽的边缘呈棘状突出结构；

所述沟槽内部由下至上依次填充有第一导电层、介质层、第二导电层和金属填充层，并且所述第一导电层覆盖所述沟槽的所有底表面。

进一步地，所述沟槽为直线走向或折线走向。

进一步地，所述沟槽为s形线走向。

进一步地，所述棘状突出结构上的棘等间距分布。

进一步地，所述沟槽为直线走向或折线走向。

还包括所述第一导电层的电极接触结构和所述第二导电层的电极接触结构；所述第一导电层的电极接触结构位于所述棘状突出结构处，所述第二导电层的电极接触结构位于所述金属填充层上。

进一步地，所述第一导电层和所述第二导电层各自独立地采用Ti或TiN中的至少一种。

进一步地，所述介质层采用HfO₂、ZrO₂、复合陶瓷材料中的至少一种；所述金属填充层采用钨。

进一步地，所述介质层的厚度为1～2nm。

本发明的第二方面提供了一种MIM电容的制备方法，该方法可以用于制备上文所述的MIM电容，其包括下列步骤：

提供半导体衬底；

在所述半导体衬底上刻蚀出至少一条边缘呈棘状突出结构的沟槽；

在所述沟槽内由下至上依次填充第一导电层、介质层、第二导电层和金属填充层，并且所述第一导电层覆盖所述沟槽的所有底表面。

进一步地，在填充所述金属填充层之后还包括：在所述棘状突出结构处引出所述第一导电层的电极接触结构，在所述金属填充层上引出所述第二导电层的电极接触结构。

与现有技术相比，本发明达到了以下技术效果：

(1)本发明通过棘状突出结构和沟槽内层层环绕相结合，可以在不刻蚀第一、二导电层的情况下既实现电容的阵列排布，又实现第一、二导电层的电极接触，即利用各层顶部露出的表面作为接触位点；同时利用了沟槽内的3D空间扩展了电容。由于本发明无需经历刻蚀，因此不会产生应力而导致的分层隆起问题。

(2)本发明还可以调整沟槽的走向扩展不同并联方式的电容。

(3)相比现有工艺，本发明的制备方法并没有增加额外步骤，棘状突出结构通过OPC(光学工艺修正)或者特定形状的掩膜版等现有手段即可实现。

(4)电容中各层的材料也没有特别限制。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。

图1为现有MIM电容结构示意图；

图2为本发明提供的一种电容结构示意图；

图3为本发明提供的另一种电容结构示意图；

图4为本发明提供的一种电容制备方法的流程图；

图5-13为本发明实施例1提供的电容制备方法中各步骤得到的结构图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

现有的技术方案主要是通过形成一种三明治结构，如图1所示，包括衬底101，以及衬底101上位于上层的金属电极104和位于下层的金属电极102，上层金属电极104和下层金属电极102之间隔离有一层薄绝缘层103，再由金属进行接触，即电极接触105a和105b。由于集成度越来越高，要扩展也变得很难，电容限于2D平面内扩展，介质层还存在着因刻蚀导致的应力卷曲等问题。

本发明将2D结构转向3D结构，而且根据已有的技术进行改变，能够在不改变已有的工艺基础上形成结构。

本发明提供的两种MIM电容结构如图2和3所示，包括半导体衬底201，该半导体衬底201可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如但不限于体硅(bulk silicon)、碳化硅、锗、锗硅、砷化镓、蓝宝石等。该半导体衬底还可以含有除电容外的其他光/电结构，例如波导、栅极、源漏极等，这些结构可以是在形成电容之前或之后形成。

所述半导体衬底201上设有至少一条沟槽206，所述沟槽206的边缘呈棘状突出结构207。本发明的棘状突出结构指含有多个刺的结构，即沟槽206的侧壁并非弧面或平面，而是含有多个刺突出的侧壁，俯视时边缘线呈如图2所示的锯齿状。为了方便理解，上述“刺”也可以称为“棘”。以上棘状突出用于作为电极接触位点，其配合沟槽内层层环绕的堆叠电容结构可以避免现有技术刻蚀穿过三明治结构形成接触孔时导致的分层隆起问题，同时相应减少了整体工艺中的刻蚀次数。另外，图2示意的每个“刺”截面呈三角形，但本发明并不限制刺的截面形状，还可以替换为圆形、椭圆形或其他多边形等。“刺”或“棘”可以呈规律的等间距排布等。

对于沟槽206的走向和尺寸，本发明没有特别限制，可以通过调整走向和尺寸等实现不同程度的电容量扩展。例如，进一步地，所述沟槽为如图2所示的直线走向或折线走向，折线走向可以是如图3所示的弯折迂回的s形线走向等。

所述沟槽206内堆叠了层层环绕的电容结构，具体如下。所述沟槽206内部由下至上依次填充有第一导电层202、介质层203、第二导电层204和金属填充层205，前三层分别作为下电极、绝缘层层和上电极，由于第一导电层202、介质层203、第二导电层204和金属填充层205为类似U形的依次环绕堆叠，因此顶部表面均可裸露在外，且所述第一导电层202覆盖所述沟槽206的所有底表面。第一导电层202、介质层203、第二导电层204和金属填充层205覆盖的沟槽面积逐步减小，顶部表面均裸露，从而在不刻蚀的情况下能引出电极接触。以上电容中各层的材料并无特别限制，例如，所述第一导电层202和所述第二导电层204各自独立地采用Ti和/或TiN等典型材料；所述介质层203可以采用HfO₂、ZrO₂、复合陶瓷材料等典型材料，可以是一种材料或者不同材料的堆叠，并且由于本发明在做电极接触时无需刻蚀，因此介质层的厚度不受刻蚀影响，可以很薄，例如1～2nm；所述金属填充层205可采用任意导电性能好的金属，例如钨等。

引出的电极接触可以是如下方式：所述第一导电层202的电极接触结构位于所述棘状突出结构207处，所述第二导电层204的电极接触结构位于所述金属填充层205上。

上文所述的MIM电容可采用如图4所述的方法制得，主要包括下列步骤。

首先提供半导体衬底。

然后在所述半导体衬底上刻蚀出至少一条边缘呈棘状突出结构的沟槽。

接下来在所述沟槽内先填充第一导电层，第一导电层覆盖所述沟槽的所有底表面。填充手段根据导电层的材料而定。例如对于金属材料，通常采用溅射方式等。对于半导体材料，可以采用选择性外延、LPCVD、ALD、RTCVD或者PECVD等手段。

之后填充介质层，介质层的形成手段包括但不限于选择性外延、LPCVD、ALD、RTCVD或者PECVD等。

在介质层之上填充第二导电层，第二导电层的填充手段根据导电层的材料而定。

在第二导电层之上填充金属填充层，任选平坦化。

以上第一导电层、介质层、第二导电层和金属填充层层层环绕对滴。

最后，在所述棘状突出结构处引出所述第一导电层的电极接触结构，在所述金属填充层上引出所述第二导电层的电极接触结构。在引出电极接触结构之前，通常还需整体填充截至材料覆盖电容结构，然后仅刻蚀该介质材料形成接触孔，填充金属等导电材料形成接触栓塞。

本发明还以硅衬底为例提供了一个制备电容的实施例。

实施例1

第一步，在硅材料的半导体衬底201上刻蚀形成带棘状突出结构207的沟槽206，俯视结构如图5所示，该沟槽206可以由OPC(光学工艺修正)形成，也可以使用能产生该形状的掩模板。

第二步，在沟槽206中填充第一导电层202，俯视结构如图6所示(图6至图8对沟槽外的衬底进行了透视化处理，以便清楚显示沟槽内各填充层，即沟槽外的衬底表面同步沉积的各材料没有显示)，其材料可以是Ti/TiN结构，形成MIM电容的下极板，棘状突出用于做接触。

第三步，在第一导电层202上沉积介质层203，俯视结构如图7所示，介质可以是HfO₂但不限于该材料，也可以是多层介质，如ZrO₂、复合陶瓷材料，该介质层通常很薄，厚度通常为1-2nm。

第四步，第二导电层204淀积于介质层203上，俯视结构如图8所示，第二导电层其材料可以是TiN/Ti材料。

第五步，金属填充和平坦化，沿沟槽深度方向的截面结构如图9所示，金属填充层205可以是前道工序中钨填充。之后整体平坦化，沿沟槽206深度方向的截面结构如图10所示，俯视结构如图11所示。

第六步，进行电极接触，包括电极接触结构208a和208b，引出电极之前还整体填充绝缘材料209，俯视结构如图12所示，沿沟槽深度方向的截面结构如图13所示，电极接触个数视情况而定。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims

1.一种MIM电容，其特征在于，包括：

半导体衬底；

所述沟槽内部由下至上依次填充有第一导电层、介质层、第二导电层和金属填充层，所述第一导电层覆盖所述沟槽的所有底表面。

2.根据权利要求1所述的MIM电容，其特征在于，

所述沟槽为直线走向或折线走向。

3.根据权利要求2所述的MIM电容，其特征在于，

所述沟槽为s形线走向。

4.根据权利要求1所述的MIM电容，其特征在于，

所述棘状突出结构上的棘等间距分布。

5.根据权利要求1所述的MIM电容，其特征在于，

6.根据权利要求1所述的MIM电容，其特征在于，

所述第一导电层和所述第二导电层各自独立地采用Ti或TiN中的至少一种。

7.根据权利要求1或6所述的MIM电容，其特征在于，

所述介质层采用HfO₂、ZrO₂、复合陶瓷材料中的至少一种；所述金属填充层采用钨。

8.根据权利要求1所述的MIM电容，其特征在于，所述介质层的厚度为1～2nm。

9.一种MIM电容的制备方法，其特征在于，包括下列步骤：

提供半导体衬底；

10.根据权利要求9所述的制备方法，其特征在于，

在填充所述金属填充层之后还包括：在所述棘状突出结构处引出所述第一导电层的电极接触结构，在所述金属填充层上引出所述第二导电层的电极接触结构。