[go: up one dir, main page]

CN111146002A - 电容单元及其制造方法 - Google Patents

电容单元及其制造方法 Download PDF

Info

Publication number
CN111146002A
CN111146002A CN201910675399.6A CN201910675399A CN111146002A CN 111146002 A CN111146002 A CN 111146002A CN 201910675399 A CN201910675399 A CN 201910675399A CN 111146002 A CN111146002 A CN 111146002A
Authority
CN
China
Prior art keywords
electrode
layer
conductive layer
capacitor
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910675399.6A
Other languages
English (en)
Other versions
CN111146002B (zh
Inventor
林维昱
郑世豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN111146002A publication Critical patent/CN111146002A/zh
Application granted granted Critical
Publication of CN111146002B publication Critical patent/CN111146002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/043—Manufacture or treatment of capacitors having no potential barriers using patterning processes to form electrode extensions, e.g. etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种电容单元及其制造方法，主要包括基板、形成于该基板上的隔离层、与位于该隔离层上的多个电容堆叠结构，以构成包含有多个电容单元的电容集成结构，如此可通过裁切以大量形成可作为电容的电容单元，由此以简化电容的制造流程并降低制造成本。

Description

电容单元及其制造方法
技术领域
本发明涉及一种电容单元的制造方法及其结构，特别是涉及通过裁切以大量形成可作为电容的电容单元的一种电容单元的制造方法及其结构。
背景技术
现有电容(例如MLCC)的完整制造流程包括诸多工艺步骤，例如，调浆、瓷膜成型、印刷、堆叠、均压、切割、去胶、烧结、倒角、沾银、烧附、电镀、测试、包装等步骤，此产品制造程序虽然复杂却十分成熟，相关产业链的供应商或者是产量，长期呈现一种足量供给的稳定状态。直至近期随着科技进步，物联网、5G通讯、区块链、人工智能、电动车各种新领域的应用被开发，以及各类型电子产品的功能日益提升，采用元件的种类与数量愈加庞大；主动元件使用数量的扩增与精密度的提高，使得搭配的被动元件数量也随之倍数成长，积层陶瓷电容(MLCC)则为其中之最。因此，市场逐渐开始呈现供不应求的状况，而近期被动元件供应商的增产计划并无法完全满足市场需求，缺货的情况将会影响整体产业的发展。另一方面，如何在有限的空间之内将所有元件布局陈列是一大课题，为因应高密度的元件布局陈列，朝缩小元件面积甚至体积为势在必行，传统的电容制造工艺，无论是在面积的微缩或者产品的精密度都已经面临挑战。
有鉴于此，本发明使用一种有别于传统积层陶瓷电容(MLCC)的材料、构造与制造流程，为市场供给提供另一项选择。本发明也可降低面积微缩的困难度进而提高产品精密度，另一方面则可避免传统积层陶瓷电容(MLCC)制造流程中高温锻烧的程序，进而达到节能减碳并降低其制造成本即为本申请待解决的技术课题。
发明内容
鉴于上述现有技术的缺点，本发明提供一种电容单元及其制造方法，除了提供市场额外的产能而同时解决微缩的困难度，并且简化电容的制造流程与降低制造成本。
为达到上述目的及其他相关的目的，本发明提供一种电容单元的制造方法，包括：提供一基板；形成一隔离层于该基板上；形成一第一电容堆叠结构与一第二电容堆叠结构于该隔离层上；形成电极接点于该第一电容堆叠结构和该第二电容堆叠结构上，其中该电极接点被暴露，以使该电极接点、该第一、第二电容堆叠结构跟该隔离层与该基板结合构成一电容集成结构，其中，该隔离层使该基板与该第一、第二电容堆叠结构电性隔离；以及裁切该电容集成结构以形成独立的一第一电容单元与第二电容单元，其中，该第一电容单元包含：两个该电极接点、该第一电容堆叠结构、该隔离层与该基板的一部分，该第二电容单元包含：另外两个该电极接点、该第二电容堆叠结构、该隔离层与该基板的另一部分。
较佳的，在上述制造方法中，形成该第一电容堆叠结构与该第二电容堆叠结构还包括以下步骤：
形成一第一导电层于该隔离层上；形成一电容介电层于该第一导电层上；形成一第二导电层于该电容介电层上；依次光刻蚀刻该第二导电层与该电容介电层及其下方的该第一导电层，以外露该电容介电层的一第一部分以及该隔离层的一第一部分；形成一层间介电层以覆盖于该第二导电层上、该电容介电层的第一部分上、与该隔离层的第一部分上；光刻蚀刻该层间介电层，以形成多个第一导孔与多个第二导孔，其中，各该第一导孔穿过该电容介电层的第一部分以外露位于该电容介电层的第一部分下方的该第一导电层，各该第二导孔外露该第二导电层；分别填充一金属材料于该多个第一导孔与该多个第二导孔中，以形成多个第一金属导柱与多个第二金属导柱；形成一第一焊垫于该多个第一金属导柱的上方，且形成一第二焊垫于该多个第二金属导柱的上方，其中，该第一焊垫通过该第一金属导柱与该第一导电层电连接而构成一第一电极；该第二焊垫通过该第二金属导柱与该第二导电层电连接而构成一第二电极。
较佳的，在上述制造方法中，形成该第一电容堆叠结构与该第二电容堆叠结构还包括以下步骤：形成一第一导电层于该隔离层上；光刻蚀刻该第一导电层，以外露该隔离层的一第一部分；形成邻接该第一导电层的两侧侧壁的二间隙壁；形成一电容介电层以覆盖于该第一导电层与部分该隔离层的第一部分上，且该电容介电层包括直接形成于该隔离层的第一部分上方的一第三部分，该电容介电层与该第一导电层的侧壁之间通过该二间隙壁隔开；形成一第二导电层于部分该电容介电层上，并外露位于该第一导电层上方的该电容介电层的一第四部分；形成一层间介电层，以覆盖于该第二导电层、与该电容介电层的第四部分上；光刻蚀刻该层间介电层，以形成多个第一导孔与多个第二导孔，其中，各该第一导孔通过该电容介电层的第四部分，以外露位于该第四部分下方的该第一导电层，各该第二导孔开设于该电容介电层的第三部分的上方，以外露位于该第三部分上方的该第二导电层；分别填充一金属材料于该多个第一导孔与该多个第二导孔中，以形成多个第一金属导柱与多个第二金属导柱；形成一焊垫金属层以分别覆盖于该层间介电层、该第一金属导柱、与该第二金属导柱上；以及光刻蚀刻该焊垫金属层，以于该多个第一金属导柱的上方形成一第一焊垫，且于该多个第二金属导柱的上方形成一第二焊垫，其中，该第一焊垫通过该第一金属导柱与该第一导电层电连接而构成一第一电极；该第二焊垫通过该第二金属导柱与该第二导电层电连接而构成一第二电极。
较佳的，在上述制造方法中，形成该第一电容堆叠结构与该第二电容堆叠结构还包括以下步骤：形成一第一电容介电结构于该隔离层上，其中，该第一电容介电结构包括形成于该隔离层上的一第一导电层、与形成在该第一导电层上的一第一电容介电层，该第一导电层包括相互隔离的第一左电极与第一右电极，该第一电容介电层包括形成于该第一左电极上方的多个第一左开孔与形成于该第一右电极上方的多个第一右开孔；形成至少一第二电容介电结构于该第一电容介电结构上，其中，各该第二电容介电结构包括形成于该第一电容介电层上的一第二导电层、与形成在该第二导电层上的一第二电容介电层，该第二导电层包括相互隔离的第二左电极与第二右电极，且该第二左电极通过该第一左开孔电连接该第一左电极，该第二右电极通过该第一右开孔电连接该第一右电极，该第二电容介电层包括形成于该第二左电极上方的多个第二左开孔与形成于该第二右电极上方的多个第二右开孔，该第二左开孔与该第一左开孔相互错开，该第二右开孔与该第一右开孔相互错开；形成一第三导电层于该第二电容介电结构上，其中，该第三导电层包括相互隔离的第三左电极与第三右电极，且该第三左电极通过该第二左开孔电连接该第二左电极，该第三右电极通过该第二右开孔电连接该第二右电极；形成一第三层间介电层以覆盖于该第三导电层上；光刻蚀刻该第三层间介电层，以形成多个第一导孔与多个第二导孔，其中，各该第一导孔外露该第三左电极的上表面，各该第二导孔外露该第三右电极的上表面；分别填充一金属材料于该多个第一导孔与该多个第二导孔中，以形成多个第一金属导柱与多个第二金属导柱；以及形成一第一焊垫于该多个第一金属导柱的上方，且形成一第二焊垫于该多个第二金属导柱的上方，其中，该第一焊垫通过该第一金属导柱与该第三左电极电连接；该第二焊垫通过该第二金属导柱与该第三右电极电连接。
较佳的，在上述制造方法中，形成该第一电容介电结构的步骤还包括：形成该第一导电层于该隔离层上；形成一光致抗蚀剂层于该第一导电层上；执行光刻工艺于该光致抗蚀剂层后接着蚀刻该第一导电层以形成一第一凹槽，用于在该第一导电层中形成由该第一凹槽所隔离的该第一左电极和该第一右电极；移除该第一左电极与该第一右电极上方的该光致抗蚀剂层；填充一第一层间介电层于该第一凹槽中，并使该第一层间介电层的上表面与该第一导电层的上表面齐平；形成该第一电容介电层以覆盖于该第一层间介电层与该第一导电层的上方；以及光刻蚀刻该第一电容介电层，以形成外露该第一左电极的该第一左开孔和外露该第一右电极的该第一右开孔。
较佳的，在上述制造方法中，形成该第二电容介电结构的步骤还包括：形成该第二导电层于该第一电容介电层上并填充该第一左开孔与该第一右开孔；光刻蚀刻该第二导电层，以形成一第二凹槽，用于在该第二导电层中形成由该第二凹槽隔离的第二左电极与该第二右电极的，其中，该第二凹槽与该第一凹槽错开，且该第二左电极通过该第一左开孔与该第一左电极电连接，该第二右电极通过该第一右开孔与该第一右电极电连接；形成一第二层间介电层于该第二导电层上，并填充该第二凹槽，且使该第二凹槽中的第二层间介电层的上表面与该第二导电层的上表面齐平；形成一第二电容介电层以覆盖于该第二层间介电层与该第二导电层的上方；以及光刻蚀刻该第二电容介电层，以形成外露该第二左电极的该第二左开孔和外露该第二右电极的该第二右开孔，且该第二左开孔与该第一左开孔错开，该第二右开孔与该第一右开孔错开。
较佳的，在上述制造方法中，该方法步骤还包括：形成该第三导电层于该第二电容介电层上并填充该第二左开孔与该第二右开孔；蚀刻该第三导电层，以形成一第三凹槽，并于该三导电层中形成由该第三凹槽所隔离的该第三左电极和该第三右电极，其中，该第三凹槽与该第二凹槽错开，且该第三左电极通过该第二左开孔与该第二左电极电连接，该第三右电极通过该第二右开孔与该第二右电极电连接；以及形成该第三层间介电层于该第三导电层上，并填充该第三凹槽。
较佳的，在上述制造方法中，形成该第一电容堆叠结构与该第二电容堆叠结构还包括以下步骤：形成一第一电容介电结构于该隔离层上，其中，该第一电容介电结构包括形成于该隔离层上的一第一导电层、与形成在该第一导电层上的一第一电容介电层，该第一导电层包括相互隔离的第一左电极与第一右电极，该第一电容介电层包括形成于该第一左电极上方的多个第一左开孔与形成于该第一右电极上方的多个第一右开孔；形成一第三导电层于该第一电容介电结构上，其中，该第三导电层包括相互隔离的第三左电极与第三右电极，且该第三左电极通过该第一左开孔电连接该第一左电极，该第三右电极通过该第一右开孔电连接该第一右电极；形成一第三层间介电层以覆盖于该第三导电层上；光刻蚀刻该第三层间介电层，以形成多个第一导孔与多个第二导孔，其中，各该第一导孔外露部分该第三左电极的上表面，各该第二导孔外露部分该第三右电极的上表面；分别填充一金属材料于该多个第一导孔与该多个第二导孔中，以形成多个第一金属导柱与多个第二金属导柱；以及形成一第一焊垫于该多个第一金属导柱的上方，且形成一第二焊垫于该多个第二金属导柱的上方，其中，该第一焊垫通过该第一金属导柱与该第三左电极电连接；该第二焊垫通过该第二金属导柱与该第三右电极电连接。
较佳的，在上述制造方法中，分别填充一金属材料于该多个第一导孔与该多个第二导孔中以形成多个第一金属导柱与多个第二金属导柱的步骤还包括沉积该金属材料于该层间介电层上，并使该金属材料填满该多个第一导孔与该多个第二导孔；以及执行一平坦化制作工艺以平坦化该层间介电层的上表面。
较佳的，在上述制造方法中，还包括：形成一保护层以分别覆盖于该第一焊垫、该第二焊垫、与该层间介电层上；以及光刻蚀刻该保护层以分别形成外露该第一焊垫的一第一焊垫开口与外露该第二焊垫的一第二焊垫开口。
较佳的，在上述制造方法中，该第一电容单元是被动元件，其通过两个电极接点连接至印刷电路板。
较佳的，在上述制造方法中，该第二电容单元是被动元件，其通过另外两个该电极接点连接至印刷电路板。
再者，本发明还提供一种由电容集成结构形成的电容单元，其中该电容集成结构被裁切以形成多个彼此分离的电容单元，并且每个电容单元包括一基板；一隔离层，其位于该基板上；一电容堆叠结构，其位于该隔离层上，其中，该隔离层使该基板与该电容堆叠结构电性隔离；以及两个电极接点，其位于电容堆叠结构上且被暴露。
较佳的，在上述电容单元中，该电容堆叠结构还包括：一第一导电层，其位于部分该隔离层上，以外露该隔离层的一第一部分；一电容介电层，其位于该第一导电层上；一第二导电层，其位于部分该电容介电层上，以外露该电容介电层的第一部分；一层间介电层，其位于该第二导电层上、该电容介电层的第一部分上、与该隔离层的第一部分上；一第一焊垫与一第二焊垫，其分别位于该层间介电层上；以及多个第一金属导柱与多个第二金属导柱，该第一金属导柱位于该层间介电层中并通过该电容介电层的第一部分而连通位于该电容介电层的第一部分下方的该第一导电层，以使该第一导电层通过该第一金属导柱与该第一焊垫电连接而构成一第一电极，该第二金属导柱位于该层间介电层中并连通该第二导电层，以使该第二导电层通过该第二金属导柱与该第二焊垫电连接而构成一第二电极。
较佳的，在上述电容单元中，该电容堆叠结构还包括：一第一导电层，其位于部分该隔离层上，并外露该隔离层的一第一部分，且该第一导电层的两侧侧壁上分别形成有一间隙壁；一电容介电层，其位于该第一导电层上与部分该隔离层的第一部分上，该电容介电层还包括直接位于该隔离层上方的一第三部分，该电容介电层与该第一导电层的侧壁之间通过该间隙壁隔开；一第二导电层，其位于部分该电容介电层上，并外露位于该第一导电层上方的该电容介电层的一第四部分；一层间介电层，其位于该第二导电层、与该电容介电层的第四部分上；一第一焊垫与一第二焊垫，其分别位于该层间介电层上；以及多个第一金属导柱与多个第二金属导柱，该第一金属导柱位于该层间介电层中并通过该电容介电层的第四部分以连通位于该电容介电层的第四部分下方的该第一导电层，以使该第一导电层通过该第一金属导柱与该第一焊垫电连接而构成一第一电极，该第二金属导柱形成于该层间介电层中，并连通位于该电容介电层的第三部分上方的该第二导电层，以使该第二导电层通过该第二金属导柱与该第二焊垫电连接而构成一第二电极。
较佳的，在上述电容单元中，该电容堆叠结构还包括：一第一电容介电结构，其位于该隔离层上，并具有位于该隔离层上的一第一导电层、与位于该第一导电层上的一第一电容介电层，该第一导电层包括相互隔离的第一左电极与第一右电极，该第一电容介电层包括形成于该第一左电极上方的多个第一左开孔与形成于该第一右电极上方的多个第一右开孔；至少一第二电容介电结构，其位于该第一电容介电结构上，其中，各该第二电容介电结构包括位于该第一电容介电层上的一第二导电层、与位于该第二导电层上的一第二电容介电层，该第二导电层包括相互隔离的第二左电极与第二右电极，且该第二左电极通过该第一左开孔电连接该第一左电极，该第二右电极通过该第一右开孔电连接该第一右电极，该第二电容介电层包括位于该第二左电极上方的多个第二左开孔与位于该第二右电极上方的多个第二右开孔，该第二左开孔与该第一左开孔相互错开，该第二右开孔与该第一右开孔相互错开；一第三导电层，其位于该第二电容介电结构上，其中，该第三导电层包括相互隔离的第三左电极与第三右电极，且该第三左电极通过该第二左开孔电连接该第二左电极，该第三右电极通过该第二右开孔电连接该第二右电极；一第三层间介电层，其位于该第三导电层上；一第一焊垫与一第二焊垫，其分别位于该第三层间介电层上；以及多个第一金属导柱与多个第二金属导柱，其分别形成于该第三层间介电层中，通过第一金属导柱以使该第三左电极与该第一焊垫电连接，并通过该第二金属导柱以使该第三右电极与该第二焊垫电连接。
较佳的，在上述电容单元中，该电容堆叠结构还包括：一第一电容介电结构，其位于该隔离层上，并具有位于该隔离层上的一第一导电层、与位于该第一导电层上的一第一电容介电层，该第一导电层包括相互隔离的第一左电极与第一右电极，该第一电容介电层包括形成于该第一左电极上方的多个第一左开孔与形成于该第一右电极上方的多个第一右开孔；一第三导电层，其位于该第一电容介电结构上，其中，该第三导电层包括相互隔离的第三左电极与第三右电极，且该第三左电极通过该第一左开孔电连接该第一左电极，该第三右电极通过该第一右开孔电连接该第一右电极；一第三层间介电层，其位于该第三导电层上；一第一焊垫与一第二焊垫，其分别位于该第三层间介电层上；以及多个第一金属导柱与多个第二金属导柱，其分别形成于该第三层间介电层中，通过第一金属导柱以使该第三左电极与该第一焊垫电连接，并通过该第二金属导柱以使该第三右电极与该第二焊垫电连接。
较佳的，在上述电容单元中，还包括：一保护层，其分别覆盖于该第一焊垫与该第二焊垫上；一第一焊垫开口，其形成该保护层中，以外露该第一电极；以及一第二焊垫开口，其形成于该第二焊垫上，以外露该第二电极。
较佳的，在上述电容单元中，每个电容单元均是通过两个电极接点连接至印刷电路板的被动元件。
由上可知，本发明通过将多个电容堆叠结构通过隔离层形成在基板上，以构成包含有多个电容单元的电容集成结构，如此可通过裁切以大量形成可作为电容的电容单元，相较于传统积层陶瓷电容的制造工艺，本发明可以简化电容的制造流程及电容结构，且可避免传统积层陶瓷电容制造流程中高温锻烧的程序，以达到降低制造成本的目的。
附图说明
图1-1至图1-10为本发明的第一实施例所示的电容单元处于不同制造阶段的实施例示意图；
图2-1至图2-16为本发明的第二实施例所示的电容单元处于不同制造阶段的实施例示意图；
图3-1至图3-20为本发明的第三实施例所示的电容单元处于不同制造阶段的实施例示意图；以及
图4A、图4B、图4C为说明本发明的电容单元的第一实施例示意图；
图5A、图5B、图5C为说明本发明的电容单元的第二实施例示意图。
符号说明
1 电容集成结构
10 基板
11 隔离层
11a 隔离层的第一部分
11b 隔离层的第二部分
12,12A,12B 电容堆叠结构
14A 第一焊垫开口
14B 第二焊垫开口
100A，100B 第一、第二电容单元
121 第一导电层
122 电容介电层
122a 电容介电层的第一部分
123 第二导电层
124 层间介电层
125A,125B 第一、第二导孔
126 金属材料
126A,126B 第一、第二金属导柱
127 焊垫金属层
127A,127B 第一、第二焊垫
221 第一导电层
2215 层间介电层
2215a,2215b 间隙壁
222 电容介电层
222a 电容介电层的第三部分
222b 电容介电层的第四部分
223 第二导电层
224 层间介电层
225A,225B 第一、第二导孔
226A,226B 第一、第二金属导柱
226 金属材料
227 金属焊垫层
227A,227B 第一、第二焊垫
310 第一电容介电结构
311 第一导电层
311A 第一左电极
311B 第一右电极
311C 第一凹槽
3114 光致抗蚀剂层
3115 第一层间介电层
312 第一电容介电层
312A 第一左开孔
312B 第一右开孔
320 第二电容介电结构
321 第二导电层
321A 第二左电极
321B 第二右电极
321C 第二左凹陷
321D 第二右凹陷
321E 第二凹槽
3215 第二层间介电层
322 第二电容介电层
322A 第二左开孔
322B 第二右开孔
323 第三导电层
323A 第三左电极
323B 第三右电极
323C 第三左凹陷
323D 第三右凹陷
323E 第三凹槽
324 第三层间介电层
325A,325B 第一、第二导孔
326A,326B 第一、第二金属导柱
327A,327B 第一、第二焊垫
具体实施方式
以下内容将搭配附图，通过特定的具体实施例说明本发明的技术内容，熟悉此技术的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明也可通过其他不同的具体实施例加以施行或应用。本说明书中的各项细节也可基于不同观点与应用，在不背离本发明的精神下，进行各种修饰与变更。尤其是，在附图中各个元件的比例关系及相对位置仅具示范性用途，并非代表本发明实施的实际状况。
本发明的电容单元的制造方法主要包括：提供一基板，通过例如沉积方式以形成一隔离层于基板上，在隔离层上形成一第一电容堆叠结构与一第二电容堆叠结构，以通过隔离层使得基板与第一电容结构和第二电容堆叠结构电性隔离，并使第一电容堆叠结构、第二电容堆叠结构跟隔离层与基板结合构成一电容集成结构。如图4A、图4B、图5A、图5B所示的实施例中，第一电容结构12A和第二电容堆叠结构12B呈阵列形式分布于基板10的隔离层11上以构成电容集成结构1。
而后，裁切电容集成结构1以形成独立的一第一电容单元100A与一第二电容单元100B，而第一电容单元100A与第二电容单元100B可作为电容，如此，可简化电容的制造流程，且可运用现存用于基板的半导体设备生产使电容可被大量生产，其中，第一电容单元100A包含：两个电极接点E、第一电容堆叠结构12A、隔离层11与基板10的一部分，第二电容单元100B包含：另外两个电极接点E、第二电容堆叠结构12B、隔离层11与基板10的另一部分。电极接点E形成于第一电容堆叠结构12A和第二电容堆叠结构12B上，且电容接点E被暴露。第一电容单元100A是通过电极接点E连接于印刷电路板的被动元件。第二电容单元100B是通过电极接点E连接于印刷电路板的被动元件。如图4C和图5C所示的实施例中，第一电容单元100A与第二电容单元100B的电极接点E可依照实际需求而设计为矩形立方体或半圆球形体。第一电容单元100A(或第二电容单元100B)的两个电极接点E中的一个可以电连接至第一电容堆叠结构12A(或第二电容堆叠结构12B)的第一焊垫(例如，图1-10中的第一焊垫127A、图2-16中的第一焊垫227A、或图3-20中的第一焊垫327A)。第一电容单元100A(或第二电容单元100B)的两个电极接点E中的另一个可以电连接至第一电容堆叠结构12A(或第二电容堆叠结构12B)的第二焊垫(例如，图1-10中的第二焊垫127B、图2-16中的第二焊垫227B、或图3-20中的第一焊垫327B)。电极接点E可以由本领域公知的方法(例如，凸块制作工艺)形成，在此不再赘述。
针对本发明电容单元的制造，以下提供实施例进行说明。
第一实施例
请参阅图1-1至图1-10，为根据本发明的第一实施例所示的电容单元处于不同制造阶段的一系列实施例示意图。
如图1-1所示，提供例如为晶片的一基板10，其上形成有隔离层11。在本实施例中，隔离层11例如为通过化学气相沉积(CVD)工艺或氧化工艺沉积于基板10上的底层绝缘层，而基板10可以是生产集成电路所用的载体。在一实施例中，基板10可例如为硅基板，然而并不以此为限，也可为其他例如玻璃基板、石英基板等种类的基板。
如图1-1所示，依次形成一第一导电层121于隔离层11上，形成一电容介电层122于第一导电层121上，以及形成一第二导电层123于电容介电层122上。在本实施例中，第一导电层121与第二导电层123可为通过溅镀、电镀或是蒸镀等方式而形成的金属层，然而并不以此为限，第一导电层121与第二导电层123也可为通过化学气相沉积方式形成的非金属层，而电容介电层122则可例如通过沉积方式而形成。举例而言，第一导电层121与第二导电层123的导电层材料除了金属之外，还可包括经过掺杂的多晶硅、单晶硅与非晶硅的非金属，或者是金属硅化物。
如图1-2所示，光刻蚀刻部分第二导电层123，以外露部分电容介电层122，接着，如图1-3所示，光刻蚀刻电容介电层122的外露部分的一部分及其下方的第一导电层121，以外露部分隔离层11，在本实施例中，外露电容介电层122的第一部分122a与隔离层11的第一部分11a。
如图1-4所示，形成一层间介电层124(interlayer dielectric layer；ILD)以覆盖于第二导电层123上、电容介电层122外露的第一部分122a上、与隔离层11外露的第一部分11a上。在本实施例中，层间介电层124例如通过沉积方式予以形成。而后，通过执行化学机械研磨(CMP)工艺或回蚀刻工艺以平坦化层间介电层124的上表面，并执行光刻蚀刻工艺，以于层间介电层124中形成多个第一导孔125A与多个第二导孔125B，其中，各第一导孔125A穿过电容介电层122的第一部分122a以外露出位于电容介电层122的第一部分122a下方的第一导电层121，各第二导孔125B外露第二导电层123。
如图1-5所示，例如执行化学气相沉积(CVD)工艺，以于层间介电层124的上方形成金属材料126，并使金属材料126填满第一导孔125A与第二导孔125B。
如图1-6所示，例如执行化学机械研磨(CMP)或回蚀刻工艺，以移除层间介电层124上表面的金属材料126，并移除第一导孔125A、第二导孔125B外的金属材料126，从而于第一导孔125A、第二导孔125B中，形成多个第一金属导柱126A与多个第二金属导柱126B，因执行上述平坦化工艺的结果，使得层间介电层124与第一金属导柱126A、多个第二金属导柱126B的上表面齐平。
如图1-7所示，形成焊垫金属层127于层间介电层124、第一金属导柱126A、第二金属导柱126B的上方。在本实施例中，例如通过溅镀方式形成焊垫金属层127。
如图1-8所示，光刻蚀刻金属焊垫层127，以形成一第一焊垫127A于第一金属导柱126A的上方，并形成一第二焊垫127B于第二金属导柱126B的上方，且第一焊垫127A通过第一金属导柱126A与第一导电层121电连接，从而构成一第一电极，第二焊垫127B则通过第二金属导柱126B与第二导电层123电连接，从而构成一第二电极。
如图1-9所示，形成一保护层13以分别覆盖于第一焊垫127A、第二焊垫127B、与外露的层间介电层124上。在本实施例中，可通过沉积方式形成保护层13。
如图1-10所示，光刻蚀刻保护层13，以分别形成外露第一焊垫127A的一第一焊垫开口14A与外露第二焊垫127B的一第二焊垫开口14B。
第二实施例
请参阅图2-1至图2-16，为根据本发明的第二实施例所示的电容单元处于不同制造阶段的实施例示意图。
如图2-1所示，提供一基板10，其上形成有一隔离层11。在本实施例中，隔离层11例如为通过化学气相沉积(CVD)技术或氧化技术沉积于基板10上的底层绝缘层。在一实施例中，基板10可例如为硅基板，然而并不以此为限，也可为其他例如玻璃基板、石英基板等种类的基板。
如图2-2所示，形成一第一导电层221于隔离层11上。在本实施例中，第一导电层221可为通过溅镀、电镀或是蒸镀等方式而形成的金属层，然而并不以此为限，第一导电层221也可为通过化学气相沉积方式形成的非金属层。即，第一导电层221的导电层材料除了金属之外，还可包括经过掺杂的多晶硅、单晶硅与非晶硅的非金属，或者是金属硅化物。
如图2-3所示，光刻蚀刻第一导电层221，以外露隔离层11的一第一部分11a。
如图2-4所示，沉积层间介电层2215于第一导电层221上以及隔离层11的第一部分11a上。
如图2-5所示，回蚀刻层间介电层2215，以移除第一导电层221上方的层间介电层2215，且移除隔离层11的第一部分11a上方的部分层间介电层2215，用于形成邻接第一导电层221的两侧侧壁的间隙壁2215a,2215b。
如图2-6所示，形成一电容介电层222以覆盖于第一导电层221、间隙壁2215a,2215b与隔离层11的第一部分11a上，其中，电容介电层222包括直接形成于隔离层11的第一部分11a上方的第三部分222a，且电容介电层222与第一导电层221的侧壁之间通过间隙壁2215a,2215b隔开，而避免电容介电层222提早击穿进而产生电流溃流使电容作用失效。
如图2-7所示，形成一第二导电层223于电容介电层222上。在本实施例中，可例如通过溅镀、电镀或蒸镀的方式形成第二导电层223。然而并不以此为限，第二导电层223也可为通过化学气相沉积方式形成的非金属层。即，第二导电层223的导电层材料除了金属之外，还可包括经过掺杂的多晶硅、单晶硅与非晶硅的非金属，或者是金属硅化物。
如图2-8所示，光刻蚀刻第二导电层223，以外露位于第一导电层221上方的电容介电层222的一第四部分222b。
如图2-9所示，形成一层间介电层224，以覆盖于第二导电层223、与电容介电层222的第四部分222b上，并通过执行化学机械研磨(CMP)工艺或回蚀刻工艺以平坦化层间介电层224的上表面。在本实施例中，例如通过沉积方式形成层间介电层224。
如图2-10所示，蚀刻层间介电层224，以形成多个第一导孔225A与多个第二导孔225B，其中，各第一导孔225A通过电容介电层222的第四部分222b，以外露位于第四部分222b下方的第一导电层221，各第二导孔225B开设于电容介电层222的第三部分222a的上方，以外露位于第三部分222a上方的第二导电层223。由于电容介电层222的高度不高，使得如图2-10所示，本实施例中所形成的第一导孔225A与第二导孔225B为略等高。
如图2-11所示，例如执行物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺或二者的组合，以于层间介电层224的上方形成金属材料226，并使金属材料226填满第一导孔225A与第二导孔225B。其中，通常形成于导孔225A、225B内的主要金属材料226为钨，且金属材料226中可包含一层作为粘着层(未示出)的氮化钛/钛组合材料，而该粘着层通常用物理气相沉积(PVD)的方式来形成，所以金属材料226可以由复合材料所构成。
如图2-12所示，例如执行化学机械研磨(CMP)或回蚀刻工艺，以移除层间介电层224上表面的金属材料226，并移除第一导孔225A、第二导孔225B外的金属材料226，从而于第一导孔225A、第二导孔225B中，形成多个第一金属导柱226A与多个第二金属导柱226B，因执行上述平坦化工艺的结果，使得层间介电层224与第一金属导柱226A、多个第二金属导柱226B的上表面齐平。另外，由于第一导孔225A与第二导孔225B为略等高，使得第一金属导柱226A与第二金属导柱226B为略等高。
如图2-13所示，在层间介电层224、第一金属导柱226A、和第二金属导柱226B的上方形成焊垫金属层227。在本实施例中，例如通过溅镀方式形成焊垫金属层227。接着，如图2-14所示，光刻蚀刻金属焊垫层227，以形成一第一焊垫227A于第一金属导柱226A的上方，并形成一第二焊垫227B于第二金属导柱226B的上方，且第一焊垫227A通过第一金属导柱226A与第一导电层221电连接，从而构成一第一电极，第二焊垫227B则通过第二金属导柱226B与第二导电层223电连接，从而构成一第二电极。
如图2-15所示，形成一保护层13以分别覆盖于第一焊垫227A、第二焊垫227B、与外露的层间介电层224的上方。在本实施例中，可通过沉积方式形成保护层13。接着，如图2-16所示，光刻蚀刻保护层13，以分别形成外露第一焊垫227A的一第一焊垫开口14A与外露第二焊垫227B的一第二焊垫开口14B。
第三实施例
请参阅图3-1至图3-20，为根据本发明的第三实施例所示的电容单元处于不同制造阶段的实施例示意图。
如图3-1所示，提供一基板10，其上形成有隔离层11。在本实施例中，隔离层11例如为通过化学气相沉积(CVD)工艺或氧化工艺沉积于基板10上的底层绝缘层。在一实施例中，基板10可例如为硅基板，然而并不以此为限，也可为其他例如玻璃基板、石英基板等种类的基板。
在本实施例中，形成一第一电容介电结构310于隔离层11上(如图3-2至图3-8所示)，而第一电容介电结构310有包括形成于隔离层11上的一第一导电层311、与形成在第一导电层311上的一第一电容介电层312，且第一导电层311包括相互隔离的第一左电极311A与第一右电极311B，第一电容介电层312包括形成于第一左电极311A上方的多个第一左开孔312A与形成于第一右电极311B上方的多个第一右开孔312B。
具体而言，如图3-2所示，形成一第一导电层311于隔离层11上。在本实施例中，第一导电层311可为通过溅镀、电镀或是蒸镀等方式而形成的金属层，然而并不以此为限，第一导电层311也可为通过化学气相沉积方式形成的非金属层。即，第一导电层311的导电层材料除了金属之外，还可包括经过掺杂的多晶硅、单晶硅与非晶硅的非金属，或者是金属硅化物。如图3-3所示，形成一光致抗蚀剂层3114于第一导电层311上后，接着通过光致抗蚀剂层3114进行光刻工艺蚀刻第一导电层311，以形成一第一凹槽311C，用于在第一导电层311中形成通过第一凹槽311C所隔离的一第一左电极311A和一第一右电极311B。
如图3-4所示，移除第一左电极311A与第一右电极311B上方的光致抗蚀剂层3114。
如图3-5所示，形成一第一层间介电层3115以覆盖第一左电极311A与第一右电极311B，并使第一层间介电层3115填满第一凹槽311C。在本实施例中，例如通过沉积方式形成第一层间介电层3115。
如图3-6所示，执行平坦化工艺，以使第一层间介电层3115的上表面与第一导电层311(即第一左电极311A与第一右电极311B)的上表面齐平。在本实施例中，平坦化工艺包括化学机械研磨工艺(CMP)或回蚀刻工艺。
如图3-7所示，形成第一电容介电层312以覆盖于第一层间介电层3115与第一导电层311(即第一左电极311A与第一右电极311B)的上方。在本实施例中，例如通过化学气相沉积(CVD)工艺沉积第一电容介电层312。
如图3-8所示，光刻蚀刻第一电容介电层312，以形成外露第一左电极311A的多个第一左开孔312A和外露第一右电极311B的多个第一右开孔312B。其中，第一左开孔312A和第一右开孔312B中将在后续制作工艺中被填充导电材料，以形成不同导电层之间的导电通道(请容后详述)，至此，完成了形成第一电容介电结构310于隔离层11上的制作工艺。
接着，形成至少一第二电容介电结构320于第一电容介电结构310上(如图3-9至图3-15所示)，在本实施例中，第二电容介电结构320包括形成于第一电容介电层312上的一第二导电层321、与形成在第二导电层321上的一第二电容介电层322，其中，第二导电层321包括相互隔离的第二左电极321A与第二右电极321B，且第二左电极321A通过第一左开孔312A电连接第一左电极311A，第二右电极321B通过第一右开孔312B电连接第一右电极311B，第二电容介电层322包括形成于第二左电极321A上方的多个第二左开孔322A与形成于第二右电极321B上方的多个第二右开孔322B，第二左开孔322A与第一左开孔312A相互错开，该第二右开孔322B与第一右开孔312B相互错开。
具体而言，如图3-9所示，形成第二导电层321于第一电容介电层312上，并使第二导电层321填满第一左开孔312A与第一右开孔312B。在本实施例中，第二导电层321例如通过溅镀方式而形成，且在位于第一左开孔312A与第一右开孔312B的上方的第二导电层321的上表面对应形成有多个第二左凹陷321C和第二右凹陷321D。
接着，形成一光致抗蚀剂层(未示出)于第二导电层321上，光刻蚀刻光致抗蚀剂层与第二导电层321，以形成一第二凹槽321E，用于在第二导电层321中形成由第二凹槽321E所隔离的一第二左电极321A和一第二右电极321B，而后再移除第二左电极321A与第二右电极321B上方的光致抗蚀剂层。如图3-10所示，第二导电层321中的第二凹槽321E形成位置与第一导电层311中的第一凹槽311C的形成位置相互错开，且第二左电极321A通过第一左开孔312A与第一左电极311A电连接，而第二右电极321B通过第一右开孔312B与第一右电极311B电连接。
如图3-11所示，形成一第二层间介电层3215以覆盖第二左电极321A与第二右电极321B，并使第二层间介电层3215填满第二凹槽321E。在本实施例中，例如通过沉积方式形成第二层间介电层3215。而后，如图3-12所示，执行平坦化工艺，以使第二层间介电层3215的上表面与第二导电层321(即第二左电极321A与第二右电极321B)的上表面齐平。在本实施例中，平坦化工艺包括化学机械研磨工艺(CMP)或回蚀刻工艺。
如图3-13所示，形成一第二电容介电层322以覆盖于第二层间介电层3215(即第二凹槽321E)与第二导电层321(即第二左电极321A与第二右电极321B)的上方，且光刻蚀刻第二电容介电层322，以形成外露第二左电极321A的第二左开孔322A和外露第二右电极321B的第二右开孔322B，且第二左开孔322A与第一左开孔312A错开，第二右开孔322B与第一右开孔312B错开。其中，第二左开孔322A和第二右开孔322B中将在后续制作工艺中被填充导电材料，以形成不同导电层之间的导电通道，至此完成了形成第二电容介电结构320于第一电容介电结构310上的制作工艺。
另外，第一电容介电结构310上可形成多个第二电容介电结构320，图3-14至图3-15为说明第一电容介电结构310上可形成多个第二电容介电结构320的制作工艺。
请继续参阅图3-16，形成一第三导电层323于第二电容介电结构320上，其中，第三导电层323包括相互隔离的第三左电极323A与第三右电极323B，且第三左电极323A通过第二左开孔322A电连接第二左电极321A，第三右电极323B通过第二右开孔322B电连接第二右电极321B，而后形成一第三层间介电层324以覆盖于第三导电层323上。
具体而言，首先，形成第三导电层323于第二电容介电层322上，并使第三导电层323填满第二左开孔322A与第二右开孔322B，而让该第三导电层323的上表面形成有位于第二左开孔322A上方的多个第三左凹陷323C和位于第二右开孔322B上方的多个第三右凹陷323D。
而后，蚀刻第三导电层323，以于第三导电层323中形成一第三凹槽323E、与由第三凹槽323E所隔离的第三左电极323A和第三右电极323B，其中，第三凹槽323E与第二凹槽321E错开，且第三左电极323A通过第二左开孔322A与第二左电极321A电连接，第三右电极323B通过第二右开孔322B与第二右电极321B电连接。接着，形成第三层间介电层324于第三导电层323上，并使第三层间介电层324填满第三凹槽323E。
而后，蚀刻第三层间介电层324，以形成多个第一导孔325A与多个第二导孔325B，其中，各第一导孔325A外露第三左电极323A的上表面，各第二导孔325B外露第三右电极323B的上表面。
如图3-17所示，例如执行CVD工艺，以于第三层间介电层324的上方形成金属材料326，并使金属材料326填满第一导孔325A与第二导孔325B。其中，通常形成于导孔325A、325B内的主要金属材料326为钨，且金属材料326中可包含一层作为粘着层(未示出)的氮化钛/钛组合材料，而该粘着层通常用物理气相沉积(PVD)的方式来形成，所以金属材料326可以由复合材料所构成。
如图3-18所示，例如执行化学机械研磨(CMP)或回蚀刻工艺，以平坦化第三层间介电层324的上表面，从而形成多个第一金属导柱326A与多个第二金属导柱326B。
如图3-19所示，形成一第一焊垫327A于多个第一金属导柱326A的上方，且形成一第二焊垫327B于多个第二金属导柱326B的上方，其中，第一焊垫327A通过第一金属导柱326A与第三左电极323A电连接，第二焊垫327B通过第二金属导柱326B与第三右电极323B电连接。
如图3-20所示，形成一保护层13以分别覆盖于第一焊垫327A、第二焊垫327B、与外露的第三层间介电层324上。在本实施例中，可通过沉积方式形成保护层13。接着，光刻蚀刻保护层13，以分别形成外露第一焊垫327A的一第一焊垫开口14A与外露第二焊垫327B的一第二焊垫开口14B。
此外，需说明的是，在本实施例中，可依据实际需求而形成一个或多个第二电容介电结构320，然而，也可省略图3-9至图3-15的第二电容介电结构320的形成步骤，而在执行完图3-8的制作工艺后，直接执行图3-16的制作工艺步骤，亦即执行形成第三导电层323于第一电容介电结构310上。
综上所述，本发明的电容单元的制造方法及电容单元结构通过将多个电容堆叠结构通过隔离层直接形成在基板上，以构成包含有多个电容单元的电容集成结构，如此可通过裁切电容集成结构大量形成可作为电容的电容单元，因此，可以简化电容的制造流程及电容结构，且能避免传统积层陶瓷电容制造流程中高温锻烧的程序，从而达到降低制造成本的目的。
上述实施例仅例示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的保护范围，应如本发明权利要求所列。

Claims (19)

1.一种电容单元的制造方法，包括：
提供基板；
形成隔离层于该基板上；
形成第一电容堆叠结构与第二电容堆叠结构于该隔离层上；
形成电极接点于该第一电容堆叠结构和该第二电容堆叠结构上，其中该电极接点被暴露，以使该电极接点、该第一、第二电容堆叠结构跟该隔离层与该基板结合构成电容集成结构，其中，该隔离层使该基板与该第一、第二电容堆叠结构电性隔离；以及
裁切该电容集成结构以形成独立的第一电容单元与第二电容单元，其中，该第一电容单元包含：两个该电极接点、该第一电容堆叠结构、该隔离层与该基板的一部分，该第二电容单元包含：另外两个该电极接点、该第二电容堆叠结构、该隔离层与该基板的另一部分。
2.如权利要求1所述的电容单元的制造方法，其中，形成该第一电容堆叠结构与该第二电容堆叠结构复包括以下步骤：
形成第一导电层于该隔离层上；
形成电容介电层于该第一导电层上；
形成第二导电层于该电容介电层上；
依次光刻蚀刻该第二导电层与该电容介电层及其下方的该第一导电层，以外露该电容介电层的第一部分以及该隔离层的第一部分；
形成层间介电层以覆盖于该第二导电层上、该电容介电层的第一部分上、与该隔离层的第一部分上；
蚀刻该层间介电层，以形成多个第一导孔与多个第二导孔，其中，各该第一导孔穿过该电容介电层的第一部分以外露位于该电容介电层的第一部分下方的该第一导电层，各该第二导孔外露该第二导电层；
分别填充一金属材料于该多个第一导孔与该多个第二导孔中，以形成多个第一金属导柱与多个第二金属导柱；以及
形成第一焊垫于该多个第一金属导柱的上方，且形成第二焊垫于该多个第二金属导柱的上方，其中，该第一焊垫通过该第一金属导柱与该第一导电层电连接而构成第一电极；该第二焊垫通过该第二金属导柱与该第二导电层电连接而构成第二电极。
3.如权利要求1所述的电容单元的制造方法，其中，形成该第一电容堆叠结构与该第二电容堆叠结构还包括以下步骤：
形成第一导电层于该隔离层上；
光刻蚀刻该第一导电层，以外露该隔离层的第一部分；
形成邻接该第一导电层的两侧侧壁的二间隙壁；
形成电容介电层以覆盖于该第一导电层与部分该隔离层的第一部分上，且该电容介电层包括直接形成于该隔离层的第一部分上方的第三部分，该电容介电层与该第一导电层的侧壁之间通过该二间隙壁隔开；
形成第二导电层于部分该电容介电层上，并外露位于该第一导电层上方的该电容介电层的第四部分；
形成层间介电层，以覆盖于该第二导电层、与该电容介电层的第四部分上；
蚀刻该层间介电层，以形成多个第一导孔与多个第二导孔，其中，各该第一导孔通过该电容介电层的第四部分，以外露位于该第四部分下方的该第一导电层，各该第二导孔开设于该电容介电层的第三部分的上方，以外露位于该第三部分上方的该第二导电层；
分别填充金属材料于该多个第一导孔与该多个第二导孔中，以形成多个第一金属导柱与多个第二金属导柱；
形成焊垫金属层以分别覆盖于该层间介电层、该第一金属导柱、与该第二金属导柱上；以及
蚀刻该焊垫金属层，以于该多个第一金属导柱的上方形成第一焊垫，且于该多个第二金属导柱的上方形成第二焊垫，其中，该第一焊垫通过该第一金属导柱与该第一导电层电连接而构成第一电极；该第二焊垫通过该第二金属导柱与该第二导电层电连接而构成第二电极。
4.如权利要求1所述的电容单元的制造方法，其中，形成该第一电容堆叠结构与该第二电容堆叠结构还包括以下步骤：
形成第一电容介电结构于该隔离层上，其中，该第一电容介电结构包括形成于该隔离层上的第一导电层、与形成在该第一导电层上的第一电容介电层，该第一导电层包括相互隔离的第一左电极与第一右电极，该第一电容介电层包括形成于该第一左电极上方的多个第一左开孔与形成于该第一右电极上方的多个第一右开孔；
形成至少一第二电容介电结构于该第一电容介电结构上，其中，各该第二电容介电结构包括形成于该第一电容介电层上的第二导电层、与形成在该第二导电层上的第二电容介电层，该第二导电层包括相互隔离的第二左电极与第二右电极，且该第二左电极通过该第一左开孔电连接该第一左电极，该第二右电极通过该第一右开孔电连接该第一右电极，该第二电容介电层包括形成于该第二左电极上方的多个第二左开孔与形成于该第二右电极上方的多个第二右开孔，该第二左开孔与该第一左开孔相互错开，该第二右开孔与该第一右开孔相互错开；
形成第三导电层于该第二电容介电结构上，其中，该第三导电层包括相互隔离的第三左电极与第三右电极，且该第三左电极通过该第二左开孔电连接该第二左电极，该第三右电极通过该第二右开孔电连接该第二右电极；
形成第三层间介电层以覆盖于该第三导电层上，并使之表面平坦；
蚀刻该第三层间介电层，以形成多个第一导孔与多个第二导孔，其中，各该第一导孔外露该第三左电极的上表面，各该第二导孔外露该第三右电极的上表面；
分别填充一金属材料于该多个第一导孔与该多个第二导孔中，以形成多个第一金属导柱与多个第二金属导柱；以及
形成第一焊垫于该多个第一金属导柱的上方，且形成第二焊垫于该多个第二金属导柱的上方，其中，该第一焊垫通过该第一金属导柱与该第三左电极电连接；该第二焊垫通过该第二金属导柱与该第三右电极电连接。
5.如权利要求4所述的电容单元的制造方法，其中，形成该第一电容介电结构的步骤还包括：
形成该第一导电层于该隔离层上；
形成光致抗蚀剂层于该第一导电层上；
光刻蚀刻该光致抗蚀剂层与该第一导电层以形成第一凹槽，用于在该第一导电层中形成由该第一凹槽所隔离的该第一左电极和该第一右电极；
移除该第一左电极与该第一右电极上方的该光致抗蚀剂层；
填充第一层间介电层于该第一凹槽中，并使该第一层间介电层的上表面与该第一导电层的上表面齐平；
形成该第一电容介电层以覆盖于该第一层间介电层与该第一导电层的上方；以及
光刻蚀刻该第一电容介电层，以形成外露该第一左电极的该第一左开孔和外露该第一右电极的该第一右开孔。
6.如权利要求5所述的电容单元的制造方法，其中，形成该第二电容介电结构的步骤还包括：
形成该第二导电层于该第一电容介电层上并填充该第一左开孔与该第一右开孔；
光刻蚀刻该第二导电层，以形成第二凹槽，用于在该第二导电层中形成由该第二凹槽隔离的第二左电极与该第二右电极，其中，该第二凹槽与该第一凹槽错开，且该第二左电极通过该第一左开孔与该第一左电极电连接，该第二右电极通过该第一右开孔与该第一右电极电连接；
形成第二层间介电层于该第二导电层上，并填充该第二凹槽，且使该第二凹槽中的第二层间介电层的上表面与该第二导电层的上表面齐平；
形成第二电容介电层以覆盖于该第二层间介电层与该第二导电层的上方；以及
光刻蚀刻该第二电容介电层，以形成外露该第二左电极的该第二左开孔和外露该第二右电极的该第二右开孔，且该第二左开孔与该第一左开孔错开，该第二右开孔与该第一右开孔错开。
7.如权利要求6所述的电容单元的制造方法，其中，该方法步骤还包括：
形成该第三导电层于该第二电容介电层上并填充该第二左开孔与该第二右开孔；
光刻蚀刻该第三导电层，以形成第三凹槽，并于该第三导电层中形成由该第三凹槽所隔离的该第三左电极和该第三右电极，其中，该第三凹槽与该第二凹槽错开，且该第三左电极通过该第二左开孔与该第二左电极电连接，该第三右电极通过该第二右开孔与该第二右电极电连接；以及
形成该第三层间介电层于该第三导电层上，并填充该第三凹槽。
8.如权利要求1所述的电容单元的制造方法，其中，形成该第一电容堆叠结构与该第二电容堆叠结构还包括以下步骤：
形成第一电容介电结构于该隔离层上，其中，该第一电容介电结构包括形成于该隔离层上的第一导电层、与形成在该第一导电层上的第一电容介电层，该第一导电层包括相互隔离的第一左电极与第一右电极，该第一电容介电层包括形成于该第一左电极上方的多个第一左开孔与形成于该第一右电极上方的多个第一右开孔；
形成第三导电层于该第一电容介电结构上，其中，该第三导电层包括相互隔离的第三左电极与第三右电极，且该第三左电极通过该第一左开孔电连接该第一左电极，该第三右电极通过该第一右开孔电连接该第一右电极；
形成第三层间介电层以覆盖于该第三导电层上；
光刻蚀刻该第三层间介电层，以形成多个第一导孔与多个第二导孔，其中，各该第一导孔外露部分该第三左电极的上表面，各该第二导孔外露部分该第三右电极的上表面；
分别填充金属材料于该多个第一导孔与该多个第二导孔中，以形成多个第一金属导柱与多个第二金属导柱；以及
形成第一焊垫于该多个第一金属导柱的上方，且形成第二焊垫于该多个第二金属导柱的上方，其中，该第一焊垫通过该第一金属导柱与该第三左电极电连接；该第二焊垫通过该第二金属导柱与该第三右电极电连接。
9.如权利要求2、3、4、8所述的电容单元的制造方法，其中，分别填充一金属材料于该多个第一导孔与该多个第二导孔中以形成多个第一金属导柱与多个第二金属导柱的步骤还包括：
沉积该金属材料于该层间介电层上，并使该金属材料填满该多个第一导孔与该多个第二导孔；以及
执行一平坦化制作工艺以平坦化该层间介电层的上表面。
10.如权利要求2、3、4、8所述的电容单元的制造方法，还包括：
形成保护层以分别覆盖于该第一焊垫、该第二焊垫、与该层间介电层上；以及
光刻蚀刻该保护层以分别形成外露该第一焊垫的第一焊垫开口与外露该第二焊垫的第二焊垫开口。
11.如权利要求1所述的电容单元的制造方法，其中该第一电容单元是被动元件，其通过两个该电极接点连接至印刷电路板。
12.如权利要求1所述的电容单元的制造方法，其中该第二电容单元是被动元件，其通过另外两个该电极接点连接至印刷电路板。
13.一种电容单元，其特征在于，该电容单元由电容集成结构形成，其中该电容集成结构被裁切以形成多个彼此分离的该电容单元，每个该电容单元包括：
基板；
隔离层，其位于该基板上；
电容堆叠结构，其位于该隔离层上，其中，该隔离层使该基板与该电容堆叠结构电性隔离；以及
两个电极接点，其位于该电容堆叠结构上且被暴露。
14.如权利要求13所述的电容单元，其中，该电容堆叠结构还包括：
第一导电层，其位于部分该隔离层上，以外露该隔离层的第一部分；
电容介电层，其位于该第一导电层上；
第二导电层，其位于部分该电容介电层上，以外露该电容介电层的第一部分；
层间介电层，其位于该第二导电层上、该电容介电层的第一部分上、与该隔离层的第一部分上；
第一焊垫与第二焊垫，其分别位于该层间介电层上；以及
多个第一金属导柱与多个第二金属导柱，该第一金属导柱位于该层间介电层中并通过该电容介电层的第一部分而连通位于该电容介电层的第一部分下方的该第一导电层，以使该第一导电层通过该第一金属导柱与该第一焊垫电性电连接而构成第一电极，该第二金属导柱位于该层间介电层中并连通该第二导电层，以使该第二导电层通过该第二金属导柱与该第二焊垫电连接而构成第二电极。
15.如权利要求13所述的电容单元，其中，该电容堆叠结构还包括：
第一导电层，其位于部分该隔离层上，并外露该隔离层的第一部分，且该第一导电层的两侧侧壁上分别形成有一间隙壁；
电容介电层，其位于该第一导电层上与部分该隔离层的第一部分上，该电容介电层还包括直接位于该隔离层上方的第三部分，该电容介电层与该第一导电层的侧壁之间通过该间隙壁隔开；
第二导电层，其位于部分该电容介电层上，并外露位于该第一导电层上方的该电容介电层的第四部分；
层间介电层，其位于该第二导电层、与该电容介电层的第四部分上；
第一焊垫与第二焊垫，其分别位于该层间介电层上；以及
多个第一金属导柱与多个第二金属导柱，该第一金属导柱位于该层间介电层中并通过该电容介电层的第四部分以连通位于该电容介电层的第四部分下方的该第一导电层，以使该第一导电层通过该第一金属导柱与该第一焊垫电连接而构成第一电极，该第二金属导柱形成于该层间介电层中，并连通位于该电容介电层的第三部分上方的该第二导电层，以使该第二导电层通过该第二金属导柱与该第二焊垫电连接而构成第二电极。
16.如权利要求13所述的电容单元，其中，该电容堆叠结构还包括：
第一电容介电结构，其位于该隔离层上，并具有位于该隔离层上的第一导电层、与位于该第一导电层上的第一电容介电层，该第一导电层包括相互隔离的第一左电极与第一右电极，该第一电容介电层包括形成于该第一左电极上方的多个第一左开孔与形成于该第一右电极上方的多个第一右开孔；
至少一第二电容介电结构，其位于该第一电容介电结构上，其中，各该第二电容介电结构包括位于该第一电容介电层上的第二导电层、与位于该第二导电层上的第二电容介电层，该第二导电层包括相互隔离的第二左电极与第二右电极，且该第二左电极通过该第一左开孔电连接该第一左电极，该第二右电极通过该第一右开孔电连接该第一右电极，该第二电容介电层包括位于该第二左电极上方的多个第二左开孔与位于该第二右电极上方的多个第二右开孔，该第二左开孔与该第一左开孔相互错开，该第二右开孔与该第一右开孔相互错开；
第三导电层，其位于该第二电容介电结构上，其中，该第三导电层包括相互隔离的第三左电极与第三右电极，且该第三左电极通过该第二左开孔电连接该第二左电极，该第三右电极通过该第二右开孔电连接该第二右电极；
第三层间介电层，其位于该第三导电层上；
第一焊垫与第二焊垫，其分别位于该第三层间介电层上；以及
多个第一金属导柱与多个第二金属导柱，其分别形成于该第三层间介电层中，通过第一金属导柱以使该第三左电极与该第一焊垫电连接，并通过该第二金属导柱以使该第三右电极与该第二焊垫电连接。
17.如权利要求13所述的电容单元，其中，该电容堆叠结构还包括：
第一电容介电结构，其位于该隔离层上，并具有位于该隔离层上的第一导电层、与位于该第一导电层上的第一电容介电层，该第一导电层包括相互隔离的第一左电极与第一右电极，该第一电容介电层包括形成于该第一左电极上方的多个第一左开孔与形成于该第一右电极上方的多个第一右开孔；
第三导电层，其位于该第一电容介电结构上，其中，该第三导电层包括相互隔离的第三左电极与第三右电极，且该第三左电极通过该第一左开孔电连接该第一左电极，该第三右电极通过该第一右开孔电连接该第一右电极；
第三层间介电层，其位于该第三导电层上；
第一焊垫与第二焊垫，其分别位于该第三层间介电层上；以及
多个第一金属导柱与多个第二金属导柱，其分别形成于该第三层间介电层中，通过第一金属导柱以使该第三左电极与该第一焊垫电连接，并通过该第二金属导柱以使该第三右电极与该第二焊垫电连接。
18.如权利要求12、13、14、15所述的电容单元，还包括：
保护层，其分别覆盖于该第一焊垫与该第二焊垫上；
第一焊垫开口，其形成该保护层中，以外露该第一电极；以及
第二焊垫开口，其形成于该第二焊垫上，以外露该第二电极。
19.如权利要求13所述的电容单元，其中每个电容单元均是被动元件，其通过该两个电极接点连接至印刷电路板。
CN201910675399.6A 2018-11-05 2019-07-25 电容单元及其制造方法 Active CN111146002B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107139186A TWI691092B (zh) 2018-11-05 2018-11-05 電容單元及其製造方法
TW107139186 2018-11-05

Publications (2)

Publication Number Publication Date
CN111146002A true CN111146002A (zh) 2020-05-12
CN111146002B CN111146002B (zh) 2021-12-14

Family

ID=70459026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910675399.6A Active CN111146002B (zh) 2018-11-05 2019-07-25 电容单元及其制造方法

Country Status (3)

Country Link
US (2) US11211203B2 (zh)
CN (1) CN111146002B (zh)
TW (1) TWI691092B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691092B (zh) * 2018-11-05 2020-04-11 力晶積成電子製造股份有限公司 電容單元及其製造方法
TWI775280B (zh) * 2021-01-20 2022-08-21 力晶積成電子製造股份有限公司 電容集成結構、電容單元及其製造方法
TWI782464B (zh) * 2021-03-26 2022-11-01 力晶積成電子製造股份有限公司 半導體元件及其製造方法
TWI802186B (zh) * 2021-12-28 2023-05-11 友達光電股份有限公司 封裝結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186344A (ja) * 2002-12-02 2004-07-02 Kyocera Corp セラミック積層体及びその製法
CN1612273A (zh) * 2003-10-31 2005-05-04 学校法人早稻田大学 薄膜电容器、薄膜电容器内置型高密度组装衬底、及薄膜电容器的制造方法
CN1624830A (zh) * 2003-12-05 2005-06-08 三星电机株式会社 用于制造多层陶瓷电容器的方法
CN102165542A (zh) * 2008-10-28 2011-08-24 太阳诱电株式会社 薄膜mim电容器及其制造方法
US20180054177A1 (en) * 2016-08-18 2018-02-22 Qualcomm Incorporated Multi-density mim capacitor for improved passive on glass (pog) multiplexer performance

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2389420A (en) * 1943-10-04 1945-11-20 Du Pont Manufacture of capacttors
US3603850A (en) * 1969-11-14 1971-09-07 Mallory & Co Inc P R Ceramic capacitor with counterelectrode
US3617834A (en) * 1970-08-31 1971-11-02 Illinois Tool Works Monolithic capacitor components and process for producing same
US5005102A (en) 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
US5406447A (en) 1992-01-06 1995-04-11 Nec Corporation Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film
CN1075243C (zh) 1994-12-28 2001-11-21 松下电器产业株式会社 集成电路用电容元件及其制造方法
US6023408A (en) * 1996-04-09 2000-02-08 The Board Of Trustees Of The University Of Arkansas Floating plate capacitor with extremely wide band low impedance
US5923077A (en) * 1998-02-11 1999-07-13 Bourns, Inc. Passive component integrated circuit chip
TWI240352B (en) * 2001-08-03 2005-09-21 Winbond Electronics Corp Integrated circuit device of high Q MIM capacitor and manufacturing process thereof
DE10324055B4 (de) * 2003-05-27 2005-10-13 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung eines integrierten Stapelkondensators
JP2006040938A (ja) * 2004-07-22 2006-02-09 Nec Tokin Corp 固体電解コンデンサ、それを用いた積層コンデンサおよびその製造方法
US7602599B1 (en) 2008-07-09 2009-10-13 United Microelectronics Corp. Metal-metal capacitor and method of making the same
US9252205B2 (en) * 2014-02-05 2016-02-02 Coversant Intellectual Property Management Inc. DRAM memory device with manufacturable capacitor
US9871095B2 (en) * 2016-03-17 2018-01-16 Taiwan Semiconductor Manufacturing Company Ltd. Stacked capacitor with enhanced capacitance and method of manufacturing the same
TWI691092B (zh) * 2018-11-05 2020-04-11 力晶積成電子製造股份有限公司 電容單元及其製造方法
KR20220031651A (ko) * 2019-07-05 2022-03-11 노턴 (워터포드) 리미티드 전자 장치 및 전력 관리 장치를 갖는 약물 전달 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186344A (ja) * 2002-12-02 2004-07-02 Kyocera Corp セラミック積層体及びその製法
CN1612273A (zh) * 2003-10-31 2005-05-04 学校法人早稻田大学 薄膜电容器、薄膜电容器内置型高密度组装衬底、及薄膜电容器的制造方法
CN1624830A (zh) * 2003-12-05 2005-06-08 三星电机株式会社 用于制造多层陶瓷电容器的方法
CN102165542A (zh) * 2008-10-28 2011-08-24 太阳诱电株式会社 薄膜mim电容器及其制造方法
US20180054177A1 (en) * 2016-08-18 2018-02-22 Qualcomm Incorporated Multi-density mim capacitor for improved passive on glass (pog) multiplexer performance

Also Published As

Publication number Publication date
US20220068568A1 (en) 2022-03-03
TWI691092B (zh) 2020-04-11
US20200143992A1 (en) 2020-05-07
US11621128B2 (en) 2023-04-04
US11211203B2 (en) 2021-12-28
TW202018958A (zh) 2020-05-16
CN111146002B (zh) 2021-12-14

Similar Documents

Publication Publication Date Title
CN111146002B (zh) 电容单元及其制造方法
KR102349069B1 (ko) 집적된 수동 디바이스들을 위한 3d 트렌치 커패시터
US7510928B2 (en) Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques
CN109390305B (zh) 一种键合晶圆及其制备方法
CN102569250A (zh) 高密度电容器及其电极引出方法
CN102420210A (zh) 具有硅通孔(tsv)的器件及其形成方法
TWI292204B (en) Semiconductor device and method for manufacturing the same
CN101989621B (zh) Mim电容器及其制造方法
CN102420102B (zh) 一种形成mim电容器结构的方法及mim电容器
TW202107529A (zh) 金屬-絕緣層-金屬結構
KR20060076400A (ko) 커패시터 구조 및 그 제조방법
TW439174B (en) Integrated circuit capacitor and associated fabrication methods
KR100267093B1 (ko) 박막커패시터및그제조방법
CN101807517A (zh) 形成铜互连mim电容器结构的方法及所形成的结构
CN105632897A (zh) 一种mim电容及其制备方法
US20230274883A1 (en) Vertically-stacked interdigitated metal-insulator-metal capacitor for sub-20 nm pitch
CN112310047A (zh) 电容集成结构及其电容
CN218456649U (zh) 一种电子元件、电子设备
CN104022015A (zh) Mim双电容器结构及其制造方法
US7566614B2 (en) Capacitor of semiconductor device and method of fabricating the same
JP2022075547A (ja) 集積回路構造体および集積回路構造体を製造する方法（ｍｉｍキャパシタ構造体）
CN114220917A (zh) 具有mim电容器的半导体器件及其制备方法
US20240222260A1 (en) Semiconductor component with metal-insulator-metal capacitor assembly
EP4432812A1 (en) Method of forming an integrated device with multiple capacitors by patterning a barrier after anodization
US20240222422A1 (en) Multistack metal-insulator-metal (mim) structure using spacer formation process for heterogeneous integration with discrete capacitors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant