[go: up one dir, main page]

CN101807517A - 形成铜互连mim电容器结构的方法及所形成的结构 - Google Patents

形成铜互连mim电容器结构的方法及所形成的结构 Download PDF

Info

Publication number
CN101807517A
CN101807517A CN201010114118A CN201010114118A CN101807517A CN 101807517 A CN101807517 A CN 101807517A CN 201010114118 A CN201010114118 A CN 201010114118A CN 201010114118 A CN201010114118 A CN 201010114118A CN 101807517 A CN101807517 A CN 101807517A
Authority
CN
China
Prior art keywords
copper
bolt
mim capacitor
interconnection
capacitor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010114118A
Other languages
English (en)
Other versions
CN101807517B (zh
Inventor
肖德元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN2010101141189A priority Critical patent/CN101807517B/zh
Priority to PCT/CN2010/075146 priority patent/WO2011103735A1/zh
Priority to US12/937,264 priority patent/US8409962B2/en
Publication of CN101807517A publication Critical patent/CN101807517A/zh
Application granted granted Critical
Publication of CN101807517B publication Critical patent/CN101807517B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种形成铜互连MIM电容器结构的方法及所形成的结构。该方法首先在铜互连结构中制造一个铜导电图形以及至少一个与所述铜导电图形相连的铜通孔栓；刻蚀掉所述铜通孔栓周围的绝缘层及刻蚀停止层，使所述铜通孔栓的上表面、侧面及所述铜导电图形的部分上表面露出；在所得结构表面形成介电层，之后在所得结构的凹陷区域填充保护材料；刻蚀其他铜导电图形所需的通孔和沟槽；然后去除所述保护材料；在除去所述保护材料后的凹陷区域以及刻蚀出的通孔和沟槽中镀铜，得到铜互连MIM电容器结构。本发明与铜互连制程工艺兼容的同时，可在有限的电极面积内，进一步增大电容器容量，简化工艺步骤，节约生产成本。

Description

形成铜互连MIM电容器结构的方法及所形成的结构
技术领域
本发明涉及一种金属-绝缘体-金属(MIM，metal-insulator-metal)电容器结构及其制作工艺，尤其是一种涉及铜互连技术的MIM电容器结构及其制造工艺，属于半导体制造技术领域。
背景技术
随着超大规模集成电路的发展，为了按照摩尔定律的缩放比例创建单元面积增大的电容，与此同时确保各种应用所需的高水平性能(泄漏、击穿或电压线性)，MIM电容器就是关键的元器件。MIM电容器通常是一种三明治结构，其上层金属电极和下层金属电极之间被一层薄绝缘层隔离。在传统的铝互连技术中MIM电容器的金属电极曾采用AlCu合金材料，如今铜已经取代铝成为超大规模集成电路制造中的主流互连技术，因此，铜电极的MIM电容器结构得到了广泛地应用。
在铜互连技术中，采用铜镶嵌工艺，即双大马士革工艺(Dual Damascene)，如图1所示，可包括如下步骤：1)首先沉积一层薄的刻蚀停止层(Si3N4)；2)接着在上面沉积一定厚度的绝缘层(SiO2)；3)然后光刻出微通孔(Via)；4)对通孔进行部分刻蚀；5)之后再光刻出沟槽(Trench)；6)继续刻蚀出完整的通孔和沟槽；7)接着是溅射(PVD)扩散阻挡层(TaN/Ta)和铜种籽层(Seed Layer)。Ta的作用是增强与Cu的黏附性，种籽层是作为电镀时的导电层；8)之后就是铜互连线的电镀工艺；9)最后是退火和化学机械抛光(CMP)，对铜镀层进行平坦化处理和清洗。在制作铜电极MIM电容器结构时需要其工艺与铜互连制程工艺兼容，并且随着集成电路集成度的进一步提高，需要在有限的电极面积内，进一步增大电容器容量。
鉴于此，本发明公开一种形成MIM电容器结构的方法及所形成的结构，该方法与铜互连制程工艺兼容的同时，可增大电容器容量，简化工艺步骤，节约生产成本。
发明内容
本发明要解决的技术问题在于提供一种形成铜互连MIM电容器结构的方法及所形成的结构。
为了解决上述技术问题，本发明采用如下技术方案：
一种形成铜互连MIM电容器结构的方法，包括以下步骤：
步骤一，在第一绝缘层中制造第一铜导电图形；
步骤二，在所述第一绝缘层上形成第一刻蚀停止层，在所述第一刻蚀停止层上形成第二绝缘层，在所述第二绝缘层中制造至少一个第一铜通孔栓使之与所述第一铜导电图形相连；
步骤三，在所述第二绝缘层上形成第二刻蚀停止层，在所述第二刻蚀停止层上形成第三绝缘层；
步骤四，从所述第三绝缘层向下，刻蚀掉所述第一铜通孔栓周围的第二、三绝缘层及第一、二刻蚀停止层材料，使所述第一铜通孔栓的上表面、侧面及所述第一铜导电图形的部分上表面露出，形成凹陷区域；
步骤五，在步骤四所得结构表面形成介电层，之后在覆盖有所述介电层的凹陷区域内填充保护材料；
步骤六，从所述第三绝缘层上的介电层向下刻蚀，形成其他铜导电图形所需的沟槽；
步骤七，去除所述保护材料；
步骤八，在覆盖有所述介电层的凹陷区域内镀铜形成MIM电容器的上电极，同时在步骤六刻蚀出的沟槽中镀铜完成所述其他铜导电图形，得到铜互连MIM电容器结构。
进一步地，步骤二还包括：在所述第二绝缘层中，于所述第一铜通孔栓周围制造第二铜通孔栓，使所述第二铜通孔栓与所述第一铜导电图形相连。其中，所述第二铜通孔栓的侧面，靠近所述第一铜通孔栓的部分，经步骤四的刻蚀后露出。
进一步地，步骤二还包括于所述第二绝缘层中制造第三铜通孔栓，使所述第三铜通孔栓与所述第一铜导电图形相连。
另外，本发明还提供三种采用前述方法制备的MIM电容器结构：
第一种采用前述方法制备的MIM电容器结构，包括所述第一铜通孔栓，所述第一铜通孔栓及与之相连的所述第一铜导电图形作为下电极。
第二种采用前述方法制备的MIM电容器结构，包括：所述第一铜通孔栓、所述第二铜通孔栓；所述第一铜通孔栓、所述第二铜通孔栓以及与它们相连的所述第一铜导电图形作为下电极。
第三种采用前述方法制备的MIM电容器结构，包括：所述第一铜通孔栓、所述第二铜通孔栓、所述第三铜通孔栓；所述第一铜通孔栓、所述第二铜通孔栓、所述第三铜通孔栓以及与它们相连的所述第一铜导电图形作为下电极。
本发明还提供一种采用上述方法制备的带有MIM电容器的铜互连结构。
本发明公开的形成铜互连MIM电容器结构的方法及所形成的结构的有益效果在于：该方法与铜互连制程工艺兼容的同时，可在有限的电极面积内，进一步增大电容器容量，简化工艺步骤，节约生产成本。
附图说明
图1为背景技术中铜镶嵌工艺的示意图；
图2-7为本发明形成铜互连MIM电容器结构的方法示意图：
图2为经步骤一、步骤二和步骤三之后所得结构的剖面示意图；
图3为经步骤四之后得到结构的剖面示意图；
图4为在步骤四所得结构表面形成介电层之后所得结构剖面示意图；
图5为经步骤五之后得到结构的剖面示意图；
图6为经步骤六、七之后得到结构的剖面示意图；
图7为最终得到的带有MIM电容器的铜互连结构的剖面示意图；
图8为实施例一中第一铜通孔栓为棱柱形的MIM电容器结构的立体图；
图9为实施例一中第一铜通孔栓为圆柱形的MIM电容器结构的立体图。
具体实施方式
下面结合附图进一步说明本发明，为了示出的方便附图并未按照比例绘制。
实施例一
请参看图2-7，一种形成铜互连MIM电容器结构的方法，包括以下步骤：
步骤一，在第一绝缘层101中采用铜镶嵌工艺，即双大马士革工艺制造第一铜导电图形400，在所述第一铜导电图形400与所述第一绝缘层101之间制备有扩散阻挡层300将其隔离。
步骤二，在所述第一绝缘层101上形成第一刻蚀停止层201，在所述第一刻蚀停止层201上形成第二绝缘层102，在所述第二绝缘层102中采用铜镶嵌工艺制造至少一个第一铜通孔栓401使之与所述第一铜导电图形400相连；所述第一铜通孔栓401的侧面及底面制备有扩散阻挡层300。
步骤三，在所述第二绝缘层102上形成第二刻蚀停止层202，在所述第二刻蚀停止层202上形成第三绝缘层103。
经这三步后形成如图2所示的结构。所述的第一、第二、第三绝缘层101，102，103均采用低k(介电常数)的介质材料，所述第一、第二刻蚀停止层201，202均采用氮化硅材料。实施例中涉及的扩散阻挡层300采用Ta、TaN、TaSiN等材料。
步骤四，如图3所示，采用选择性干法刻蚀的方法，从所述第三绝缘层103向下，刻蚀掉所述第一铜通孔栓401周围的绝缘层102，103及刻蚀停止层201，202，使所述第一铜通孔栓401的上表面、侧面及所述第一铜导电图形400的部分上表面露出，形成凹陷区域；此时露出的所述第一铜通孔栓401的侧面覆盖有扩散阻挡层300。
步骤五，如图4所示，在步骤四所得结构表面形成介电层500，所述介电层500的材料选自氮化硅、氧化坦、氧化钛、氧化铝等，本实施例优选为氮化硅，厚度优选为15-150nm。之后，如图5所示，在覆盖有所述介电层500的凹陷区域内填充保护材料，所述保护材料为底抗反射涂层(BARC，BottomAnti-reflection Coating)材料，可保护被其覆盖的介电层500免受其他刻蚀等工艺的污染。这里的BARC材料是本领域技术人员常用的材料，可以在市面上购买获得。BARC材料既可以当作光刻胶使用，即可以通过光刻刻出图案，同时还可以利用光刻刻出的图案作为腐蚀掩膜。
步骤六，如图6所示，采用选择性干法刻蚀的方法，从所述第三绝缘层103上的介电层500向下刻蚀，刻蚀出其他铜导电图形700所需的沟槽(或通孔和沟槽)。
步骤七，如图6所示，采用等离子去胶方法去除所述BARC保护材料。该去胶方法是本领域技术人员常用的技术手段，在此不再赘述。
步骤八，如图7所示，除去所述保护材料后，在覆盖有所述介电层500的凹陷区域内电镀铜，从而形成MIM电容器的上电极600；同时在步骤六刻蚀出的沟槽(或通孔和沟槽)中电镀铜，完成所述其他铜导电图形700。制作所述MIM电容器的上电极600时，利用铜镶嵌工艺，首先形成扩散阻挡层300，然后形成铜种籽层并采用电化学电镀(ECP，electrochemical plating)的方法镀铜，其中在所述MIM电容器的上电极600与所述介电层500之间制备的扩散阻挡层300用于将它们隔离。制作所述其他铜导电图形700也采用了铜镶嵌工艺，所述其他铜导电图形700的侧面及底面制备有扩散阻挡层300将其隔离。最后，对所得结构表面进行化学机械抛光(CMP)，对铜镀层进行平坦化处理和清洗，得到带有MIM电容器的铜互连结构。
本方案在铜互连层中制作立体MIM电容器的同时，在BARC材料的保护下，可完成其他铜互连导电图形，有利于简化集成电路的制造工艺，节约生产成本。采用这种方法制备的MIM电容器结构，以所述第一铜通孔栓401及与之相连的所述第一铜导电图形400作为下电极，其立体图如图8、图9所示，其中，第一铜通孔栓可为棱柱或圆柱形。
实施例二
作为本发明的优选方案之一，进行所述步骤二时，还包括：在所述第二绝缘层102中，于所述第一铜通孔栓401周围制造第二铜通孔栓402，使所述第二铜通孔栓402与所述第一铜导电图形400相连，如图2所示。
其中，采用铜镶嵌工艺制造所述第二铜通孔栓402，所述第二铜通孔栓402的侧面及底面制备有扩散阻挡层300将其隔离。所述第二铜通孔栓402的侧面(包括扩散阻挡层)，靠近所述第一铜通孔栓401的部分，经步骤四的刻蚀后露出。之后，按照实施例一中的方法得到带有MIM电容器的铜互连结构。
本实施例中的MIM电容器结构，以所述第一铜通孔栓401、所述第二铜通孔栓402以及与它们相连的所述第一铜导电图形400作为下电极。此时，所述第二铜通孔栓402的部分侧面与介电层500接触，增加了电容面积，增大了MIM电容器的电容量。
实施例三
作为本发明的另一优选方案，进行所述步骤二时，除了如实施例二所述的制造第二铜通孔栓402之外，还包括：在所述第二绝缘层102中采用铜镶嵌工艺制造第三铜通孔栓403，使所述第三铜通孔栓403与所述第一铜导电图形400相连，所述第三铜通孔栓403与所述第二绝缘层102之间制备有扩散阻挡层300将其隔离，如图2所示。之后，按照实施例二中的方法得到带有MIM电容器的铜互连结构。
本实施例中的MIM电容器结构，以所述第一铜通孔栓401、所述第二铜通孔栓402、所述第三铜通孔栓403以及与它们相连的所述第一铜导电图形400作为下电极。所述第三铜通孔栓403可以作为MIM电容器下电极的引出电极。
本发明中涉及的其他技术属于本领域技术人员熟悉的范畴，在此不再赘述。上述实施例仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的专利申请范围当中。

Claims (17)

1.一种形成铜互连MIM电容器结构的方法，其特征在于，包括以下步骤：
步骤一，在第一绝缘层(101)中制造第一铜导电图形(400)；
步骤二，在所述第一绝缘层(101)上形成第一刻蚀停止层(201)，在所述第一刻蚀停止层(201)上形成第二绝缘层(102)，在所述第二绝缘层(102)中制造至少一个第一铜通孔栓(401)使之与所述第一铜导电图形(400)相连；
步骤三，在所述第二绝缘层(102)上形成第二刻蚀停止层(202)，在所述第二刻蚀停止层(202)上形成第三绝缘层(103)；
步骤四，从所述第三绝缘层(103)向下，刻蚀掉所述第一铜通孔栓(401)周围的第二、三绝缘层(102，103)及第一、二刻蚀停止层(201，202)，使所述第一铜通孔栓(401)的上表面、侧面及所述第一铜导电图形(400)的部分上表面露出，形成凹陷区域；
步骤五，在步骤四所得结构表面形成介电层(500)，之后在覆盖有所述介电层(500)的凹陷区域内填充保护材料；
步骤六，从所述第三绝缘层(103)上的介电层(500)向下刻蚀，形成其他铜导电图形(700)所需的沟槽；
步骤七，去除所述保护材料；
步骤八，在覆盖有所述介电层(500)的凹陷区域内镀铜形成MIM电容器的上电极(600)，同时在步骤六刻蚀出的沟槽中镀铜完成所述其他铜导电图形(700)，得到铜互连MIM电容器结构。
2.根据权利要求1所述形成铜互连MIM电容器结构的方法，其特征在于：步骤八之后对所得结构表面进行化学机械抛光。
3.根据权利要求1所述形成铜互连MIM电容器结构的方法，其特征在于：步骤一中采用铜镶嵌工艺制造所述第一铜导电图形(400)，所述第一铜导电图形(400)与所述第一绝缘层(101)之间制备有扩散阻挡层(300)将其隔离。
4.根据权利要求1所述形成铜互连MIM电容器结构的方法，其特征在于：步骤二中采用铜镶嵌工艺制造所述第一铜通孔栓(401)，所述第一铜通孔栓(401)的侧面及底面制备有扩散阻挡层(300)。
5.根据权利要求1所述形成铜互连MIM电容器结构的方法，其特征在于：所述介电层(500)的材料选自氮化硅、氧化坦、氧化钛、氧化铝中的一种。
6.根据权利要求1所述形成铜互连MIM电容器结构的方法，其特征在于：所述保护材料为BARC材料。
7.根据权利要求1所述形成铜互连MIM电容器结构的方法，其特征在于：步骤八中，制作所述MIM电容器的上电极(600)时，首先形成扩散阻挡层(300)，然后形成铜种籽层并采用电化学电镀的方法镀铜形成所述MIM电容器的上电极(600)。
8.根据权利要求1所述形成铜互连MIM电容器结构的方法，其特征在于：采用铜镶嵌工艺制作所述其他铜导电图形(700)，所述其他铜导电图形(700)的侧面及底面制备有扩散阻挡层(300)。
9.根据权利要求1所述形成铜互连MIM电容器结构的方法，其特征在于：步骤二还包括：在所述第二绝缘层(102)中，于所述第一铜通孔栓(401)周围制造第二铜通孔栓(402)，使所述第二铜通孔栓(402)与所述第一铜导电图形(400)相连。
10.根据权利要求9所述形成铜互连MIM电容器结构的方法，其特征在于：所述第二铜通孔栓(402)的侧面，靠近所述第一铜通孔栓(401)的部分，经步骤四的刻蚀后露出。
11.根据权利要求9所述形成铜互连MIM电容器结构的方法，其特征在于：步骤二中采用铜镶嵌工艺制造所述第二铜通孔栓(402)，所述第二铜通孔栓(402)的侧面及底面制备有扩散阻挡层(300)。
12.根据权利要求1所述形成铜互连MIM电容器结构的方法，其特征在于：步骤二还包括于所述第二绝缘层(102)中制造第三铜通孔栓(403)，使所述第三铜通孔栓(403)与所述第一铜导电图形(400)相连。
13.根据权利要求12所述形成铜互连MIM电容器结构的方法，其特征在于：步骤二中采用铜镶嵌工艺制造所述第三铜通孔栓(403)，所述第三铜通孔栓(403)的侧面及底面制备有扩散阻挡层(300)。
14.一种采用权利要求1所述形成铜互连MIM电容器结构的方法制备的MIM电容器结构，其特征在于：包括所述第一铜通孔栓(401)，所述第一铜通孔栓(401)及与之相连的所述第一铜导电图形(400)作为下电极。
15.一种采用权利要求9所述形成铜互连MIM电容器结构的方法制备的MIM电容器结构，其特征在于，包括：所述第一铜通孔栓(401)、所述第二铜通孔栓(402)；所述第一铜通孔栓(401)、所述第二铜通孔栓(402)以及与它们相连的所述第一铜导电图形(400)作为下电极。
16.一种采用权利要求12所述形成铜互连MIM电容器结构的方法制备的MIM电容器结构，其特征在于，包括：所述第一铜通孔栓(401)、所述第二铜通孔栓(402)、所述第三铜通孔栓(403)；所述第一铜通孔栓(401)、所述第二铜通孔栓(402)、所述第三铜通孔栓(403)以及与它们相连的所述第一铜导电图形(400)作为下电极。
17.一种采用权利要求1、9、12任一项所述形成铜互连MIM电容器结构的方法制备的带有MIM电容器的铜互连结构。
CN2010101141189A 2010-02-25 2010-02-25 形成铜互连mim电容器结构的方法 Expired - Fee Related CN101807517B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010101141189A CN101807517B (zh) 2010-02-25 2010-02-25 形成铜互连mim电容器结构的方法
PCT/CN2010/075146 WO2011103735A1 (zh) 2010-02-25 2010-07-14 形成带有mim电容器的铜互连结构的方法及所形成的结构
US12/937,264 US8409962B2 (en) 2010-02-25 2010-07-14 Manufacturing method of copper interconnection structure with MIM capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101141189A CN101807517B (zh) 2010-02-25 2010-02-25 形成铜互连mim电容器结构的方法

Publications (2)

Publication Number Publication Date
CN101807517A true CN101807517A (zh) 2010-08-18
CN101807517B CN101807517B (zh) 2011-09-21

Family

ID=42609253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101141189A Expired - Fee Related CN101807517B (zh) 2010-02-25 2010-02-25 形成铜互连mim电容器结构的方法

Country Status (3)

Country Link
US (1) US8409962B2 (zh)
CN (1) CN101807517B (zh)
WO (1) WO2011103735A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104025294A (zh) * 2011-10-07 2014-09-03 英特尔公司 金属互连当中dram电容器的形成

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2994019B1 (fr) 2012-07-25 2016-05-06 Commissariat Energie Atomique Procede pour la realisation d'une capacite
US8772157B2 (en) * 2012-11-02 2014-07-08 Shanghai Huali Microelectronics Corporation Method of forming Cu interconnects
US9093386B2 (en) 2013-11-20 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer-damage-free etching
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
US9276057B2 (en) * 2014-01-27 2016-03-01 United Microelectronics Corp. Capacitor structure and method of manufacturing the same
JP7272098B2 (ja) * 2019-05-09 2023-05-12 富士通セミコンダクターメモリソリューション株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1130654A1 (de) * 2000-03-01 2001-09-05 Infineon Technologies AG Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
JP2002252446A (ja) * 2001-02-23 2002-09-06 Sony Chem Corp フレキシブル配線基板の製造方法
DE10161285A1 (de) * 2001-12-13 2003-07-03 Infineon Technologies Ag Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
JP4012411B2 (ja) * 2002-02-14 2007-11-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6593185B1 (en) * 2002-05-17 2003-07-15 United Microelectronics Corp. Method of forming embedded capacitor structure applied to logic integrated circuit
CN100536109C (zh) * 2003-12-30 2009-09-02 中芯国际集成电路制造(上海)有限公司 用铜制造高电容量电容器的方法及其结构
US7223654B2 (en) * 2005-04-15 2007-05-29 International Business Machines Corporation MIM capacitor and method of fabricating same
KR100972864B1 (ko) * 2008-05-21 2010-07-28 주식회사 하이닉스반도체 반도체 메모리 소자 및 반도체 메모리 소자의 캐패시터형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104025294A (zh) * 2011-10-07 2014-09-03 英特尔公司 金属互连当中dram电容器的形成

Also Published As

Publication number Publication date
WO2011103735A1 (zh) 2011-09-01
US8409962B2 (en) 2013-04-02
CN101807517B (zh) 2011-09-21
US20110291235A1 (en) 2011-12-01

Similar Documents

Publication Publication Date Title
CN102222643B (zh) 集成电路制作过程中冗余金属填充的方法及半导体器件
KR100389174B1 (ko) 금속 캐패시터 및 이의 형성 방법
KR100413828B1 (ko) 반도체 장치 및 그 형성방법
US8089135B2 (en) Back-end-of-line wiring structures with integrated passive elements and design structures for a radiofrequency integrated circuit
CN101807517A (zh) 形成铜互连mim电容器结构的方法及所形成的结构
JP3895126B2 (ja) 半導体装置の製造方法
KR100806034B1 (ko) Ｍｉｍ 캐패시터를 가지는 반도체 소자 및 그 제조방법
CN102629550B (zh) 具有节省空间的电容的集成电路及制作该集成电路的方法
KR100591724B1 (ko) 반도제장치 및 그 제조방법
JP2004214649A (ja) Ｍｉｍｃａｐ（金属・絶縁体・金属キャパシタ）と抵抗器を同一レベルに形成する方法
CN104576764A (zh) 一种集成无源器件及其制造方法
CN100479131C (zh) 具有增大电容耦合的迹线的制造方法及相应的迹线
CN103094197B (zh) 互连结构制造方法
CN100397617C (zh) 制作一高密度电容的方法
CN114220917A (zh) 具有mim电容器的半导体器件及其制备方法
CN104022015A (zh) Mim双电容器结构及其制造方法
TWI708324B (zh) 互連結構及其製備方法
CN102437142A (zh) 一种降低通孔电阻的金属互联结构及其形成方法
KR100779387B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법
CN113517273B (zh) 电容器阵列结构及其制备方法和半导体存储器件
KR100779388B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법 및 구조
CN105097768A (zh) 电容器结构及其制造方法
KR100774816B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법 및 구조
KR100800823B1 (ko) Ｍｉｍ 커패시터를 갖는 반도체 소자의 배선 제조 방법
JP2006310894A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110921

Termination date: 20150225

EXPY Termination of patent right or utility model