[go: up one dir, main page]

JP2004214649A - Mimcap(金属・絶縁体・金属キャパシタ)と抵抗器を同一レベルに形成する方法 - Google Patents

Mimcap(金属・絶縁体・金属キャパシタ)と抵抗器を同一レベルに形成する方法 Download PDF

Info

Publication number
JP2004214649A
JP2004214649A JP2003421677A JP2003421677A JP2004214649A JP 2004214649 A JP2004214649 A JP 2004214649A JP 2003421677 A JP2003421677 A JP 2003421677A JP 2003421677 A JP2003421677 A JP 2003421677A JP 2004214649 A JP2004214649 A JP 2004214649A
Authority
JP
Japan
Prior art keywords
metal
thin film
film resistor
layer
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003421677A
Other languages
English (en)
Other versions
JP4289668B2 (ja
Inventor
Anil K Chinthakindi
アニル・ケー・チンタキンディ
Shwu-Jen Jeng
シュージェン・ジェン
Michael F Lofaro
マイケル・エフ・ロファーロ
Christopher M Schnabel
クリストファー・エム・シュナベル
Kenneth J Stein
ケネス・ジェイ・スタイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004214649A publication Critical patent/JP2004214649A/ja
Application granted granted Critical
Publication of JP4289668B2 publication Critical patent/JP4289668B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/40Resistors
    • H10D1/47Resistors having no potential barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/209Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/97Specified etch stop material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】処理工程数を低減し、抵抗器およびキャパシタ上へのビアの着地などプロセスの集積上の問題を排除し、得られる回路コストを低減し、性能を向上し、さらに使用性を向上させるプロセスを提供すること。
【解決手段】MIMCAP(金属、絶縁体、金属(MIM)の連続層によって形成されたキャパシタ(CAP))と薄膜抵抗器を同じレベルに形成する方法。MIMCAPと薄膜抵抗器を同じレベルに形成する方法、およびBEOL(後工程処理)薄膜抵抗器をFEOL(前工程処理)デバイスのより近くに配置するBEOL薄膜抵抗器の新規の集積化方式である。
【選択図】図9

Description

本発明は一般に、MIMCAP(金属・絶縁体・金属キャパシタ;金属(metal)、絶縁体(insulator)、金属(metal)(MIM)の連続層によって形成されたキャパシタ(CAP))と薄膜抵抗器とを同じレベル(層)に製造する方法に関する。本発明はさらに、MIMCAPと薄膜抵抗器とを同じレベルに製造する方法、およびBEOL(後工程処理)薄膜抵抗器をFEOL(前工程処理)デバイスのより近くに配置するBEOL薄膜抵抗器の新規の集積化(integration)方式に関する。
従来技術において、薄膜抵抗器は現在、BEOL(後工程処理)レベル、一般にMX(M1/MT)金属レベル間ないしその厚い相互接続レベルに組み込まれている。ただしMXは任意の金属層を表す。これまでの薄膜抵抗器はトランジスタ・デバイスから離れているため、配線がしばしば非常に複雑かつ長くなり、これが、増幅回路、発振回路などの一般的な任意のタイプの回路の相互接続遅延の一因となっている。これらの懸念および問題のため、薄膜抵抗器は、概して基本的な基礎的要素(building block)回路であるFEOL(前工程処理)デバイスの近くに配置することが望ましい。
現行の従来技術の集積化方式を用いた従来技術による薄膜抵抗器の配線経路は、CA(コンタクト金属)→M1(金属層1)→V1(ビア)→MT(金属層2、3等)→V1(ビア)→K1(薄膜抵抗器)と進み、これを逆にたどってCAに戻るというものである。
本発明の主たる目的は、MIMCAPと薄膜抵抗器とを同じレベルに製造する方法を提供すること、およびBEOL(後工程処理)薄膜抵抗器をFEOL(前工程処理)デバイスのより近くに配置するBEOL薄膜抵抗器の新規の集積化方式を提供することにある。
本発明は、BEOL(後工程)キャパシタと薄膜TaN(窒化タンタル)抵抗器とを同じレベルに形成することができる、MIMCAPおよび薄膜TaN(窒化タンタル)抵抗器を製造するための単一レベル集積化プロセスを提供する。この集積化プロセスでは、これらの2つのデバイスを最下層の金属レベル(M1)で配線することができる。このことは、従来技術のBEOL受動回路ではこれまで不可能だったことである。これによって回路設計者は、最下層の金属レベルでTaN薄膜抵抗器に配線することができる。これによって寄生(容量)が低減し、既存の配線レベルをより効率的に使用することができるようになる。本発明は、設計の複雑さを減じ、得られる回路の性能を向上する。
本発明の製造プロセスを使用して処理工程数を低減する。従来技術のプロセスの集積上の問題(例えば抵抗器、キャパシタ上へのビアの着地(landing))を排除する。本発明のプロセス手順(sequence)は、その結果得られる回路コストを低減し、性能を向上し、使用性(usability)を向上させる。
この製造プロセス手順を使用すると薄膜TaN抵抗器までの配線経路が短縮および単純化され、これによって回路中の相互接続遅延および結合静電容量が低減し、これによってディジタルおよびアナログ両応用の回路性能が向上する。この集積化方式では、薄膜抵抗器がCA(コンタクト金属)レベルの上に配置され、この薄膜抵抗器はM1レベルを介して相互接続される。これによって現行の従来技術の集積化方式よりも相互接続経路が短くなる。
この薄膜抵抗器は回路要素が基板に近接し、従来技術の抵抗器のようにビアを介して金属線に接触するのではなく金属線と密接に接触するので、この薄膜抵抗器の熱抵抗は、現行の従来技術プロセスによって製造される従来技術の抵抗器の熱抵抗よりも小さい。この低い熱抵抗は薄膜抵抗器の温度係数を低下させ、これによって回路設計者がBEOL抵抗器を精密抵抗デバイスとして使用する可能性が開ける。これは現行の従来技術のプロセスでは不可能だったことである。
薄膜抵抗器がヒート・シンクの働きをするシリコン基板に近いため、シリコン基板を通した良好な熱放散によって薄膜抵抗器の熱抵抗は改善される。TaN抵抗器がバルク・シリコン基板に近接しているため、TaN抵抗器の熱抵抗(Rth)は、現行の従来技術の8HPモジュールに実装されたBPSA上のTaN抵抗器よりも16〜23%小さくなり、現行の従来技術の8HPモジュールに実装されたSTI上のTaN抵抗器よりも60〜70%小さくなる。薄膜抵抗器の温度上昇は、回路の信頼性に不利な影響を与える可能性があり、懸念事項となっている。本発明のプロセスによって製造された薄膜抵抗器の熱抵抗および温度上昇の低減は回路の信頼性を向上させる。
本発明の方法を使用すると薄膜抵抗器までの配線経路が短縮され、これによって回路中の相互接続遅延および結合静電容量が低減して、回路性能が向上する。現行の従来技術の集積化方式を使用した薄膜抵抗器の配線経路はCA→M1→V1→MT→V1→K1と進み、これを逆にたどってCAに戻る。対照的に、本発明のプロセスを使用した薄膜抵抗器の配線経路はCA→M1→K1と進み、逆順にCAに戻る。
MIMCAPと薄膜抵抗器とを同じレベルに形成する方法のための本発明の前述の目的および利点は、当業者が、本発明のいくつかの実施形態の以下の詳細な説明を添付図面ともに参照することによって容易に理解することができる。図面全体を通じて同じ要素は同一の参照符号によって表されている。
図1〜9に、MIMCAP(金属、絶縁体、金属(MIM)の連続層によって形成されたキャパシタ(CAP))と薄膜抵抗器とを同じレベルに製造する方法の順次工程を示す。
図1は、300Åの絶縁酸化物層10を堆積させる工程と、次に絶縁酸化物層の上にTaNなどの金属層12を堆積してキャパシタの下部電極を形成する工程と、次にこの金属層の上に五酸化タンタル、窒化シリコン、二酸化シリコンなどの誘電体層14を堆積して、キャパシタの誘電体を形成する工程後の構造を示す。この構造は任意のビア・レベルに配置することができるが、最下層の金属レベル(M1)にあることが好ましい。一般的な回路を表わすものとしてビアVxも示されている。
図2は、キャパシタの誘電体20および下部電極22をリソグラフィによってパターン化する工程、ならびにこれらをエッチングした工程後の構造を示す。
図3は、金属層(好ましくはTaN)30を堆積してキャパシタ誘電体の上にキャパシタの上部電極を形成し、さらにキャパシタの片側に別個の構造の薄膜抵抗器を形成する工程と、および次にキャパシタの上部電極および薄膜抵抗器の金属層を覆って窒化物のエッチング止めキャップ32を堆積する工程後の構造を示す。
図4は、キャパシタの上部電極40および薄膜抵抗器42を形成するために金属層30および窒化物キャップ32をリソグラフィによってパターン形成する工程、およびこれらをエッチングする工程後の構造を示す。上部電極40および薄膜抵抗器42はそれぞれその上に窒化物のキャップ層32を有している。
図5は、キャパシタの上部電極および薄膜抵抗器の上に厚い層間誘電体層ILD50を堆積する工程後の構造を示す。任意選択でILDを研磨して、この工程で形状(トポグラフィ)を平坦化することができる。
図6は、ILD配線(導体)レベルをリソグラフィによってパターン形成する工程、およびこれをエッチングする工程後の構造を示す。このエッチング工程ではさらに、キャパシタの下部電極の上の窒化物層14を露出させる。
図7は、銅がシリコンと直接接触することを防ぐために窒化タンタルなどのバリヤ(障壁)材料からなるライナ層70を堆積する工程、およびライナ70上にスパッタリングされた銅の薄膜であるシード銅層を、厚い銅層72をその上にめっきすることを可能にするために堆積する工程後の構造を示す。
図8は、最終的な厚さまで銅を仕上げ、ライナを除去する化学機械式研磨(CMP)工程、次いで銅表面を平滑化して引っかき傷を除去し欠陥を低減するバフ(buff)工程後の構造を示す。研磨工程の間にライナおよび銅の残留物が除去されるようにする。
図9はMIMCAPの最終構造の平面図であり、この図には、K1薄膜抵抗器の両側の抵抗器のコンタクト90、92、およびキャパシタの上部および下部電極に対するコンタクト94、96が示されている。コンタクト内の丸印は、この構造の他の層へ延びるビアの記号表現である。
図10に、K1薄膜抵抗器を画定するための現行の従来技術の集積化方式を示す。K1薄膜抵抗器はビアV0を介してMT金属パターンと接触している。図10は、複数のコンタクト(ビア)CB、CE、CCがその中を延びるホウ素リン・ドープ・ケイ酸塩ガラス(BPSG)基板を有する一般的な回路の概略図である。ここでコンタクトCEは、概略的に表現したFET、バイポーラ・トランジスタなど、任意のタイプのトランジスタTまで延びている。BPSG基板の上の層は、その中に第1のM1金属パターンを有する厚い第1のSiO絶縁層である。コンタクトはそれぞれM1金属パターンの異なる部分と接触しており、この層の上にはSiN窒化物層が堆積されており、その上には薄いSiO絶縁層が堆積されている。図10の左側のSiO絶縁層の上にはTaNの薄膜抵抗器K1が形成されている。薄膜抵抗器K1の上にはSiNエッチング止め層が形成されている。この構造の最上部付近に、その中に第2のMT金属パターンを有する厚い第2のSiO絶縁層が形成されている。この層では、MT金属パターンの異なる領域が、BPSG層の中を下方へ延びるビアV、V0、V1を有する。左端のビアV0は下方へ延び、SiNエッチング止め層を貫通して薄膜抵抗器K1と接触し(その結果、MT金属パターンがビアV0を介して薄膜抵抗器K1と接触し)、他の3つのビアは下方へ延びて、いくつかのコンタクトCB、CE、CCが下方から接触した金属層M1の異なる部分と接触している。
本発明によれば、K1 TaN薄膜抵抗器は、減法プロセス(subtractiveprocess)またはダマシン・プロセス(damascene process)によって画定することができる。通常、減法プロセスでは、構造上に金属層を付着し、次にマスクを使用して、保護(残す)するべき金属層の領域にパターンを形成し、その後、パターン間の領域をエッチングで除去して、パターン化された金属層を残す。通常、ダマシン・プロセスでは、マスクを使用して構造中にトレンチおよび孔のパターンを形成し、その後、構造上に金属層を付着してトレンチおよび孔を埋め、その後、表面を研磨し、トレンチおよび孔の中の金属だけを残して、パターン化された金属層を形成する。
図11〜15に、K1薄膜抵抗器を画定するための本発明の第1のK1/M1減法プロセス1を示す。このプロセスでは、図10の従来技術に示したようにビアを介してではなく、K1薄膜抵抗器が直接にM1金属パターンと接触する。
図11には、BPSG基板、コンタクトCB、CE、CCおよびトランジスタTを有する図10の下部構造に類似の構造が示されている。この図は、コンタクトCB、CE、CCおよびトランジスタTなどの他の回路構成要素がすでに形成されているBPSG基板の上にTaN(窒化タンタル)層を堆積させる、本発明の第1の減法プロセスの第1の工程を示している。
図12は、K1マスクを使用してTaN層をエッチングし、構造の左端の上にK1薄膜抵抗器を残す第2の工程後の構造を示している。
図13は、図12の構造の上にまず最初にSiN(窒化物)層を堆積し、続いてその上に厚いSiOのM1 ILD(層間誘電体(inter layer dielectric))層を堆積する第3の工程後の構造を示している。
図14は、M1マスクを用いてM1 ILDおよびSiNをリソグラフィによってパターン形成し、次いでこれらを、酸化物エッチング/窒化物エッチングを用いてエッチングする第4の工程後の構造を示している。
図15は、図14のエッチングされた領域にM1金属を充填してK1/M1プロセスの完成品を形成する第5の工程後の構造を示している。その結果、M1金属は、従来技術のようにビアを介するかわりに直接薄膜抵抗器K1と接触する。図15の左下部分の構造は、円の中の構造の拡大図を示しており、これは90度回転させた平面図である。この拡大図の上部は、M1金属がK1の上の窒化物の一端と接触して、薄膜抵抗器K1に対して第1の直接コンタクトを形成していることを示しており、拡大図の下部は、M1金属がK1の上の窒化物の第2の端部と接触して、薄膜抵抗器K1に対して第2の直接コンタクトを形成していることを示している。
図16〜21に、K1抵抗器を画定するための第2のK1/M1減法プロセス2を示す。
図16には、BPSG基板、コンタクトCB、CE、CCおよびトランジスタTを有する図10の下部構造に類似の構造が示されている。この図は、300Åの酸化物の上にTaN層を堆積する第1の工程後の構造を示している。
図17は、K1マスクを使用してTaN層をエッチングし、構造の左端にK1薄膜抵抗器を残す第2の工程後の構造を示している。
図18は、窒化物を堆積し、続いてその上に厚いSiOのM1 ILD(層間誘電体)層を堆積する第3の工程後の構造を示している。
図19は、M1リソグラフィを実施し、続いてM1エッチング((酸化物をエッチングし、窒化物の表面で止め)/窒化物をエッチングする)を実施する第4の工程後の構造を示している。
図20は、300Åの酸化層をウェット・エッチングして、コンタクト/ビアCB、CE、CCを露出させる第5の工程後の構造を示している。
図21は、まず最初にエッチングされた領域に金属を充填し、次に表面をCMP(化学機械式研磨)によって平坦化するM1銅ダマシン・プロセス完了後の構造を示している。図21の左下部分の構造は、長円の中の構造の拡大図を示しており、これは90度回転させた平面図である。この拡大図の上部は、M1金属がK1の上の窒化物の一端と接触して薄膜抵抗器K1に対して第1の直接コンタクトを形成していることを示しており、拡大図の下部は、M1金属がK1の上の窒化物の第2の端部と接触して薄膜抵抗器K1に対して第2の直接コンタクトを形成していることを示している。
図22〜25に、K1薄膜抵抗器を画定するための第3のK1/M1銅ダマシン・プロセスの諸工程を示す。
図22には、BPSG基板、コンタクトCB、CE、CCを有する図10の下部構造に類似の構造が示されている。この図は、K1マスクを用いてBPSGをエッチングして、K1薄膜抵抗器用のトレンチTRを形成する、K1/M1銅ダマシン・プロセスの第1の工程後の構造を示している。
図23は、TaN薄膜を堆積する、K1/M1銅ダマシン・プロセスの第2の工程後の構造を示している。
図24は、TaNを研磨してトレンチ内部にK1抵抗器を形成する第3の工程後の構造を示している。
図25は、窒化物/M1酸化物の堆積、M1リソグラフィ、M1酸化物/窒化物のRIE(反応性イオン・エッチング)、M1銅ダマシン工程後の構造を示している。図25の左下部分の構造は、円の中の構造の拡大図を示しており、これは90度回転させた平面図である。この拡大図の上部は、M1金属がK1の上の窒化物の一端と接触して、薄膜抵抗器K1に対して第1の直接コンタクトを形成していることを示しており、拡大図の下部は、M1金属がK1の上の窒化物の第2の端部と接触して、薄膜抵抗器K1に対して第2の直接コンタクトを形成していることを示している。
開示した第1および第2の方法の肯定的および否定的な側面は以下のとおりである。
抵抗器のダマシン法は良好な平坦性を有するが、抵抗器の厚さが均一かどうかは疑わしい(CMP/ディッシング/パドル)。
図16〜20の第2のK1/M1法では、その形状がむしろ追加の酸化膜の結果であり、M1/CAコンタクトが、300Åの酸化膜のウェット・エッチングによって画定される。
第1および第2のK1/M1法はともに、エッチング止めのためにK1の上に窒化物が必要である。
MIMCAPと抵抗器とを同じレベルに形成する方法の本発明のいくつかの実施形態および変形形態を本明細書に詳細に記載したが、本発明の開示および教示は多くの代替設計を当業者に示唆するものであることを理解されたい。
まとめとして、本発明の構成に関して以下の事項を開示する。
(1)MIMCAP(金属・絶縁体・金属キャパシタ)と薄膜抵抗器とを多層集積回路の同じレベルに形成する方法であって、
絶縁酸化物層を堆積し、次に前記絶縁酸化物層の上に金属層を堆積して前記キャパシタの下部電極を形成し、次に前記金属層の上に誘電体層を堆積して前記キャパシタの誘電体を形成する工程と、
前記キャパシタの前記誘電体および下部電極をリソグラフィによってパターン化し、かつエッチングする工程と、
金属層を堆積して、前記キャパシタ誘電体の上に前記キャパシタの上部電極を形成し、さらに前記キャパシタの片側に別個の構造で前記薄膜抵抗器を形成し、前記キャパシタの上部電極および前記薄膜抵抗器の前記金属層の上に窒化物のエッチング止めキャップを堆積する工程と、
前記キャパシタの前記上部電極および前記薄膜抵抗器をリソグラフィによってパターン化し、かつエッチングする工程と、
前記キャパシタの前記上部電極および前記薄膜抵抗器の上に層間誘電体層ILDを堆積する工程と、
前記ILD配線レベルをリソグラフィによってパターン化し、かつエッチングする工程と、
ライナ層および銅層を堆積して集積化された銅構造を形成する工程と、
前記集積化された銅構造を化学機械式研磨をして前記MIMCAPの最終構造を形成する工程
を含む方法。
(2)前記構造を最下層の金属レベル(M1)に形成することを含む、上記(1)に記載の方法。
(3)金属層を堆積して、前記キャパシタの前記上部電極を形成し、さらに前記薄膜抵抗器を形成する前記工程でTaN金属層を堆積する、上記(1)に記載の方法。
(4)第1の金属、絶縁体および第2の金属の連続層によって形成されたMIMCAPキャパシタと薄膜抵抗器とが多層集積回路の同じレベルに形成される多層集積回路。
(5)前記MIMCAPが最下層の金属レベル(M1)に形成される、上記(4)に記載の回路。
(6)前記第2の金属と前記薄膜抵抗器とが同じ金属層に形成される、上記(4)に記載の回路。
(7)K1薄膜抵抗器を画定するためのK1/M1減法プロセス方法であって、
コンタクトおよび他の回路構成要素がその中にすでに形成されている基板の上に金属層を堆積する工程と、
K1マスクを用いて前記金属層をエッチングして前記基板の上にK1薄膜抵抗器を画定する工程と、
直前の工程で形成された構造の上に窒化物層を堆積する工程と、
直前の工程で形成された構造の上に層間誘電体層を堆積する工程と、
直前の工程で形成された構造をM1マスクを用いたリソグラフィによってパターン化し、次に酸化物エッチングを用いてエッチングする工程と、
エッチングされた領域をM1金属で充填して、前記M1金属がビアを介するかわりに直接、前記薄膜抵抗器K1と接触する工程と
を含む方法。
(8)前記堆積工程で、前記基板の上に窒化タンタル金属層を堆積する、上記(7)に記載の方法。
(9)前記K1薄膜抵抗器を最下層の金属レベルに形成する、上記(8)に記載の方法。
(10)前記K1薄膜抵抗器を最下層の金属レベルに形成する、上記(7)に記載の方法。
(11)基板の上に画定されたK1薄膜抵抗器を備え、前記K1薄膜抵抗器を覆って窒化物層を有し、第1および第2のM1金属コンタクトがビアを介してではなく、直接前記薄膜抵抗器K1の第1および第2の端部と接触する、K1薄膜抵抗器。
(12)前記薄膜抵抗器が前記基板の上に窒化タンタル金属層を含む、上記(11)に記載のK1薄膜抵抗器。
(13)前記K1薄膜抵抗器が最下層の金属レベルに形成される、上記(11)に記載のK1薄膜抵抗器。
(14)K1薄膜抵抗器を画定するためのK1/M1減法プロセス方法であって、
コンタクトおよび他の回路構成要素がその中にすでに形成されている基板の上に酸化物層を形成する工程と、
前記基板上の前記酸化物層の上に金属層を堆積する工程と、
K1マスクを用いて前記金属層をエッチングして、前記基板の上にK1薄膜抵抗器を画定する工程と、
直前の工程で形成された構造の上に窒化物層を堆積する工程と、
直前の工程で形成された構造の上に層間誘電体層を堆積する工程と、
直前の工程で形成された構造をM1マスクを用いたリソグラフィでパターン化し、次に酸化物エッチングを用いてM1エッチングをする工程と、
前記M1パターンのエッチングされた領域を介して前記酸化物層をエッチングし除去する工程と、
エッチングされた領域をM1金属で充填して、前記M1金属がビアを介するかわりに直接前記薄膜抵抗器K1と接触する工程と
を含む方法。
(15)前記堆積工程で、前記基板の上に窒化タンタル金属層を堆積する、上記(14)に記載の方法。
(16)前記K1薄膜抵抗器を最下層の金属レベルに形成する、上記(14)に記載の方法。
(17)K1薄膜抵抗器を画定するためのK1/M1銅ダマシン方法であって、
K1マスクを用いて前記K1薄膜抵抗器用のトレンチを形成する工程と、
前記トレンチ内部に金属膜を堆積する工程と、
前記金属膜を研磨して前記トレンチ内部にK1抵抗器を形成する工程と、
直前の工程で形成された構造の上に層間誘電体層を堆積する工程と、
直前の工程で形成された構造をM1マスクを用いたリソグラフィでパターン化し、次に酸化物エッチングを用いてエッチングをする工程と、
エッチングされた領域をM1金属で充填して、前記M1金属がビアを介するかわりに直接、前記薄膜抵抗器K1と接触する工程と
を含む方法。
(18)前記堆積工程で、前記基板の上に窒化タンタル金属層を堆積する、上記(17)に記載の方法。
(19)前記K1薄膜抵抗器を最下層の金属レベルに形成する、上記(17)に記載の方法。
300Åの絶縁酸化物層を堆積する工程と、次に絶縁酸化物層の上に金属層を堆積してキャパシタの下部電極を形成する工程と、次に金属層の上に誘電体層を堆積してキャパシタの誘電体を形成する工程後の構造を示す。 キャパシタの誘電体および下部電極をリソグラフィによってパターン化し、かつエッチングした工程後の構造を示す。 金属層を堆積してキャパシタ誘電体の上にキャパシタの上部電極を形成し、さらにキャパシタの片側に別個の構造の薄膜抵抗器を形成する工程と、および次にキャパシタの上部電極および薄膜抵抗器の金属層を覆って窒化物キャップを堆積する工程後の構造を示す。 キャパシタの上部電極および薄膜抵抗器をリソグラフィによってパターン化し、かつエッチングする工程後の構造を示す。 キャパシタの上部電極および薄膜抵抗器の上に厚い層間誘電体層ILDを堆積する工程後の構造を示す。 ILD配線レベルをリソグラフィによってパターン形成化し、かつエッチングする工程後の構造を示す。 ライナ層を堆積する工程およびめっきされた厚い銅層を堆積する工程後の構造を示す。 最終的な厚さまで銅を仕上げ、ライナを除去する化学機械式研磨(CMP)工程後の構造を示す。 MIMCAPの最終構造の平面図である。 K1薄膜抵抗器を画定するための現行の従来技術の集積化方式を示す。K1薄膜抵抗器はビアV0を介してMT金属パターンと接触している。 図10の下部構造に類似の構造を示す図であって、コンタクトCB、CE、CCおよびトランジスタTなどの他の回路構成要素がすでに形成されているBPSG基板の上にTaN(窒化タンタル)層を堆積させる、本発明の第1の減法プロセスの第1の工程を示す。 K1マスクを用いてTaN層をエッチングし、構造の左端の上にK1薄膜抵抗器を残す第2の工程後の構造を示す。 図12の構造の上にまず最初にSiN(窒化物)層を堆積し、続いてその上に厚いSiOのM1 ILD(層間誘電体)層を堆積する第3の工程後の構造を示す。 M1マスクを用いてM1 ILDおよびSiNをリソグラフィによってパターン化し、次にこれらを、酸化物エッチング/窒化物エッチングを用いてエッチングする第4の工程後の構造を示す。 図14のエッチングされた領域をM1金属で充填してK1/M1プロセスの完成品を形成する第5の工程後の構造を示す。 BPSG基板を有する図10の下部構造に類似の構造を示す図であって、300Åの酸化物の上にTaN層を堆積する第1の工程後の構造を示す。 K1マスクを用いてTaN層にエッチングし、構造の左側にK1薄膜抵抗器を残す第2の工程後の構造を示す。 窒化物を堆積し、続いてその上に厚いSiOのM1 ILD(層間誘電体)層を堆積する第3の工程後の構造を示す。 M1リソグラフィを実施し、続いてM1エッチング(酸化物をエッチングし、窒化物の表面で止め、続いて窒化物をエッチングする)を実施する第4の工程後の構造を示す。 300Åの酸化物層をウェット・エッチングしてコンタクト/ビアCB、CE、CCを露出させる第5の工程後の構造を示す。 まず最初にエッチングされた領域を金属で充填し、次いで表面をCMPによって平坦化するM1銅ダマシン・プロセス完了後の構造を示す。 K1マスクを用いてBPSGをエッチングして、K1薄膜抵抗器用のトレンチTRを形成する、K1/M1銅ダマシン・プロセスの第1の工程後の構造を示す。 TaN薄膜を堆積する、K1/M1銅ダマシン・プロセスの第2の工程後の構造を示す。 TaNを研磨してトレンチ内部にK1抵抗器を形成する第3の工程後の構造を示す。 窒化物/M1酸化物の堆積、M1リソグラフィ、M1酸化物/窒化物のRIE、M1銅ダマシン工程後の構造を示す。
符号の説明
10 絶縁酸化物層
12 金属層
14 誘電体層
20 キャパシタ誘電体
22 キャパシタ下部電極
30 金属層
32 窒化物エッチング止めキャップ
40 キャパシタ上部電極
42 薄膜抵抗器
50 層間誘電体層
70 ライナ層
72 銅層
90 抵抗器のコンタクト
92 抵抗器のコンタクト
94 キャパシタ上部電極のコンタクト
96 キャパシタ下部電極のコンタクト

Claims (19)

  1. MIMCAP(金属・絶縁体・金属キャパシタ)と薄膜抵抗器とを多層集積回路の同じレベルに形成する方法であって、
    絶縁酸化物層を堆積し、次に前記絶縁酸化物層の上に金属層を堆積して前記キャパシタの下部電極を形成し、次に前記金属層の上に誘電体層を堆積して前記キャパシタの誘電体を形成する工程と、
    前記キャパシタの前記誘電体および下部電極をリソグラフィによってパターン化し、かつエッチングする工程と、
    金属層を堆積して、前記キャパシタ誘電体の上に前記キャパシタの上部電極を形成し、さらに前記キャパシタの片側に別個の構造で前記薄膜抵抗器を形成し、前記キャパシタの上部電極および前記薄膜抵抗器の前記金属層の上に窒化物のエッチング止めキャップを堆積する工程と、
    前記キャパシタの前記上部電極および前記薄膜抵抗器をリソグラフィによってパターン化し、かつエッチングする工程と、
    前記キャパシタの前記上部電極および前記薄膜抵抗器の上に層間誘電体層ILDを堆積する工程と、
    前記ILD配線レベルをリソグラフィによってパターン化し、かつエッチングする工程と、
    ライナ層および銅層を堆積して集積化された銅構造を形成する工程と、
    前記集積化された銅構造を化学機械式研磨をして前記MIMCAPの最終構造を形成する工程と
    を含む方法。
  2. 前記構造を最下層の金属レベル(M1)に形成することを含む、請求項1に記載の方法。
  3. 金属層を堆積して、前記キャパシタの前記上部電極を形成し、さらに前記薄膜抵抗器を形成する前記工程でTaN金属層を堆積する、請求項1に記載の方法。
  4. 第1の金属、絶縁体および第2の金属の連続層によって形成されたMIMCAPキャパシタと薄膜抵抗器とが多層集積回路の同じレベルに形成される多層集積回路。
  5. 前記MIMCAPが最下層の金属レベル(M1)に形成される、請求項4に記載の回路。
  6. 前記第2の金属と前記薄膜抵抗器とが同じ金属層に形成される、請求項4に記載の回路。
  7. K1薄膜抵抗器を画定するためのK1/M1減法プロセス方法であって、
    コンタクトおよび他の回路構成要素がその中にすでに形成されている基板の上に金属層を堆積する工程と、
    K1マスクを用いて前記金属層をエッチングして前記基板の上にK1薄膜抵抗器を画定する工程と、
    直前の工程で形成された構造の上に窒化物層を堆積する工程と、
    直前の工程で形成された構造の上に層間誘電体層を堆積する工程と、
    直前の工程で形成された構造をM1マスクを用いたリソグラフィによってパターン化し、次に酸化物エッチングを用いてエッチングする工程と、
    エッチングされた領域をM1金属で充填して、前記M1金属がビアを介するかわりに直接、前記薄膜抵抗器K1と接触する工程と
    を含む方法。
  8. 前記堆積工程で、前記基板の上に窒化タンタル金属層を堆積する、請求項7に記載の方法。
  9. 前記K1薄膜抵抗器を最下層の金属レベルに形成する、請求項8に記載の方法。
  10. 前記K1薄膜抵抗器を最下層の金属レベルに形成する、請求項7に記載の方法。
  11. 基板の上に画定されたK1薄膜抵抗器を備え、前記K1薄膜抵抗器を覆って窒化物層を有し、第1および第2のM1金属コンタクトがビアを介してではなく、直接前記薄膜抵抗器K1の第1および第2の端部と接触する、K1薄膜抵抗器。
  12. 前記薄膜抵抗器が前記基板の上に窒化タンタル金属層を含む、請求項11に記載のK1薄膜抵抗器。
  13. 前記K1薄膜抵抗器が最下層の金属レベルに形成される、請求項11に記載のK1薄膜抵抗器。
  14. K1薄膜抵抗器を画定するためのK1/M1減法プロセス方法であって、
    コンタクトおよび他の回路構成要素がその中にすでに形成されている基板の上に酸化物層を形成する工程と、
    前記基板上の前記酸化物層の上に金属層を堆積する工程と、
    K1マスクを用いて前記金属層をエッチングして、前記基板の上にK1薄膜抵抗器を画定する工程と、
    直前の工程で形成された構造の上に窒化物層を堆積する工程と、
    直前の工程で形成された構造の上に層間誘電体層を堆積する工程と、
    直前の工程で形成された構造をM1マスクを用いたリソグラフィでパターン化し、次に酸化物エッチングを用いてM1エッチングをする工程と、
    前記M1パターンのエッチングされた領域を介して前記酸化物層をエッチングし除去する工程と、
    エッチングされた領域をM1金属で充填して、前記M1金属がビアを介するかわりに直接前記薄膜抵抗器K1と接触する工程と
    を含む方法。
  15. 前記堆積工程で、前記基板の上に窒化タンタル金属層を堆積する、請求項14に記載の方法。
  16. 前記K1薄膜抵抗器を最下層の金属レベルに形成する、請求項14に記載の方法。
  17. K1薄膜抵抗器を画定するためのK1/M1銅ダマシン方法であって、
    K1マスクを用いて前記K1薄膜抵抗器用のトレンチを形成する工程と、
    前記トレンチ内部に金属膜を堆積する工程と、
    前記金属膜を研磨して前記トレンチ内部にK1抵抗器を形成する工程と、
    直前の工程で形成された構造の上に層間誘電体層を堆積する工程と、
    直前の工程で形成された構造をM1マスクを用いたリソグラフィでパターン化し、次に酸化物エッチングを用いてエッチングをする工程と、
    エッチングされた領域をM1金属で充填して、前記M1金属がビアを介するかわりに直接、前記薄膜抵抗器K1と接触する工程と
    を含む方法。
  18. 前記堆積工程で、前記基板の上に窒化タンタル金属層を堆積する、請求項17に記載の方法。
  19. 前記K1薄膜抵抗器を最下層の金属レベルに形成する、請求項17に記載の方法。
JP2003421677A 2003-01-06 2003-12-18 Mimcap(金属・絶縁体・金属キャパシタ)と抵抗器を同一レベルに形成する方法 Expired - Fee Related JP4289668B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/336,992 US7022246B2 (en) 2003-01-06 2003-01-06 Method of fabrication of MIMCAP and resistor at same level

Publications (2)

Publication Number Publication Date
JP2004214649A true JP2004214649A (ja) 2004-07-29
JP4289668B2 JP4289668B2 (ja) 2009-07-01

Family

ID=32681134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003421677A Expired - Fee Related JP4289668B2 (ja) 2003-01-06 2003-12-18 Mimcap(金属・絶縁体・金属キャパシタ)と抵抗器を同一レベルに形成する方法

Country Status (4)

Country Link
US (1) US7022246B2 (ja)
JP (1) JP4289668B2 (ja)
CN (1) CN1271703C (ja)
TW (1) TWI297949B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463162C (zh) * 2005-05-09 2009-02-18 国际商业机器公司 半导体结构及制造该半导体结构的方法
US8629529B2 (en) 2006-12-27 2014-01-14 Nec Corporation Semiconductor device and its manufacturing method

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060071304A1 (en) 2004-09-29 2006-04-06 International Business Machines Corporation Structure and layout of a fet prime cell
US7310036B2 (en) * 2005-01-10 2007-12-18 International Business Machines Corporation Heat sink for integrated circuit devices
US7276751B2 (en) * 2005-09-09 2007-10-02 International Business Machines Corporation Trench metal-insulator-metal (MIM) capacitors integrated with middle-of-line metal contacts, and method of fabricating same
US7303972B2 (en) * 2006-01-19 2007-12-04 International Business Machines Incorporated Integrated thin-film resistor with direct contact
DE102007060632A1 (de) * 2007-12-17 2009-06-18 Robert Bosch Gmbh Verfahren zum Herstellen eines Kappenwafers für einen Sensor
JP5616823B2 (ja) * 2011-03-08 2014-10-29 セイコーインスツル株式会社 半導体装置およびその製造方法
US8859386B2 (en) * 2012-06-08 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and methods of forming resistors
US9012966B2 (en) 2012-11-21 2015-04-21 Qualcomm Incorporated Capacitor using middle of line (MOL) conductive layers
US9281355B2 (en) * 2014-05-05 2016-03-08 Texas Instruments Deutschland Gmbh Integrated thinfilm resistor and MIM capacitor with a low serial resistance
CN105513961B (zh) * 2014-09-22 2020-09-29 中芯国际集成电路制造(上海)有限公司 化学机械抛光方法
US9275992B1 (en) * 2014-12-03 2016-03-01 Cirrus Logic, Inc. Formation of electrical components on a semiconductor substrate by polishing to isolate the components
CN105422316B (zh) * 2015-11-30 2018-04-17 中国电子科技集团公司第四十八研究所 一种固体微推进器用点火电路及其制备方法
US20190148370A1 (en) * 2017-11-13 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Device including mim capacitor and resistor
US10964779B2 (en) 2018-11-13 2021-03-30 International Business Machines Corporation Vertical plate capacitors exhibiting high capacitance manufactured with directed self-assembly
US11244850B2 (en) 2019-11-18 2022-02-08 International Business Machines Corporation On integrated circuit (IC) device simultaneously formed capacitor and resistor
TWI704665B (zh) * 2020-03-10 2020-09-11 新唐科技股份有限公司 後段製程的護層結構及其製造方法
US11545486B2 (en) 2020-10-02 2023-01-03 Globalfoundries Singapore Pte. Ltd. Integrated thin film resistor and metal-insulator-metal capacitor
US11742283B2 (en) 2020-12-31 2023-08-29 Globalfoundries Singapore Pte. Ltd. Integrated thin film resistor and memory device
CN115565996B (zh) * 2022-11-02 2025-04-25 锐立平芯微电子(广州)有限责任公司 一种mimcap电容加工工艺优化方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367284A (en) * 1993-05-10 1994-11-22 Texas Instruments Incorporated Thin film resistor and method for manufacturing the same
US6441447B1 (en) * 1998-02-12 2002-08-27 Intersil Corporation Co-patterning thin-film resistors of different compositions with a conductive hard mask and method for same
JP2000150810A (ja) * 1998-11-17 2000-05-30 Toshiba Microelectronics Corp 半導体装置及びその製造方法
US6500724B1 (en) * 2000-08-21 2002-12-31 Motorola, Inc. Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material
US6365480B1 (en) * 2000-11-27 2002-04-02 Analog Devices, Inc. IC resistor and capacitor fabrication method
US6504203B2 (en) * 2001-02-16 2003-01-07 International Business Machines Corporation Method of forming a metal-insulator-metal capacitor for dual damascene interconnect processing and the device so formed
US6452779B1 (en) * 2002-03-25 2002-09-17 International Business Machines Corporation One-mask metal-insulator-metal capacitor and method for forming same
US6730573B1 (en) * 2002-11-01 2004-05-04 Chartered Semiconductor Manufacturing Ltd. MIM and metal resistor formation at CU beol using only one extra mask

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463162C (zh) * 2005-05-09 2009-02-18 国际商业机器公司 半导体结构及制造该半导体结构的方法
US8629529B2 (en) 2006-12-27 2014-01-14 Nec Corporation Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
TW200505005A (en) 2005-02-01
CN1518088A (zh) 2004-08-04
US20040130434A1 (en) 2004-07-08
US7022246B2 (en) 2006-04-04
CN1271703C (zh) 2006-08-23
TWI297949B (en) 2008-06-11
JP4289668B2 (ja) 2009-07-01

Similar Documents

Publication Publication Date Title
JP4289668B2 (ja) Mimcap(金属・絶縁体・金属キャパシタ)と抵抗器を同一レベルに形成する方法
US6593185B1 (en) Method of forming embedded capacitor structure applied to logic integrated circuit
JP3778487B2 (ja) 金属キャパシタの形成方法
US8089135B2 (en) Back-end-of-line wiring structures with integrated passive elements and design structures for a radiofrequency integrated circuit
US6744090B2 (en) Damascene capacitor formed in metal interconnection layer
US7662695B2 (en) Capacitor structure and fabricating method thereof
US7560795B2 (en) Semiconductor device with a capacitor
US20100237467A1 (en) Interconnect Structures, Methods for Fabricating Interconnect Structures, and Design Structures for a Radiofrequency Integrated Circuit
TWI389297B (zh) 在半導體裝置中之金屬-絕緣體-金屬(mim)電容及其方法
US9305688B2 (en) Single photomask high precision thin film resistor
CN100570873C (zh) 电容器及其形成方法
JP2001267320A (ja) 半導体装置及びその製造方法
KR100806034B1 (ko) Mim 캐패시터를 가지는 반도체 소자 및 그 제조방법
US20180122892A1 (en) BEOL Capacitor Through Airgap Metallization
JPH11274428A (ja) 半導体装置及びその製造方法
KR100652298B1 (ko) 반도체 소자의 mim 캐패시터 제조 방법
EP1378935A2 (en) A method to form both high and low-K materials in one plane on a substrate, and their application in mixed mode circuits
WO2023093676A1 (en) Beol top via wirings with dual damascene via and super via redundancy
CN108962818B (zh) 电容结构的制作方法以及电容结构
CN112259523B (zh) Mim电容的形成方法和后端结构
KR100778850B1 (ko) 반도체 소자의 커패시터 및 그 형성방법
CN112259522A (zh) 包含mim电容的后端结构及其制作方法
US20240170390A1 (en) Three-dimensional metal-insulator-metal (mim) capacitors and trenches
KR100800823B1 (ko) Mim 커패시터를 갖는 반도체 소자의 배선 제조 방법
KR100667914B1 (ko) 수평구조의 엠아이엠 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060404

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070420

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090330

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees