JP2004214649A - Mimcap(金属・絶縁体・金属キャパシタ)と抵抗器を同一レベルに形成する方法 - Google Patents
Mimcap(金属・絶縁体・金属キャパシタ)と抵抗器を同一レベルに形成する方法 Download PDFInfo
- Publication number
- JP2004214649A JP2004214649A JP2003421677A JP2003421677A JP2004214649A JP 2004214649 A JP2004214649 A JP 2004214649A JP 2003421677 A JP2003421677 A JP 2003421677A JP 2003421677 A JP2003421677 A JP 2003421677A JP 2004214649 A JP2004214649 A JP 2004214649A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- thin film
- film resistor
- layer
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/47—Resistors having no potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】MIMCAP(金属、絶縁体、金属(MIM)の連続層によって形成されたキャパシタ(CAP))と薄膜抵抗器を同じレベルに形成する方法。MIMCAPと薄膜抵抗器を同じレベルに形成する方法、およびBEOL(後工程処理)薄膜抵抗器をFEOL(前工程処理)デバイスのより近くに配置するBEOL薄膜抵抗器の新規の集積化方式である。
【選択図】図9
Description
絶縁酸化物層を堆積し、次に前記絶縁酸化物層の上に金属層を堆積して前記キャパシタの下部電極を形成し、次に前記金属層の上に誘電体層を堆積して前記キャパシタの誘電体を形成する工程と、
前記キャパシタの前記誘電体および下部電極をリソグラフィによってパターン化し、かつエッチングする工程と、
金属層を堆積して、前記キャパシタ誘電体の上に前記キャパシタの上部電極を形成し、さらに前記キャパシタの片側に別個の構造で前記薄膜抵抗器を形成し、前記キャパシタの上部電極および前記薄膜抵抗器の前記金属層の上に窒化物のエッチング止めキャップを堆積する工程と、
前記キャパシタの前記上部電極および前記薄膜抵抗器をリソグラフィによってパターン化し、かつエッチングする工程と、
前記キャパシタの前記上部電極および前記薄膜抵抗器の上に層間誘電体層ILDを堆積する工程と、
前記ILD配線レベルをリソグラフィによってパターン化し、かつエッチングする工程と、
ライナ層および銅層を堆積して集積化された銅構造を形成する工程と、
前記集積化された銅構造を化学機械式研磨をして前記MIMCAPの最終構造を形成する工程
を含む方法。
(2)前記構造を最下層の金属レベル(M1)に形成することを含む、上記(1)に記載の方法。
(3)金属層を堆積して、前記キャパシタの前記上部電極を形成し、さらに前記薄膜抵抗器を形成する前記工程でTaN金属層を堆積する、上記(1)に記載の方法。
(4)第1の金属、絶縁体および第2の金属の連続層によって形成されたMIMCAPキャパシタと薄膜抵抗器とが多層集積回路の同じレベルに形成される多層集積回路。
(5)前記MIMCAPが最下層の金属レベル(M1)に形成される、上記(4)に記載の回路。
(6)前記第2の金属と前記薄膜抵抗器とが同じ金属層に形成される、上記(4)に記載の回路。
(7)K1薄膜抵抗器を画定するためのK1/M1減法プロセス方法であって、
コンタクトおよび他の回路構成要素がその中にすでに形成されている基板の上に金属層を堆積する工程と、
K1マスクを用いて前記金属層をエッチングして前記基板の上にK1薄膜抵抗器を画定する工程と、
直前の工程で形成された構造の上に窒化物層を堆積する工程と、
直前の工程で形成された構造の上に層間誘電体層を堆積する工程と、
直前の工程で形成された構造をM1マスクを用いたリソグラフィによってパターン化し、次に酸化物エッチングを用いてエッチングする工程と、
エッチングされた領域をM1金属で充填して、前記M1金属がビアを介するかわりに直接、前記薄膜抵抗器K1と接触する工程と
を含む方法。
(8)前記堆積工程で、前記基板の上に窒化タンタル金属層を堆積する、上記(7)に記載の方法。
(9)前記K1薄膜抵抗器を最下層の金属レベルに形成する、上記(8)に記載の方法。
(10)前記K1薄膜抵抗器を最下層の金属レベルに形成する、上記(7)に記載の方法。
(11)基板の上に画定されたK1薄膜抵抗器を備え、前記K1薄膜抵抗器を覆って窒化物層を有し、第1および第2のM1金属コンタクトがビアを介してではなく、直接前記薄膜抵抗器K1の第1および第2の端部と接触する、K1薄膜抵抗器。
(12)前記薄膜抵抗器が前記基板の上に窒化タンタル金属層を含む、上記(11)に記載のK1薄膜抵抗器。
(13)前記K1薄膜抵抗器が最下層の金属レベルに形成される、上記(11)に記載のK1薄膜抵抗器。
(14)K1薄膜抵抗器を画定するためのK1/M1減法プロセス方法であって、
コンタクトおよび他の回路構成要素がその中にすでに形成されている基板の上に酸化物層を形成する工程と、
前記基板上の前記酸化物層の上に金属層を堆積する工程と、
K1マスクを用いて前記金属層をエッチングして、前記基板の上にK1薄膜抵抗器を画定する工程と、
直前の工程で形成された構造の上に窒化物層を堆積する工程と、
直前の工程で形成された構造の上に層間誘電体層を堆積する工程と、
直前の工程で形成された構造をM1マスクを用いたリソグラフィでパターン化し、次に酸化物エッチングを用いてM1エッチングをする工程と、
前記M1パターンのエッチングされた領域を介して前記酸化物層をエッチングし除去する工程と、
エッチングされた領域をM1金属で充填して、前記M1金属がビアを介するかわりに直接前記薄膜抵抗器K1と接触する工程と
を含む方法。
(15)前記堆積工程で、前記基板の上に窒化タンタル金属層を堆積する、上記(14)に記載の方法。
(16)前記K1薄膜抵抗器を最下層の金属レベルに形成する、上記(14)に記載の方法。
(17)K1薄膜抵抗器を画定するためのK1/M1銅ダマシン方法であって、
K1マスクを用いて前記K1薄膜抵抗器用のトレンチを形成する工程と、
前記トレンチ内部に金属膜を堆積する工程と、
前記金属膜を研磨して前記トレンチ内部にK1抵抗器を形成する工程と、
直前の工程で形成された構造の上に層間誘電体層を堆積する工程と、
直前の工程で形成された構造をM1マスクを用いたリソグラフィでパターン化し、次に酸化物エッチングを用いてエッチングをする工程と、
エッチングされた領域をM1金属で充填して、前記M1金属がビアを介するかわりに直接、前記薄膜抵抗器K1と接触する工程と
を含む方法。
(18)前記堆積工程で、前記基板の上に窒化タンタル金属層を堆積する、上記(17)に記載の方法。
(19)前記K1薄膜抵抗器を最下層の金属レベルに形成する、上記(17)に記載の方法。
12 金属層
14 誘電体層
20 キャパシタ誘電体
22 キャパシタ下部電極
30 金属層
32 窒化物エッチング止めキャップ
40 キャパシタ上部電極
42 薄膜抵抗器
50 層間誘電体層
70 ライナ層
72 銅層
90 抵抗器のコンタクト
92 抵抗器のコンタクト
94 キャパシタ上部電極のコンタクト
96 キャパシタ下部電極のコンタクト
Claims (19)
- MIMCAP(金属・絶縁体・金属キャパシタ)と薄膜抵抗器とを多層集積回路の同じレベルに形成する方法であって、
絶縁酸化物層を堆積し、次に前記絶縁酸化物層の上に金属層を堆積して前記キャパシタの下部電極を形成し、次に前記金属層の上に誘電体層を堆積して前記キャパシタの誘電体を形成する工程と、
前記キャパシタの前記誘電体および下部電極をリソグラフィによってパターン化し、かつエッチングする工程と、
金属層を堆積して、前記キャパシタ誘電体の上に前記キャパシタの上部電極を形成し、さらに前記キャパシタの片側に別個の構造で前記薄膜抵抗器を形成し、前記キャパシタの上部電極および前記薄膜抵抗器の前記金属層の上に窒化物のエッチング止めキャップを堆積する工程と、
前記キャパシタの前記上部電極および前記薄膜抵抗器をリソグラフィによってパターン化し、かつエッチングする工程と、
前記キャパシタの前記上部電極および前記薄膜抵抗器の上に層間誘電体層ILDを堆積する工程と、
前記ILD配線レベルをリソグラフィによってパターン化し、かつエッチングする工程と、
ライナ層および銅層を堆積して集積化された銅構造を形成する工程と、
前記集積化された銅構造を化学機械式研磨をして前記MIMCAPの最終構造を形成する工程と
を含む方法。 - 前記構造を最下層の金属レベル(M1)に形成することを含む、請求項1に記載の方法。
- 金属層を堆積して、前記キャパシタの前記上部電極を形成し、さらに前記薄膜抵抗器を形成する前記工程でTaN金属層を堆積する、請求項1に記載の方法。
- 第1の金属、絶縁体および第2の金属の連続層によって形成されたMIMCAPキャパシタと薄膜抵抗器とが多層集積回路の同じレベルに形成される多層集積回路。
- 前記MIMCAPが最下層の金属レベル(M1)に形成される、請求項4に記載の回路。
- 前記第2の金属と前記薄膜抵抗器とが同じ金属層に形成される、請求項4に記載の回路。
- K1薄膜抵抗器を画定するためのK1/M1減法プロセス方法であって、
コンタクトおよび他の回路構成要素がその中にすでに形成されている基板の上に金属層を堆積する工程と、
K1マスクを用いて前記金属層をエッチングして前記基板の上にK1薄膜抵抗器を画定する工程と、
直前の工程で形成された構造の上に窒化物層を堆積する工程と、
直前の工程で形成された構造の上に層間誘電体層を堆積する工程と、
直前の工程で形成された構造をM1マスクを用いたリソグラフィによってパターン化し、次に酸化物エッチングを用いてエッチングする工程と、
エッチングされた領域をM1金属で充填して、前記M1金属がビアを介するかわりに直接、前記薄膜抵抗器K1と接触する工程と
を含む方法。 - 前記堆積工程で、前記基板の上に窒化タンタル金属層を堆積する、請求項7に記載の方法。
- 前記K1薄膜抵抗器を最下層の金属レベルに形成する、請求項8に記載の方法。
- 前記K1薄膜抵抗器を最下層の金属レベルに形成する、請求項7に記載の方法。
- 基板の上に画定されたK1薄膜抵抗器を備え、前記K1薄膜抵抗器を覆って窒化物層を有し、第1および第2のM1金属コンタクトがビアを介してではなく、直接前記薄膜抵抗器K1の第1および第2の端部と接触する、K1薄膜抵抗器。
- 前記薄膜抵抗器が前記基板の上に窒化タンタル金属層を含む、請求項11に記載のK1薄膜抵抗器。
- 前記K1薄膜抵抗器が最下層の金属レベルに形成される、請求項11に記載のK1薄膜抵抗器。
- K1薄膜抵抗器を画定するためのK1/M1減法プロセス方法であって、
コンタクトおよび他の回路構成要素がその中にすでに形成されている基板の上に酸化物層を形成する工程と、
前記基板上の前記酸化物層の上に金属層を堆積する工程と、
K1マスクを用いて前記金属層をエッチングして、前記基板の上にK1薄膜抵抗器を画定する工程と、
直前の工程で形成された構造の上に窒化物層を堆積する工程と、
直前の工程で形成された構造の上に層間誘電体層を堆積する工程と、
直前の工程で形成された構造をM1マスクを用いたリソグラフィでパターン化し、次に酸化物エッチングを用いてM1エッチングをする工程と、
前記M1パターンのエッチングされた領域を介して前記酸化物層をエッチングし除去する工程と、
エッチングされた領域をM1金属で充填して、前記M1金属がビアを介するかわりに直接前記薄膜抵抗器K1と接触する工程と
を含む方法。 - 前記堆積工程で、前記基板の上に窒化タンタル金属層を堆積する、請求項14に記載の方法。
- 前記K1薄膜抵抗器を最下層の金属レベルに形成する、請求項14に記載の方法。
- K1薄膜抵抗器を画定するためのK1/M1銅ダマシン方法であって、
K1マスクを用いて前記K1薄膜抵抗器用のトレンチを形成する工程と、
前記トレンチ内部に金属膜を堆積する工程と、
前記金属膜を研磨して前記トレンチ内部にK1抵抗器を形成する工程と、
直前の工程で形成された構造の上に層間誘電体層を堆積する工程と、
直前の工程で形成された構造をM1マスクを用いたリソグラフィでパターン化し、次に酸化物エッチングを用いてエッチングをする工程と、
エッチングされた領域をM1金属で充填して、前記M1金属がビアを介するかわりに直接、前記薄膜抵抗器K1と接触する工程と
を含む方法。 - 前記堆積工程で、前記基板の上に窒化タンタル金属層を堆積する、請求項17に記載の方法。
- 前記K1薄膜抵抗器を最下層の金属レベルに形成する、請求項17に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/336,992 US7022246B2 (en) | 2003-01-06 | 2003-01-06 | Method of fabrication of MIMCAP and resistor at same level |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004214649A true JP2004214649A (ja) | 2004-07-29 |
JP4289668B2 JP4289668B2 (ja) | 2009-07-01 |
Family
ID=32681134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003421677A Expired - Fee Related JP4289668B2 (ja) | 2003-01-06 | 2003-12-18 | Mimcap(金属・絶縁体・金属キャパシタ)と抵抗器を同一レベルに形成する方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7022246B2 (ja) |
JP (1) | JP4289668B2 (ja) |
CN (1) | CN1271703C (ja) |
TW (1) | TWI297949B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100463162C (zh) * | 2005-05-09 | 2009-02-18 | 国际商业机器公司 | 半导体结构及制造该半导体结构的方法 |
US8629529B2 (en) | 2006-12-27 | 2014-01-14 | Nec Corporation | Semiconductor device and its manufacturing method |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060071304A1 (en) | 2004-09-29 | 2006-04-06 | International Business Machines Corporation | Structure and layout of a fet prime cell |
US7310036B2 (en) * | 2005-01-10 | 2007-12-18 | International Business Machines Corporation | Heat sink for integrated circuit devices |
US7276751B2 (en) * | 2005-09-09 | 2007-10-02 | International Business Machines Corporation | Trench metal-insulator-metal (MIM) capacitors integrated with middle-of-line metal contacts, and method of fabricating same |
US7303972B2 (en) * | 2006-01-19 | 2007-12-04 | International Business Machines Incorporated | Integrated thin-film resistor with direct contact |
DE102007060632A1 (de) * | 2007-12-17 | 2009-06-18 | Robert Bosch Gmbh | Verfahren zum Herstellen eines Kappenwafers für einen Sensor |
JP5616823B2 (ja) * | 2011-03-08 | 2014-10-29 | セイコーインスツル株式会社 | 半導体装置およびその製造方法 |
US8859386B2 (en) * | 2012-06-08 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices, methods of manufacture thereof, and methods of forming resistors |
US9012966B2 (en) | 2012-11-21 | 2015-04-21 | Qualcomm Incorporated | Capacitor using middle of line (MOL) conductive layers |
US9281355B2 (en) * | 2014-05-05 | 2016-03-08 | Texas Instruments Deutschland Gmbh | Integrated thinfilm resistor and MIM capacitor with a low serial resistance |
CN105513961B (zh) * | 2014-09-22 | 2020-09-29 | 中芯国际集成电路制造(上海)有限公司 | 化学机械抛光方法 |
US9275992B1 (en) * | 2014-12-03 | 2016-03-01 | Cirrus Logic, Inc. | Formation of electrical components on a semiconductor substrate by polishing to isolate the components |
CN105422316B (zh) * | 2015-11-30 | 2018-04-17 | 中国电子科技集团公司第四十八研究所 | 一种固体微推进器用点火电路及其制备方法 |
US20190148370A1 (en) * | 2017-11-13 | 2019-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device including mim capacitor and resistor |
US10964779B2 (en) | 2018-11-13 | 2021-03-30 | International Business Machines Corporation | Vertical plate capacitors exhibiting high capacitance manufactured with directed self-assembly |
US11244850B2 (en) | 2019-11-18 | 2022-02-08 | International Business Machines Corporation | On integrated circuit (IC) device simultaneously formed capacitor and resistor |
TWI704665B (zh) * | 2020-03-10 | 2020-09-11 | 新唐科技股份有限公司 | 後段製程的護層結構及其製造方法 |
US11545486B2 (en) | 2020-10-02 | 2023-01-03 | Globalfoundries Singapore Pte. Ltd. | Integrated thin film resistor and metal-insulator-metal capacitor |
US11742283B2 (en) | 2020-12-31 | 2023-08-29 | Globalfoundries Singapore Pte. Ltd. | Integrated thin film resistor and memory device |
CN115565996B (zh) * | 2022-11-02 | 2025-04-25 | 锐立平芯微电子(广州)有限责任公司 | 一种mimcap电容加工工艺优化方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5367284A (en) * | 1993-05-10 | 1994-11-22 | Texas Instruments Incorporated | Thin film resistor and method for manufacturing the same |
US6441447B1 (en) * | 1998-02-12 | 2002-08-27 | Intersil Corporation | Co-patterning thin-film resistors of different compositions with a conductive hard mask and method for same |
JP2000150810A (ja) * | 1998-11-17 | 2000-05-30 | Toshiba Microelectronics Corp | 半導体装置及びその製造方法 |
US6500724B1 (en) * | 2000-08-21 | 2002-12-31 | Motorola, Inc. | Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material |
US6365480B1 (en) * | 2000-11-27 | 2002-04-02 | Analog Devices, Inc. | IC resistor and capacitor fabrication method |
US6504203B2 (en) * | 2001-02-16 | 2003-01-07 | International Business Machines Corporation | Method of forming a metal-insulator-metal capacitor for dual damascene interconnect processing and the device so formed |
US6452779B1 (en) * | 2002-03-25 | 2002-09-17 | International Business Machines Corporation | One-mask metal-insulator-metal capacitor and method for forming same |
US6730573B1 (en) * | 2002-11-01 | 2004-05-04 | Chartered Semiconductor Manufacturing Ltd. | MIM and metal resistor formation at CU beol using only one extra mask |
-
2003
- 2003-01-06 US US10/336,992 patent/US7022246B2/en not_active Expired - Lifetime
- 2003-12-18 JP JP2003421677A patent/JP4289668B2/ja not_active Expired - Fee Related
- 2003-12-23 CN CNB2003101237285A patent/CN1271703C/zh not_active Expired - Fee Related
-
2004
- 2004-01-02 TW TW093100053A patent/TWI297949B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100463162C (zh) * | 2005-05-09 | 2009-02-18 | 国际商业机器公司 | 半导体结构及制造该半导体结构的方法 |
US8629529B2 (en) | 2006-12-27 | 2014-01-14 | Nec Corporation | Semiconductor device and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
TW200505005A (en) | 2005-02-01 |
CN1518088A (zh) | 2004-08-04 |
US20040130434A1 (en) | 2004-07-08 |
US7022246B2 (en) | 2006-04-04 |
CN1271703C (zh) | 2006-08-23 |
TWI297949B (en) | 2008-06-11 |
JP4289668B2 (ja) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4289668B2 (ja) | Mimcap(金属・絶縁体・金属キャパシタ)と抵抗器を同一レベルに形成する方法 | |
US6593185B1 (en) | Method of forming embedded capacitor structure applied to logic integrated circuit | |
JP3778487B2 (ja) | 金属キャパシタの形成方法 | |
US8089135B2 (en) | Back-end-of-line wiring structures with integrated passive elements and design structures for a radiofrequency integrated circuit | |
US6744090B2 (en) | Damascene capacitor formed in metal interconnection layer | |
US7662695B2 (en) | Capacitor structure and fabricating method thereof | |
US7560795B2 (en) | Semiconductor device with a capacitor | |
US20100237467A1 (en) | Interconnect Structures, Methods for Fabricating Interconnect Structures, and Design Structures for a Radiofrequency Integrated Circuit | |
TWI389297B (zh) | 在半導體裝置中之金屬-絕緣體-金屬(mim)電容及其方法 | |
US9305688B2 (en) | Single photomask high precision thin film resistor | |
CN100570873C (zh) | 电容器及其形成方法 | |
JP2001267320A (ja) | 半導体装置及びその製造方法 | |
KR100806034B1 (ko) | Mim 캐패시터를 가지는 반도체 소자 및 그 제조방법 | |
US20180122892A1 (en) | BEOL Capacitor Through Airgap Metallization | |
JPH11274428A (ja) | 半導体装置及びその製造方法 | |
KR100652298B1 (ko) | 반도체 소자의 mim 캐패시터 제조 방법 | |
EP1378935A2 (en) | A method to form both high and low-K materials in one plane on a substrate, and their application in mixed mode circuits | |
WO2023093676A1 (en) | Beol top via wirings with dual damascene via and super via redundancy | |
CN108962818B (zh) | 电容结构的制作方法以及电容结构 | |
CN112259523B (zh) | Mim电容的形成方法和后端结构 | |
KR100778850B1 (ko) | 반도체 소자의 커패시터 및 그 형성방법 | |
CN112259522A (zh) | 包含mim电容的后端结构及其制作方法 | |
US20240170390A1 (en) | Three-dimensional metal-insulator-metal (mim) capacitors and trenches | |
KR100800823B1 (ko) | Mim 커패시터를 갖는 반도체 소자의 배선 제조 방법 | |
KR100667914B1 (ko) | 수평구조의 엠아이엠 캐패시터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060404 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070420 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090330 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |